JP3641710B2 - 高周波伝送路の変換線路を用いた回路機能ブロックの接続方法と、それを用いた高周波回路基板およびその実装構造 - Google Patents
高周波伝送路の変換線路を用いた回路機能ブロックの接続方法と、それを用いた高周波回路基板およびその実装構造 Download PDFInfo
- Publication number
- JP3641710B2 JP3641710B2 JP2000065751A JP2000065751A JP3641710B2 JP 3641710 B2 JP3641710 B2 JP 3641710B2 JP 2000065751 A JP2000065751 A JP 2000065751A JP 2000065751 A JP2000065751 A JP 2000065751A JP 3641710 B2 JP3641710 B2 JP 3641710B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- frequency
- conductor
- circuit
- coplanar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波伝送路の変換線路を用いた回路機能ブロックの接続方法と、それを用いた高周波回路基板およびその実装構造に関するものである。
【０００２】
【従来の技術】
無線通信においては、使用する電磁波の周波数が高くなればなるほど伝送する情報の量を多くすることができるため、マイクロ波、準ミリ波、ミリ波のような高周波領域での研究が盛んである。一方、電磁波は周波数が高くなればなるほど、その波長が短くなるため、それを取り扱う装置（回路）の構成においてはより高い物理的寸法精度が要求され、その実装方法や測定技術が難しくなる。
【０００３】
従来、最も一般的に行われている高周波回路基板の実装構造は、図７に示すように、それぞれ機能ブロックとして形成された高周波半導体装置１とセラミック基板２を、たとえば、コバールで形成された台座３にＡｕーＳｎ共晶はんだ５により固着し、高周波半導体装置１とセラミック基板２をＡｕ等のワイヤ４で接続する構造になっている。
【０００４】
そして、その接続部は、図８に示すように、コプレーナ線路で設計された高周波半導体装置１の入出力パッド１０とセラミック基板２のマイクロストリップ線路１４、高周波半導体装置１のＧＮＤパッド１１とセラミック基板２のＧＮＤパターン１２をそれぞれＡｕワイヤ４で接続している。なお、ＧＮＤパッド１２は、スルーホール１３を介して裏面に形成されたＧＮＤ層（図示せず）に接続されている。
【０００５】
なお、前記高周波半導体装置１およびセラミック基板２で構成される各機能ブロックは、伝送線路だけでなくパターンにより構成されたＢＰＦ、ＢＥＦ等の受動素子ブロック、インピーダンスの整合回路ブロック等、１つの機能を持つブロックで構成される。
【０００６】
図７に示すように、高周波回路モジュールとして構成する場合、一般的には、台座３の実装面に、エッチングなどの加工法により、高周波半導体装置１の厚さとセラミック基板２の厚さの差に相当する段差を形成し、実装後の高周波半導体装置１とセラミック基板２の接続面の高さを揃え、接続用のＡｕワイヤ４の長さをできるだけ短くして、高周波特性の劣化を少なくするようにしている。また、Ａｕワイヤ４の長さを短くするためには、高周波半導体装置１とセラミック基板２の間隔をできるだけ小さくすることも必要であり、台座３の加工精度および実装時の位置精度が要求されている。
【０００７】
また、「マイクロ波回路の基礎とその応用」Ｐ２２１、図４．９７（小西良弘、１９９２年、総合電子出版社）に開示されているように、基板上でコプレーナ線路とマイクロストリップ線路を変換する変換基板を用いることが提案されている。
【０００８】
この、変換基板は、図９および図１０に示すように、変換基板となるセラミック基板２上に、線路幅Ｗｃを持つ中心導体１８とその両側に所定の幅Ｇを隔てて形成されたＧＮＤパターン１９で構成されるコプレーナ線路と、線路幅Ｗｍを持つマイクロストリップ線路１４および中心導体１８とマイクロストリップ線路１４を接続する台形状の導体が形成されている。
【０００９】
なお、ＧＮＤパターン１９のマイクロストリップ線路１４側の端部は、前記台形状の導体の広がり角より広い広がり角を有している。また、ＧＮＤパターン１９は、スルーホール１３を通してセラミック基板２の裏面全面に形成されたＧＮＤパターン１５に接続されている。
【００１０】
したがって、前記図８のセラミック基板２の代わりに、図９および図１０の変換基板を用いることも可能である。
【００１１】
図１０において、同一基板上にコプレーナ線路とマイクロストリップ線路１４を配置した場合、マイクロストリップ線路１４の特性インピーダンスは、線路幅Ｗｍとセラミック基板２の厚さＨおよび誘電率εで決定されるため、セラミック基板２の厚さＨおよび誘電率εが決まれば、マイクロストリップ線路２の線路幅Ｗｍが一義的に決まる。
【００１２】
一方、コプレーナ線路の中心導体１８の特性インピーダンスは、Ｗｃ／（Ｗｃ＋２×Ｇ）と誘電率εで決定されるため、基本的にはセラミック基板２の表面の設計条件に依存し、セラミック基板２の厚さＨがある程度以上あればセラミック基板２の厚さＨには依存しない。しかし、コプレーナ線路には、基本的にマイクロストリップ線路等の不要モードスプリアスの存在が知られているため、一般的には、セラミック基板２の厚さＨは、（Ｗｃ＋２×Ｇ）の数倍以上に設定される。
【００１３】
以上のことから同一厚さの基板上にコプレーナ線路とマイクロストリップ線路が存在する場合、通常Ｗｃ＜Ｗｍの関係で設計される。また、図１０の変換部分をチップ状にした、いわゆる変換チップがあり、マイクロストリップ線路をコプレーナプローブで測定する場合や、コプレーナ線路をコネクタを用いて測定する場合などに用いられる。その場合、チップと基板間はＡｕワイヤで接続される。
【００１４】
高周波回路においては、複数の機能ブロックを一度に実装してモジュールを作成し、そのモジュールの特性を測定した場合、各機能ブロック毎の特性が確認できないため、特定の機能ブロックが調整用回路を含む場合や、不良が発生した場合にその対応が難しくなる。そのため、各機能ブロック毎に専用の測定治具を作成し、実装前に各機能ブロック毎にその特性を測定した後、モジュールとして組み立てている。この時、前記変換チップが良く用いられる。
【００１５】
また、特性の測定には、測定結果に誤差がでないように、セラミック基板２を機械的に確実に固定するとともに、電気的にも安定した接続が得られるように配慮する必要がある。
【００１６】
【発明が解決しようとする課題】
複数の機能ブロックで高周波回路モジュールを構成する場合、各機能ブロック毎にその特性を測定し台座に実装するため、台座の加工、実装精度に厳しい精度が要求されるだけでなく、実装点数に比例した大きな実装コストがかかる。
【００１７】
また、各機能ブロックの測定において、測定結果のばらつきや誤差をなくすために高価な治具を使用しなければならない上、測定のために仮ワイヤで接続したり変換チップを用いるなど、実際の使用形態と異なる状態で測定することになり測定精度の向上が望めない。このため、モジュールとして組み込んだ後の機能ブロックの特性の再現性が低下する。
【００１８】
さらに、測定のための仮配線の着脱、モジュールとしての配線など、作業が２度手間になり、作業コスト、材料コストが大幅に増加する。
【００１９】
上記の事情に鑑み、本発明の目的は、複数の機能ブロックを一つの基板で構成し台座に組み立てた後、各機能ブロックの特性を個別に測定できるようにして、高価な測定治具を不要にするだけでなく、実装コスト、作業コスト、材料コストを低減し、測定のばらつきをなくし、特性の再現性を向上させることができる高周波伝送路の変換線路を用いた回路機能ブロックの接続方法と、それを用いた高周波回路基板および高周波回路基板の実装構造を提供することにある。
【００２０】
【課題を解決するための手段】
前記の目的を達成するため、本出願の請求項１に記載の発明は、複数の回路機能ブロックを接続するためのコプレーナ線路とマイクロストリップ線路とを変換する高周波伝送路の変換線路を、基板の裏面全面にはＧＮＤパターンが形成され、該基板の表面には、スリットで遮断された中心導体を備えたコプレーナ線路の中心導体及び該中心導体からその幅が徐々に広がる台形状の導体で接続されたマイクロストリップ線路の中心導体と、該台形状の導体の広がり角より大きな広がり角の開口部を備え、スルーホールを介して前記裏面のＧＮＤパターンと接続され且つ該コプレーナ線路の中心導体の両側に形成されたＧＮＤパターンとが形成される構成とし、複数の回路機能ブロックを台座に組み立て、前記コプレーナ線路の中心導体に設けたコプレーナ線路を遮断するスリットの前後に高周波コプレーナプローブを当てて前記回路機能ブロックの特性の測定をした後に、前記スリットで遮断されたコプレーナ線路の中心導体を接続用の導体で接続するようにした。
【００２１】
また、請求項２に記載の発明は、複数の回路機能ブロックを接続するためのコプレーナ線路とマイクロストリップ線路とを変換する高周波伝送路の変換線路を、基板の裏面全面にＧＮＤパターンが形成され、該基板の表面には、スリットで遮断された中心導体を備えたコプレーナ線路の中心導体及び該コプレーナ線路の中心導体の入出力方向の両側に該中心導体からその幅が徐々に広がる台形状の導体で接続されたマイクロストリップ線路の中心導体と、該台形状の導体の広がり角より大きな広がり角の開口部を備え、スルーホールを介して前記裏面のＧＮＤパターンと接続され且つ該コプレーナ線路の中心導体の両側に形成されたＧＮＤパターンとが形成される構成とし、複数の回路機能ブロックを台座に組み立て、前記コプレーナ線路の中心導体に設けたコプレーナ線路を遮断するスリットの前後に高周波コプレーナプローブを当てて前記回路機能ブロックの特性の測定をした後に、前記スリットで遮断されたコプレーナ線路の中心導体を接続用の導体で接続するようにした。
【００２２】
また、請求項３に記載の発明は、基板上に複数の回路機能ブロックを搭載し、各機能ブロックの入出力部を導体で接続して構成される高周波回路基板において、前記各回路機能ブロックの入出力部が、前記請求項１もしくは請求項２に記載の接続方法により接続するようにした。
【００２３】
さらに、請求項４に記載の発明は、基板上に複数の回路機能ブロックを搭載し、各機能ブロックの入出力部を導体で接続して高周波回路基板を構成する高周波回路基板の実装構造であって、前記複数の回路機能ブロックの内、少なくとも一つは高周波半導体装置で構成し、他の回路機能ブロックと前記高周波半導体装置で構成された回路機能ブロックの入出力部が前記請求項１もしくは請求項２に記載の接続方法で接続され、且つ前記他の回路機能ブロックと前記高周波半導体装置で構成された回路機能ブロックとがバンプで接続するようにした。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１ないし図５は、本発明の第１の実施の形態を示すもので、図１は、本発明による実装構造の要部を示す拡大断面図、図２は、図１における高周波伝送路の変換線路の構造を示す平面図、図３は、本発明による実装状態を示す正面図、図４および図５は、各機能ブロックの測定状態を示す正面図である。
【００２５】
同図において、図７ないし図１０と同じものは同じ符号を付けて示してある。３２は台形状の導体で、マイクロストリップ線路１４とコプレーナ線路の中心導体１８を接続している。３１はスリットで、コプレーナ線路の中心導体１８に形成されている。
【００２６】
２０はバンプで、高周波半導体装置１の各入出力パッドに形成され、基板の各所定の接続位置に位置合わせされ、加熱、加圧されて接続されている。図では、高周波半導体装置１の入出力パッド１０とコプレーナ線路の中心導体１８、高周波半導体装置１のＧＮＤパッド１１とＧＤＮパターン１９とを接続している。また、実装後のバンプ高さは１個当たり数１０μｍ程度であるが、必要に応じてバンプを多段に構成する場合もある。１６は接続導体で、中心導体１８の両側に形成されたＧＮＤパターン１９を接続している。
【００２７】
このような構成で、図３に示すように、台座３上にＡｕーＳｕ共晶はんだ５を介してセラミック基板２を実装し、さらに、セラミック基板２上にバンプ２０を介して高周波半導体装置１を実装する。このとき、図２に示すＡｕワイヤ４は接続されておらず、コプレーナ線路の中心導体１８は、スリット３１により切断された状態になっている。
【００２８】
したがって、スリット３１で切断された中心導体１８の接続導体１６側に、図４に示すように、高周波コプレーナプローブ４０を当てることにより、１個の回路機能ブロックとしての高周波半導体装置１の特性を測定することができる。
【００２９】
また、スリット３１で切断された中心導体１８のマイクロストリップ線路１４側に、図５に示すように、高周波コプレーナプローブ４０を当てることにより、回路機能ブロックとしてのセラミック基板２の特性を測定することができる。
【００３０】
各回路機能ブロックの測定（場合によっては調整）を行った後、図２に示すように、スリット３１で切断した中心導体１８をＡｕワイヤ４（図２では２本）で接続する。
【００３１】
高周波半導体装置１とセラミック基板２の接続に関し、図７、図８の従来のワイヤ接続に比較し、上記のバンプ接続構成では格段にロスが少ないこと、およびワイヤ接続距離に関しては、従来の長さに比較し上記の構成では、コプレーナ線路の中心導体１８に形成するスリット３１の幅を大幅に短縮することができるので、特性の劣化を極めて小さくすることができる。
【００３２】
すなわち、接続に使用するＡｕワイヤ４の長さを、従来の接続長さは最低でも６００〜８００μｍ程度必要なのに対し、本発明の上記構成では、スリット３１の幅を数１０μｍ〜長くても数１００μｍ（図２のＧ〜Ｗｃ程度）に大幅に短縮することができるため、ワイヤによる特性劣化を小さく抑えることができる。
【００３３】
また、前記のように構成することにより、セラミック基板２を従来のように分割して形成する必要がなく、高周波半導体装置１をセラミック基板２にバンプ２０を介して接続することができるから、実装する部品の点数を減らし、しかも実装位置の精度を緩和することができる。また、台座３の表面に段差を設ける必要がなくなり、台座３の加工も容易になる。
【００３４】
図６は本発明の第２の実施の形態を示すもので、高周波伝送路の変換線路の構造を示す平面図である。
同図において、図２と同じものは同じ符号を付けて示してある。
【００３５】
この実施の形態は、複数の回路機能ブロックを実装した高周波回路基板において、それぞれの回路機能ブロックの特性を、高周波コプレーナプローブを用いて測定するためのものであり、コプレーナ線路の中心導体１８の長さは、測定の際に高周波コプレーナプローブを接触させられる長さがあればよい。
【００３６】
マイクロストリップ線路１４の間にコプレーナ線路を挿入し、このコプレーナ線路の中心導体１８にスリット３１を形成している。このため、マイクロストリップ／コプレーナ変換、スリット間接続、コプレーナ／マイクロストリップ変換において伝送損失が発生するが、それぞれの損失量は極めて少ない上に、従来のように分割された各機能ブロックをワイヤで接続することに比べ、ワイヤ長を短くできるので、実用上の問題はない。
【００３７】
なお、上記各実施の形態においては、セラミック基板２の裏面のＧＮＤパターンと表面のＧＮＤパターン１９を接続するスルーホール１３が１個しか示されていないが、スルーホール１３は１個である必要はなく、必要に応じて複数個設けることができる。特に、コプレーナ線路においては、スルーホール１３の個数、位置によりマイクロストリップ線路やスロット線路などの不要なスプリアス応答の現れ方が違ってくるので、事前に確認して設定すると良い。
【００３８】
さらに、スリット３１で切断した中心導体１８を接続する導体は、Ａｕワイヤに限らず、Ａｕリボンなどを用いても良い。
【００３９】
また、前記接続導体１６は、コプレーナ線路の中心導体１８の端部のエッジ効果による特性インピーダンスの乱れを極力なくす目的で設けたもので、中心導体１８の端部とのギャップは、中心導体１８とその両側に形成されたＧＮＤパターン１９のギャップＧと同じにする。また、接続導体１６の幅の規定はないが、できるだけ太い方が望ましいので、図２に破線で示すような形状にしても良い。また、パターンレイアウト上の制約がある場合には、接続導体１６は設けなくても良い。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、高周波信号を伝送するマイクロストリップ線路にコプレーナ線路を形成し、このコプレーナ線路の中心導体にスリットを形成して、高周波半導体装置を含む複数の回路機能ブロックを１枚の高周波回路基板に実装し、各回路機能ブロック毎にその特性を測定し、場合によっては調整をした後、コプレーナ線路の中心導体のスリット部をＡｕワイヤ等の接続導体で接続するようにしたので、高周波回路モジュールを構成する部品点数を減らすことができると同時に、従来のように複数の回路機能ブロック基板を精度良く実装する必要がない。
【００４１】
また、各回路機能ブロックの特性を高周波回路基板に実装した後測定することができるので、各回路機能ブロック毎に特性を測定するための治具類を不要にすることができるだけでなく、その測定の手間を省くことができるので、実装作業のコストを大幅に低減することができる。
【００４２】
また、高周波回路基板に実装した後各回路機能ブロック毎に特性を測定することができるので、各回路機能ブロックを個別に測定した後実装する場合に比べ、測定結果のばらつきを少なくして、高周波回路基板の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明による実装構造の要部を示す拡大断面図。
【図２】図１における高周波伝送路の変換線路の構造を示す平面図。
【図３】本発明による実装状態を示す正面図。
【図４】各機能ブロックの測定状態を示す正面図。
【図５】各機能ブロックの測定状態を示す正面図。
【図６】他の実施の形態を示す高周波伝送路の変換線路の構造を示す平面拡大図。
【図７】従来の高周波回路基板における実装形態を示す正面図。
【図８】図７における高周波半導体装置とマイクロストリップ線路の接続状態を示す平面拡大図。
【図９】従来のコプレーナ／マイクロストリップ変換線路基板の斜視図。
【図１０】図９の平面拡大図。
【符号の説明】
３…台座、４…導体、１４…マイクロストリップ線路、
１５…ＧＮＤパターン、１８…中心導体、１９…ＧＮＤパターン、
３１…スリット、３２…導体、４０…高周波コプレーナプローブ。
【発明の属する技術分野】
本発明は、高周波伝送路の変換線路を用いた回路機能ブロックの接続方法と、それを用いた高周波回路基板およびその実装構造に関するものである。
【０００２】
【従来の技術】
無線通信においては、使用する電磁波の周波数が高くなればなるほど伝送する情報の量を多くすることができるため、マイクロ波、準ミリ波、ミリ波のような高周波領域での研究が盛んである。一方、電磁波は周波数が高くなればなるほど、その波長が短くなるため、それを取り扱う装置（回路）の構成においてはより高い物理的寸法精度が要求され、その実装方法や測定技術が難しくなる。
【０００３】
従来、最も一般的に行われている高周波回路基板の実装構造は、図７に示すように、それぞれ機能ブロックとして形成された高周波半導体装置１とセラミック基板２を、たとえば、コバールで形成された台座３にＡｕーＳｎ共晶はんだ５により固着し、高周波半導体装置１とセラミック基板２をＡｕ等のワイヤ４で接続する構造になっている。
【０００４】
そして、その接続部は、図８に示すように、コプレーナ線路で設計された高周波半導体装置１の入出力パッド１０とセラミック基板２のマイクロストリップ線路１４、高周波半導体装置１のＧＮＤパッド１１とセラミック基板２のＧＮＤパターン１２をそれぞれＡｕワイヤ４で接続している。なお、ＧＮＤパッド１２は、スルーホール１３を介して裏面に形成されたＧＮＤ層（図示せず）に接続されている。
【０００５】
なお、前記高周波半導体装置１およびセラミック基板２で構成される各機能ブロックは、伝送線路だけでなくパターンにより構成されたＢＰＦ、ＢＥＦ等の受動素子ブロック、インピーダンスの整合回路ブロック等、１つの機能を持つブロックで構成される。
【０００６】
図７に示すように、高周波回路モジュールとして構成する場合、一般的には、台座３の実装面に、エッチングなどの加工法により、高周波半導体装置１の厚さとセラミック基板２の厚さの差に相当する段差を形成し、実装後の高周波半導体装置１とセラミック基板２の接続面の高さを揃え、接続用のＡｕワイヤ４の長さをできるだけ短くして、高周波特性の劣化を少なくするようにしている。また、Ａｕワイヤ４の長さを短くするためには、高周波半導体装置１とセラミック基板２の間隔をできるだけ小さくすることも必要であり、台座３の加工精度および実装時の位置精度が要求されている。
【０００７】
また、「マイクロ波回路の基礎とその応用」Ｐ２２１、図４．９７（小西良弘、１９９２年、総合電子出版社）に開示されているように、基板上でコプレーナ線路とマイクロストリップ線路を変換する変換基板を用いることが提案されている。
【０００８】
この、変換基板は、図９および図１０に示すように、変換基板となるセラミック基板２上に、線路幅Ｗｃを持つ中心導体１８とその両側に所定の幅Ｇを隔てて形成されたＧＮＤパターン１９で構成されるコプレーナ線路と、線路幅Ｗｍを持つマイクロストリップ線路１４および中心導体１８とマイクロストリップ線路１４を接続する台形状の導体が形成されている。
【０００９】
なお、ＧＮＤパターン１９のマイクロストリップ線路１４側の端部は、前記台形状の導体の広がり角より広い広がり角を有している。また、ＧＮＤパターン１９は、スルーホール１３を通してセラミック基板２の裏面全面に形成されたＧＮＤパターン１５に接続されている。
【００１０】
したがって、前記図８のセラミック基板２の代わりに、図９および図１０の変換基板を用いることも可能である。
【００１１】
図１０において、同一基板上にコプレーナ線路とマイクロストリップ線路１４を配置した場合、マイクロストリップ線路１４の特性インピーダンスは、線路幅Ｗｍとセラミック基板２の厚さＨおよび誘電率εで決定されるため、セラミック基板２の厚さＨおよび誘電率εが決まれば、マイクロストリップ線路２の線路幅Ｗｍが一義的に決まる。
【００１２】
一方、コプレーナ線路の中心導体１８の特性インピーダンスは、Ｗｃ／（Ｗｃ＋２×Ｇ）と誘電率εで決定されるため、基本的にはセラミック基板２の表面の設計条件に依存し、セラミック基板２の厚さＨがある程度以上あればセラミック基板２の厚さＨには依存しない。しかし、コプレーナ線路には、基本的にマイクロストリップ線路等の不要モードスプリアスの存在が知られているため、一般的には、セラミック基板２の厚さＨは、（Ｗｃ＋２×Ｇ）の数倍以上に設定される。
【００１３】
以上のことから同一厚さの基板上にコプレーナ線路とマイクロストリップ線路が存在する場合、通常Ｗｃ＜Ｗｍの関係で設計される。また、図１０の変換部分をチップ状にした、いわゆる変換チップがあり、マイクロストリップ線路をコプレーナプローブで測定する場合や、コプレーナ線路をコネクタを用いて測定する場合などに用いられる。その場合、チップと基板間はＡｕワイヤで接続される。
【００１４】
高周波回路においては、複数の機能ブロックを一度に実装してモジュールを作成し、そのモジュールの特性を測定した場合、各機能ブロック毎の特性が確認できないため、特定の機能ブロックが調整用回路を含む場合や、不良が発生した場合にその対応が難しくなる。そのため、各機能ブロック毎に専用の測定治具を作成し、実装前に各機能ブロック毎にその特性を測定した後、モジュールとして組み立てている。この時、前記変換チップが良く用いられる。
【００１５】
また、特性の測定には、測定結果に誤差がでないように、セラミック基板２を機械的に確実に固定するとともに、電気的にも安定した接続が得られるように配慮する必要がある。
【００１６】
【発明が解決しようとする課題】
複数の機能ブロックで高周波回路モジュールを構成する場合、各機能ブロック毎にその特性を測定し台座に実装するため、台座の加工、実装精度に厳しい精度が要求されるだけでなく、実装点数に比例した大きな実装コストがかかる。
【００１７】
また、各機能ブロックの測定において、測定結果のばらつきや誤差をなくすために高価な治具を使用しなければならない上、測定のために仮ワイヤで接続したり変換チップを用いるなど、実際の使用形態と異なる状態で測定することになり測定精度の向上が望めない。このため、モジュールとして組み込んだ後の機能ブロックの特性の再現性が低下する。
【００１８】
さらに、測定のための仮配線の着脱、モジュールとしての配線など、作業が２度手間になり、作業コスト、材料コストが大幅に増加する。
【００１９】
上記の事情に鑑み、本発明の目的は、複数の機能ブロックを一つの基板で構成し台座に組み立てた後、各機能ブロックの特性を個別に測定できるようにして、高価な測定治具を不要にするだけでなく、実装コスト、作業コスト、材料コストを低減し、測定のばらつきをなくし、特性の再現性を向上させることができる高周波伝送路の変換線路を用いた回路機能ブロックの接続方法と、それを用いた高周波回路基板および高周波回路基板の実装構造を提供することにある。
【００２０】
【課題を解決するための手段】
前記の目的を達成するため、本出願の請求項１に記載の発明は、複数の回路機能ブロックを接続するためのコプレーナ線路とマイクロストリップ線路とを変換する高周波伝送路の変換線路を、基板の裏面全面にはＧＮＤパターンが形成され、該基板の表面には、スリットで遮断された中心導体を備えたコプレーナ線路の中心導体及び該中心導体からその幅が徐々に広がる台形状の導体で接続されたマイクロストリップ線路の中心導体と、該台形状の導体の広がり角より大きな広がり角の開口部を備え、スルーホールを介して前記裏面のＧＮＤパターンと接続され且つ該コプレーナ線路の中心導体の両側に形成されたＧＮＤパターンとが形成される構成とし、複数の回路機能ブロックを台座に組み立て、前記コプレーナ線路の中心導体に設けたコプレーナ線路を遮断するスリットの前後に高周波コプレーナプローブを当てて前記回路機能ブロックの特性の測定をした後に、前記スリットで遮断されたコプレーナ線路の中心導体を接続用の導体で接続するようにした。
【００２１】
また、請求項２に記載の発明は、複数の回路機能ブロックを接続するためのコプレーナ線路とマイクロストリップ線路とを変換する高周波伝送路の変換線路を、基板の裏面全面にＧＮＤパターンが形成され、該基板の表面には、スリットで遮断された中心導体を備えたコプレーナ線路の中心導体及び該コプレーナ線路の中心導体の入出力方向の両側に該中心導体からその幅が徐々に広がる台形状の導体で接続されたマイクロストリップ線路の中心導体と、該台形状の導体の広がり角より大きな広がり角の開口部を備え、スルーホールを介して前記裏面のＧＮＤパターンと接続され且つ該コプレーナ線路の中心導体の両側に形成されたＧＮＤパターンとが形成される構成とし、複数の回路機能ブロックを台座に組み立て、前記コプレーナ線路の中心導体に設けたコプレーナ線路を遮断するスリットの前後に高周波コプレーナプローブを当てて前記回路機能ブロックの特性の測定をした後に、前記スリットで遮断されたコプレーナ線路の中心導体を接続用の導体で接続するようにした。
【００２２】
また、請求項３に記載の発明は、基板上に複数の回路機能ブロックを搭載し、各機能ブロックの入出力部を導体で接続して構成される高周波回路基板において、前記各回路機能ブロックの入出力部が、前記請求項１もしくは請求項２に記載の接続方法により接続するようにした。
【００２３】
さらに、請求項４に記載の発明は、基板上に複数の回路機能ブロックを搭載し、各機能ブロックの入出力部を導体で接続して高周波回路基板を構成する高周波回路基板の実装構造であって、前記複数の回路機能ブロックの内、少なくとも一つは高周波半導体装置で構成し、他の回路機能ブロックと前記高周波半導体装置で構成された回路機能ブロックの入出力部が前記請求項１もしくは請求項２に記載の接続方法で接続され、且つ前記他の回路機能ブロックと前記高周波半導体装置で構成された回路機能ブロックとがバンプで接続するようにした。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１ないし図５は、本発明の第１の実施の形態を示すもので、図１は、本発明による実装構造の要部を示す拡大断面図、図２は、図１における高周波伝送路の変換線路の構造を示す平面図、図３は、本発明による実装状態を示す正面図、図４および図５は、各機能ブロックの測定状態を示す正面図である。
【００２５】
同図において、図７ないし図１０と同じものは同じ符号を付けて示してある。３２は台形状の導体で、マイクロストリップ線路１４とコプレーナ線路の中心導体１８を接続している。３１はスリットで、コプレーナ線路の中心導体１８に形成されている。
【００２６】
２０はバンプで、高周波半導体装置１の各入出力パッドに形成され、基板の各所定の接続位置に位置合わせされ、加熱、加圧されて接続されている。図では、高周波半導体装置１の入出力パッド１０とコプレーナ線路の中心導体１８、高周波半導体装置１のＧＮＤパッド１１とＧＤＮパターン１９とを接続している。また、実装後のバンプ高さは１個当たり数１０μｍ程度であるが、必要に応じてバンプを多段に構成する場合もある。１６は接続導体で、中心導体１８の両側に形成されたＧＮＤパターン１９を接続している。
【００２７】
このような構成で、図３に示すように、台座３上にＡｕーＳｕ共晶はんだ５を介してセラミック基板２を実装し、さらに、セラミック基板２上にバンプ２０を介して高周波半導体装置１を実装する。このとき、図２に示すＡｕワイヤ４は接続されておらず、コプレーナ線路の中心導体１８は、スリット３１により切断された状態になっている。
【００２８】
したがって、スリット３１で切断された中心導体１８の接続導体１６側に、図４に示すように、高周波コプレーナプローブ４０を当てることにより、１個の回路機能ブロックとしての高周波半導体装置１の特性を測定することができる。
【００２９】
また、スリット３１で切断された中心導体１８のマイクロストリップ線路１４側に、図５に示すように、高周波コプレーナプローブ４０を当てることにより、回路機能ブロックとしてのセラミック基板２の特性を測定することができる。
【００３０】
各回路機能ブロックの測定（場合によっては調整）を行った後、図２に示すように、スリット３１で切断した中心導体１８をＡｕワイヤ４（図２では２本）で接続する。
【００３１】
高周波半導体装置１とセラミック基板２の接続に関し、図７、図８の従来のワイヤ接続に比較し、上記のバンプ接続構成では格段にロスが少ないこと、およびワイヤ接続距離に関しては、従来の長さに比較し上記の構成では、コプレーナ線路の中心導体１８に形成するスリット３１の幅を大幅に短縮することができるので、特性の劣化を極めて小さくすることができる。
【００３２】
すなわち、接続に使用するＡｕワイヤ４の長さを、従来の接続長さは最低でも６００〜８００μｍ程度必要なのに対し、本発明の上記構成では、スリット３１の幅を数１０μｍ〜長くても数１００μｍ（図２のＧ〜Ｗｃ程度）に大幅に短縮することができるため、ワイヤによる特性劣化を小さく抑えることができる。
【００３３】
また、前記のように構成することにより、セラミック基板２を従来のように分割して形成する必要がなく、高周波半導体装置１をセラミック基板２にバンプ２０を介して接続することができるから、実装する部品の点数を減らし、しかも実装位置の精度を緩和することができる。また、台座３の表面に段差を設ける必要がなくなり、台座３の加工も容易になる。
【００３４】
図６は本発明の第２の実施の形態を示すもので、高周波伝送路の変換線路の構造を示す平面図である。
同図において、図２と同じものは同じ符号を付けて示してある。
【００３５】
この実施の形態は、複数の回路機能ブロックを実装した高周波回路基板において、それぞれの回路機能ブロックの特性を、高周波コプレーナプローブを用いて測定するためのものであり、コプレーナ線路の中心導体１８の長さは、測定の際に高周波コプレーナプローブを接触させられる長さがあればよい。
【００３６】
マイクロストリップ線路１４の間にコプレーナ線路を挿入し、このコプレーナ線路の中心導体１８にスリット３１を形成している。このため、マイクロストリップ／コプレーナ変換、スリット間接続、コプレーナ／マイクロストリップ変換において伝送損失が発生するが、それぞれの損失量は極めて少ない上に、従来のように分割された各機能ブロックをワイヤで接続することに比べ、ワイヤ長を短くできるので、実用上の問題はない。
【００３７】
なお、上記各実施の形態においては、セラミック基板２の裏面のＧＮＤパターンと表面のＧＮＤパターン１９を接続するスルーホール１３が１個しか示されていないが、スルーホール１３は１個である必要はなく、必要に応じて複数個設けることができる。特に、コプレーナ線路においては、スルーホール１３の個数、位置によりマイクロストリップ線路やスロット線路などの不要なスプリアス応答の現れ方が違ってくるので、事前に確認して設定すると良い。
【００３８】
さらに、スリット３１で切断した中心導体１８を接続する導体は、Ａｕワイヤに限らず、Ａｕリボンなどを用いても良い。
【００３９】
また、前記接続導体１６は、コプレーナ線路の中心導体１８の端部のエッジ効果による特性インピーダンスの乱れを極力なくす目的で設けたもので、中心導体１８の端部とのギャップは、中心導体１８とその両側に形成されたＧＮＤパターン１９のギャップＧと同じにする。また、接続導体１６の幅の規定はないが、できるだけ太い方が望ましいので、図２に破線で示すような形状にしても良い。また、パターンレイアウト上の制約がある場合には、接続導体１６は設けなくても良い。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、高周波信号を伝送するマイクロストリップ線路にコプレーナ線路を形成し、このコプレーナ線路の中心導体にスリットを形成して、高周波半導体装置を含む複数の回路機能ブロックを１枚の高周波回路基板に実装し、各回路機能ブロック毎にその特性を測定し、場合によっては調整をした後、コプレーナ線路の中心導体のスリット部をＡｕワイヤ等の接続導体で接続するようにしたので、高周波回路モジュールを構成する部品点数を減らすことができると同時に、従来のように複数の回路機能ブロック基板を精度良く実装する必要がない。
【００４１】
また、各回路機能ブロックの特性を高周波回路基板に実装した後測定することができるので、各回路機能ブロック毎に特性を測定するための治具類を不要にすることができるだけでなく、その測定の手間を省くことができるので、実装作業のコストを大幅に低減することができる。
【００４２】
また、高周波回路基板に実装した後各回路機能ブロック毎に特性を測定することができるので、各回路機能ブロックを個別に測定した後実装する場合に比べ、測定結果のばらつきを少なくして、高周波回路基板の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明による実装構造の要部を示す拡大断面図。
【図２】図１における高周波伝送路の変換線路の構造を示す平面図。
【図３】本発明による実装状態を示す正面図。
【図４】各機能ブロックの測定状態を示す正面図。
【図５】各機能ブロックの測定状態を示す正面図。
【図６】他の実施の形態を示す高周波伝送路の変換線路の構造を示す平面拡大図。
【図７】従来の高周波回路基板における実装形態を示す正面図。
【図８】図７における高周波半導体装置とマイクロストリップ線路の接続状態を示す平面拡大図。
【図９】従来のコプレーナ／マイクロストリップ変換線路基板の斜視図。
【図１０】図９の平面拡大図。
【符号の説明】
３…台座、４…導体、１４…マイクロストリップ線路、
１５…ＧＮＤパターン、１８…中心導体、１９…ＧＮＤパターン、
３１…スリット、３２…導体、４０…高周波コプレーナプローブ。
Claims (4)
- 複数の回路機能ブロックを接続するためのコプレーナ線路とマイクロストリップ線路とを変換する高周波伝送路の変換線路を、基板の裏面全面にはＧＮＤパターンが形成され、該基板の表面には、スリットで遮断された中心導体を備えたコプレーナ線路の中心導体及び該中心導体からその幅が徐々に広がる台形状の導体で接続されたマイクロストリップ線路の中心導体と、該台形状の導体の広がり角より大きな広がり角の開口部を備え、スルーホールを介して前記裏面のＧＮＤパターンと接続され且つ該コプレーナ線路の中心導体の両側に形成されたＧＮＤパターンとが形成される構成とし、
複数の回路機能ブロックを台座に組み立て、前記コプレーナ線路の中心導体に設けたコプレーナ線路を遮断するスリットの前後に高周波コプレーナプローブを当てて前記回路機能ブロックの特性の測定をした後に、前記スリットで遮断されたコプレーナ線路の中心導体を接続用の導体で接続することを特徴とする高周波伝送路の変換線路を用いた回路機能ブロックの接続方法。 - 複数の回路機能ブロックを接続するためのコプレーナ線路とマイクロストリップ線路とを変換する高周波伝送路の変換線路を、基板の裏面全面にＧＮＤパターンが形成され、該基板の表面には、スリットで遮断された中心導体を備えたコプレーナ線路の中心導体及び該コプレーナ線路の中心導体の入出力方向の両側に該中心導体からその幅が徐々に広がる台形状の導体で接続されたマイクロストリップ線路の中心導体と、該台形状の導体の広がり角より大きな広がり角の開口部を備え、スルーホールを介して前記裏面のＧＮＤパターンと接続され且つ該コプレーナ線路の中心導体の両側に形成されたＧＮＤパターンとが形成される構成とし、
複数の回路機能ブロックを台座に組み立て、前記コプレーナ線路の中心導体に設けたコプレーナ線路を遮断するスリットの前後に高周波コプレーナプローブを当てて前記回路機能ブロックの特性の測定をした後に、前記スリットで遮断されたコプレーナ線路の中心導体を接続用の導体で接続することを特徴とする高周波伝送路の変換線路を用いた回路機能ブロックの接続方法。 - 基板上に複数の回路機能ブロックを搭載し、各機能ブロックの入出力部を導体で接続して構成される高周波回路基板において、
前記各回路機能ブロックの入出力部が、前記請求項１もしくは請求項２に記載の接続方法により接続されていることを特徴とする高周波回路基板。 - 基板上に複数の回路機能ブロックを搭載し、各機能ブロックの入出力部を導体で接続して高周波回路基板を構成する高周波回路基板の実装構造であって、
前記複数の回路機能ブロックの内、少なくとも一つは高周波半導体装置で構成し、他の回路機能ブロックと前記高周波半導体装置で構成された回路機能ブロックの入出力部が前記請求項１もしくは請求項２に記載の接続方法で接続され、且つ前記他の回路機能ブロックと前記高周波半導体装置で構成された回路機能ブロックとがバンプで接続されたことを特徴とする高周波回路基板の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000065751A JP3641710B2 (ja) | 2000-03-06 | 2000-03-06 | 高周波伝送路の変換線路を用いた回路機能ブロックの接続方法と、それを用いた高周波回路基板およびその実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000065751A JP3641710B2 (ja) | 2000-03-06 | 2000-03-06 | 高周波伝送路の変換線路を用いた回路機能ブロックの接続方法と、それを用いた高周波回路基板およびその実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001251109A JP2001251109A (ja) | 2001-09-14 |
| JP3641710B2 true JP3641710B2 (ja) | 2005-04-27 |
Family
ID=18585226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000065751A Expired - Fee Related JP3641710B2 (ja) | 2000-03-06 | 2000-03-06 | 高周波伝送路の変換線路を用いた回路機能ブロックの接続方法と、それを用いた高周波回路基板およびその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3641710B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101893A (ja) * | 2003-09-25 | 2005-04-14 | Ube Ind Ltd | 電力増幅器モジュール |
| EP1555712A1 (en) * | 2004-01-13 | 2005-07-20 | Alcatel | High frequency mode converter |
| JP6781102B2 (ja) * | 2017-05-15 | 2020-11-04 | 日本電信電話株式会社 | 高周波線路基板 |
-
2000
- 2000-03-06 JP JP2000065751A patent/JP3641710B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001251109A (ja) | 2001-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977631A (en) | Semiconductor device including a semiconductor package with electromagnetic coupling slots | |
| JP2000236032A (ja) | マイクロ波およびミリメートル波周波数のワイヤレスｍｍｉｃチップ・パッケージング | |
| US5852391A (en) | Microwave/millimeter-wave functional module package | |
| US20050285234A1 (en) | High-frequency circuit | |
| EP1585184B1 (en) | Direct current cut structure | |
| JP3641710B2 (ja) | 高周波伝送路の変換線路を用いた回路機能ブロックの接続方法と、それを用いた高周波回路基板およびその実装構造 | |
| CA1301949C (en) | Device for interconnection and protection of a bare microwave componentchip | |
| JP3058898B2 (ja) | 半導体装置及びその評価方法 | |
| US6873230B2 (en) | High-frequency wiring board | |
| US6624454B1 (en) | Semiconductor device having a flip-chip construction | |
| JP3619396B2 (ja) | 高周波用配線基板および接続構造 | |
| JP4646969B2 (ja) | 半導体装置 | |
| US6605871B2 (en) | RF circuit chip and RF circuit device including the RF circuit chip | |
| JP3008939B1 (ja) | 高周波回路基板 | |
| JP3619398B2 (ja) | 高周波用配線基板および接続構造 | |
| JP4055028B2 (ja) | 金属ベース配線板とその製造方法 | |
| US7105924B2 (en) | Integrated circuit housing | |
| JP7242613B2 (ja) | 基板間接続構造および基板間接続方法 | |
| JP3435028B2 (ja) | 高周波用半導体装置 | |
| JP3048992B2 (ja) | Ｍｍｉｃモジュール | |
| JP2568495B2 (ja) | 半導体装置 | |
| JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
| JP3852589B2 (ja) | マイクロ波集積回路、誘電体基板 | |
| JP3776598B2 (ja) | 高周波パッケージ | |
| JP3619397B2 (ja) | 高周波用配線基板および接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |