JP3522191B2 - 多出力スイッチング電源回路 - Google Patents
多出力スイッチング電源回路Info
- Publication number
- JP3522191B2 JP3522191B2 JP2000149127A JP2000149127A JP3522191B2 JP 3522191 B2 JP3522191 B2 JP 3522191B2 JP 2000149127 A JP2000149127 A JP 2000149127A JP 2000149127 A JP2000149127 A JP 2000149127A JP 3522191 B2 JP3522191 B2 JP 3522191B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- power supply
- smoothing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33561—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having more than one ouput with independent control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、主出力部と１系
統又は複数系統の副出力部とを有する多出力スイッチン
グ電源回路に係り、特に副出力部にマグ・アンプ制御方
式が用いられた多出力スイッチング電源回路に関する。
統又は複数系統の副出力部とを有する多出力スイッチン
グ電源回路に係り、特に副出力部にマグ・アンプ制御方
式が用いられた多出力スイッチング電源回路に関する。
【０００２】
【従来の技術】多出力スイッチング電源回路では、複数
系統の出力部のうち、出力が最大で負荷変動の少ない出
力部が主出力部として用いられている。そして、一次側
におけるスイッチングのデューティ比は、主出力部の出
力電圧の変動に基づいて負帰還制御される。主出力部以
外の副出力部の出力電圧は、主出力部の出力電圧に基づ
いて決定されるデューティ比の交流電圧がマグ・アンプ
で制御されて生成される。
系統の出力部のうち、出力が最大で負荷変動の少ない出
力部が主出力部として用いられている。そして、一次側
におけるスイッチングのデューティ比は、主出力部の出
力電圧の変動に基づいて負帰還制御される。主出力部以
外の副出力部の出力電圧は、主出力部の出力電圧に基づ
いて決定されるデューティ比の交流電圧がマグ・アンプ
で制御されて生成される。
【０００３】この種の多出力スイッチング電源回路は、
従来では例えば図１１に示すように、入力部１、変圧器
２、主出力部３、及び副出力部４，５を備えている。入
力部１は、直流電源部１ａ、入力平滑用コンデンサ１
ｂ、ＰＷＭ制御回路１ｃ、及びメインスイッチ（例え
ば、Ｎチャネル型ＭＯＳトランジスタ、以下、「ＮＭＯ
Ｓ」という）１ｄを備えている。変圧器２は、一次巻線
２ａ、二次巻線２ｂ，２ｃ，２ｄを有している。主出力
部３は、整流側ダイオード３ａ、平滑用チョークコイル
３ｂ、転流側ダイオード３ｃ、平滑用コンデンサ３ｄ、
ダミー抵抗３ｅ、及び定電圧制御回路３ｆを備えてい
る。主出力部３には、負荷ＲＬ１が接続されている。副
出力部４は、マグ・アンプ４ａ、整流側ダイオード４
ｂ、平滑用チョークコイル４ｃ、転流側ダイオード４
ｄ、平滑用コンデンサ４ｅ、定電圧制御回路４ｆ、抵抗
４ｇ，４ｈ、トランジスタ４ｉ、及びダイオード４ｊを
備えている。副出力部４には、負荷ＲＬ２が接続されて
いる。副出力部５も、副出力部４と同様の構成であり、
負荷ＲＬ３が接続されている。また、この多出力スイッ
チング電源回路では、ダミー抵抗３ｅに代えて、図１２
に示すような電子ダミー回路３ｇが設けられることもあ
る。電子ダミー回路３ｇは、抵抗３ｈ、ＮＭＯＳ３ｉ、
出力電流検出回路３ｊ、及び抵抗３ｋを備え、軽負荷時
にのみＮＭＯＳ３ｉがオン状態になって抵抗３ｈにダミ
ー電流が流れるものである。
従来では例えば図１１に示すように、入力部１、変圧器
２、主出力部３、及び副出力部４，５を備えている。入
力部１は、直流電源部１ａ、入力平滑用コンデンサ１
ｂ、ＰＷＭ制御回路１ｃ、及びメインスイッチ（例え
ば、Ｎチャネル型ＭＯＳトランジスタ、以下、「ＮＭＯ
Ｓ」という）１ｄを備えている。変圧器２は、一次巻線
２ａ、二次巻線２ｂ，２ｃ，２ｄを有している。主出力
部３は、整流側ダイオード３ａ、平滑用チョークコイル
３ｂ、転流側ダイオード３ｃ、平滑用コンデンサ３ｄ、
ダミー抵抗３ｅ、及び定電圧制御回路３ｆを備えてい
る。主出力部３には、負荷ＲＬ１が接続されている。副
出力部４は、マグ・アンプ４ａ、整流側ダイオード４
ｂ、平滑用チョークコイル４ｃ、転流側ダイオード４
ｄ、平滑用コンデンサ４ｅ、定電圧制御回路４ｆ、抵抗
４ｇ，４ｈ、トランジスタ４ｉ、及びダイオード４ｊを
備えている。副出力部４には、負荷ＲＬ２が接続されて
いる。副出力部５も、副出力部４と同様の構成であり、
負荷ＲＬ３が接続されている。また、この多出力スイッ
チング電源回路では、ダミー抵抗３ｅに代えて、図１２
に示すような電子ダミー回路３ｇが設けられることもあ
る。電子ダミー回路３ｇは、抵抗３ｈ、ＮＭＯＳ３ｉ、
出力電流検出回路３ｊ、及び抵抗３ｋを備え、軽負荷時
にのみＮＭＯＳ３ｉがオン状態になって抵抗３ｈにダミ
ー電流が流れるものである。
【０００４】図１３及び図１４は、図１１中のマグ・ア
ンプ４ａの動作原理の説明図である。図１４に示すよう
に、マグ・アンプ４ａは、パルス幅ｘμｓのパルス電流
が流れているとき、オン状態にある。ここで、パルス電
流がオン状態／オフ状態を繰り返しても、マグ・アンプ
４ａの磁化状態は、図１３に示すように、パルス電流の
最大値に対応するＡ点と、電流ゼロすなわち磁界ゼロに
対応するＢ点との間を往復するだけであり、同マグ・ア
ンプ４ａはオン状態のままである。ところが、パルス電
流がオフ状態の間、マグ・アンプ４ａにパルス電流とは
逆方向に僅かの電流（すなわち、リセット電流）が流れ
ることにより、マグ・アンプ４ａの磁化状態はＣ点に移
り、同マグ・アンプ４ａがオフ状態になる。この状態
で、マグ・アンプ４ａに正方向に電圧Ｅが印加されて
も、すぐには電流が流れず、 磁束（φ）＝電圧時間積（Ｔ×Ｅ） の関係から、 ΔＴ＝Δφ／Ｅ だけ立上がり時間が遅れて電流が流れ始める。この立上
がり時間の遅れΔＴをリセット電流によって制御するこ
とによってパルス幅変調が行われる。ここで、もし、 ｘ＝ΔＴ であれば、電流は全く流れない。すなわち、マグ・アン
プ４ａのΔφの幅を調整することにより、パルス電流を
０〜１００％の範囲でパルス幅変調が行われる。
ンプ４ａの動作原理の説明図である。図１４に示すよう
に、マグ・アンプ４ａは、パルス幅ｘμｓのパルス電流
が流れているとき、オン状態にある。ここで、パルス電
流がオン状態／オフ状態を繰り返しても、マグ・アンプ
４ａの磁化状態は、図１３に示すように、パルス電流の
最大値に対応するＡ点と、電流ゼロすなわち磁界ゼロに
対応するＢ点との間を往復するだけであり、同マグ・ア
ンプ４ａはオン状態のままである。ところが、パルス電
流がオフ状態の間、マグ・アンプ４ａにパルス電流とは
逆方向に僅かの電流（すなわち、リセット電流）が流れ
ることにより、マグ・アンプ４ａの磁化状態はＣ点に移
り、同マグ・アンプ４ａがオフ状態になる。この状態
で、マグ・アンプ４ａに正方向に電圧Ｅが印加されて
も、すぐには電流が流れず、 磁束（φ）＝電圧時間積（Ｔ×Ｅ） の関係から、 ΔＴ＝Δφ／Ｅ だけ立上がり時間が遅れて電流が流れ始める。この立上
がり時間の遅れΔＴをリセット電流によって制御するこ
とによってパルス幅変調が行われる。ここで、もし、 ｘ＝ΔＴ であれば、電流は全く流れない。すなわち、マグ・アン
プ４ａのΔφの幅を調整することにより、パルス電流を
０〜１００％の範囲でパルス幅変調が行われる。
【０００５】この多出力スイッチング電源回路では、直
流電源部１ａで直流入力電圧Ｖ１ａが生成されて出力さ
れる。直流入力電圧Ｖ１ａは、入力平滑用コンデンサ１
ｂで平滑化される。ＰＷＭ制御回路１ｃでは、所定の周
波数及び検出信号Ｖ３ｆに対応したパルス幅の制御信号
Ｖ１ｃが生成される。直流入力電圧Ｖ１ａは、ＮＭＯＳ
１ｄで制御信号Ｖ１ｃに基づいてオン／オフ制御され、
所定の周波数及び検出信号Ｖ３ｆに対応したパルス幅を
もつ交流電圧Ｖ１ｄが生成される。交流電圧Ｖ１ｄは変
圧器２で変圧され、同変圧器２から交流電圧Ｖ２ｂ及び
交流電圧Ｖ２ｃ，Ｖ２ｄが出力される。
流電源部１ａで直流入力電圧Ｖ１ａが生成されて出力さ
れる。直流入力電圧Ｖ１ａは、入力平滑用コンデンサ１
ｂで平滑化される。ＰＷＭ制御回路１ｃでは、所定の周
波数及び検出信号Ｖ３ｆに対応したパルス幅の制御信号
Ｖ１ｃが生成される。直流入力電圧Ｖ１ａは、ＮＭＯＳ
１ｄで制御信号Ｖ１ｃに基づいてオン／オフ制御され、
所定の周波数及び検出信号Ｖ３ｆに対応したパルス幅を
もつ交流電圧Ｖ１ｄが生成される。交流電圧Ｖ１ｄは変
圧器２で変圧され、同変圧器２から交流電圧Ｖ２ｂ及び
交流電圧Ｖ２ｃ，Ｖ２ｄが出力される。
【０００６】交流電圧Ｖ２ｂは、整流側ダイオード３ａ
で整流され、脈動電圧Ｖ３ａが生成される。脈動電圧Ｖ
３ａは、その電磁エネルギーが平滑用チョークコイル３
ｂに蓄えられる。この電磁エネルギーは、整流側ダイオ
ード３ａがオフ状態でかつ転流側ダイオード３ｃがオン
状態になったときに平滑用コンデンサ３ｄに供給され
る。脈動電圧Ｖ３ａは、平滑用コンデンサ３ｄで平滑化
され、該平滑用コンデンサ３ｄで直流出力電圧Ｖ３が生
成される。直流出力電圧Ｖ３は、ダミー抵抗３ｅ及び負
荷ＲＬ１に印加される。直流出力電圧Ｖ３が変化する
と、定電圧制御回路３ｆで検出されて検出信号Ｖ３ｆが
生成される。検出信号Ｖ３ｆは、ＰＷＭ制御回路１ｃに
供給され、交流電圧Ｖ１ｄのパルス幅が同ＰＷＭ制御回
路１ｃで負帰還制御される。
で整流され、脈動電圧Ｖ３ａが生成される。脈動電圧Ｖ
３ａは、その電磁エネルギーが平滑用チョークコイル３
ｂに蓄えられる。この電磁エネルギーは、整流側ダイオ
ード３ａがオフ状態でかつ転流側ダイオード３ｃがオン
状態になったときに平滑用コンデンサ３ｄに供給され
る。脈動電圧Ｖ３ａは、平滑用コンデンサ３ｄで平滑化
され、該平滑用コンデンサ３ｄで直流出力電圧Ｖ３が生
成される。直流出力電圧Ｖ３は、ダミー抵抗３ｅ及び負
荷ＲＬ１に印加される。直流出力電圧Ｖ３が変化する
と、定電圧制御回路３ｆで検出されて検出信号Ｖ３ｆが
生成される。検出信号Ｖ３ｆは、ＰＷＭ制御回路１ｃに
供給され、交流電圧Ｖ１ｄのパルス幅が同ＰＷＭ制御回
路１ｃで負帰還制御される。
【０００７】ＰＷＭ制御回路１ｃによって決定されるデ
ューティ比に基づき、変圧器２の二次巻線２ｃには、一
次巻線２ａと二次巻線２ｃとの巻数比に応じた交流電圧
Ｖ２ｃが発生する。この交流電圧Ｖ２ｃは、副出力部４
のマグ・アンプ４ａを経てダイオード４ｂで整流され、
脈動電圧Ｖ４ｂが生成される。脈動電圧Ｖ４ｂは、その
電磁エネルギーが平滑用チョークコイル４ｃに蓄えられ
る。この電磁エネルギーは、整流側ダイオード４ｂがオ
フ状態でかつ転流側ダイオード４ｄがオン状態になった
ときに平滑用コンデンサ４ｅに供給される。脈動電圧Ｖ
４ｂは、平滑用コンデンサ４ｅで平滑化され、該平滑用
コンデンサ４ｅで直流出力電圧Ｖ４が生成される。そし
て、副出力部４から負荷ＲＬ２へ直流出力電圧Ｖ４が出
力される。直流出力電圧Ｖ４の安定化は、マグ・アンプ
４ａのヒステリシス特性を利用して行われる。すなわ
ち、抵抗４ｇ，４ｈで直流出力電圧Ｖ４の変動が検出さ
れ、定電圧制御回路４ｆにより、直流出力電圧Ｖ４の安
定化に必要なマグ・アンプ４ａに対するリセット電流が
調整され、トランジスタ４ｉ及びダイオード４ｊを介し
てマグ・アンプ４ａのオフ状態の期間に同マグ・アンプ
４ａへリセット電流が流れる。そして、マグ・アンプ４
ａのオン状態の期間の立上がり時間が制御され、直流出
力電圧Ｖ４が安定化される。副出力部５でも、副出力部
４と同様の動作が行われる。
ューティ比に基づき、変圧器２の二次巻線２ｃには、一
次巻線２ａと二次巻線２ｃとの巻数比に応じた交流電圧
Ｖ２ｃが発生する。この交流電圧Ｖ２ｃは、副出力部４
のマグ・アンプ４ａを経てダイオード４ｂで整流され、
脈動電圧Ｖ４ｂが生成される。脈動電圧Ｖ４ｂは、その
電磁エネルギーが平滑用チョークコイル４ｃに蓄えられ
る。この電磁エネルギーは、整流側ダイオード４ｂがオ
フ状態でかつ転流側ダイオード４ｄがオン状態になった
ときに平滑用コンデンサ４ｅに供給される。脈動電圧Ｖ
４ｂは、平滑用コンデンサ４ｅで平滑化され、該平滑用
コンデンサ４ｅで直流出力電圧Ｖ４が生成される。そし
て、副出力部４から負荷ＲＬ２へ直流出力電圧Ｖ４が出
力される。直流出力電圧Ｖ４の安定化は、マグ・アンプ
４ａのヒステリシス特性を利用して行われる。すなわ
ち、抵抗４ｇ，４ｈで直流出力電圧Ｖ４の変動が検出さ
れ、定電圧制御回路４ｆにより、直流出力電圧Ｖ４の安
定化に必要なマグ・アンプ４ａに対するリセット電流が
調整され、トランジスタ４ｉ及びダイオード４ｊを介し
てマグ・アンプ４ａのオフ状態の期間に同マグ・アンプ
４ａへリセット電流が流れる。そして、マグ・アンプ４
ａのオン状態の期間の立上がり時間が制御され、直流出
力電圧Ｖ４が安定化される。副出力部５でも、副出力部
４と同様の動作が行われる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の多出力スイッチング電源回路では、次のような問題
点があった。すなわち、従来の多出力スイッチング電源
回路では、仮にダミー抵抗３ｅが設けられていないとす
ると、主出力部３に接続された負荷ＲＬ１が例えば無負
荷状態のように軽くなり、負荷電流が平滑用チョークコ
イル３ｃの臨界電流以下になったとき、同平滑用チョー
クコイル３ｂに蓄えられたエネルギーが平滑用コンデン
サ３ｄに蓄積され、直流出力電圧Ｖ３が上昇する。この
直流出力電圧Ｖ３の上昇を抑圧するため、メインスイッ
チ（ＮＭＯＳ）１ｄのオン状態の時間幅が狭くなるよう
に制御される。この場合、二次巻線２ｃに発生した交流
電圧のパルス幅が短くなり、副出力部４におけるマグ・
アンプ４ａに必要な電圧時間積（ＶＴ積、Ｖ；マグ・ア
ンプ４ａの両端にかかる電圧、Ｔ；マグ・アンプ４ａが
飽和するまでの時間）が確保されず、副出力部４の直流
出力電圧Ｖ４が不安定になることがある。これに対する
対策として、主出力部３にダミー抵抗３ｅが設けられ、
メインスイッチ（ＮＭＯＳ）１ｄのオン状態の時間幅が
狭くならないようにすることにより、マグ・アンプ４ａ
に必要な電圧時間積が確保されるようになっている。そ
のため、ダミー抵抗３ｅで電力が常時消費され、電源効
率が低下するという問題があった。また、ダミー抵抗３
ｅ及び同ダミー抵抗３ｅの放熱を行うための図示しない
放熱器等、あるいは、図１２に示す電子ダミー回路３ｇ
が必要となり、部品点数が増加するという問題があっ
た。
来の多出力スイッチング電源回路では、次のような問題
点があった。すなわち、従来の多出力スイッチング電源
回路では、仮にダミー抵抗３ｅが設けられていないとす
ると、主出力部３に接続された負荷ＲＬ１が例えば無負
荷状態のように軽くなり、負荷電流が平滑用チョークコ
イル３ｃの臨界電流以下になったとき、同平滑用チョー
クコイル３ｂに蓄えられたエネルギーが平滑用コンデン
サ３ｄに蓄積され、直流出力電圧Ｖ３が上昇する。この
直流出力電圧Ｖ３の上昇を抑圧するため、メインスイッ
チ（ＮＭＯＳ）１ｄのオン状態の時間幅が狭くなるよう
に制御される。この場合、二次巻線２ｃに発生した交流
電圧のパルス幅が短くなり、副出力部４におけるマグ・
アンプ４ａに必要な電圧時間積（ＶＴ積、Ｖ；マグ・ア
ンプ４ａの両端にかかる電圧、Ｔ；マグ・アンプ４ａが
飽和するまでの時間）が確保されず、副出力部４の直流
出力電圧Ｖ４が不安定になることがある。これに対する
対策として、主出力部３にダミー抵抗３ｅが設けられ、
メインスイッチ（ＮＭＯＳ）１ｄのオン状態の時間幅が
狭くならないようにすることにより、マグ・アンプ４ａ
に必要な電圧時間積が確保されるようになっている。そ
のため、ダミー抵抗３ｅで電力が常時消費され、電源効
率が低下するという問題があった。また、ダミー抵抗３
ｅ及び同ダミー抵抗３ｅの放熱を行うための図示しない
放熱器等、あるいは、図１２に示す電子ダミー回路３ｇ
が必要となり、部品点数が増加するという問題があっ
た。
【０００９】この発明は、上述の事情に鑑みてなされた
もので、主出力部にダミー抵抗や電子ダミー回路等を設
けずに、副出力部の直流出力電圧を安定して生成できる
多出力スイッチング電源回路を提供することを目的とし
ている。
もので、主出力部にダミー抵抗や電子ダミー回路等を設
けずに、副出力部の直流出力電圧を安定して生成できる
多出力スイッチング電源回路を提供することを目的とし
ている。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、入力部と、変圧器と、主出
力部と、マグ・アンプ制御方式が用いられる１系統又は
複数系統の副出力部とを有する多出力スイッチング電源
回路に係り、前記入力部は、直流入力電圧を生成する直
流電源部と、制御信号を生成する制御回路と、入力され
た前記制御信号に基づいて前記直流入力電圧をオン／オ
フ制御することにより、所定の周波数及び前記制御信号
に対応したパルス幅をもつ第１の交流電圧を生成する第
１のＭＯＳトランジスタからなるスイッチング回路とを
有してなり、前記変圧器は、前記第１の交流電圧を変圧
して所定の電圧値の第２の交流電圧及び１系統又は複数
系統の第３の交流電圧を生成する変圧手段からなり、前
記主出力部は、前記第２の交流電圧を整流して第１の脈
動電圧を生成する第１の整流回路と、前記第１の脈動電
圧を平滑化して第１の直流出力電圧を生成し、該第１の
直流出力電圧を負荷に印加する第１の平滑回路と、前記
第１の直流出力電圧の変化を検出して検出信号を生成す
る電圧変化検出回路とを有してなり、前記各副出力部
は、前記第３の交流電圧をリセット電流に基づいてオン
／オフ制御して前記リセット電流に対応したパルス幅を
もつ第４の交流電圧を生成するマグ・アンプと、前記第
４の交流電圧を整流して第２の脈動電圧を生成する第２
の整流回路と、前記第２の脈動電圧を平滑化して第２の
直流出力電圧を生成し、該第２の直流出力電圧を負荷に
印加する第２の平滑回路と、前記第２の直流出力電圧の
変化を検出して前記第４の交流電圧を負帰還制御するた
めの前記リセット電流を生成する電圧制御回路とを有し
てなり、かつ、前記主出力部の前記第１の整流回路は、
前記第２の交流電圧を前記スイッチング回路におけるス
イッチングのタイミングに同期してオン／オフ制御する
ことにより、前記第１の脈動電圧を生成するスイッチン
グ用の第２のＭＯＳトランジスタを有し、前記主出力部
の前記第１の平滑回路は、前記第１の脈動電圧を平滑化
して前記第１の直流出力電圧を生成し、該第１の直流出
力電圧を負荷に印加する平滑用コンデンサと、前記第１
の脈動電圧による電磁エネルギーを蓄えるチョークコイ
ルと、前記第２のＭＯＳトランジスタがオフ状態のとき
にオン状態になって前記チョークコイルに蓄えられた電
磁エネルギーを前記平滑用コンデンサへ供給するスイッ
チング用の第３のＭＯＳトランジスタを有すると共に、
前記入力部の前記制御回路は、前記主出力部の前記電圧
変化検出回路で生成された前記検出信号のレベルに基づ
き、前記第１の交流電圧のパルス幅を負帰還制御するた
めの前記制御信号を生成することを特徴としている。
に、請求項１記載の発明は、入力部と、変圧器と、主出
力部と、マグ・アンプ制御方式が用いられる１系統又は
複数系統の副出力部とを有する多出力スイッチング電源
回路に係り、前記入力部は、直流入力電圧を生成する直
流電源部と、制御信号を生成する制御回路と、入力され
た前記制御信号に基づいて前記直流入力電圧をオン／オ
フ制御することにより、所定の周波数及び前記制御信号
に対応したパルス幅をもつ第１の交流電圧を生成する第
１のＭＯＳトランジスタからなるスイッチング回路とを
有してなり、前記変圧器は、前記第１の交流電圧を変圧
して所定の電圧値の第２の交流電圧及び１系統又は複数
系統の第３の交流電圧を生成する変圧手段からなり、前
記主出力部は、前記第２の交流電圧を整流して第１の脈
動電圧を生成する第１の整流回路と、前記第１の脈動電
圧を平滑化して第１の直流出力電圧を生成し、該第１の
直流出力電圧を負荷に印加する第１の平滑回路と、前記
第１の直流出力電圧の変化を検出して検出信号を生成す
る電圧変化検出回路とを有してなり、前記各副出力部
は、前記第３の交流電圧をリセット電流に基づいてオン
／オフ制御して前記リセット電流に対応したパルス幅を
もつ第４の交流電圧を生成するマグ・アンプと、前記第
４の交流電圧を整流して第２の脈動電圧を生成する第２
の整流回路と、前記第２の脈動電圧を平滑化して第２の
直流出力電圧を生成し、該第２の直流出力電圧を負荷に
印加する第２の平滑回路と、前記第２の直流出力電圧の
変化を検出して前記第４の交流電圧を負帰還制御するた
めの前記リセット電流を生成する電圧制御回路とを有し
てなり、かつ、前記主出力部の前記第１の整流回路は、
前記第２の交流電圧を前記スイッチング回路におけるス
イッチングのタイミングに同期してオン／オフ制御する
ことにより、前記第１の脈動電圧を生成するスイッチン
グ用の第２のＭＯＳトランジスタを有し、前記主出力部
の前記第１の平滑回路は、前記第１の脈動電圧を平滑化
して前記第１の直流出力電圧を生成し、該第１の直流出
力電圧を負荷に印加する平滑用コンデンサと、前記第１
の脈動電圧による電磁エネルギーを蓄えるチョークコイ
ルと、前記第２のＭＯＳトランジスタがオフ状態のとき
にオン状態になって前記チョークコイルに蓄えられた電
磁エネルギーを前記平滑用コンデンサへ供給するスイッ
チング用の第３のＭＯＳトランジスタを有すると共に、
前記入力部の前記制御回路は、前記主出力部の前記電圧
変化検出回路で生成された前記検出信号のレベルに基づ
き、前記第１の交流電圧のパルス幅を負帰還制御するた
めの前記制御信号を生成することを特徴としている。
【００１１】また、請求項２記載の発明は、請求項１記
載の多出力スイッチング電源回路に係り、前記主出力部
の前記第１の整流回路は、負荷が軽くなったとき、前記
入力部のスイッチング回路を構成する前記第１のＭＯＳ
トランジスタのオン状態の時間幅が急激に絞り込まれる
ことを阻止する機能を備えていることを特徴としてい
る。
載の多出力スイッチング電源回路に係り、前記主出力部
の前記第１の整流回路は、負荷が軽くなったとき、前記
入力部のスイッチング回路を構成する前記第１のＭＯＳ
トランジスタのオン状態の時間幅が急激に絞り込まれる
ことを阻止する機能を備えていることを特徴としてい
る。
【００１２】請求項３記載の発明は、多出力スイッチン
グ電源回路に係り、直流入力電圧を生成する直流電源部
と、入力された制御信号に基づいて前記直流入力電圧を
オン／オフ制御することにより、所定の周波数及び前記
制御信号に対応したパルス幅をもつ第１の交流電圧を生
成するスイッチング回路と、前記第１の交流電圧を変圧
して所定の電圧値の第２の交流電圧及び１系統又は複数
系統の第３の交流電圧を生成する変圧器と、前記第２の
交流電圧を整流して第１の脈動電圧を生成する第１の整
流回路と、前記第１の脈動電圧を平滑化して第１の直流
出力電圧を生成し、該第１の直流出力電圧を負荷に印加
する第１の平滑回路と、前記第１の直流出力電圧の変化
を検出して検出信号を生成する電圧変化検出回路と、前
記検出信号のレベルに基づき、前記第１の交流電圧のパ
ルス幅を負帰還制御するための前記制御信号を生成する
制御回路と、前記第３の交流電圧をリセット電流に基づ
いてオン／オフ制御して前記リセット電流に対応したパ
ルス幅をもつ第４の交流電圧を生成する１つ又は複数の
マグ・アンプと、前記第４の交流電圧を整流して第２の
脈動電圧を生成する１つ又は複数の第２の整流回路と、
前記第２の脈動電圧を平滑化して第２の直流出力電圧を
生成し、該第２の直流出力電圧を負荷に印加する１つ又
は複数の第２の平滑回路と、前記第２の直流出力電圧の
変化を検出して前記第４の交流電圧を負帰還制御するた
めの前記リセット電流を生成する１つ又は複数の電圧制
御回路とを備え、前記第１の整流回路は、前記第２の交
流電圧を前記スイッチング回路におけるスイッチングの
タイミングに同期してオン／オフ制御することにより、
前記第１の脈動電圧を生成するスイッチ手段を備えたこ
とを特徴としている。
グ電源回路に係り、直流入力電圧を生成する直流電源部
と、入力された制御信号に基づいて前記直流入力電圧を
オン／オフ制御することにより、所定の周波数及び前記
制御信号に対応したパルス幅をもつ第１の交流電圧を生
成するスイッチング回路と、前記第１の交流電圧を変圧
して所定の電圧値の第２の交流電圧及び１系統又は複数
系統の第３の交流電圧を生成する変圧器と、前記第２の
交流電圧を整流して第１の脈動電圧を生成する第１の整
流回路と、前記第１の脈動電圧を平滑化して第１の直流
出力電圧を生成し、該第１の直流出力電圧を負荷に印加
する第１の平滑回路と、前記第１の直流出力電圧の変化
を検出して検出信号を生成する電圧変化検出回路と、前
記検出信号のレベルに基づき、前記第１の交流電圧のパ
ルス幅を負帰還制御するための前記制御信号を生成する
制御回路と、前記第３の交流電圧をリセット電流に基づ
いてオン／オフ制御して前記リセット電流に対応したパ
ルス幅をもつ第４の交流電圧を生成する１つ又は複数の
マグ・アンプと、前記第４の交流電圧を整流して第２の
脈動電圧を生成する１つ又は複数の第２の整流回路と、
前記第２の脈動電圧を平滑化して第２の直流出力電圧を
生成し、該第２の直流出力電圧を負荷に印加する１つ又
は複数の第２の平滑回路と、前記第２の直流出力電圧の
変化を検出して前記第４の交流電圧を負帰還制御するた
めの前記リセット電流を生成する１つ又は複数の電圧制
御回路とを備え、前記第１の整流回路は、前記第２の交
流電圧を前記スイッチング回路におけるスイッチングの
タイミングに同期してオン／オフ制御することにより、
前記第１の脈動電圧を生成するスイッチ手段を備えたこ
とを特徴としている。
【００１３】請求項４記載の発明は、請求項３記載の多
出力スイッチング電源回路に係り、前記スイッチ手段
は、前記第２の交流電圧を該第２の交流電圧の極性の変
化に同期してオン／オフ制御して前記第１の脈動電圧を
生成するＭＯＳトランジスタで構成されていることを特
徴としている。
出力スイッチング電源回路に係り、前記スイッチ手段
は、前記第２の交流電圧を該第２の交流電圧の極性の変
化に同期してオン／オフ制御して前記第１の脈動電圧を
生成するＭＯＳトランジスタで構成されていることを特
徴としている。
【００１４】請求項５記載の発明は、多出力スイッチン
グ電源回路に係り、直流入力電圧を生成する直流電源部
と、入力された制御信号に基づいて前記直流入力電圧を
オン／オフ制御することにより、所定の周波数及び前記
制御信号に対応したパルス幅をもつ第１の交流電圧を生
成するスイッチング回路と、前記第１の交流電圧を変圧
して所定の電圧値の第２の交流電圧及び１系統又は複数
系統の第３の交流電圧を生成する変圧器と、前記第２の
交流電圧を整流して第１の脈動電圧を生成する第１の整
流回路と、前記第１の脈動電圧を平滑化して第１の直流
出力電圧を生成し、該第１の直流出力電圧を負荷に印加
する第１の平滑回路と、前記第１の直流出力電圧の変化
を検出して検出信号を生成する電圧変化検出回路と、前
記検出信号のレベルに基づき、前記第１の交流電圧のパ
ルス幅を負帰還制御するための前記制御信号を生成する
制御回路と、前記第３の交流電圧をリセット電流に基づ
いてオン／オフ制御して前記リセット電流に対応したパ
ルス幅をもつ第４の交流電圧を生成する１つ又は複数の
マグ・アンプと、前記第４の交流電圧を整流して第２の
脈動電圧を生成する１つ又は複数の第２の整流回路と、
前記第２の脈動電圧を平滑化して第２の直流出力電圧を
生成し、該第２の直流出力電圧を負荷に印加する１つ又
は複数の第２の平滑回路と、前記第２の直流出力電圧の
変化を検出して前記第４の交流電圧を負帰還制御するた
めの前記リセット電流を生成する１つ又は複数の電圧制
御回路とを備え、前記第１の整流回路は、前記第２の交
流電圧を前記スイッチング回路におけるスイッチングの
タイミングに同期してオン／オフ制御することにより、
前記第１の脈動電圧を生成する第１のスイッチ手段を備
え、前記第１の平滑回路は、前記第１の脈動電圧を平滑
化して前記第１の直流出力電圧を生成し、該第１の直流
出力電圧を負荷に印加する平滑用コンデンサと、前記第
１の脈動電圧による電磁エネルギーを蓄えるチョークコ
イルと、前記第１のスイッチ手段がオフ状態のときにオ
ン状態になって前記チョークコイルに蓄えられた電磁エ
ネルギーを前記平滑用コンデンサへ供給する第２のスイ
ッチ手段とを備えたことを特徴としている。
グ電源回路に係り、直流入力電圧を生成する直流電源部
と、入力された制御信号に基づいて前記直流入力電圧を
オン／オフ制御することにより、所定の周波数及び前記
制御信号に対応したパルス幅をもつ第１の交流電圧を生
成するスイッチング回路と、前記第１の交流電圧を変圧
して所定の電圧値の第２の交流電圧及び１系統又は複数
系統の第３の交流電圧を生成する変圧器と、前記第２の
交流電圧を整流して第１の脈動電圧を生成する第１の整
流回路と、前記第１の脈動電圧を平滑化して第１の直流
出力電圧を生成し、該第１の直流出力電圧を負荷に印加
する第１の平滑回路と、前記第１の直流出力電圧の変化
を検出して検出信号を生成する電圧変化検出回路と、前
記検出信号のレベルに基づき、前記第１の交流電圧のパ
ルス幅を負帰還制御するための前記制御信号を生成する
制御回路と、前記第３の交流電圧をリセット電流に基づ
いてオン／オフ制御して前記リセット電流に対応したパ
ルス幅をもつ第４の交流電圧を生成する１つ又は複数の
マグ・アンプと、前記第４の交流電圧を整流して第２の
脈動電圧を生成する１つ又は複数の第２の整流回路と、
前記第２の脈動電圧を平滑化して第２の直流出力電圧を
生成し、該第２の直流出力電圧を負荷に印加する１つ又
は複数の第２の平滑回路と、前記第２の直流出力電圧の
変化を検出して前記第４の交流電圧を負帰還制御するた
めの前記リセット電流を生成する１つ又は複数の電圧制
御回路とを備え、前記第１の整流回路は、前記第２の交
流電圧を前記スイッチング回路におけるスイッチングの
タイミングに同期してオン／オフ制御することにより、
前記第１の脈動電圧を生成する第１のスイッチ手段を備
え、前記第１の平滑回路は、前記第１の脈動電圧を平滑
化して前記第１の直流出力電圧を生成し、該第１の直流
出力電圧を負荷に印加する平滑用コンデンサと、前記第
１の脈動電圧による電磁エネルギーを蓄えるチョークコ
イルと、前記第１のスイッチ手段がオフ状態のときにオ
ン状態になって前記チョークコイルに蓄えられた電磁エ
ネルギーを前記平滑用コンデンサへ供給する第２のスイ
ッチ手段とを備えたことを特徴としている。
【００１５】請求項６記載の発明は、請求項５記載の多
出力スイッチング電源回路に係り、前記第１及び第２の
スイッチ手段は、ＭＯＳトランジスタで構成されている
ことを特徴としている。
出力スイッチング電源回路に係り、前記第１及び第２の
スイッチ手段は、ＭＯＳトランジスタで構成されている
ことを特徴としている。
【００１６】請求項７記載の発明は、多出力スイッチン
グ電源回路に係り、直流入力電圧を生成する直流電源部
と、入力された制御信号に基づいて前記直流入力電圧を
オン／オフ制御することにより、所定の周波数及び前記
制御信号に対応したパルス幅をもつ第１の交流電圧を生
成するスイッチング回路と、前記第１の交流電圧を変圧
して所定の電圧値の第２の交流電圧及び１系統又は複数
系統の第３の交流電圧を生成する変圧器と、前記スイッ
チング回路のオフ状態の期間に前記変圧器の一次巻線に
励磁電流を流すことにより、前記変圧器のコアをリセッ
トするアクティブクランプ回路と、前記第２の交流電圧
を整流して第１の脈動電圧を生成する第１の整流回路
と、前記第１の脈動電圧を平滑化して第１の直流出力電
圧を生成し、該第１の直流出力電圧を負荷に印加する第
１の平滑回路と、前記第１の直流出力電圧の変化を検出
して検出信号を生成する電圧変化検出回路と、前記検出
信号のレベルに基づき、前記第１の交流電圧のパルス幅
を負帰還制御するための前記制御信号を生成する制御回
路と、前記第３の交流電圧をリセット電流に基づいてオ
ン／オフ制御して前記リセット電流に対応したパルス幅
をもつ第４の交流電圧を生成する１つ又は複数のマグ・
アンプと、前記第４の交流電圧を整流して第２の脈動電
圧を生成する１つ又は複数の第２の整流回路と、前記第
２の脈動電圧を平滑化して第２の直流出力電圧を生成
し、該第２の直流出力電圧を負荷に印加する１つ又は複
数の第２の平滑回路と、前記第２の直流出力電圧の変化
を検出して前記第４の交流電圧を負帰還制御するための
前記リセット電流を生成する１つ又は複数の電圧制御回
路とを備え、前記第１の整流回路は、前記第２の交流電
圧を前記スイッチング回路におけるスイッチングのタイ
ミングに同期してオン／オフ制御することにより、前記
第１の脈動電圧を生成する第１のスイッチ手段を備え、
前記第１の平滑回路は、前記第１の脈動電圧を平滑化し
て第１の直流出力電圧を生成し、該第１の直流出力電圧
を負荷に印加する平滑用コンデンサと、前記第１の脈動
電圧による電磁エネルギーを蓄えるチョークコイルと、
前記第１のスイッチ手段がオフ状態のときにオン状態に
なって前記チョークコイルに蓄えられた電磁エネルギー
を前記平滑用コンデンサへ供給する第２のスイッチ手段
とを備えたことを特徴としている。
グ電源回路に係り、直流入力電圧を生成する直流電源部
と、入力された制御信号に基づいて前記直流入力電圧を
オン／オフ制御することにより、所定の周波数及び前記
制御信号に対応したパルス幅をもつ第１の交流電圧を生
成するスイッチング回路と、前記第１の交流電圧を変圧
して所定の電圧値の第２の交流電圧及び１系統又は複数
系統の第３の交流電圧を生成する変圧器と、前記スイッ
チング回路のオフ状態の期間に前記変圧器の一次巻線に
励磁電流を流すことにより、前記変圧器のコアをリセッ
トするアクティブクランプ回路と、前記第２の交流電圧
を整流して第１の脈動電圧を生成する第１の整流回路
と、前記第１の脈動電圧を平滑化して第１の直流出力電
圧を生成し、該第１の直流出力電圧を負荷に印加する第
１の平滑回路と、前記第１の直流出力電圧の変化を検出
して検出信号を生成する電圧変化検出回路と、前記検出
信号のレベルに基づき、前記第１の交流電圧のパルス幅
を負帰還制御するための前記制御信号を生成する制御回
路と、前記第３の交流電圧をリセット電流に基づいてオ
ン／オフ制御して前記リセット電流に対応したパルス幅
をもつ第４の交流電圧を生成する１つ又は複数のマグ・
アンプと、前記第４の交流電圧を整流して第２の脈動電
圧を生成する１つ又は複数の第２の整流回路と、前記第
２の脈動電圧を平滑化して第２の直流出力電圧を生成
し、該第２の直流出力電圧を負荷に印加する１つ又は複
数の第２の平滑回路と、前記第２の直流出力電圧の変化
を検出して前記第４の交流電圧を負帰還制御するための
前記リセット電流を生成する１つ又は複数の電圧制御回
路とを備え、前記第１の整流回路は、前記第２の交流電
圧を前記スイッチング回路におけるスイッチングのタイ
ミングに同期してオン／オフ制御することにより、前記
第１の脈動電圧を生成する第１のスイッチ手段を備え、
前記第１の平滑回路は、前記第１の脈動電圧を平滑化し
て第１の直流出力電圧を生成し、該第１の直流出力電圧
を負荷に印加する平滑用コンデンサと、前記第１の脈動
電圧による電磁エネルギーを蓄えるチョークコイルと、
前記第１のスイッチ手段がオフ状態のときにオン状態に
なって前記チョークコイルに蓄えられた電磁エネルギー
を前記平滑用コンデンサへ供給する第２のスイッチ手段
とを備えたことを特徴としている。
【００１７】請求項８記載の発明は、請求項７記載の多
出力スイッチング電源回路に係り、前記第１及び第２の
スイッチ手段は、ＭＯＳトランジスタで構成されている
ことを特徴としている。
出力スイッチング電源回路に係り、前記第１及び第２の
スイッチ手段は、ＭＯＳトランジスタで構成されている
ことを特徴としている。
【００１８】請求項９記載の発明は、多出力スイッチン
グ電源回路に係り、直流入力電圧を生成する直流電源部
と、入力された制御信号に基づいて前記直流入力電圧を
オン／オフ制御することにより、所定の周波数及び前記
制御信号に対応したパルス幅をもつ複数系統の第１の交
流電圧を生成するスイッチング回路と、前記複数系統の
第１の交流電圧を変圧して所定の電圧値の第２の交流電
圧及び１系統又は複数系統の第３の交流電圧を生成する
複数の変圧器と、前記第２の交流電圧を整流して第１の
脈動電圧を生成する第１の整流回路と、前記第１の脈動
電圧を平滑化して第１の直流出力電圧を生成し、該第１
の直流出力電圧を負荷に印加する第１の平滑回路と、前
記第１の直流出力電圧の変化を検出して検出信号を生成
する電圧変化検出回路と、前記検出信号のレベルに基づ
き、前記第１の交流電圧のパルス幅を負帰還制御するた
めの前記制御信号を生成する制御回路と、前記第３の交
流電圧をリセット電流に基づいてオン／オフ制御して前
記リセット電流に対応したパルス幅をもつ第４の交流電
圧を生成する１つ又は複数のマグ・アンプと、前記第４
の交流電圧を整流して第２の脈動電圧を生成する１つ又
は複数の第２の整流回路と、前記第２の脈動電圧を平滑
化して第２の直流出力電圧を生成し、該第２の直流出力
電圧を負荷に印加する１つ又は複数の第２の平滑回路
と、前記第２の直流出力電圧の変化を検出して前記第４
の交流電圧を負帰還制御するための前記リセット電流を
生成する１つ又は複数の電圧制御回路とを備え、前記第
１の整流回路は、前記第２の交流電圧を前記スイッチン
グ回路におけるスイッチングのタイミングに同期してオ
ン／オフ制御することにより、前記第１の脈動電圧を生
成するスイッチ手段を備えたことを特徴としている。
グ電源回路に係り、直流入力電圧を生成する直流電源部
と、入力された制御信号に基づいて前記直流入力電圧を
オン／オフ制御することにより、所定の周波数及び前記
制御信号に対応したパルス幅をもつ複数系統の第１の交
流電圧を生成するスイッチング回路と、前記複数系統の
第１の交流電圧を変圧して所定の電圧値の第２の交流電
圧及び１系統又は複数系統の第３の交流電圧を生成する
複数の変圧器と、前記第２の交流電圧を整流して第１の
脈動電圧を生成する第１の整流回路と、前記第１の脈動
電圧を平滑化して第１の直流出力電圧を生成し、該第１
の直流出力電圧を負荷に印加する第１の平滑回路と、前
記第１の直流出力電圧の変化を検出して検出信号を生成
する電圧変化検出回路と、前記検出信号のレベルに基づ
き、前記第１の交流電圧のパルス幅を負帰還制御するた
めの前記制御信号を生成する制御回路と、前記第３の交
流電圧をリセット電流に基づいてオン／オフ制御して前
記リセット電流に対応したパルス幅をもつ第４の交流電
圧を生成する１つ又は複数のマグ・アンプと、前記第４
の交流電圧を整流して第２の脈動電圧を生成する１つ又
は複数の第２の整流回路と、前記第２の脈動電圧を平滑
化して第２の直流出力電圧を生成し、該第２の直流出力
電圧を負荷に印加する１つ又は複数の第２の平滑回路
と、前記第２の直流出力電圧の変化を検出して前記第４
の交流電圧を負帰還制御するための前記リセット電流を
生成する１つ又は複数の電圧制御回路とを備え、前記第
１の整流回路は、前記第２の交流電圧を前記スイッチン
グ回路におけるスイッチングのタイミングに同期してオ
ン／オフ制御することにより、前記第１の脈動電圧を生
成するスイッチ手段を備えたことを特徴としている。
【００１９】請求項１０記載の発明は、請求項９記載の
多出力スイッチング電源回路に係り、前記スイッチ手段
は、前記第２の交流電圧を該第２の交流電圧の極性の変
化に同期してオン／オフ制御して前記第１の脈動電圧を
生成するＭＯＳトランジスタで構成されていることを特
徴としている。
多出力スイッチング電源回路に係り、前記スイッチ手段
は、前記第２の交流電圧を該第２の交流電圧の極性の変
化に同期してオン／オフ制御して前記第１の脈動電圧を
生成するＭＯＳトランジスタで構成されていることを特
徴としている。
【００２０】請求項１１記載の発明は、請求項３、４、
９又は１０記載の多出力スイッチング電源回路に係り、
前記変圧器は、前記スイッチ手段をオン／オフ制御する
ための制御電圧を発生する補助巻線を有することを特徴
としている。
９又は１０記載の多出力スイッチング電源回路に係り、
前記変圧器は、前記スイッチ手段をオン／オフ制御する
ための制御電圧を発生する補助巻線を有することを特徴
としている。
【００２１】請求項１２記載の発明は、請求項５、６、
７又は８記載の多出力スイッチング電源回路に係り、前
記変圧器は、前記第１及び第２のスイッチ手段をオン／
オフ制御するための制御電圧を発生する補助巻線を有す
ることを特徴としている。
７又は８記載の多出力スイッチング電源回路に係り、前
記変圧器は、前記第１及び第２のスイッチ手段をオン／
オフ制御するための制御電圧を発生する補助巻線を有す
ることを特徴としている。
【００２２】請求項１３記載の発明は、請求項３、４、
５、６、７、８、９、１０、１１又は１２記載の多出力
スイッチング電源回路に係り、前記第３の交流電圧は、
前記マグ・アンプが飽和するために必要なパルス幅を有
することを特徴としている。
５、６、７、８、９、１０、１１又は１２記載の多出力
スイッチング電源回路に係り、前記第３の交流電圧は、
前記マグ・アンプが飽和するために必要なパルス幅を有
することを特徴としている。
【００２３】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。 第１の実施形態 図１は、この発明の第１の実施形態である多出力スイッ
チング電源回路の電気的構成を示す回路図である。この
形態の多出力スイッチング電源回路は、同図に示すよう
に、入力部１１、変圧器１２、主出力部１３、及び副出
力部１４，１５を備えている。入力部１１は、直流電源
部１１ａ、入力平滑用コンデンサ１１ｂ、制御回路（例
えば、ＰＷＭ制御回路）１１ｃ、及びスイッチング回路
（例えば、ＮＭＯＳ）１１ｄを備えている。直流電源部
１１ａは、例えばバッテリ等で構成され、直流入力電圧
Ｖ１１ａを生成する。入力平滑用コンデンサ１１ｂは、
直流入力電圧Ｖ１１ａを平滑化する。ＰＷＭ制御回路１
１ｃは、所定の周波数及び検出信号Ｖ１３ｅに対応した
パルス幅の制御信号Ｖ１１ｃを生成し、後述の第１の交
流電圧Ｖ１１ｄのパルス幅を負帰還制御する。ＮＭＯＳ
１１ｄは、制御信号Ｖ１１ｃに基づいて直流入力電圧Ｖ
１１ａをオン／オフ制御することにより、所定の周波数
及び検出信号Ｖ１３ｅに対応したパルス幅をもつ第１の
交流電圧Ｖ１１ｄを生成する。
の実施の形態について説明する。 第１の実施形態 図１は、この発明の第１の実施形態である多出力スイッ
チング電源回路の電気的構成を示す回路図である。この
形態の多出力スイッチング電源回路は、同図に示すよう
に、入力部１１、変圧器１２、主出力部１３、及び副出
力部１４，１５を備えている。入力部１１は、直流電源
部１１ａ、入力平滑用コンデンサ１１ｂ、制御回路（例
えば、ＰＷＭ制御回路）１１ｃ、及びスイッチング回路
（例えば、ＮＭＯＳ）１１ｄを備えている。直流電源部
１１ａは、例えばバッテリ等で構成され、直流入力電圧
Ｖ１１ａを生成する。入力平滑用コンデンサ１１ｂは、
直流入力電圧Ｖ１１ａを平滑化する。ＰＷＭ制御回路１
１ｃは、所定の周波数及び検出信号Ｖ１３ｅに対応した
パルス幅の制御信号Ｖ１１ｃを生成し、後述の第１の交
流電圧Ｖ１１ｄのパルス幅を負帰還制御する。ＮＭＯＳ
１１ｄは、制御信号Ｖ１１ｃに基づいて直流入力電圧Ｖ
１１ａをオン／オフ制御することにより、所定の周波数
及び検出信号Ｖ１３ｅに対応したパルス幅をもつ第１の
交流電圧Ｖ１１ｄを生成する。
【００２４】変圧器１２は、一次巻線１２ａ及び二次巻
線１２ｂ，１２ｃ，１２ｄを有し、第１の交流電圧Ｖ１
１ｄを変圧して所定の電圧値の第２の交流電圧Ｖ１２ｂ
及び複数系統の第３の交流電圧Ｖ１２ｃ，Ｖ１２ｄを生
成する。
線１２ｂ，１２ｃ，１２ｄを有し、第１の交流電圧Ｖ１
１ｄを変圧して所定の電圧値の第２の交流電圧Ｖ１２ｂ
及び複数系統の第３の交流電圧Ｖ１２ｃ，Ｖ１２ｄを生
成する。
【００２５】主出力部１３は、第１の整流回路を構成す
る第１のスイッチ手段（例えば、ＮＭＯＳ）１３ａと、
第１の平滑回路を構成する平滑用チョークコイル１３
ｂ、第２のスイッチ手段（例えば、ＮＭＯＳ）１３ｃ及
び平滑用コンデンサ１３ｄと、電圧変化検出回路（例え
ば、定電圧制御回路）１３ｅとを備えている。主出力部
１３には、負荷ＲＬ１が接続されている。ＮＭＯＳ１３
ａは、同期整流回路を構成するものであり、第２の交流
電圧Ｖ１２ｂを該第２の交流電圧Ｖ１２ｂの極性の変化
に同期してオン／オフ制御して第１の脈動電圧Ｖ１３ａ
を生成する。平滑用チョークコイル１３ｂは、第１の脈
動電圧Ｖ１３ａによる電磁エネルギーを蓄える。ＮＭＯ
Ｓ１３ｃは、ＮＭＯＳ１３ａがオフ状態のときにオン状
態になって平滑用チョークコイル１３ｂに蓄えられた電
磁エネルギーを平滑用コンデンサ１３ｄへ供給する。平
滑用コンデンサ１３ｄは、第１の脈動電圧Ｖ１３ａを平
滑化して第１の直流出力電圧Ｖ１３を生成し、該第１の
直流出力電圧Ｖ１３を負荷ＲＬ１に印加する。定電圧制
御回路１３ｅは、第１の直流出力電圧Ｖ１３の変化を検
出して検出信号Ｖ１３ｅを生成する。
る第１のスイッチ手段（例えば、ＮＭＯＳ）１３ａと、
第１の平滑回路を構成する平滑用チョークコイル１３
ｂ、第２のスイッチ手段（例えば、ＮＭＯＳ）１３ｃ及
び平滑用コンデンサ１３ｄと、電圧変化検出回路（例え
ば、定電圧制御回路）１３ｅとを備えている。主出力部
１３には、負荷ＲＬ１が接続されている。ＮＭＯＳ１３
ａは、同期整流回路を構成するものであり、第２の交流
電圧Ｖ１２ｂを該第２の交流電圧Ｖ１２ｂの極性の変化
に同期してオン／オフ制御して第１の脈動電圧Ｖ１３ａ
を生成する。平滑用チョークコイル１３ｂは、第１の脈
動電圧Ｖ１３ａによる電磁エネルギーを蓄える。ＮＭＯ
Ｓ１３ｃは、ＮＭＯＳ１３ａがオフ状態のときにオン状
態になって平滑用チョークコイル１３ｂに蓄えられた電
磁エネルギーを平滑用コンデンサ１３ｄへ供給する。平
滑用コンデンサ１３ｄは、第１の脈動電圧Ｖ１３ａを平
滑化して第１の直流出力電圧Ｖ１３を生成し、該第１の
直流出力電圧Ｖ１３を負荷ＲＬ１に印加する。定電圧制
御回路１３ｅは、第１の直流出力電圧Ｖ１３の変化を検
出して検出信号Ｖ１３ｅを生成する。
【００２６】副出力部１４は、マグ・アンプ１４ａ、整
流側ダイオード１４ｂ、平滑用チョークコイル１４ｃ、
転流側ダイオード１４ｄ、平滑用コンデンサ１４ｅ、定
電圧制御回路１４ｆ、抵抗１４ｇ，１４ｈ、トランジス
タ１４ｉ、及びダイオード１４ｊを備えている。副出力
部１４には、負荷ＲＬ２が接続されている。マグ・アン
プ１４ａは、第３の交流電圧Ｖ１２ｃをリセット電流Ｉ
１４に基づいてオン／オフ制御して同リセット電流Ｉ１
４に対応したパルス幅をもつ第４の交流電圧Ｖ１４ａを
生成する。第２の整流回路を構成する整流側ダイオード
１４ｂは、第４の交流電圧Ｖ１４ａを整流して第２の脈
動電圧Ｖ１４ｂを生成する。平滑用チョークコイル１４
ｃ、転流側ダイオード１４ｄ、及び平滑用コンデンサ１
４ｅで第２の平滑回路が構成されている。第２の平滑回
路は、第２の脈動電圧Ｖ１４ｂを平滑化して第２の直流
出力電圧Ｖ１４を生成し、該第２の直流出力電圧Ｖ１４
を負荷ＲＬ２に印加する。定電圧制御回路１４ｆ、抵抗
１４ｇ，１４ｈ、トランジスタ１４ｉ、及びダイオード
１４ｊで電圧制御回路が構成されている。電圧制御回路
は、第２の直流出力電圧Ｖ１４の変化を検出して第４の
交流電圧Ｖ１４ａを負帰還制御するための前記リセット
電流Ｉ１４を生成する。副出力部１５も、副出力部１４
と同様の構成であり、負荷ＲＬ３が接続されている。
流側ダイオード１４ｂ、平滑用チョークコイル１４ｃ、
転流側ダイオード１４ｄ、平滑用コンデンサ１４ｅ、定
電圧制御回路１４ｆ、抵抗１４ｇ，１４ｈ、トランジス
タ１４ｉ、及びダイオード１４ｊを備えている。副出力
部１４には、負荷ＲＬ２が接続されている。マグ・アン
プ１４ａは、第３の交流電圧Ｖ１２ｃをリセット電流Ｉ
１４に基づいてオン／オフ制御して同リセット電流Ｉ１
４に対応したパルス幅をもつ第４の交流電圧Ｖ１４ａを
生成する。第２の整流回路を構成する整流側ダイオード
１４ｂは、第４の交流電圧Ｖ１４ａを整流して第２の脈
動電圧Ｖ１４ｂを生成する。平滑用チョークコイル１４
ｃ、転流側ダイオード１４ｄ、及び平滑用コンデンサ１
４ｅで第２の平滑回路が構成されている。第２の平滑回
路は、第２の脈動電圧Ｖ１４ｂを平滑化して第２の直流
出力電圧Ｖ１４を生成し、該第２の直流出力電圧Ｖ１４
を負荷ＲＬ２に印加する。定電圧制御回路１４ｆ、抵抗
１４ｇ，１４ｈ、トランジスタ１４ｉ、及びダイオード
１４ｊで電圧制御回路が構成されている。電圧制御回路
は、第２の直流出力電圧Ｖ１４の変化を検出して第４の
交流電圧Ｖ１４ａを負帰還制御するための前記リセット
電流Ｉ１４を生成する。副出力部１５も、副出力部１４
と同様の構成であり、負荷ＲＬ３が接続されている。
【００２７】図２は、この形態の多出力スイッチング電
源回路の各部の波形図であり、縦軸に電圧、及び横軸に
時間がとられている。この図を参照して、この形態の多
出力スイッチング電源回路の動作について説明する。直
流電源部１１ａで直流入力電圧Ｖ１１ａが生成されて出
力される。直流入力電圧Ｖ１１ａは、入力平滑用コンデ
ンサ１１ｂで平滑化される。ＰＷＭ制御回路１１ｃで
は、所定の周波数及び検出信号Ｖ１３ｅに対応したパル
ス幅の制御信号Ｖ１１ｃが生成される。直流入力電圧Ｖ
１１ａは、ＮＭＯＳ１１ｄで制御信号Ｖ１１ｃに基づい
てオン／オフ制御され、所定の周波数及び検出信号Ｖ１
３ｅに対応したパルス幅をもつ第１の交流電圧Ｖ１１ｄ
が生成される。第１の交流電圧Ｖ１１ｄは変圧器１２で
変圧され、同変圧器１２から第２の交流電圧Ｖ１２ｂ及
び第３の交流電圧Ｖ１２ｃ，Ｖ１２ｄが出力される。
源回路の各部の波形図であり、縦軸に電圧、及び横軸に
時間がとられている。この図を参照して、この形態の多
出力スイッチング電源回路の動作について説明する。直
流電源部１１ａで直流入力電圧Ｖ１１ａが生成されて出
力される。直流入力電圧Ｖ１１ａは、入力平滑用コンデ
ンサ１１ｂで平滑化される。ＰＷＭ制御回路１１ｃで
は、所定の周波数及び検出信号Ｖ１３ｅに対応したパル
ス幅の制御信号Ｖ１１ｃが生成される。直流入力電圧Ｖ
１１ａは、ＮＭＯＳ１１ｄで制御信号Ｖ１１ｃに基づい
てオン／オフ制御され、所定の周波数及び検出信号Ｖ１
３ｅに対応したパルス幅をもつ第１の交流電圧Ｖ１１ｄ
が生成される。第１の交流電圧Ｖ１１ｄは変圧器１２で
変圧され、同変圧器１２から第２の交流電圧Ｖ１２ｂ及
び第３の交流電圧Ｖ１２ｃ，Ｖ１２ｄが出力される。
【００２８】第２の交流電圧Ｖ１２ｂは、ＮＭＯＳ１３
ａで該第２の交流電圧Ｖ１２ｂの極性の変化（即ち、Ｎ
ＭＯＳ１３ａの制御電圧Ｖ１２ｂＨの変化）に同期して
オン／オフ制御され、第１の脈動電圧Ｖ１３ａが生成さ
れる。第１の脈動電圧Ｖ１３ａは、その電磁エネルギー
が平滑用チョークコイル１３ｂに蓄えられる。この電磁
エネルギーは、ＮＭＯＳ１３ｃで第２の交流電圧Ｖ１２
ｂの極性の変化（即ち、ＮＭＯＳ１３ｃの制御電圧Ｖ１
２ｂＣの変化）に同期してオン／オフ制御され、ＮＭＯ
Ｓ１３ａがオフ状態でかつＮＭＯＳ１３ｃがオン状態に
なったときに平滑用コンデンサ１３ｄに供給される。第
１の脈動電圧Ｖ１３ａは、平滑用コンデンサ１３ｄで平
滑化され、該平滑用コンデンサ１３ｄで第１の直流出力
電圧Ｖ１３が生成される。第１の直流出力電圧Ｖ１３
は、負荷ＲＬ１に印加される。第１の直流出力電圧Ｖ１
３が変化すると、定電圧制御回路１３ｅで検出されて検
出信号Ｖ１３ｅが生成される。検出信号Ｖ１３ｅは、Ｐ
ＷＭ制御回路１１ｃに供給され、第１の交流電圧Ｖ１１
ｄのパルス幅が同ＰＷＭ制御回路１１ｃで負帰還制御さ
れる。
ａで該第２の交流電圧Ｖ１２ｂの極性の変化（即ち、Ｎ
ＭＯＳ１３ａの制御電圧Ｖ１２ｂＨの変化）に同期して
オン／オフ制御され、第１の脈動電圧Ｖ１３ａが生成さ
れる。第１の脈動電圧Ｖ１３ａは、その電磁エネルギー
が平滑用チョークコイル１３ｂに蓄えられる。この電磁
エネルギーは、ＮＭＯＳ１３ｃで第２の交流電圧Ｖ１２
ｂの極性の変化（即ち、ＮＭＯＳ１３ｃの制御電圧Ｖ１
２ｂＣの変化）に同期してオン／オフ制御され、ＮＭＯ
Ｓ１３ａがオフ状態でかつＮＭＯＳ１３ｃがオン状態に
なったときに平滑用コンデンサ１３ｄに供給される。第
１の脈動電圧Ｖ１３ａは、平滑用コンデンサ１３ｄで平
滑化され、該平滑用コンデンサ１３ｄで第１の直流出力
電圧Ｖ１３が生成される。第１の直流出力電圧Ｖ１３
は、負荷ＲＬ１に印加される。第１の直流出力電圧Ｖ１
３が変化すると、定電圧制御回路１３ｅで検出されて検
出信号Ｖ１３ｅが生成される。検出信号Ｖ１３ｅは、Ｐ
ＷＭ制御回路１１ｃに供給され、第１の交流電圧Ｖ１１
ｄのパルス幅が同ＰＷＭ制御回路１１ｃで負帰還制御さ
れる。
【００２９】平滑用チョークコイル１３ｂに流れる負荷
電流Ｉ１３が同平滑用チョークコイル１３ｂの臨界電流
以下の場合、図２に示すように、ＮＭＯＳ１３ａがオン
状態のときには、双方向に電流が流れるので、負荷電流
Ｉ１３は逆方向にも流れる。そのため、軽負荷時の余分
なエネルギーは、平滑用チョークコイル１３ｂを逆流
し、変圧器１２を介して入力部１１側に回生される。従
って、平滑用チョークコイル１３ｂに流れる負荷電流Ｉ
１３は連続になり、図２に示すように、平滑用チョーク
コイル１３ｂの両端の電圧が負荷電流Ｉ１３の変化に対
応して［ＶＳ１−Ｖｏｕｔ］と［−Ｖｏｕｔ］（但し、
ＶＳ１；軽負荷時の平滑用チョークコイル１３ｂの両端
の電圧、Ｖｏｕｔ；負荷電流Ｉ１３が逆方向に流れたと
きのＶＳ１に対する電圧降下）との間で変動する。その
ため、軽負荷時でも直流出力電圧Ｖ１３が上昇せず、Ｎ
ＭＯＳ１１ｄのオン状態の時間幅の急激な絞り込みは発
生しない。
電流Ｉ１３が同平滑用チョークコイル１３ｂの臨界電流
以下の場合、図２に示すように、ＮＭＯＳ１３ａがオン
状態のときには、双方向に電流が流れるので、負荷電流
Ｉ１３は逆方向にも流れる。そのため、軽負荷時の余分
なエネルギーは、平滑用チョークコイル１３ｂを逆流
し、変圧器１２を介して入力部１１側に回生される。従
って、平滑用チョークコイル１３ｂに流れる負荷電流Ｉ
１３は連続になり、図２に示すように、平滑用チョーク
コイル１３ｂの両端の電圧が負荷電流Ｉ１３の変化に対
応して［ＶＳ１−Ｖｏｕｔ］と［−Ｖｏｕｔ］（但し、
ＶＳ１；軽負荷時の平滑用チョークコイル１３ｂの両端
の電圧、Ｖｏｕｔ；負荷電流Ｉ１３が逆方向に流れたと
きのＶＳ１に対する電圧降下）との間で変動する。その
ため、軽負荷時でも直流出力電圧Ｖ１３が上昇せず、Ｎ
ＭＯＳ１１ｄのオン状態の時間幅の急激な絞り込みは発
生しない。
【００３０】第３の交流電圧Ｖ１２ｃは、マグ・アンプ
１４ａでリセット電流Ｉ１４に基づいてオン／オフ制御
され、同リセット電流Ｉ１４に対応したパルス幅をもつ
第４の交流電圧Ｖ１４ａが生成される。この場合、入力
部１１中のＮＭＯＳ１１ｄのオン状態の時間幅の急激な
絞り込みが発生しないので、第３の交流電圧Ｖ１２ｃは
マグ・アンプ１４ａが飽和するために必要なパルス幅を
有し、マグ・アンプ１４ａには電圧時間積（ＶＴ積、
Ｖ；マグ・アンプ１４ａの両端にかかる電圧、Ｔ；マグ
・アンプ１４ａが飽和するまでの時間）が確保されてい
る。第４の交流電圧Ｖ１４ａは、整流側ダイオード１４
ｂで整流され、第２の脈動電圧Ｖ１４ｂが生成される。
１４ａでリセット電流Ｉ１４に基づいてオン／オフ制御
され、同リセット電流Ｉ１４に対応したパルス幅をもつ
第４の交流電圧Ｖ１４ａが生成される。この場合、入力
部１１中のＮＭＯＳ１１ｄのオン状態の時間幅の急激な
絞り込みが発生しないので、第３の交流電圧Ｖ１２ｃは
マグ・アンプ１４ａが飽和するために必要なパルス幅を
有し、マグ・アンプ１４ａには電圧時間積（ＶＴ積、
Ｖ；マグ・アンプ１４ａの両端にかかる電圧、Ｔ；マグ
・アンプ１４ａが飽和するまでの時間）が確保されてい
る。第４の交流電圧Ｖ１４ａは、整流側ダイオード１４
ｂで整流され、第２の脈動電圧Ｖ１４ｂが生成される。
【００３１】第２の脈動電圧Ｖ１４ｂは、その電磁エネ
ルギーが平滑用チョークコイル１４ｃに蓄えられる。こ
の電磁エネルギーは、整流側ダイオード１４ｂがオフ状
態のときに転流側ダイオード１４ｄがオン状態になるこ
とにより、平滑用コンデンサ１４ｅに供給される。第２
の脈動電圧Ｖ１４ｂは、平滑用コンデンサ１４ｅで平滑
化され、該平滑用コンデンサ１４ｅで第２の直流出力電
圧Ｖ１４が生成される。第２の直流出力電圧Ｖ１４は、
負荷ＲＬ２に印加される。第２の直流出力電圧Ｖ１４
は、抵抗１４ｇと抵抗１４ｈとで分圧され、その変化が
定電圧制御回路１４ｆで検出される。トランジスタ１４
ｉは、定電圧制御回路１４ｆで電流制御され、同トラン
ジスタ１４ｉのコレクタからダイオード１４ｊを介して
リセット電流Ｉ１４がマグ・アンプ１４ａに供給され、
第４の交流電圧Ｖ１４ａが負帰還制御される。そして、
第２の直流出力電圧Ｖ１４が安定化される。副出力部１
５でも、副出力部１４と同様の動作が行われる。
ルギーが平滑用チョークコイル１４ｃに蓄えられる。こ
の電磁エネルギーは、整流側ダイオード１４ｂがオフ状
態のときに転流側ダイオード１４ｄがオン状態になるこ
とにより、平滑用コンデンサ１４ｅに供給される。第２
の脈動電圧Ｖ１４ｂは、平滑用コンデンサ１４ｅで平滑
化され、該平滑用コンデンサ１４ｅで第２の直流出力電
圧Ｖ１４が生成される。第２の直流出力電圧Ｖ１４は、
負荷ＲＬ２に印加される。第２の直流出力電圧Ｖ１４
は、抵抗１４ｇと抵抗１４ｈとで分圧され、その変化が
定電圧制御回路１４ｆで検出される。トランジスタ１４
ｉは、定電圧制御回路１４ｆで電流制御され、同トラン
ジスタ１４ｉのコレクタからダイオード１４ｊを介して
リセット電流Ｉ１４がマグ・アンプ１４ａに供給され、
第４の交流電圧Ｖ１４ａが負帰還制御される。そして、
第２の直流出力電圧Ｖ１４が安定化される。副出力部１
５でも、副出力部１４と同様の動作が行われる。
【００３２】以上のように、この第１の実施形態では、
主出力部１３にはＮＭＯＳ１３ａで構成された同期整流
回路が用いられているので、負荷ＲＬ１が軽くなったと
きでも、ＮＭＯＳ１１ｄのオン状態の時間幅の急激な絞
り込みは発生しない。そのため、マグ・アンプ１４ａに
おける電圧時間積（ＶＴ積）が容易に確保され、副出力
部１４，１５の直流出力電圧Ｖ１４，Ｖ１５が安定して
生成される。更に、主出力部１３に従来のようなダミー
抵抗や電子ダミー回路を設ける必要がないので、従来よ
りも電源効率が向上すると共に部品点数が減少する。
主出力部１３にはＮＭＯＳ１３ａで構成された同期整流
回路が用いられているので、負荷ＲＬ１が軽くなったと
きでも、ＮＭＯＳ１１ｄのオン状態の時間幅の急激な絞
り込みは発生しない。そのため、マグ・アンプ１４ａに
おける電圧時間積（ＶＴ積）が容易に確保され、副出力
部１４，１５の直流出力電圧Ｖ１４，Ｖ１５が安定して
生成される。更に、主出力部１３に従来のようなダミー
抵抗や電子ダミー回路を設ける必要がないので、従来よ
りも電源効率が向上すると共に部品点数が減少する。
【００３３】第２の実施形態
図３は、この発明の第２の実施形態である多出力スイッ
チング電源回路の電気的構成を示す回路図であり、第１
の実施形態を示す図１中の要素と共通の要素には共通の
符号が付されている。この多出力スイッチング電源回路
では、図１中の入力部１１に代えて、異なる構成の入力
部１１Ａが設けられている。入力部１１Ａでは、図１中
のＰＷＭ制御回路１１ｃに代えて、異なる構成のＰＷＭ
制御回路１１ｅが設けられ、更に、ＮＭＯＳ１１ｆ及び
コンデンサ１１ｇで構成されたアクティブクランプ回路
が設けられている。ＰＷＭ制御回路１１ｅは、ＰＷＭ制
御回路１１ｃの制御信号Ｖ１１ｃと同様の制御信号Ｖ１
１ｅを生成すると共に、同制御信号Ｖ１１ｅと逆位相の
制御信号Ｖ１１ｅＢを生成する。ＮＭＯＳ１１ｆは、Ｎ
ＭＯＳ１１ｄがオフ状態の期間にオン状態になり、変圧
器１２の一次巻線１２ａとコンデンサ１１ｇとで共振回
路を構成することによって同一次巻線１２ａに励磁電流
を流し、同変圧器１２のコアをリセットする。他は、図
１と同様の構成である。
チング電源回路の電気的構成を示す回路図であり、第１
の実施形態を示す図１中の要素と共通の要素には共通の
符号が付されている。この多出力スイッチング電源回路
では、図１中の入力部１１に代えて、異なる構成の入力
部１１Ａが設けられている。入力部１１Ａでは、図１中
のＰＷＭ制御回路１１ｃに代えて、異なる構成のＰＷＭ
制御回路１１ｅが設けられ、更に、ＮＭＯＳ１１ｆ及び
コンデンサ１１ｇで構成されたアクティブクランプ回路
が設けられている。ＰＷＭ制御回路１１ｅは、ＰＷＭ制
御回路１１ｃの制御信号Ｖ１１ｃと同様の制御信号Ｖ１
１ｅを生成すると共に、同制御信号Ｖ１１ｅと逆位相の
制御信号Ｖ１１ｅＢを生成する。ＮＭＯＳ１１ｆは、Ｎ
ＭＯＳ１１ｄがオフ状態の期間にオン状態になり、変圧
器１２の一次巻線１２ａとコンデンサ１１ｇとで共振回
路を構成することによって同一次巻線１２ａに励磁電流
を流し、同変圧器１２のコアをリセットする。他は、図
１と同様の構成である。
【００３４】図４は、この形態の多出力スイッチング電
源回路の各部の波形図である。この形態の多出力スイッ
チング電源回路の動作では、次の点が第１の実施形態と
異なっている。すなわち、同図に示すように、ＮＭＯＳ
１１ｄとＮＭＯＳ１１ｆとは、相補的にオン状態／オフ
状態になるが、ＰＷＭ制御回路１１ｅから出力された制
御信号Ｖ１１ｅ及び制御信号Ｖ１１ｅＢのタイミング
は、ＮＭＯＳ１１ｄとＮＭＯＳ１１ｆとが同時にオン状
態にならないように、デッドタイムを有している。ＮＭ
ＯＳ１１ｆがオン状態の期間、変圧器１２の一次巻線１
２ａとコンデンサ１１ｇとで共振回路が構成され、同一
次巻線１２ａに励磁電流が流れ、同変圧器１２のコアが
リセットされる。そのため、図４に示すように、第１の
交流電圧Ｖ１１ｄの波形が矩形波に近い状態になり、こ
れに類似した波形が第２の交流電圧Ｖ１２ｂの波形にな
るので、ＮＭＯＳ１３ｃのゲート電圧がほぼ理想的な矩
形波になり、同ＮＭＯＳ１３ｃの導通損が改善されて高
効率化される。
源回路の各部の波形図である。この形態の多出力スイッ
チング電源回路の動作では、次の点が第１の実施形態と
異なっている。すなわち、同図に示すように、ＮＭＯＳ
１１ｄとＮＭＯＳ１１ｆとは、相補的にオン状態／オフ
状態になるが、ＰＷＭ制御回路１１ｅから出力された制
御信号Ｖ１１ｅ及び制御信号Ｖ１１ｅＢのタイミング
は、ＮＭＯＳ１１ｄとＮＭＯＳ１１ｆとが同時にオン状
態にならないように、デッドタイムを有している。ＮＭ
ＯＳ１１ｆがオン状態の期間、変圧器１２の一次巻線１
２ａとコンデンサ１１ｇとで共振回路が構成され、同一
次巻線１２ａに励磁電流が流れ、同変圧器１２のコアが
リセットされる。そのため、図４に示すように、第１の
交流電圧Ｖ１１ｄの波形が矩形波に近い状態になり、こ
れに類似した波形が第２の交流電圧Ｖ１２ｂの波形にな
るので、ＮＭＯＳ１３ｃのゲート電圧がほぼ理想的な矩
形波になり、同ＮＭＯＳ１３ｃの導通損が改善されて高
効率化される。
【００３５】以上のように、この第２の実施形態では、
入力部１１Ａにアクティブクランプ回路が設けられ、Ｎ
ＭＯＳ１３ｃのゲート電圧がほぼ理想的な矩形波になる
ので、第１の実施形態の利点に加え、高効率化される。
入力部１１Ａにアクティブクランプ回路が設けられ、Ｎ
ＭＯＳ１３ｃのゲート電圧がほぼ理想的な矩形波になる
ので、第１の実施形態の利点に加え、高効率化される。
【００３６】第３の実施形態
図５は、この発明の第３の実施形態である多出力スイッ
チング電源回路の電気的構成を示す回路図であり、第２
の実施形態を示す図３中の要素と共通の要素には共通の
符号が付されている。この多出力スイッチング電源回路
では、図３中の変圧器１２に代えて、主出力部１３及び
副出力部１４，１５毎に変圧器１２Ａ，１２Ｂ，１２Ｃ
がそれぞれ設けられている。変圧器１２Ａ，１２Ｂ，１
２Ｃの電力容量の合計は、図１中の変圧器１２の電力容
量とほぼ同一値になっている。また、変圧器１２Ｂ，１
２Ｃ毎に入力部２１，２２が設けられている。入力部２
１は、入力平滑用コンデンサ２１ａ、スイッチング回路
（例えば、ＮＭＯＳ）２１ｂを備えている。入力部２２
も、入力部２１と同様の構成である。他は、図１と同様
の構成である。
チング電源回路の電気的構成を示す回路図であり、第２
の実施形態を示す図３中の要素と共通の要素には共通の
符号が付されている。この多出力スイッチング電源回路
では、図３中の変圧器１２に代えて、主出力部１３及び
副出力部１４，１５毎に変圧器１２Ａ，１２Ｂ，１２Ｃ
がそれぞれ設けられている。変圧器１２Ａ，１２Ｂ，１
２Ｃの電力容量の合計は、図１中の変圧器１２の電力容
量とほぼ同一値になっている。また、変圧器１２Ｂ，１
２Ｃ毎に入力部２１，２２が設けられている。入力部２
１は、入力平滑用コンデンサ２１ａ、スイッチング回路
（例えば、ＮＭＯＳ）２１ｂを備えている。入力部２２
も、入力部２１と同様の構成である。他は、図１と同様
の構成である。
【００３７】図６は、この形態の多出力スイッチング電
源回路の各部の波形図である。この形態の多出力スイッ
チング電源回路の動作では、次の点が第２の実施形態と
異なっている。すなわち、直流入力電圧Ｖ１１ａは、入
力平滑用コンデンサ２１ａで平滑化される。直流入力電
圧Ｖ１１ａは、ＮＭＯＳ２１ｂで制御信号Ｖ１１ｅに基
づいてオン／オフ制御され、所定の周波数及び検出信号
Ｖ１３ｅに対応したパルス幅をもつ第１の交流電圧Ｖ２
１ｂが生成される。第１の交流電圧Ｖ２１ｂは変圧器１
２Ｂで変圧され、同変圧器１２Ｂから第３の交流電圧Ｖ
１２ｃが出力される。同様に、変圧器１２Ｃから第３の
交流電圧Ｖ１２ｄが出力される。その後、図６に示すよ
うに、第２の実施形態と同様の動作が行われる。また、
この形態では、分散して設けられた入力部１１Ａ，２
１，２２及び変圧器１２Ａ，１２Ｂ，１２Ｃが備えられ
ているので、発熱が分散して行われる。
源回路の各部の波形図である。この形態の多出力スイッ
チング電源回路の動作では、次の点が第２の実施形態と
異なっている。すなわち、直流入力電圧Ｖ１１ａは、入
力平滑用コンデンサ２１ａで平滑化される。直流入力電
圧Ｖ１１ａは、ＮＭＯＳ２１ｂで制御信号Ｖ１１ｅに基
づいてオン／オフ制御され、所定の周波数及び検出信号
Ｖ１３ｅに対応したパルス幅をもつ第１の交流電圧Ｖ２
１ｂが生成される。第１の交流電圧Ｖ２１ｂは変圧器１
２Ｂで変圧され、同変圧器１２Ｂから第３の交流電圧Ｖ
１２ｃが出力される。同様に、変圧器１２Ｃから第３の
交流電圧Ｖ１２ｄが出力される。その後、図６に示すよ
うに、第２の実施形態と同様の動作が行われる。また、
この形態では、分散して設けられた入力部１１Ａ，２
１，２２及び変圧器１２Ａ，１２Ｂ，１２Ｃが備えられ
ているので、発熱が分散して行われる。
【００３８】以上のように、この第３の実施形態では、
主出力部１３及び副出力部１４，１５毎に入力部１１
Ａ，２１，２２及び変圧器１２Ａ，１２Ｂ，１２Ｃが設
けられているので、第１及び第２の実施形態の利点に加
え、発熱が分散して行われると共に、多出力スイッチン
グ電源回路が小型化及び薄型化される。更に、必要に応
じて副出力部の数を容易に増減することができる。
主出力部１３及び副出力部１４，１５毎に入力部１１
Ａ，２１，２２及び変圧器１２Ａ，１２Ｂ，１２Ｃが設
けられているので、第１及び第２の実施形態の利点に加
え、発熱が分散して行われると共に、多出力スイッチン
グ電源回路が小型化及び薄型化される。更に、必要に応
じて副出力部の数を容易に増減することができる。
【００３９】第４の実施形態
図７は、この発明の第４の実施形態である多出力スイッ
チング電源回路の電気的構成を示す回路図であり、第１
の実施形態を示す図１中の要素と共通の要素には共通の
符号が付されている。この多出力スイッチング電源回路
では、図１中の変圧器１２及び主出力部１３に代えて、
異なる構成の変圧器１２Ｄ及び主出力部１３Ａが設けら
れている。変圧器１２Ｄは、二次巻線１２ｂに加え、Ｎ
ＭＯＳ１３ａをオン／オフ制御するための制御電圧Ｖ１
２ｂＨを発生する補助巻線１２ｂＨ、及びＮＭＯＳ１３
ｃをオン／オフ制御するための制御電圧Ｖ１２ｂＣを発
生する補助巻線１２ｂＣを有している。主出力部１３Ａ
では、ＮＭＯＳ１３ａのソースが二次巻線１２ｂのホッ
ト側に接続され、同ＮＭＯＳ１３ａのドレーンが平滑用
チョークコイル１３ｂに接続されている。他は、図１と
同様の構成である。
チング電源回路の電気的構成を示す回路図であり、第１
の実施形態を示す図１中の要素と共通の要素には共通の
符号が付されている。この多出力スイッチング電源回路
では、図１中の変圧器１２及び主出力部１３に代えて、
異なる構成の変圧器１２Ｄ及び主出力部１３Ａが設けら
れている。変圧器１２Ｄは、二次巻線１２ｂに加え、Ｎ
ＭＯＳ１３ａをオン／オフ制御するための制御電圧Ｖ１
２ｂＨを発生する補助巻線１２ｂＨ、及びＮＭＯＳ１３
ｃをオン／オフ制御するための制御電圧Ｖ１２ｂＣを発
生する補助巻線１２ｂＣを有している。主出力部１３Ａ
では、ＮＭＯＳ１３ａのソースが二次巻線１２ｂのホッ
ト側に接続され、同ＮＭＯＳ１３ａのドレーンが平滑用
チョークコイル１３ｂに接続されている。他は、図１と
同様の構成である。
【００４０】図８は、この形態の多出力スイッチング電
源回路の各部の波形図である。この形態の多出力スイッ
チング電源回路の動作では、同図に示すように、ＮＭＯ
Ｓ１３ａが補助巻線１２ｂＨから発生した制御電圧Ｖ１
２ｂＨによってオン／オフ制御され、かつＮＭＯＳ１３
ｃが補助巻線１２ｂＣから発生した制御電圧Ｖ１２ｂＣ
によってオン／オフ制御され、第１の実施形態とほぼ同
様の動作が行われる。
源回路の各部の波形図である。この形態の多出力スイッ
チング電源回路の動作では、同図に示すように、ＮＭＯ
Ｓ１３ａが補助巻線１２ｂＨから発生した制御電圧Ｖ１
２ｂＨによってオン／オフ制御され、かつＮＭＯＳ１３
ｃが補助巻線１２ｂＣから発生した制御電圧Ｖ１２ｂＣ
によってオン／オフ制御され、第１の実施形態とほぼ同
様の動作が行われる。
【００４１】以上のように、この第４の実施形態では、
ＮＭＯＳ１３ａが制御電圧Ｖ１２ｂＨによってオン／オ
フ制御され、かつＮＭＯＳ１３ｃが制御電圧Ｖ１２ｂＣ
によってオン／オフ制御され、第１の実施形態とほぼ同
様の利点がある。
ＮＭＯＳ１３ａが制御電圧Ｖ１２ｂＨによってオン／オ
フ制御され、かつＮＭＯＳ１３ｃが制御電圧Ｖ１２ｂＣ
によってオン／オフ制御され、第１の実施形態とほぼ同
様の利点がある。
【００４２】第５の実施形態
図９は、この発明の第５の実施形態である多出力スイッ
チング電源回路の電気的構成を示す回路図であり、第４
の実施形態を示す図７中の要素と共通の要素には共通の
符号が付されている。この多出力スイッチング電源回路
では、図７中の入力部１１、変圧器１２Ｄ、主出力部１
３Ａ及び副出力部１４，１５に代えて、異なる構成の入
力部１１Ｂ、変圧器１２Ｅ、主出力部１３Ｂ及び副出力
部１４Ａ，１５Ａが設けられている。入力部１１Ｂで
は、入力部１１中の入力平滑用コンデンサ１１ｂが削除
されている。変圧器１２Ｅは、変圧器１２Ｄの補助巻線
１２ｂＣが削除されたものである。 主出力部１３Ｂで
は、主出力部１３Ａ中の平滑用チョークコイル１３ｂ及
びＮＭＯＳ１３ｃが削除されている。副出力部１４Ａで
は、副出力部１４中の平滑用チョークコイル１４ｃ及び
転流側ダイオード１４ｄが削除されている。副出力部１
５Ａも副出力部１４Ａと同様の構成である。
チング電源回路の電気的構成を示す回路図であり、第４
の実施形態を示す図７中の要素と共通の要素には共通の
符号が付されている。この多出力スイッチング電源回路
では、図７中の入力部１１、変圧器１２Ｄ、主出力部１
３Ａ及び副出力部１４，１５に代えて、異なる構成の入
力部１１Ｂ、変圧器１２Ｅ、主出力部１３Ｂ及び副出力
部１４Ａ，１５Ａが設けられている。入力部１１Ｂで
は、入力部１１中の入力平滑用コンデンサ１１ｂが削除
されている。変圧器１２Ｅは、変圧器１２Ｄの補助巻線
１２ｂＣが削除されたものである。 主出力部１３Ｂで
は、主出力部１３Ａ中の平滑用チョークコイル１３ｂ及
びＮＭＯＳ１３ｃが削除されている。副出力部１４Ａで
は、副出力部１４中の平滑用チョークコイル１４ｃ及び
転流側ダイオード１４ｄが削除されている。副出力部１
５Ａも副出力部１４Ａと同様の構成である。
【００４３】図１０は、この形態の多出力スイッチング
電源回路の各部の波形図である。この形態の多出力スイ
ッチング電源回路の動作では、同図に示すように、直流
電源部１１ａで直流入力電圧Ｖ１１ａが生成されて出力
される。ＰＷＭ制御回路１１ｃでは、所定の周波数及び
検出信号Ｖ１３ｅに対応したパルス幅の制御信号Ｖ１１
ｃが生成される。直流入力電圧Ｖ１１ａは、ＮＭＯＳ１
１ｄで制御信号Ｖ１１ｃに基づいてオン／オフ制御さ
れ、所定の周波数及び検出信号Ｖ１３ｅに対応したパル
ス幅をもつ第１の交流電圧Ｖ１１ｄが生成される。第１
の交流電圧Ｖ１１ｄは変圧器１２Ｅで変圧され、同変圧
器１２Ｅから制御電圧Ｖ１２ｂＨ、第２の交流電圧Ｖ１
２ｂ、及び第３の交流電圧Ｖ１２ｃ，Ｖ１２ｄが出力さ
れる。
電源回路の各部の波形図である。この形態の多出力スイ
ッチング電源回路の動作では、同図に示すように、直流
電源部１１ａで直流入力電圧Ｖ１１ａが生成されて出力
される。ＰＷＭ制御回路１１ｃでは、所定の周波数及び
検出信号Ｖ１３ｅに対応したパルス幅の制御信号Ｖ１１
ｃが生成される。直流入力電圧Ｖ１１ａは、ＮＭＯＳ１
１ｄで制御信号Ｖ１１ｃに基づいてオン／オフ制御さ
れ、所定の周波数及び検出信号Ｖ１３ｅに対応したパル
ス幅をもつ第１の交流電圧Ｖ１１ｄが生成される。第１
の交流電圧Ｖ１１ｄは変圧器１２Ｅで変圧され、同変圧
器１２Ｅから制御電圧Ｖ１２ｂＨ、第２の交流電圧Ｖ１
２ｂ、及び第３の交流電圧Ｖ１２ｃ，Ｖ１２ｄが出力さ
れる。
【００４４】第２の交流電圧Ｖ１２ｂは、ＮＭＯＳ１３
ａで制御電圧Ｖ１２ｂＨの極性の変化に同期してオン／
オフ制御され、第１の脈動電圧Ｖ１３ａが生成される。
第１の脈動電圧Ｖ１３ａは、平滑用コンデンサ１３ｄで
平滑化され、該平滑用コンデンサ１３ｄで第１の直流出
力電圧Ｖ１３が生成される。第１の直流出力電圧Ｖ１３
は、負荷ＲＬ１に印加される。第１の直流出力電圧Ｖ１
３が変化すると、定電圧制御回路１３ｅで検出されて検
出信号Ｖ１３ｅが生成される。検出信号Ｖ１３ｅは、Ｐ
ＷＭ制御回路１１ｃに供給され、第１の交流電圧Ｖ１１
ｄのパルス幅が同ＰＷＭ制御回路１１ｃで負帰還制御さ
れる。負荷ＲＬ１が軽くなって負荷電流Ｉ１３が小さく
なった場合でも、ＮＭＯＳ１３ａがオン状態のときに
は、双方向に電流が流れるので、第１の直流出力電圧Ｖ
１３は上昇せず、ＮＭＯＳ１１ｄのオン状態の時間幅の
急激な絞り込みは発生しない。
ａで制御電圧Ｖ１２ｂＨの極性の変化に同期してオン／
オフ制御され、第１の脈動電圧Ｖ１３ａが生成される。
第１の脈動電圧Ｖ１３ａは、平滑用コンデンサ１３ｄで
平滑化され、該平滑用コンデンサ１３ｄで第１の直流出
力電圧Ｖ１３が生成される。第１の直流出力電圧Ｖ１３
は、負荷ＲＬ１に印加される。第１の直流出力電圧Ｖ１
３が変化すると、定電圧制御回路１３ｅで検出されて検
出信号Ｖ１３ｅが生成される。検出信号Ｖ１３ｅは、Ｐ
ＷＭ制御回路１１ｃに供給され、第１の交流電圧Ｖ１１
ｄのパルス幅が同ＰＷＭ制御回路１１ｃで負帰還制御さ
れる。負荷ＲＬ１が軽くなって負荷電流Ｉ１３が小さく
なった場合でも、ＮＭＯＳ１３ａがオン状態のときに
は、双方向に電流が流れるので、第１の直流出力電圧Ｖ
１３は上昇せず、ＮＭＯＳ１１ｄのオン状態の時間幅の
急激な絞り込みは発生しない。
【００４５】第３の交流電圧Ｖ１２ｃは、マグ・アンプ
１４ａでリセット電流Ｉ１４に基づいてオン／オフ制御
され、同リセット電流Ｉ１４に対応したパルス幅をもつ
第４の交流電圧Ｖ１４ａが生成される。この場合、入力
部１１Ｂ中のＮＭＯＳ１１ｄのオン状態の時間幅の急激
な絞り込みが発生しないので、第３の交流電圧Ｖ１２ｃ
はマグ・アンプ１４ａが飽和するために必要なパルス幅
を有し、マグ・アンプ１４ａには電圧時間積（ＶＴ積、
Ｖ；マグ・アンプ１４ａの両端にかかる電圧、Ｔ；マグ
・アンプ１４ａが飽和するまでの時間）が確保されてい
る。第４の交流電圧Ｖ１４ａは、整流側ダイオード１４
ｂで整流され、第２の脈動電圧Ｖ１４ｂが生成される。
１４ａでリセット電流Ｉ１４に基づいてオン／オフ制御
され、同リセット電流Ｉ１４に対応したパルス幅をもつ
第４の交流電圧Ｖ１４ａが生成される。この場合、入力
部１１Ｂ中のＮＭＯＳ１１ｄのオン状態の時間幅の急激
な絞り込みが発生しないので、第３の交流電圧Ｖ１２ｃ
はマグ・アンプ１４ａが飽和するために必要なパルス幅
を有し、マグ・アンプ１４ａには電圧時間積（ＶＴ積、
Ｖ；マグ・アンプ１４ａの両端にかかる電圧、Ｔ；マグ
・アンプ１４ａが飽和するまでの時間）が確保されてい
る。第４の交流電圧Ｖ１４ａは、整流側ダイオード１４
ｂで整流され、第２の脈動電圧Ｖ１４ｂが生成される。
【００４６】第２の脈動電圧Ｖ１４ｂは、平滑用コンデ
ンサ１４ｅで平滑化され、該平滑用コンデンサ１４ｅで
第２の直流出力電圧Ｖ１４が生成される。第２の直流出
力電圧Ｖ１４は、負荷ＲＬ２に印加される。第２の直流
出力電圧Ｖ１４は、抵抗１４ｇと抵抗１４ｈとで分圧さ
れ、その変化が定電圧制御回路１４ｆで検出される。ト
ランジスタ１４ｉは、定電圧制御回路１４ｆで電流制御
され、同トランジスタ１４ｉのコレクタからダイオード
１４ｊを介してリセット電流Ｉ１４がマグ・アンプ１４
ａに供給され、第４の交流電圧Ｖ１４ａが負帰還制御さ
れる。そして、第２の直流出力電圧Ｖ１４が安定化され
る。副出力部１５でも、副出力部１４と同様の動作が行
われる。
ンサ１４ｅで平滑化され、該平滑用コンデンサ１４ｅで
第２の直流出力電圧Ｖ１４が生成される。第２の直流出
力電圧Ｖ１４は、負荷ＲＬ２に印加される。第２の直流
出力電圧Ｖ１４は、抵抗１４ｇと抵抗１４ｈとで分圧さ
れ、その変化が定電圧制御回路１４ｆで検出される。ト
ランジスタ１４ｉは、定電圧制御回路１４ｆで電流制御
され、同トランジスタ１４ｉのコレクタからダイオード
１４ｊを介してリセット電流Ｉ１４がマグ・アンプ１４
ａに供給され、第４の交流電圧Ｖ１４ａが負帰還制御さ
れる。そして、第２の直流出力電圧Ｖ１４が安定化され
る。副出力部１５でも、副出力部１４と同様の動作が行
われる。
【００４７】以上のように、この第５の実施形態では、
第４の実施形態に準じた動作が行われ、第１の実施形態
に準じた利点がある。
第４の実施形態に準じた動作が行われ、第１の実施形態
に準じた利点がある。
【００４８】以上、この発明の実施形態を図面により詳
述してきたが、具体的な構成はこの実施形態に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、直流
電源部１１ａは、例えば、商用電源を整流及び平滑化す
るもの等、直流入力電圧Ｖ１１ａを生成するものであれ
ば任意のものでよい。また、図１中の副出力部１４，１
５の数は、任意数でよい。また、第４の実施形態を示す
図７中の入力部１１は、第２の実施形態を示す図３中の
入力部１１Ａと置き換えてもよい。同様に、第５の実施
形態を示す図９中の入力部１１Ｂは、図３中の入力部１
１Ａと置き換えてもよい。
述してきたが、具体的な構成はこの実施形態に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、直流
電源部１１ａは、例えば、商用電源を整流及び平滑化す
るもの等、直流入力電圧Ｖ１１ａを生成するものであれ
ば任意のものでよい。また、図１中の副出力部１４，１
５の数は、任意数でよい。また、第４の実施形態を示す
図７中の入力部１１は、第２の実施形態を示す図３中の
入力部１１Ａと置き換えてもよい。同様に、第５の実施
形態を示す図９中の入力部１１Ｂは、図３中の入力部１
１Ａと置き換えてもよい。
【００４９】
【発明の効果】以上説明したように、この発明の構成に
よれば、主出力部にはＭＯＳトランジスタで構成された
同期整流回路が用いられているので、負荷が軽くなった
ときでも、同ＭＯＳトランジスタのオン状態の時間幅の
急激な絞り込みは発生しない。そのため、マグ・アンプ
における電圧時間積（ＶＴ積）が容易に確保され、副出
力部の直流出力電圧を安定して生成できる。更に、主出
力部に従来のようなダミー抵抗や電子ダミー回路を設け
る必要がないので、従来よりも電源効率を向上できると
共に部品点数を減少できる。さらに、入力部にアクティ
ブクランプ回路を設け、ＭＯＳトランジスタのゲート電
圧がほぼ理想的な矩形波になるようにしたので、高効率
化できる。その上、主出力部及び副出力部毎に入力部及
び変圧器を設けたので、発熱を分散して行うことができ
ると共に、多出力スイッチング電源回路を小型化及び薄
型化できる。更に、必要に応じて副出力部の数を容易に
増減することができる。
よれば、主出力部にはＭＯＳトランジスタで構成された
同期整流回路が用いられているので、負荷が軽くなった
ときでも、同ＭＯＳトランジスタのオン状態の時間幅の
急激な絞り込みは発生しない。そのため、マグ・アンプ
における電圧時間積（ＶＴ積）が容易に確保され、副出
力部の直流出力電圧を安定して生成できる。更に、主出
力部に従来のようなダミー抵抗や電子ダミー回路を設け
る必要がないので、従来よりも電源効率を向上できると
共に部品点数を減少できる。さらに、入力部にアクティ
ブクランプ回路を設け、ＭＯＳトランジスタのゲート電
圧がほぼ理想的な矩形波になるようにしたので、高効率
化できる。その上、主出力部及び副出力部毎に入力部及
び変圧器を設けたので、発熱を分散して行うことができ
ると共に、多出力スイッチング電源回路を小型化及び薄
型化できる。更に、必要に応じて副出力部の数を容易に
増減することができる。
【図１】この発明の第１の実施形態である多出力スイッ
チング電源回路の電気的構成を示す回路図である。
チング電源回路の電気的構成を示す回路図である。
【図２】同多出力スイッチング電源回路の各部の波形図
である。
である。
【図３】この発明の第２の実施形態である多出力スイッ
チング電源回路の電気的構成を示す回路図である。
チング電源回路の電気的構成を示す回路図である。
【図４】同多出力スイッチング電源回路の各部の波形図
である。
である。
【図５】この発明の第３の実施形態である多出力スイッ
チング電源回路の電気的構成を示す回路図である。
チング電源回路の電気的構成を示す回路図である。
【図６】同多出力スイッチング電源回路の各部の波形図
である。
である。
【図７】この発明の第４の実施形態である多出力スイッ
チング電源回路の電気的構成を示す回路図である。
チング電源回路の電気的構成を示す回路図である。
【図８】同多出力スイッチング電源回路の各部の波形図
である。
である。
【図９】この発明の第５の実施形態である多出力スイッ
チング電源回路の電気的構成を示す回路図である。
チング電源回路の電気的構成を示す回路図である。
【図１０】同多出力スイッチング電源回路の各部の波形
図である。
図である。
【図１１】従来の多出力スイッチング電源回路の回路図
である。
である。
【図１２】電子ダミー回路３ｇの回路図である。
【図１３】図１１中のマグ・アンプ４ａの動作原理の説
明図である。
明図である。
【図１４】図１１中のマグ・アンプ４ａの動作原理の説
明図である。
明図である。
１１，１１Ａ，１１Ｂ，２１，２２ 入力部
１１ａ 直流電源部
１１ｂ 入力平滑用コン
デンサ １１ｃ，１１ｅ ＰＷＭ制御回路
（制御回路） １１ｄ ＮＭＯＳ（スイ
ッチング回路） １１ｆ ＮＭＯＳ（アク
ティブクランプ回路） １１ｇ コンデンサ（ア
クティブクランプ回路） １２，１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ，１２Ｅ 変圧器 １２ｂＨ，１２ｂＣ 補助巻線 １３，１３Ａ，１３Ｂ 主出力部 １３ａ，１３ｃ ＮＭＯＳ（スイ
ッチ手段） １３ｂ 平滑用チョーク
コイル １３ｄ 平滑用コンデン
サ １３ｅ 定電圧制御回路
（電圧変化検出回路） １４，１４Ａ，１５，１５Ａ 副出力部 １４ａ マグ・アンプ １４ｂ 整流側ダイオー
ド １４ｃ 平滑用チョーク
コイル １４ｄ 転流側ダイオー
ド １４ｅ 平滑用コンデン
サ １４ｆ 定電圧制御回路 １４ｇ，１４ｈ 抵抗 １４ｉ トランジスタ １４ｊ ダイオード
デンサ １１ｃ，１１ｅ ＰＷＭ制御回路
（制御回路） １１ｄ ＮＭＯＳ（スイ
ッチング回路） １１ｆ ＮＭＯＳ（アク
ティブクランプ回路） １１ｇ コンデンサ（ア
クティブクランプ回路） １２，１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ，１２Ｅ 変圧器 １２ｂＨ，１２ｂＣ 補助巻線 １３，１３Ａ，１３Ｂ 主出力部 １３ａ，１３ｃ ＮＭＯＳ（スイ
ッチ手段） １３ｂ 平滑用チョーク
コイル １３ｄ 平滑用コンデン
サ １３ｅ 定電圧制御回路
（電圧変化検出回路） １４，１４Ａ，１５，１５Ａ 副出力部 １４ａ マグ・アンプ １４ｂ 整流側ダイオー
ド １４ｃ 平滑用チョーク
コイル １４ｄ 転流側ダイオー
ド １４ｅ 平滑用コンデン
サ １４ｆ 定電圧制御回路 １４ｇ，１４ｈ 抵抗 １４ｉ トランジスタ １４ｊ ダイオード
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/28
H02M 7/21
Claims (2)
- 【請求項１】 入力部と、変圧器と、主出力部と、マグ
・アンプ制御方式が用いられる１系統又は複数系統の副
出力部とを有する多出力スイッチング電源回路であっ
て、 前記入力部は、 直流入力電圧を生成する直流電源部と、 制御信号を生成する制御回路と、 入力された前記制御信号に基づいて前記直流入力電圧を
オン／オフ制御することにより、所定の周波数及び前記
制御信号に対応したパルス幅をもつ第１の交流電圧を生
成する第１のＭＯＳトランジスタからなるスイッチング
回路とを有してなり、 前記変圧器は、 前記第１の交流電圧を変圧して所定の電圧値の第２の交
流電圧及び１系統又は複数系統の第３の交流電圧を生成
する変圧手段からなり、 前記主出力部は、 前記第２の交流電圧を整流して第１の脈動電圧を生成す
る第１の整流回路と、 前記第１の脈動電圧を平滑化して第１の直流出力電圧を
生成し、該第１の直流出力電圧を負荷に印加する第１の
平滑回路と、 前記第１の直流出力電圧の変化を検出して検出信号を生
成する電圧変化検出回路とを有してなり、 前記各副出力部は、 前記第３の交流電圧をリセット電流に基づいてオン／オ
フ制御して前記リセット電流に対応したパルス幅をもつ
第４の交流電圧を生成するマグ・アンプと、 前記第４の交流電圧を整流して第２の脈動電圧を生成す
る第２の整流回路と、 前記第２の脈動電圧を平滑化して第２の直流出力電圧を
生成し、該第２の直流出力電圧を負荷に印加する第２の
平滑回路と、 前記第２の直流出力電圧の変化を検出して前記第４の交
流電圧を負帰還制御するための前記リセット電流を生成
する電圧制御回路とを有してなり、かつ、 前記主出力部の前記第１の整流回路は、前記第２の交流
電圧を前記スイッチング回路におけるスイッチングのタ
イミングに同期してオン／オフ制御することにより、前
記第１の脈動電圧を生成するスイッチング用の第２のＭ
ＯＳトランジスタを有し、 前記主出力部の前記第１の平滑回路は、前記第１の脈動
電圧を平滑化して前記第１の直流出力電圧を生成し、該
第１の直流出力電圧を負荷に印加する平滑用コンデンサ
と、前記第１の脈動電圧による電磁エネルギーを蓄える
チョークコイルと、前記第２のＭＯＳトランジスタがオ
フ状態のときにオン状態になって前記チョークコイルに
蓄えられた電磁エネルギーを前記平滑用コンデンサへ供
給するスイッチング用の第３のＭＯＳトランジスタを有
すると共に、 前記入力部の前記制御回路は、前記主出力部の前記電圧
変化検出回路で生成された前記検出信号のレベルに基づ
き、前記第１の交流電圧のパルス幅を負帰還制御するた
めの前記制御信号を生成する ことを特徴とする多出力ス
イッチング電源回路。 - 【請求項２】 前記主出力部の前記第１の整流回路は、
負荷が軽くなったとき、前記入力部のスイッチング回路
を構成する前記第１のＭＯＳトランジスタのオン状態の
時間幅が急激に絞り込まれることを阻止する機能を備え
ていることを特徴とする請求項１記載の多出力スイッチ
ング電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000149127A JP3522191B2 (ja) | 2000-05-19 | 2000-05-19 | 多出力スイッチング電源回路 |
| US09/859,590 US6452367B2 (en) | 2000-05-19 | 2001-05-18 | Multi-outputting power supply circuit without dummy load resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000149127A JP3522191B2 (ja) | 2000-05-19 | 2000-05-19 | 多出力スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001333578A JP2001333578A (ja) | 2001-11-30 |
| JP3522191B2 true JP3522191B2 (ja) | 2004-04-26 |
Family
ID=18655030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000149127A Expired - Fee Related JP3522191B2 (ja) | 2000-05-19 | 2000-05-19 | 多出力スイッチング電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6452367B2 (ja) |
| JP (1) | JP3522191B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6650552B2 (en) * | 2001-05-25 | 2003-11-18 | Tdk Corporation | Switching power supply unit with series connected converter circuits |
| JP2003319649A (ja) * | 2002-02-22 | 2003-11-07 | Ricoh Co Ltd | 画像形成装置の電源回路および画像形成装置の電源制御方法 |
| DE10218455A1 (de) * | 2002-04-25 | 2003-11-06 | Abb Patent Gmbh | Sperrwandleranordnung |
| US6987679B2 (en) * | 2003-06-18 | 2006-01-17 | Delta Electronics, Inc. | Multiple output converter with improved cross regulation |
| US7274175B2 (en) * | 2005-08-03 | 2007-09-25 | Mihai-Costin Manolescu | Multiple output power supply that configures itself to multiple loads |
| JP4857888B2 (ja) * | 2006-04-26 | 2012-01-18 | ミツミ電機株式会社 | 多出力型ｄｃ／ｄｃコンバータ |
| KR101325571B1 (ko) * | 2006-07-28 | 2013-11-06 | 삼성전자주식회사 | 전원공급장치 및 이를 구비한 화상형성장치 |
| JP4803823B2 (ja) * | 2007-03-29 | 2011-10-26 | Ｔｄｋラムダ株式会社 | 多出力電源装置 |
| JP5256306B2 (ja) * | 2009-01-21 | 2013-08-07 | Ｔｏａ株式会社 | 電源回路及びこの電源回路を備えたパワーアンプ、並びに放送設備 |
| US8536736B2 (en) * | 2009-04-03 | 2013-09-17 | International Business Machines Corporation | Wireless power infrastructure |
| JP5507980B2 (ja) * | 2009-11-27 | 2014-05-28 | スパンション エルエルシー | スイッチング電源の制御回路、電子機器、及びスイッチング電源の制御方法 |
| US8067973B2 (en) * | 2010-02-01 | 2011-11-29 | Monolithic Power Systems, Inc. | Driver for a flyback converter using a transconductance amplifier and a comparator |
| WO2013083296A2 (en) * | 2011-12-09 | 2013-06-13 | Telefonaktiebolaget L M Ericsson (Publ) | Dc-dc converter with multiple outputs |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6130828A (en) * | 1999-08-26 | 2000-10-10 | Lucent Technologies, Inc. | Multiple output converter having self-synchronized pulse width modulation regulation |
| US6297970B2 (en) * | 1999-12-10 | 2001-10-02 | International Business Machines Corporation | Multiple output synchronous rectifier circuit providing zero volt switch mode operation |
-
2000
- 2000-05-19 JP JP2000149127A patent/JP3522191B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-18 US US09/859,590 patent/US6452367B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001333578A (ja) | 2001-11-30 |
| US20010043056A1 (en) | 2001-11-22 |
| US6452367B2 (en) | 2002-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8213189B2 (en) | Resonance-type power supply with improved convertion efficiency | |
| US6101104A (en) | Predictive threshold synchronous rectifier control | |
| US5612862A (en) | Method and circuitry for controlling current reset characteristics of a magnetic amplifier control circuit | |
| JP3522191B2 (ja) | 多出力スイッチング電源回路 | |
| EP0262812A2 (en) | Buck-boost parallel resonant converter | |
| JP5170241B2 (ja) | 絶縁型スイッチング電源装置 | |
| US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
| CN110858753A (zh) | 具有次级侧整流电压感测的隔离开关模式功率转换器的前馈增强反馈控制 | |
| US6642630B2 (en) | Multi-output switching power source circuit | |
| CN107979286B (zh) | 隔离式dc-dc转换器及其控制方法 | |
| JP3574849B2 (ja) | Ｄｃ−ｄｃコンバータ装置 | |
| US5521808A (en) | Method and circuitry for controlling start-up characteristics of a magnetic amplifier control circuit | |
| JP3507827B2 (ja) | 多出力スイッチング電源回路 | |
| JP3290746B2 (ja) | Ｄｃ／ｄｃコンバータを含む低損失電源供給装置 | |
| US6449176B1 (en) | Switching power supply having an operational amplifier control circuit | |
| JPH05344732A (ja) | スイッチングレギュレータ型電源装置 | |
| JP3011053B2 (ja) | スイッチング電源装置 | |
| JPH0246230Y2 (ja) | ||
| JP3001057B1 (ja) | スイッチング電源装置及びその制御方法 | |
| KR101421021B1 (ko) | 결합 인덕터 선택회로를 포함하는 다중 출력 컨버터 | |
| JP2821462B2 (ja) | 多出力スイツチング電源 | |
| JPH0534233Y2 (ja) | ||
| JP2857794B2 (ja) | 安定化電源装置 | |
| JPH0224114B2 (ja) | ||
| JP2000116130A (ja) | 平均値整流回路及びスイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20031224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3522191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |