[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3570366B2 - アービタ回路及びそれに用いる出力セルのアービトレーション方法 - Google Patents

アービタ回路及びそれに用いる出力セルのアービトレーション方法 Download PDF

Info

Publication number
JP3570366B2
JP3570366B2 JP2000277412A JP2000277412A JP3570366B2 JP 3570366 B2 JP3570366 B2 JP 3570366B2 JP 2000277412 A JP2000277412 A JP 2000277412A JP 2000277412 A JP2000277412 A JP 2000277412A JP 3570366 B2 JP3570366 B2 JP 3570366B2
Authority
JP
Japan
Prior art keywords
round robin
round
robins
information
rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000277412A
Other languages
English (en)
Other versions
JP2002094522A (ja
Inventor
修 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000277412A priority Critical patent/JP3570366B2/ja
Priority to US09/946,472 priority patent/US7065049B2/en
Publication of JP2002094522A publication Critical patent/JP2002094522A/ja
Application granted granted Critical
Publication of JP3570366B2 publication Critical patent/JP3570366B2/ja
Priority to US11/380,557 priority patent/US7817548B2/en
Priority to US12/869,584 priority patent/US8705358B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679Arbitration or scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はアービタ回路及びそれに用いる出力セルのアービトレーション方法に関し、特にATM(Asynchoronous Transfer Mode:非同期転送モード)交換機における各VC(Virtual Channel)毎のキューイングに関する。
【0002】
【従来の技術】
従来、ATM交換機においては、よりきめ細かなトラフィックコントロールを実現するために、各VC毎にセルを個別のキュー(Queue)に蓄積する「Per VC Queuing」という方法が採られている。
【0003】
この「Per VC Queuing」という方法はATM交換機にMPLS(Multi−Protocol Label Switching)を実装した際のVCマージ等にも用いられている。
【0004】
上記のATM交換機におけるVC毎のキューイングについては、特開平10−224364号公報、特開平11−191774号公報、特許第2797989号公報等に開示されている。
【0005】
【発明が解決しようとする課題】
しかしながら、「Per VC Queuing」という方法を用いることによって、VC毎のトラフィックコントロールが可能になるが、その反面、キューが膨大な数(数万個)になる可能性がある。
【0006】
そのため、出力でのアービトレーションの処理時間が長くなり、一定時間内に処理が終了しないという問題が発生する。よって、その問題を解決するためのアービトレーションの方法が必要となる。
【0007】
そこで、本発明の目的は上記の問題点を解消し、比較的簡素な構成で、キューが膨大な数になっても平等なアービトレーションを行うことができるアービタ回路及びそれに用いる出力セルのアービトレーション方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明によるアービタ回路は、出力セルを蓄積する複数のキューと、前記複数のキュー各々に順番に出力セルを出力する権利を与える複数の第1のラウンドロビンと、前記複数の第1のラウンドロビン各々に順番に出力セルを出力する権利を与える第2のラウンドロビンと、前記第1及び第2のラウンドロビン各々への入力レートが等しくなるように調整する機構を有し、前記第1及び第2のラウンドロビンにより多段構成とし、前記第1及び第2のラウンドロビン各々へのトラフィックの平均化を行うよう構成している。
【0009】
本発明による出力セルのアービトレーション方法は、出力セルを蓄積する複数のキュー各々に順番に出力セルを出力する権利を与える複数の第1のラウンドロビンと、前記複数の第1のラウンドロビン各々に順番に出力セルを出力する権利を与える第2のラウンドロビンとにより多段構成とし、前記第1及び第2のラウンドロビン各々への入力レートが等しくなるように調整して前記第1及び第2のラウンドロビン各々へのトラフィックの平均化を行うようにしている。
【0010】
すなわち、本発明の出力セルのアービトレーション方法は、「Per VC Queuing」を行うATM交換機において、出力セルのアービトレーションを行う方法に関するものである。
【0011】
アービトレーションは、(a)異なるサービスクラス間で固定的(静的)に優先度を決める方法と、(b)同一サービスクラス内で平等に出力させる方法とに分けられる。本発明は(b)の同一サービスクラス内のアービトレーションにおいて、キューの数が多くなった場合の各キュー間の平等性の確保を、入出力を含めたシステム全体での閉ループを使用せずに簡素な方法で実現可能としたことを特徴とする。
【0012】
(a)のアービトレーションにおける異なるサービスクラス間の優先度は固定的であり、高優先のセルがキューに蓄積されている間、低優先のセルが出力されることはない。これによって、高優先のセルの遅延特性を確保することを可能としている。
【0013】
(b)の同一サービスクラス内でのアービトレーションでは全キューについて平等であることが求められる。通常、ラウンドロビン(RR:Round Robin)を用いることによって、各キューに順番にセルを出力する権利を与えることを可能とし、さらに該当するキューにセルが蓄積されていない時には次のキューへ権利を移すことが可能となる。但し、「Per VC Queuing」を行う場合には、同一サービスクラスのキューの数が数万個になる可能性があり、処理時間が追いつかないという問題が生じる。
【0014】
ラウンドロビンの代わりに、Time Wheelを用いて動的に帯域を制御することができればこの問題を解決することができるが、この場合には入力側を含んだシステム全体での複雑な閉ループ制御が必要となる。
【0015】
そこで、本発明のアービトレーション方法では、ラウンドロビンを多段構成とし、各ラウンドロビンへの入力の本数を必要な時間内に十分処理可能な数にしている。これによって、各ラウンドロビンへ入力するキューについて平等にセル出力の権利が与えられる。但し、これは通常時のことであり、輻輳時には各キュー間の平等性が失われる恐れがある。
【0016】
例えば、第1のラウンドロビンに比較的入力セルレートの高いキューが集中し、第2のラウンドロビンに入力セルレートの高いキューが1つとその他のレートの極小さなキューからのセルが入力される場合を考える。輻輳によって入力レートの合計が出力レートを超過してしまう場合には、入力レートが同じであるにも関わらず、第2のラウンドロビンのキューの出力レートは第1のラウンドロビンのキューよりも高くなり、キュー間の出力の平等性が崩れてしまうことになる。
【0017】
このような問題を回避するために、本発明のアービトレーション方法では、各ラウンドロビンへの入力レートが等しくなるように調整する機構を持つ。各ラウンドロビンは配下のキューまたはラウンドロビンから自回路へと入力される予定のセルレートの情報を持つ。さらに、配下がラウンドロビンの場合には、配下のラウンドロビンの中で最も入力レートが低いラウンドロビン及び2番目にレートが低いラウンドロビンの情報を持つ。これらの情報はコネクションを張る際に申請される情報を基に作成される。
【0018】
コネクションが新たに張られる場合には、最上位のラウンドロビンの情報から配下のラウンドロビンの中で最も低い入力レートのラウンドロビンを選択する。選ばれたラウンドロビンの持つ情報からさらに配下のラウンドロビンの中で最も低いレートのラウンドロビンを選択する。このように最終段まで繰り返し、その配下にキューを配置することによって、各ラウンドロビンにおいて入力されるセルレートができるだけ等しくなるように、キューが配置される。
【0019】
各キューの出力の平等性をさらに増すためには、新たなコネクションが追加されるか、もしくは削除される度に全てのキューのレートを計算して各ラウンドロビンへ再分配する必要があるが、システムの簡単化のため、本発明のシステムでは行わない。
【0020】
上記のように、多段のラウンドロビンと各ラウンドロビンへのトラフィックの平均化を行うことによって、「Per VC Queuing」によってキューが膨大な数になっても平等なアービトレーションを行うことが可能となる。また、トラフィックを平均化することによって、輻輳時にも上記の効果が得られる。さらに、装置全体の閉ループ制御とTime Wheelとの組合せを用いることなく、比較的簡素な構成で上記の効果が得られる。
【0021】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。図1は本発明の実施の形態によるアービタ回路の構成を示すブロック図である。図1において、本発明の実施の形態によるアービタ回路はラウンドロビン(RR:Round Robin)1,2−1〜2−kを多段構成にし、各ラウンドロビン1,2−1〜2−kへの入力本数を、必要な時間内に十分処理することができる数にしている。
【0022】
すなわち、ラウンドロビン1の配下にはラウンドロビン2−1〜2−kが配置され、各ラウンドロビン2−1〜2−kの配下にはキュー(Queue)41−1〜41−k,42−1〜42−k,……,4l−1〜4l−kが配置されている。
【0023】
これによって、各ラウンドロビン2−1〜2−kへ入力するキュー41−1〜41−k,42−1〜42−k,……,4l−1〜4l−kについて平等にセル出力の権利が与えられる。但し、これは通常時のことであり、輻輳時には各キュー41−1〜41−k,42−1〜42−k,……,4l−1〜4l−k間の平等性が失われる恐れがある。
【0024】
図2は本発明の実施の形態によるアービタ回路で一時的に輻輳した時の問題点を示す図である。図2に示すように、ラウンドロビン2−1に比較的入力セルレートの高いキュー41−1〜41−3が集中し、ラウンドロビン2−2には入力セルレートの高いキュー42−1が1つ(キュー41−1〜41−3と同じレート)とその他のレートの極小さなキュー42−2,42−3からのセルが入力される場合を考える。
【0025】
輻輳によって入力レートの合計が出力レートを超過してしまう場合には、入力レートが同じであるにも関わらず、キュー42−1の出力レートはキュー41−1〜41−3よりも高くなり、キュー42−1〜42−3間の出力の平等性が崩れてしまう。
【0026】
このような問題を回避するために、本発明の実施の形態によるアービタ回路は各ラウンドロビン1,2−1,2−2への入力レートが等しくなるように調整する機構を持つ。各ラウンドロビン1,2−1,2−2は配下のキュー41−1〜41−3,42−1〜42−3またはラウンドロビン2−1,2−2から自回路へと入力される予定のセルレートの情報を持つ。
【0027】
さらに、配下がラウンドロビン2−1,2−2の場合には、配下のラウンドロビン2−1,2−2の中で最も入力レートが低いラウンドロビン及び2番目にレートが低いラウンドロビンの情報を持つ。これらの情報はコネクションを張る際に申請される情報を基に作成される。
【0028】
コネクションが新たに張られる場合には、最上位のラウンドロビンの情報から配下のラウンドロビンの中で最も低い入力レートのラウンドロビンを選択する。選ばれたラウンドロビンの持つ情報からさらに配下のラウンドロビンの中で最も低いレートのラウンドロビンを選択する。
【0029】
このように、ラウンドロビンの選択を最終段まで繰り返し、その配下にキューを配置することによって、各ラウンドロビンにおいて入力されるセルレートができるだけ等しくなるように、キューが配置される。
【0030】
各キューの出力の平等性をさらに増すためには、新たなコネクションが追加されるか、もしくは削除される度に全てのキューのレートを計算して各ラウンドロビンへ再分配する必要があるが、システムの簡単化のため、本発明のシステムでは行わない。
【0031】
図3は本発明の一実施例によるアービタ回路の構成を示すブロック図であり、図4は図3の各ラウンドロビンが持つ情報を示す図であり、図5は図3の各ラウンドロビンが持つコネクション追加後の情報を示す図であり、図6は図3の各ラウンドロビンが持つコネクション削除後の情報を示す図である。
【0032】
また、図7及び図8は本発明の一実施例によるアービタ回路におけるコネクション追加または削除後の情報の更新処理を示すフローチャートである。これら図3〜図8を参照して本発明の一実施例によるアービタ回路の構成及び動作について説明する。
【0033】
以下の説明では簡単化のためにラウンドロビンの多段構成を3段構成とし、ラウンドロビン1を最上位のラウンドロビンする。また、ラウンドロビン1の配下にはそれぞれラウンドロビン2−1〜2−4があり、ラウンドロビン2−1の配下にラウンドロビン3−1〜3−3がある。尚、ラウンドロビン2−2〜2−4の配下のラウンドロビンについては省略する。
【0034】
一方、ラウンドロビン3−1〜3−3の配下にはVC(Virtual Channel)毎のセルを蓄積するキューがあり、各VCのセルレートはそれぞれ図3に示す通りである。すなわち、キュー41−1〜41−3のレートはそれぞれ2Mbps、4Mbps、6Mbpsであるので、ラウンドロビン3−1のレートは12Mbpsである。
【0035】
また、キュー42−1〜42−3のレートはそれぞれ20Mbps、11Mbps、8Mbpsであるので、ラウンドロビン3−2のレートは39Mbpsであり、キュー43−1〜43−3のレートはそれぞれ14Mbps、7Mbps、6Mbpsであるので、ラウンドロビン3−3のレートは27Mbpsである。
【0036】
各ラウンドロビン1,2−1〜2−4,3−1〜3−3は、図4に示すように、入力セルレートと配下の最低レートのラウンドロビンと配下で2番目にレートの低いラウンドロビンとからなる情報を持つ。
【0037】
次に、図3〜図8を参照して、本発明の一実施例によるアービタ回路におけるコネクション追加または削除後の動作及び各ラウンドロビン1,2−1〜2−4,3−1〜3−3の情報の更新について説明する。
【0038】
新たにレート5Mbpsのコネクションを追加する場合(図7ステップS1)、最上位のラウンドロビン1の配下で最低レートのラウンドロビンを探索する(図7ステップS2)。この探索で配下のラウンドロビンがあるかどうかが判定される(図7ステップS3)。配下のラウンドロビンがあればステップS4に移行し、配下のラウンドロビンがなければ、ステップS6に移行する。
【0039】
この場合、図4に示すように、ラウンドロビン2−1が探索され、その配下のラウンドロビン3−1〜3−3があるので、ラウンドロビン2−1の配下で最低レートのラウンドロビンを探索する(図7ステップS4)。この探索で配下のラウンドロビンがあるかどうかが判定される(図7ステップS5)。配下のラウンドロビンがあればステップS4に移行し、配下のラウンドロビンがなければ、ステップS6に移行する。
【0040】
この場合、図4に示すように、ラウンドロビン3−1が探索されるが、その配下のラウンドロビンがないので、ラウンドロビン3−1の配下にキュー41−4を追加し、新しいコネクションのセルを蓄積できるようにする(図7ステップS6)。
【0041】
キュー41−4の追加後、ラウンドロビン3−1の情報を更新する(図7ステップS7)。その際、ラウンドロビン3−1の情報は現在のセルレート12Mbpsに、新たに追加された5Mbpsを加算して17Mbpsとなる(図5参照)。
【0042】
続いて、ラウンドロビン3−1の直近上位のラウンドロビン2−1の情報を更新する(図7ステップS8)。その際、ラウンドロビン2−1の配下で2番目に低いレートのラウンドロビン3−3のセルレート27MbpsとステップS6で更新された情報とを比較してから情報の更新が行われる。
【0043】
その結果、ラウンドロビン3−1(17Mbpsに更新)の方がラウンドロビン3−3(27Mbps)より小さいので、ラウンドロビン2−1の情報において最低レートのラウンドロビン及び2番目に低いレートのラウンドロビンは変化しない。また、ラウンドロビン2−1の情報においては現在のセルレート78Mbpsに追加された5Mbpsを加算して83Mbpsとなる(図5参照)。
【0044】
この後、情報が更新されたラウンドロビンの直近上位のラウンドロビンが最上位のラウンドロビンかどうかが判定される(図7ステップS9)。最上位のラウンドロビンでなければステップS8に戻り、最上位のラウンドロビンであればステップS10に移行する。
【0045】
この場合、情報が更新されたラウンドロビン2−1の直近上位のラウンドロビン1が最上位のラウンドロビンであるので、ラウンドロビン1の情報を更新する(図7ステップS10)。その際、ラウンドロビン1の配下で2番目に低いレートのラウンドロビン2−4のセルレート80MbpsとステップS8で更新された情報とを比較してから情報の更新が行われる。
【0046】
その結果、ラウンドロビン2−1(83Mbpsに更新)の方がラウンドロビン2−4(80Mbps)より大きくなったため、ラウンドロビン1配下の全ラウンドロビン2−1〜2−4の情報を参照し、最低レートのラウンドロビンをラウンドロビン2−4に、2番目に低いレートのラウンドロビンをラウンドロビン2−1に更新する。また、ラウンドロビン1の情報においては現在のセルレート425Mbpsに追加された5Mbpsを加算し、430Mbpsに更新する。上記のような新しいコネクションの追加が終わった後の各ラウンドロビン1,2−1〜2−4,3−1〜3−3の情報を図5に示す。
【0047】
次に、キュー42−1のコネクションを削除する場合(図7ステップS1)、削除したキューにつながるラウンドロビン3−2の情報を更新する(図8ステップS11)。ラウンドロビン3−2の情報においては現在のセルレート39Mbpsからキュー42−1のレート20Mbpsを減算し、19Mbpsに更新される。
【0048】
続いて、ラウンドロビン3−2につながる直近上位のラウンドロビン2−1の情報を更新する(図8ステップS12)。その際、ラウンドロビン2−1の配下で最低レートのラウンドロビン3−1のレート12MbpsとステップS11で更新されたレートとを比較してから情報の更新が行われる。
【0049】
その結果、ラウンドロビン3−2(19Mbpsに更新)よりもラウンドロビン3−1(12Mbps)の方が小さいため、ラウンドロビン2−1の情報における最低レートのラウンドロビンは変化しない。
【0050】
また、ラウンドロビン2−1の配下で2番目にレートの低いラウンドロビン3−3のレート27MbpsとステップS11で更新されたレートとを比較すると、ラウンドロビン3−2(19Mbpsに更新)の方がラウンドロビン3−3(27Mbps)より小さくなったため、2番目にレートの低いラウンドロビンはラウンドロビン3−2に更新される。さらに、ラウンドロビン2−1の情報においては、現在のセルレート78Mbpsからキュー42−1の20Mbpsを減算し、58Mbpsに更新される。
【0051】
この後、情報が更新されたラウンドロビンの直近上位のラウンドロビンが最上位のラウンドロビンかどうかが判定される(図8ステップS13)。最上位のラウンドロビンでなければステップS12に戻り、最上位のラウンドロビンであればステップS14に移行する。
【0052】
この場合、情報が更新されたラウンドロビン2−1の直近上位のラウンドロビン1が最上位のラウンドロビンであるので、ラウンドロビン1の情報を更新する(図8ステップS14)。その際、ラウンドロビン1の配下で最低レートのラウンドロビンがラウンドロビン2−1であるため(図4参照)、情報の更新は行われない。また、ラウンドロビン1の情報においては、現在のセルレート425Mbpsから削除された20Mbpsを減算し、405Mbpsに更新される。錠のようなコネクションの削除が終了した後の各ラウンドロビン1,2−1〜2−4,3−1〜3−3の情報を図6に示す。
【0053】
以上の手順によってコネクションの追加または削除が行われる。この方法によって、比較的簡素な方法で各ラウンドロビン1,2−1〜2−4,3−1〜3−3のトラフィックの平均化を行うことができ、「Per VC Queuing」でキューの数が増えても平等なアービトレーションを行うことができる。
【0054】
このように、多段のラウンドロビンと各ラウンドロビンへのトラフィックの平均化を行うことによって、「Per VC Queuing」でキューが膨大な数になっても平等なアービトレーションが行うことができる。
【0055】
また、各ラウンドロビン1,2−1〜2−4,3−1〜3−3のトラフィックを平均化することによって、輻輳時にも上記の効果が得られる。さらに、装置全体の閉ループ制御とTime Wheelとの組合せを用いることなく、比較的簡素な構成で、上記の効果を得られる。
【0056】
【発明の効果】
以上説明したように本発明によれば、出力セルを蓄積するキューと、キュー各々に順番に出力セルを出力する権利を与えるラウンドロビンとを含むアービタ回路において、ラウンドロビンを多段構成とし、ラウンドロビン各々への入力本数を必要な時間内に十分処理可能な数としてラウンドロビン各々へのトラフィックの平均化を行うことによって、比較的簡素な構成で、キューが膨大な数になっても平等なアービトレーションを行うことができるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態によるアービタ回路の構成を示すブロック図である。
【図2】本発明の実施の形態によるアービタ回路で一時的に輻輳した時の問題点を示す図である。
【図3】本発明の一実施例によるアービタ回路の構成を示すブロック図である。
【図4】図3の各ラウンドロビンが持つ情報を示す図である。
【図5】図3の各ラウンドロビンが持つコネクション追加後の情報を示す図である。
【図6】図3の各ラウンドロビンが持つコネクション削除後の情報を示す図である。
【図7】本発明の一実施例によるアービタ回路におけるコネクション追加または削除後の情報の更新処理を示すフローチャートである。
【図8】本発明の一実施例によるアービタ回路におけるコネクション追加または削除後の情報の更新処理を示すフローチャートである。
【符号の説明】
1,2−1〜2−k,3−1〜3−3 ラウンドロビン
41−1〜41−k,42−1〜42−k,
4l−1〜4l−k キュー

Claims (12)

  1. 出力セルを蓄積する複数のキューと、前記複数のキュー各々に順番に出力セルを出力する権利を与える複数の第1のラウンドロビンと、前記複数の第1のラウンドロビン各々に順番に出力セルを出力する権利を与える第2のラウンドロビンと、前記第1及び第2のラウンドロビン各々への入力レートが等しくなるように調整する機構を有し、前記第1及び第2のラウンドロビンにより多段構成とし、前記第1及び第2のラウンドロビン各々へのトラフィックの平均化を行うよう構成したことを特徴とするアービタ回路。
  2. 前記第1のラウンドロビン各々は、該当するキューにセルが蓄積されていない時には次のキューへ権利を移すよう構成したことを特徴とする請求項1記載のアービタ回路。
  3. 前記第1及び第2のラウンドロビン各々は、配下のキュー及び配下のラウンドロビンから自回路へと入力される予定のセルレートの情報を持つよう構成したことを特徴とする請求項1または請求項2記載のアービタ回路。
  4. 前記第2のラウンドロビンは、配下のラウンドロビンの中で最も入力レートが低いラウンドロビン及び2番目にレートが低いラウンドロビンの情報を持つよう構成したことを特徴とする請求項3記載のアービタ回路。
  5. 前記第1及び第2のラウンドロビン各々が持つ情報はコネクションを張る際に申請される情報を基に作成するよう構成したことを特徴とする請求項3または請求項4記載のアービタ回路。
  6. 前記コネクションが新たに張られる場合に、配下のラウンドロビンの中でもっとも低い入力レートのラウンドロビンを順次選択し、最終段のラウンドロビンの配下にキューを配置するよう構成したことを特徴とする請求項5記載のアービタ回路。
  7. 出力セルを蓄積する複数のキュー各々に順番に出力セルを出力する権利を与える複数の第1のラウンドロビンと、前記複数の第1のラウンドロビン各々に順番に出力セルを出力する権利を与える第2のラウンドロビンとにより多段構成とし、前記第1及び第2のラウンドロビン各々への入力レートが等しくなるように調整して前記第1及び第2のラウンドロビン各々へのトラフィックの平均化を行うようにしたことを特徴とするアービトレーション方法。
  8. 前記第1のラウンドロビン各々は、該当するキューにセルが蓄積されていない時には次のキューへ権利を移すようにしたことを特徴とする請求項7記載のアービトレーション方法。
  9. 前記第1及び第2のラウンドロビン各々は、配下のキュー及び配下のラウンドロビンから自回路へと入力される予定のセルレートの情報を持つようにしたことを特徴とする請求項7または請求項8記載のアービトレーション方法。
  10. 前記第2のラウンドロビンは、配下のラウンドロビンの中で最も入力レートが低いラウンドロビン及び2番目にレートが低いラウンドロビンの情報を持つようにしたことを特徴とする請求項9記載のアービトレーション方法。
  11. 前記第1及び第2のラウンドロビン各々が持つ情報はコネクションを張る際に申請される情報を基に作成するようにしたことを特徴とする請求項9または請求項10記載のアービトレーション方法。
  12. 前記コネクションが新たに張られる場合に、配下のラウンドロビンの中でもっとも低い入力レートのラウンドロビンを順次選択し、最終段のラウンドロビンの配下にキューを配置するようにしたことを特徴とする請求項11記載のアービトレーション方法。
JP2000277412A 2000-09-13 2000-09-13 アービタ回路及びそれに用いる出力セルのアービトレーション方法 Expired - Fee Related JP3570366B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000277412A JP3570366B2 (ja) 2000-09-13 2000-09-13 アービタ回路及びそれに用いる出力セルのアービトレーション方法
US09/946,472 US7065049B2 (en) 2000-09-13 2001-09-06 Arbitration method and arbiter circuit
US11/380,557 US7817548B2 (en) 2000-09-13 2006-04-27 Traffic arbitration
US12/869,584 US8705358B2 (en) 2000-09-13 2010-08-26 Traffic arbitration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000277412A JP3570366B2 (ja) 2000-09-13 2000-09-13 アービタ回路及びそれに用いる出力セルのアービトレーション方法

Publications (2)

Publication Number Publication Date
JP2002094522A JP2002094522A (ja) 2002-03-29
JP3570366B2 true JP3570366B2 (ja) 2004-09-29

Family

ID=18762743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000277412A Expired - Fee Related JP3570366B2 (ja) 2000-09-13 2000-09-13 アービタ回路及びそれに用いる出力セルのアービトレーション方法

Country Status (2)

Country Link
US (3) US7065049B2 (ja)
JP (1) JP3570366B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3570366B2 (ja) * 2000-09-13 2004-09-29 日本電気株式会社 アービタ回路及びそれに用いる出力セルのアービトレーション方法
US20070174529A1 (en) * 2005-12-29 2007-07-26 Intel Corporation Queue manager having a multi-level arbitrator
US8331392B2 (en) * 2006-05-17 2012-12-11 Telefonaktiebolaget Lm Ericsson (Publ) Method and device for allocation of transmission rate in a radio telecommunication network
US8909462B2 (en) 2011-07-07 2014-12-09 International Business Machines Corporation Context-based traffic flow control

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130983A (en) * 1990-03-27 1992-07-14 Heffner Iii Horace W Method of polling to determine service needs and the like
US5301333A (en) * 1990-06-14 1994-04-05 Bell Communications Research, Inc. Tree structured variable priority arbitration implementing a round-robin scheduling policy
US5265207A (en) * 1990-10-03 1993-11-23 Thinking Machines Corporation Parallel computer system including arrangement for transferring messages from a source processor to selected ones of a plurality of destination processors and combining responses
US5325356A (en) * 1992-05-20 1994-06-28 Xerox Corporation Method for aggregating ports on an ATM switch for the purpose of trunk grouping
JP2797989B2 (ja) 1994-12-21 1998-09-17 日本電気株式会社 セルトラヒックシェーパ
JPH10224364A (ja) 1997-02-10 1998-08-21 Fujitsu Ltd Atm交換機
US6046982A (en) * 1997-03-18 2000-04-04 Cabletron Systems, Inc. Method and apparatus for reducing data loss in data transfer devices
JP3805880B2 (ja) 1997-12-25 2006-08-09 株式会社東芝 Atm中継装置
US6198723B1 (en) * 1998-04-14 2001-03-06 Paxonet Communications, Inc. Asynchronous transfer mode traffic shapers
US7177308B2 (en) * 1998-07-22 2007-02-13 Synchrodyne Networks, Inc. Switching methods with common time reference and plurality of time frame durations
DE19851780A1 (de) * 1998-11-10 2000-05-11 Will E C H Gmbh & Co Vorrichtung zum Ausschleusen von Blattlagen aus einer Förderlinie
JP3684308B2 (ja) * 1998-12-15 2005-08-17 富士通株式会社 スケジューリング制御装置および交換機
US6556578B1 (en) * 1999-04-14 2003-04-29 Lucent Technologies Inc. Early fair drop buffer management method
US6556571B1 (en) * 1999-05-25 2003-04-29 Nec Usa, Inc. Fast round robin priority port scheduler for high capacity ATM switches
JP2001016206A (ja) 1999-06-28 2001-01-19 Nec Corp 帯域共有制御装置
JP3570366B2 (ja) * 2000-09-13 2004-09-29 日本電気株式会社 アービタ回路及びそれに用いる出力セルのアービトレーション方法
US20020100135A1 (en) * 2000-10-31 2002-08-01 Kevin Machesky Squeegee having at least one tapered end
US7046661B2 (en) * 2000-11-20 2006-05-16 Polytechnic University Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined hierarchical arbitration scheme
US7103056B2 (en) * 2000-11-20 2006-09-05 Polytechnic University Scheduling the dispatch of cells in multistage switches using a hierarchical arbitration scheme for matching non-empty virtual output queues of a module with outgoing links of the module
US7173931B2 (en) * 2000-11-20 2007-02-06 Hung-Hsiang Jonathan Chao Scheduling the dispatch of cells in multistage switches
US6940851B2 (en) * 2000-11-20 2005-09-06 Polytechnic University Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined arbitration scheme
EP1215931B1 (en) * 2000-12-14 2006-10-11 Lucent Technologies Inc. Distributed scheduler for packet switches and passive optical networks
US7023840B2 (en) * 2001-02-17 2006-04-04 Alcatel Multiserver scheduling system and method for a fast switching element
US6553571B1 (en) * 2002-01-29 2003-04-29 Wilson Sporting Goods Co. Baseball glove with finger wrap
US7283558B2 (en) * 2002-06-04 2007-10-16 Lucent Technologies Inc. Distributed weighted fair arbitration and forwarding
JPWO2003104886A1 (ja) * 2002-06-11 2005-10-13 古河電気工業株式会社 波長分割多重光再生システム及び波長分割多重光再生方法
US7463703B2 (en) * 2003-04-14 2008-12-09 Bae Systems Information And Electronic Systems Integration Inc Joint symbol, amplitude, and rate estimator
US20040210688A1 (en) * 2003-04-21 2004-10-21 Becker Matthew E. Aggregating data
US7688815B2 (en) * 2003-08-18 2010-03-30 BarracudaNetworks Inc Method and system for a multi-stage interconnect switch
US7590102B2 (en) * 2005-01-27 2009-09-15 Intel Corporation Multi-stage packet switching system
US7519054B2 (en) * 2005-01-27 2009-04-14 Intel Corporation Replication of multicast data packets in a multi-stage switching system
TWI343190B (en) * 2007-12-21 2011-06-01 Univ Nat Chiao Tung Method and apparatus of multi-stage network for iterative decoding

Also Published As

Publication number Publication date
US7065049B2 (en) 2006-06-20
JP2002094522A (ja) 2002-03-29
US8705358B2 (en) 2014-04-22
US7817548B2 (en) 2010-10-19
US20020031138A1 (en) 2002-03-14
US20060193324A1 (en) 2006-08-31
US20110019548A1 (en) 2011-01-27

Similar Documents

Publication Publication Date Title
US8902883B1 (en) Method and apparatus for priority-provisioned arbitration scheduling for a switch fabric
Mekkittikul et al. A practical scheduling algorithm to achieve 100% throughput in input-queued switches
AU746166B2 (en) Fair and efficient cell scheduling in input-buffered multipoint switch
US8576867B2 (en) Pipeline scheduler with fairness and minimum bandwidth guarantee
EP1009189B1 (en) RRGS-round-robin greedy scheduling for input/output buffered terabit switches
US7852866B2 (en) Low complexity scheduling algorithm for a buffered crossbar switch with 100% throughput
EP1262085B1 (en) Packet switching
US6757246B2 (en) Method and apparatus for weighted arbitration scheduling separately at the input ports and the output ports of a switch fabric
US20150304245A1 (en) Crossbar switch and recursive scheduling
US6438132B1 (en) Virtual port scheduler
US6990072B2 (en) Method and apparatus for arbitration scheduling with a penalty for a switch fabric
US7693421B2 (en) Optical packet buffering device and method
Schoenen et al. Weighted arbitration algorithms with priorities for input-queued switches with 100% throughput
US8542691B2 (en) Classes of service for network on chips
JP4072315B2 (ja) パケットスイッチ
JP3570366B2 (ja) アービタ回路及びそれに用いる出力セルのアービトレーション方法
US7324536B1 (en) Queue scheduling with priority and weight sharing
US7158512B1 (en) System and method for scheduling a cross-bar
JP2002237839A (ja) スケジューリング方法及びその装置
US7486687B2 (en) Method and allocation device for allocating pending requests for data packet transmission at a number of inputs to a number of outputs of a packet switching device in successive time slots
JP2003110599A (ja) パケットスイッチ装置のポート制御システムとスイッチカードとの間におけるウェイティングの分配
Kesselman et al. Best effort and priority queuing policies for buffered crossbar switches
US7477596B1 (en) Policing engine providing dynamic adjustment of peak and sustained data cell rates and efficient transfer of AAL5 cells
Harai et al. Performance analysis of prioritized buffer management in photonic packet switches for DiffServ Assured Forwarding
JP2007259073A (ja) パケットスイッチにおけるスケジューリング装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070702

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees