JP3545717B2 - フィルムトランジスタ製造方法 - Google Patents
フィルムトランジスタ製造方法 Download PDFInfo
- Publication number
- JP3545717B2 JP3545717B2 JP2001065200A JP2001065200A JP3545717B2 JP 3545717 B2 JP3545717 B2 JP 3545717B2 JP 2001065200 A JP2001065200 A JP 2001065200A JP 2001065200 A JP2001065200 A JP 2001065200A JP 3545717 B2 JP3545717 B2 JP 3545717B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- source
- drain
- film transistor
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000010410 layer Substances 0.000 claims description 152
- 238000000034 method Methods 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 27
- 238000000206 photolithography Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 14
- 239000004973 liquid crystal related substance Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 229910052732 germanium Inorganic materials 0.000 claims description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 description 6
- 229910052723 transition metal Inorganic materials 0.000 description 5
- 150000003624 transition metals Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- NCMAYWHYXSWFGB-UHFFFAOYSA-N [Si].[N+][O-] Chemical compound [Si].[N+][O-] NCMAYWHYXSWFGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H01L29/66742—
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H01L27/12—
-
- H01L29/78618—
-
- H01L29/78687—
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- H01L29/78669—
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はフィルムトランジスタ製造方法に関し、特に、液晶表示パネルにおける４枚の光マスク製造プロセスのフィルムトランジスタ製造方法に関する。
【０００２】
【従来の技術】
現在、フィルムトランジスタ液晶表示器（ＴＦＴ−ＬＣＤ）の構造として盛んに開発されているタイプにバック・チャネル・エッチタイプと称する構造のフィルムトランジスタ（台湾特許公告第２１１０８３号）と、エッチ・ストップタイプ又は三層構造タイプと称する構造のフィルムトランジスタとがある。この中で、バック・チャネル・エッチタイプのフィルムトランジスタはそのチャネルが過度に食刻されないようにエッチ・ストップタイプ構造のフィルムトランジスタのチャネルよりも厚く形成しなければならないので、完成されたトランジスタ素子には比較的高いリーク電流が存在するが、エッチ・ストップタイプ構造のフィルムトランジスタはバック・チャネル・エッチタイプ構造フィルムトランジスタよりも、トップ窒化物により完成されたエッチ・ストップ構造を１層多く形成しているので、エッチ・ストップタイプ構造フィルム・トランジスタの製造プロセスに必要な光マスクの数が、一般に、バック・チャネル・エッチ構造フィルムトランジスタの製造プロセスに必要な光マスクの数よりも一つ多くなり、比較的高い製造コストを要すると共に、比較的低いスループットの結果を招来する。
【０００３】
図２（ａ）（ｂ）（ｃ）（ｄ）（ｅ）は５枚の光マスク製造プロセスによりエッチ・ストップタイプ構造のフィルムトランジスタが形成された従来方法のステップ見取図である。
【０００４】
図２（ａ）では絶縁層基板１０上にゲート導体層が形成された後、第１の光マスクフォトリソグラフィのエッチングプロセスによりゲート導体構造が形成され限定されていることを表わす。
【０００５】
図２（ｂ）では、順にゲート絶縁層１２、チャネル層１３及びエッチ・ストップ層が形成され、第２の光マスクフォトリソグラフィのエッチングプロセスにより、エッチ・ストップ層に対してエッチ・ストップ構造１４が限定されていることを表す。
【０００６】
図２（ｃ）では順にソース／ドレーン層及び信号導線層が形成された後、さらに第３の光マスクフォトリソグラフィのエッチングプロセスにより当該ソース／ドレーン層及び信号導線層に対してそれぞれソース／ドレーン構造１５及びデータ信号線構造１６が限定されていることを表す。
【０００７】
図２（ｄ）では保護層（passivation）１７が形成された後、さらに第４の光マスクフォトリソグラフィのエッチプロセスにより当該保護層１７上で接触孔構造１８が限定されていることを表す。
【０００８】
最後に図２（ｅ）では、透明電極層が形成された後、さらに第５の光マスクフォトリソグラフィのエッチングプロセスにより透明な画素電極領域１９が限定されていることを表す。
【０００９】
【発明が解決しようとする課題】
上記従来の製造プロセスの説明から知れるように、第２の光マスクフォトリソグラフィのエッチングプロセスにおいては、該エッチ・ストップ層に対する限定過程に、往往にエッチングの不完全によりチャネル層１３と後続して形成されたソース／ドレーン構造との間に残余のエッチ・ストップ材質が残留してしまう場合があり、そのためにチャネル層１３とソース／ドレーン構造１５とのインターフェース特性が悪くなり、如何にこの欠点を解消し、製造プロセスに必要な光マスク数を減少することが本発明の主たる目的である。
【００１０】
【課題を解決するための手段】
上記目的を達成するための本発明のフィルムトランジスタ製造方法は、
絶縁基板を提供するステップと、
前記絶縁基板上に導体層を形成するステップと、
第１の光マスクフォトリソグラフィのエッチングプロセスにより前記導体層に対してゲート導体構造を限定するステップと、
前記ゲート導体構造を有する前記絶縁基板上に、順にゲート絶縁層、チャネル層、接合層、ソース／ドレーン層及びデータ導線層を形成した後、第２の光マスクフォトリソグラフィのエッチングプロセスを行い、前記接合層とソース／ドレーン層及び前記チャネル層との間にそれぞれ存在する良好な選択エッチング比により、連続的に前記データ導線層、前記ソース／ドレーン層及び前記接合層に対してエッチングを行い、データ導線構造及びソース／ドレーン構造を限定するステップと、
前記接合層に対して熱処理を行うことにより、前記ソース／ドレーン構造と前記チャネル層との間の抵抗値を低下させるステップと、
を備えてなるものである。
【００１１】
上記アイディアによれば、フィルムトランジスタ製造方法における前記チャネル層は真性半導体により形成され、前記ソース／ドレーン層はハイドーピング（遷移金属による高いドーピング濃度）半導体により形成される。
【００１２】
また、上記アイディアによれば、該フィルムトランジスタ製造方法における真性半導体は真性アモルファスシリコンにより形成され、そしてハイドーピング（遷移金属による高いドーピング濃度）半導体はハイドーピング（遷移金属による高いドーピング濃度）されたアモルファスシリコンにより形成される。
【００１３】
さらに上記アイディアによれば、該フィルムトランジスタ製造方法において前記接合層の材質はハイドーピング（遷移金属による高いドーピング濃度）されたゲルマニウム層又はハイドーピング（遷移金属による高いドーピング濃度）されたシリコンーゲルマニウム層のいずれから選択されたものであり、該接合層の厚さ範囲は１００Å〜２００Åであり、そして前記熱処理は３５０℃〜５５０℃の温度で２ないし４時間のアニールを行うことにより処理される。
【００１４】
また、上記アイディアによれば、フィルムトランジスタ製造方法において前記接合層の材質は珪化可能金属（silicidable metal）であり、この珪化可能金属はクロム、ニッケル及び白金の中から選ばれた一材質により形成され、当該珪化可能金属層の厚さ範囲は５０〜１００Åであり、そしてこの熱処理は２３０℃の温度で１時間のアニールを行うことにより処理される。
【００１５】
上記目的を達成するための他の発明のフィルムトランジスタ液晶表示パネルの製造方法は、
絶縁基板を提供するステップと、
前記絶縁基板上に導体層を形成するステップと、
第１の光マスクフォトリソグラフィのエッチングプロセスにより前記導体層に対してゲート導体構造を限定するステップと、
前記ゲート導体構造を有する前記絶縁基板上に、順にゲート絶縁層、チャネル層、接合層、ソース／ドレーン層及びデータ導線層を形成した後、第２の光マスクフォトリソグラフィのエッチンプロセスを行い、前記接合層とソース／ドレーン層及び前記チャネル層との間にそれぞれ存在する良好な選択エッチング比により、連続的に前記データ導線層、前記ソース／ドレーン層及び前記接合層に対してエッチングを行い、データ導線構造及びソース／ドレーン構造を限定するステップと、
保護層を形成した後、第３の光マスクフォトリソグラフィのエッチング製造プロセスを行い、ひいては前記保護層上に接触孔構造を限定するステップと、
透明電極層を形成した後第４の光マスクフォトリソグラフィ製造プロセスを行い、ひいて前記透明画素電極領域を限定するステップと、
前記接合層に対して熱処理を行うことにより前記ソース／ドレーン構造と前記チャネル層との間の抵抗値を低下させるステップと、
を備えてなるものである。
【００１６】
上記アイディアによれば、この液晶表示パネルの製造方法における前記チャネル層は真性半導体により形成され、前記ソース／ドレーン層はハイドーピングの半導体により形成される。
【００１７】
また、上記アイディアによれば該液晶表示パネルの製造方法における前記真性半導体は真性アモルファスシリコンにより形成され、そしてハイドーピング半導体はハイドーピングされたアモルファスシリコンにより形成される。
【００１８】
さらに上記アイディアによれば、該液晶表示パネルの製造方法において、前記接合質の材質はハイドーピングされたゲルマニウム層及びハイドーピングされたシリコン−ゲルマニウム層の中より一つ選択されたものであり、この接合層の厚さ範囲は１００Å〜２００Åであり、そして前記熱処理は３５０℃〜５５０℃の温度にて２〜４時間のアニールを行うことにより処理される。
【００１９】
また、上記アイディアによれば該液晶表示パネルの製造方法において、前記接合層の材質は珪化可能金属（Silicidable metal）であり、この珪化可能金属はクロム、ニッケル及び白金の中から選ばれた一材質により形成され、当該珪化可能金属層の厚さ範囲は５０〜１００Åであり、そしてこの熱処理は２３０℃の温度にて１時間アニールを行うことにより処理される。
【００２０】
さらに、上記アイディアによれば、該液晶表示パネルの製造方法における前記透明画素電極は酸化インジウムチン（Indium tin Oxide：ＩＴＯ）により形成される。
【００２１】
また上記アイディアによれば該液晶表示パネルの製造方法におけるアニールは前記酸化インジウムチンのアニールに併合される。
【００２２】
【発明の実施の形態】
図１（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）は本発明のフィルムトランジスタ液晶表示パネル製造方法に対して発展された好適実施例の製造プロセスである。
【００２３】
図１（ａ）に示すように絶縁基板２０上にゲート導体層が形成された後、第１の光のマスクフォトリソグラフィのエッチングプロセスによりゲート導体構造２１が限定形成される。
【００２４】
図１（ｂ）では、ゲート導体構造２１を有する絶縁基板上に、順にゲート絶縁層２２、チャネル層２３、接合層２４、ソース／ドレーン層２５及びデータ導線層２６を形成した後、再度、第２の光マスクフォトリソグラフィのエッチングプロセスを行い、連続的にデータ導線層２６及びソース／ドレーン層２５に対してエッチングし、データ導線構造２６１及びソース／ドレーン構造２５１（図１（ｃ）参照）を限定する。
【００２５】
この場合、チャネル層２３は真性半導体，特に真性アモルファスシリコン（ｉ−ａ−Ｓｉ）を使用して形成され、接合層２４はハイドーピングのゲルマニウム層又はハイドーピングのシリコン−ゲルマニウムを使用して形成され、そしてソース／ドレーン層２５はハイドーピング半導体，特にハイドーピングのアモルファスシリコン（ｎ＋−ａ−Si）を使用して形成されるので、当該接合層２４とソース／ドレーン層２５及びチャネル層２３との間にそれぞれ存在している良好な選択エッチング比により、該データ導線２６１及びソース／ドレーン構造をマスクとして下方へ継続してエッチングすることにより、接合層２４を部分的に露出させる（図１（ｄ）参照）。
【００２６】
図１（ｅ）では保護層（passivation）２７を形成した後、さらに第３の光マスクフォトリソグラフィ製造プロセスにより、保護層２７上にて接触孔構造２８を限定する。最後に図１（ｆ）に示すように、酸化インジウムチン（Indium tin Oxide，ITO）を材質として透明電極層を形成した後、さらに第４の光マスクフォトリソグラフィのエッチングプロセスにより透明画素電極領域２９を限定すると共に、アニールを行うことにより該酸化インジウムチンの電気性を改善することができる。
【００２７】
上記好適実施例におけるゲート絶縁層２２は窒化珪素（SiNx）、酸化珪素（SiOx）、窒素酸化珪素（SiOxNy）、酸化タンタラム（TaOx）及び酸化アルミニウム（AlOx）等からなる群より選ばれた単一の絶縁材料又はそれらの組合せにより形成される。さらに、データ導線層はクロム／アルミニウム又はモリブデン／アルミニウム／モリブデン等の複合金属層により形成される。
【００２８】
そして、保護層は通常窒化珪素により形成される。この場合、透光基板に比較的耐熱な石英材質を使用すれば、上記の半導体層及びハイドーピング層をそれぞれ、高温で形成される必要があるが電気性が比較的良好な真性ポリシリコン及びハイドーピングされたポリシリコンにより形成させることができる。
【００２９】
本発明の重要特徴である接合層２４の材質は上記のハイドーピングゲルマニウム層又はハイドーピングシリコン−ゲルマニウム層で形成される外、例えばクロム、ニッケル又は白金等の珪化可能金属（silicidable metal）で形成されることもできる。そして、効果的にソース／ドレーン構造とチャネル層との間の抵抗値を低下させるために、その間に介在している接合層２４に対して熱処理を行うことができる。この熱処理を上記の透明画素電極領域２９に対して行われるアニールと併合して一緒に行ってもよい。
【００３０】
また、厚さ範囲が１００Å〜２００Åのハイドーピングゲルマニウム層又はハイドーピングシリコン−ゲルマニウム層については、３５０℃〜５５０℃の温度にて２〜４時間のアニールを行うことによりハイドーピングゲルマニウム層又はハイドーピングシリコン−ゲルマニウム層を、両側のシリコン材と作用させてシリコン−ゲルマニウム合金（Si−Ge alloy）を形成し、効果的に抵抗値を低下させることができる。なお、該接合層２４の材質の厚さ範囲が約５０Å〜１００Åのニッケル（Ni）の場合、２３０℃の温度で１時間のアニールを行うと、該接合層を両側のシリコン材と作用させて珪化ニッケルを形成し、効果的にその抵抗値を低下させることができる。
【００３１】
要するに本願に開示された好適実施例は従来手段よりも光マスクフォトリソグラフィのエッチングプロセスを１枚少なくすることができるので、効果的に製造コストを低下させるばかりでなく、製品の工場内において必要な製造プロセス時間をも短縮させることができると共に、ミス−アラインメント及び微粒の汚染の可能性を低下させることができる。また、光マスクフォトリソグラフィのエッチングプロセスの回数が比較的少ない製造技術を提供することにより、従来手段におけるチャネル層とソース／ドレーン構造との間のインターフェース性が悪い欠点を解消することができる。
【００３２】
上記実施例は本発明をより具体的に理解させるために挙げたもので、本発明の技術的範囲はこれに限定されず、特許請求の範囲の技術手段を逸脱しない限り当業者による設計変更も本発明の技術的範囲に属する。
【図面の簡単な説明】
【図１】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）は本発明のフィルムトランジスタ液晶表示パネルの製造方法に対して発展された好適実施例の製造プロセスステップの見取図である。
【図２】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）は従来の、５枚の光マスク製造プロセスにより形成されたエッチ・ストップタイプ構造フィルムトランジスタの製造方法ステップ見取り図である。
【符号の説明】
１０ 絶縁基板
１１ ゲート導体構造
１２ ゲート絶縁層
１３ チャネル層
１４ エッチ・ストップ構造
１５ ソース／ドレーン構造
１６ データ信号線構造
１７ 保護層
１８ 接触孔構造
１９ 透明画素電極領域
２０ 絶縁基板
２１ ゲート導体構造
２３ チャネル層
２４ 接合層
２６ データ導線層
２７ 保護層
２８ 接触孔構造
２９ 透明画素電極領域
２５１ ソース／ドレーン構造
２６１ データ導線構造
【発明の属する技術分野】
本発明はフィルムトランジスタ製造方法に関し、特に、液晶表示パネルにおける４枚の光マスク製造プロセスのフィルムトランジスタ製造方法に関する。
【０００２】
【従来の技術】
現在、フィルムトランジスタ液晶表示器（ＴＦＴ−ＬＣＤ）の構造として盛んに開発されているタイプにバック・チャネル・エッチタイプと称する構造のフィルムトランジスタ（台湾特許公告第２１１０８３号）と、エッチ・ストップタイプ又は三層構造タイプと称する構造のフィルムトランジスタとがある。この中で、バック・チャネル・エッチタイプのフィルムトランジスタはそのチャネルが過度に食刻されないようにエッチ・ストップタイプ構造のフィルムトランジスタのチャネルよりも厚く形成しなければならないので、完成されたトランジスタ素子には比較的高いリーク電流が存在するが、エッチ・ストップタイプ構造のフィルムトランジスタはバック・チャネル・エッチタイプ構造フィルムトランジスタよりも、トップ窒化物により完成されたエッチ・ストップ構造を１層多く形成しているので、エッチ・ストップタイプ構造フィルム・トランジスタの製造プロセスに必要な光マスクの数が、一般に、バック・チャネル・エッチ構造フィルムトランジスタの製造プロセスに必要な光マスクの数よりも一つ多くなり、比較的高い製造コストを要すると共に、比較的低いスループットの結果を招来する。
【０００３】
図２（ａ）（ｂ）（ｃ）（ｄ）（ｅ）は５枚の光マスク製造プロセスによりエッチ・ストップタイプ構造のフィルムトランジスタが形成された従来方法のステップ見取図である。
【０００４】
図２（ａ）では絶縁層基板１０上にゲート導体層が形成された後、第１の光マスクフォトリソグラフィのエッチングプロセスによりゲート導体構造が形成され限定されていることを表わす。
【０００５】
図２（ｂ）では、順にゲート絶縁層１２、チャネル層１３及びエッチ・ストップ層が形成され、第２の光マスクフォトリソグラフィのエッチングプロセスにより、エッチ・ストップ層に対してエッチ・ストップ構造１４が限定されていることを表す。
【０００６】
図２（ｃ）では順にソース／ドレーン層及び信号導線層が形成された後、さらに第３の光マスクフォトリソグラフィのエッチングプロセスにより当該ソース／ドレーン層及び信号導線層に対してそれぞれソース／ドレーン構造１５及びデータ信号線構造１６が限定されていることを表す。
【０００７】
図２（ｄ）では保護層（passivation）１７が形成された後、さらに第４の光マスクフォトリソグラフィのエッチプロセスにより当該保護層１７上で接触孔構造１８が限定されていることを表す。
【０００８】
最後に図２（ｅ）では、透明電極層が形成された後、さらに第５の光マスクフォトリソグラフィのエッチングプロセスにより透明な画素電極領域１９が限定されていることを表す。
【０００９】
【発明が解決しようとする課題】
上記従来の製造プロセスの説明から知れるように、第２の光マスクフォトリソグラフィのエッチングプロセスにおいては、該エッチ・ストップ層に対する限定過程に、往往にエッチングの不完全によりチャネル層１３と後続して形成されたソース／ドレーン構造との間に残余のエッチ・ストップ材質が残留してしまう場合があり、そのためにチャネル層１３とソース／ドレーン構造１５とのインターフェース特性が悪くなり、如何にこの欠点を解消し、製造プロセスに必要な光マスク数を減少することが本発明の主たる目的である。
【００１０】
【課題を解決するための手段】
上記目的を達成するための本発明のフィルムトランジスタ製造方法は、
絶縁基板を提供するステップと、
前記絶縁基板上に導体層を形成するステップと、
第１の光マスクフォトリソグラフィのエッチングプロセスにより前記導体層に対してゲート導体構造を限定するステップと、
前記ゲート導体構造を有する前記絶縁基板上に、順にゲート絶縁層、チャネル層、接合層、ソース／ドレーン層及びデータ導線層を形成した後、第２の光マスクフォトリソグラフィのエッチングプロセスを行い、前記接合層とソース／ドレーン層及び前記チャネル層との間にそれぞれ存在する良好な選択エッチング比により、連続的に前記データ導線層、前記ソース／ドレーン層及び前記接合層に対してエッチングを行い、データ導線構造及びソース／ドレーン構造を限定するステップと、
前記接合層に対して熱処理を行うことにより、前記ソース／ドレーン構造と前記チャネル層との間の抵抗値を低下させるステップと、
を備えてなるものである。
【００１１】
上記アイディアによれば、フィルムトランジスタ製造方法における前記チャネル層は真性半導体により形成され、前記ソース／ドレーン層はハイドーピング（遷移金属による高いドーピング濃度）半導体により形成される。
【００１２】
また、上記アイディアによれば、該フィルムトランジスタ製造方法における真性半導体は真性アモルファスシリコンにより形成され、そしてハイドーピング（遷移金属による高いドーピング濃度）半導体はハイドーピング（遷移金属による高いドーピング濃度）されたアモルファスシリコンにより形成される。
【００１３】
さらに上記アイディアによれば、該フィルムトランジスタ製造方法において前記接合層の材質はハイドーピング（遷移金属による高いドーピング濃度）されたゲルマニウム層又はハイドーピング（遷移金属による高いドーピング濃度）されたシリコンーゲルマニウム層のいずれから選択されたものであり、該接合層の厚さ範囲は１００Å〜２００Åであり、そして前記熱処理は３５０℃〜５５０℃の温度で２ないし４時間のアニールを行うことにより処理される。
【００１４】
また、上記アイディアによれば、フィルムトランジスタ製造方法において前記接合層の材質は珪化可能金属（silicidable metal）であり、この珪化可能金属はクロム、ニッケル及び白金の中から選ばれた一材質により形成され、当該珪化可能金属層の厚さ範囲は５０〜１００Åであり、そしてこの熱処理は２３０℃の温度で１時間のアニールを行うことにより処理される。
【００１５】
上記目的を達成するための他の発明のフィルムトランジスタ液晶表示パネルの製造方法は、
絶縁基板を提供するステップと、
前記絶縁基板上に導体層を形成するステップと、
第１の光マスクフォトリソグラフィのエッチングプロセスにより前記導体層に対してゲート導体構造を限定するステップと、
前記ゲート導体構造を有する前記絶縁基板上に、順にゲート絶縁層、チャネル層、接合層、ソース／ドレーン層及びデータ導線層を形成した後、第２の光マスクフォトリソグラフィのエッチンプロセスを行い、前記接合層とソース／ドレーン層及び前記チャネル層との間にそれぞれ存在する良好な選択エッチング比により、連続的に前記データ導線層、前記ソース／ドレーン層及び前記接合層に対してエッチングを行い、データ導線構造及びソース／ドレーン構造を限定するステップと、
保護層を形成した後、第３の光マスクフォトリソグラフィのエッチング製造プロセスを行い、ひいては前記保護層上に接触孔構造を限定するステップと、
透明電極層を形成した後第４の光マスクフォトリソグラフィ製造プロセスを行い、ひいて前記透明画素電極領域を限定するステップと、
前記接合層に対して熱処理を行うことにより前記ソース／ドレーン構造と前記チャネル層との間の抵抗値を低下させるステップと、
を備えてなるものである。
【００１６】
上記アイディアによれば、この液晶表示パネルの製造方法における前記チャネル層は真性半導体により形成され、前記ソース／ドレーン層はハイドーピングの半導体により形成される。
【００１７】
また、上記アイディアによれば該液晶表示パネルの製造方法における前記真性半導体は真性アモルファスシリコンにより形成され、そしてハイドーピング半導体はハイドーピングされたアモルファスシリコンにより形成される。
【００１８】
さらに上記アイディアによれば、該液晶表示パネルの製造方法において、前記接合質の材質はハイドーピングされたゲルマニウム層及びハイドーピングされたシリコン−ゲルマニウム層の中より一つ選択されたものであり、この接合層の厚さ範囲は１００Å〜２００Åであり、そして前記熱処理は３５０℃〜５５０℃の温度にて２〜４時間のアニールを行うことにより処理される。
【００１９】
また、上記アイディアによれば該液晶表示パネルの製造方法において、前記接合層の材質は珪化可能金属（Silicidable metal）であり、この珪化可能金属はクロム、ニッケル及び白金の中から選ばれた一材質により形成され、当該珪化可能金属層の厚さ範囲は５０〜１００Åであり、そしてこの熱処理は２３０℃の温度にて１時間アニールを行うことにより処理される。
【００２０】
さらに、上記アイディアによれば、該液晶表示パネルの製造方法における前記透明画素電極は酸化インジウムチン（Indium tin Oxide：ＩＴＯ）により形成される。
【００２１】
また上記アイディアによれば該液晶表示パネルの製造方法におけるアニールは前記酸化インジウムチンのアニールに併合される。
【００２２】
【発明の実施の形態】
図１（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）は本発明のフィルムトランジスタ液晶表示パネル製造方法に対して発展された好適実施例の製造プロセスである。
【００２３】
図１（ａ）に示すように絶縁基板２０上にゲート導体層が形成された後、第１の光のマスクフォトリソグラフィのエッチングプロセスによりゲート導体構造２１が限定形成される。
【００２４】
図１（ｂ）では、ゲート導体構造２１を有する絶縁基板上に、順にゲート絶縁層２２、チャネル層２３、接合層２４、ソース／ドレーン層２５及びデータ導線層２６を形成した後、再度、第２の光マスクフォトリソグラフィのエッチングプロセスを行い、連続的にデータ導線層２６及びソース／ドレーン層２５に対してエッチングし、データ導線構造２６１及びソース／ドレーン構造２５１（図１（ｃ）参照）を限定する。
【００２５】
この場合、チャネル層２３は真性半導体，特に真性アモルファスシリコン（ｉ−ａ−Ｓｉ）を使用して形成され、接合層２４はハイドーピングのゲルマニウム層又はハイドーピングのシリコン−ゲルマニウムを使用して形成され、そしてソース／ドレーン層２５はハイドーピング半導体，特にハイドーピングのアモルファスシリコン（ｎ＋−ａ−Si）を使用して形成されるので、当該接合層２４とソース／ドレーン層２５及びチャネル層２３との間にそれぞれ存在している良好な選択エッチング比により、該データ導線２６１及びソース／ドレーン構造をマスクとして下方へ継続してエッチングすることにより、接合層２４を部分的に露出させる（図１（ｄ）参照）。
【００２６】
図１（ｅ）では保護層（passivation）２７を形成した後、さらに第３の光マスクフォトリソグラフィ製造プロセスにより、保護層２７上にて接触孔構造２８を限定する。最後に図１（ｆ）に示すように、酸化インジウムチン（Indium tin Oxide，ITO）を材質として透明電極層を形成した後、さらに第４の光マスクフォトリソグラフィのエッチングプロセスにより透明画素電極領域２９を限定すると共に、アニールを行うことにより該酸化インジウムチンの電気性を改善することができる。
【００２７】
上記好適実施例におけるゲート絶縁層２２は窒化珪素（SiNx）、酸化珪素（SiOx）、窒素酸化珪素（SiOxNy）、酸化タンタラム（TaOx）及び酸化アルミニウム（AlOx）等からなる群より選ばれた単一の絶縁材料又はそれらの組合せにより形成される。さらに、データ導線層はクロム／アルミニウム又はモリブデン／アルミニウム／モリブデン等の複合金属層により形成される。
【００２８】
そして、保護層は通常窒化珪素により形成される。この場合、透光基板に比較的耐熱な石英材質を使用すれば、上記の半導体層及びハイドーピング層をそれぞれ、高温で形成される必要があるが電気性が比較的良好な真性ポリシリコン及びハイドーピングされたポリシリコンにより形成させることができる。
【００２９】
本発明の重要特徴である接合層２４の材質は上記のハイドーピングゲルマニウム層又はハイドーピングシリコン−ゲルマニウム層で形成される外、例えばクロム、ニッケル又は白金等の珪化可能金属（silicidable metal）で形成されることもできる。そして、効果的にソース／ドレーン構造とチャネル層との間の抵抗値を低下させるために、その間に介在している接合層２４に対して熱処理を行うことができる。この熱処理を上記の透明画素電極領域２９に対して行われるアニールと併合して一緒に行ってもよい。
【００３０】
また、厚さ範囲が１００Å〜２００Åのハイドーピングゲルマニウム層又はハイドーピングシリコン−ゲルマニウム層については、３５０℃〜５５０℃の温度にて２〜４時間のアニールを行うことによりハイドーピングゲルマニウム層又はハイドーピングシリコン−ゲルマニウム層を、両側のシリコン材と作用させてシリコン−ゲルマニウム合金（Si−Ge alloy）を形成し、効果的に抵抗値を低下させることができる。なお、該接合層２４の材質の厚さ範囲が約５０Å〜１００Åのニッケル（Ni）の場合、２３０℃の温度で１時間のアニールを行うと、該接合層を両側のシリコン材と作用させて珪化ニッケルを形成し、効果的にその抵抗値を低下させることができる。
【００３１】
要するに本願に開示された好適実施例は従来手段よりも光マスクフォトリソグラフィのエッチングプロセスを１枚少なくすることができるので、効果的に製造コストを低下させるばかりでなく、製品の工場内において必要な製造プロセス時間をも短縮させることができると共に、ミス−アラインメント及び微粒の汚染の可能性を低下させることができる。また、光マスクフォトリソグラフィのエッチングプロセスの回数が比較的少ない製造技術を提供することにより、従来手段におけるチャネル層とソース／ドレーン構造との間のインターフェース性が悪い欠点を解消することができる。
【００３２】
上記実施例は本発明をより具体的に理解させるために挙げたもので、本発明の技術的範囲はこれに限定されず、特許請求の範囲の技術手段を逸脱しない限り当業者による設計変更も本発明の技術的範囲に属する。
【図面の簡単な説明】
【図１】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）は本発明のフィルムトランジスタ液晶表示パネルの製造方法に対して発展された好適実施例の製造プロセスステップの見取図である。
【図２】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）は従来の、５枚の光マスク製造プロセスにより形成されたエッチ・ストップタイプ構造フィルムトランジスタの製造方法ステップ見取り図である。
【符号の説明】
１０ 絶縁基板
１１ ゲート導体構造
１２ ゲート絶縁層
１３ チャネル層
１４ エッチ・ストップ構造
１５ ソース／ドレーン構造
１６ データ信号線構造
１７ 保護層
１８ 接触孔構造
１９ 透明画素電極領域
２０ 絶縁基板
２１ ゲート導体構造
２３ チャネル層
２４ 接合層
２６ データ導線層
２７ 保護層
２８ 接触孔構造
２９ 透明画素電極領域
２５１ ソース／ドレーン構造
２６１ データ導線構造
Claims (9)
- 絶縁基板を提供するステップと、
前記絶縁基板上に導体層を形成するステップと、
第１の光マスクフォトリソグラフィのエッチングプロセスにより前記導体層に対してゲート導体構造を限定するステップと、
前記ゲート導体構造を有する前記絶縁基板上に順にゲート絶縁層、チャネル層、接合層、ソース／ドレーン層及びデータ導線層を形成した後、第２の光マスクフォトリソグラフィのエッチングプロセスを行い、前記接合層とソース／ドレーン層及び前記チャネル層との間にそれぞれ存在する良好な選択エッチング比により、連続的に前記データ導線層、前記ソース／ドレーン層及び前記接合層に対してエッチングを行い、データ導線構造及びソース／ドレーン構造を限定するステップと、
前記接合層に対して熱処理を行うことにより、前記ソース／ドレーン構造と前記チャネル層との間の抵抗値を低下させるステップと、
を備えてなることを特徴とするフィルムトランジスタの製造方法。 - 前記チャネル層は真性半導体により形成され、前記ソース／ドレーン層はハイドーピング半導体により形成されることを特徴とする請求項１記載のフィルムトランジスタ製造方法。
- 前記真性半導体は真性アモルファスシリコンにより形成され、そして前記ハイドーピング半導体はハイドーピングされたアモルファスシリコンにより形成されることを特徴とする請求項２記載のフィルムトランジスタ製造方法。
- 前記接合層の材質はハイドーピングされたゲルマニウム層又はハイドーピングされたシリコンーゲルマニウム層のいずれから選択されたものであり、
該接合層の厚さ範囲は１００Å〜２００Åであり、
前記熱処理は３５０℃〜５５０℃の温度にて２〜４時間のアニールを行うことにより処理される、
ことを特徴とする請求項３記載のフィルムトランジスタ製造方法。 - 前記接合層の材質は珪化可能金属であり、この珪化可能金属はクロム、ニッケル及び白金の中から選ばれる一材質により形成され、当該珪化可能金属層の厚さ範囲は５０Å〜１００Åであり、そして、
この熱処理は２３０℃の温度にて１時間のアニールを行うことにより処理される、
ことを特徴とする請求項３記載のフィルムトランジスタ製造方法。 - 絶縁基板を提供するステップと、
前記絶縁基板上に導体層を形成するステップと、
第１の光マスクフォトリソグラフィのエッチングプロセスにより前記導体層に対してゲート導体構造を限定するステップと、
前記ゲート導体構造を有する前記絶縁基板上に、順にゲート絶縁層、チャネル層、接合層、ソース／ドレーン層及びデータ導線層を形成した後、第２の光マスクフォトリソグラフィのエッチングプロセスを行い、前記接合層とソース／ドレーン層及び前記チャネル層との間にそれぞれ存在する良好な選択エッチング比により、連続的に前記データ導線層、前記ソース／ドレーン層及び前記接合層に対してエッチングを行い、データ導線構造及びソース／ドレーン構造を限定するステップと、
保護層を形成した後、第３の光マスクフォトリソグラフィのエッチングプロセスを行い、ひいては前記保護層上に接触孔構造を限定するステップと、
透明電極層を形成した後第４の光マスクフォトリソグラフィ製造プロセスを行い、ひいては前記透明画素電極領域を限定するステップと、
前記接合層に対して熱処理を行うことにより前記ソース／ドレーン構造と前記チャネル層との間の抵抗値を低下させるステップと、
を備えてなることを特徴とするフィルムトランジスタ液晶表示パネルの製造方法。 - 前記チャネル層は真性半導体により形成され、
前記ソース／ドレーン層はハイドーピング半導体により形成され、
前記真性半導体は真性アモルファスシリコンにより形成され、そして前記ハイドーピング半導体はハイドーピングされたアモルファスシリコンにより形成される、
ことを特徴とする請求項６記載のフィルムトランジスタ液晶表示パネルの製造方法。 - 前記透明画素電極は酸化インジウムチン（ITO）により形成されることを特徴とする請求項６記載のフィルムトランジスタ液晶表示パネルの製造方法。
- 前記酸化インジウムチンに対してアニールを行うとともに、該アニールは前記接合層に対する熱処理としてのアニールに併合して行われることを特徴とする請求項８記載のフィルムトランジスタ液晶表示パネルの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW089109725A TW463382B (en) | 2000-05-19 | 2000-05-19 | Manufacturing method of thin film transistor |
| TW89109725 | 2000-05-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001332744A JP2001332744A (ja) | 2001-11-30 |
| JP3545717B2 true JP3545717B2 (ja) | 2004-07-21 |
Family
ID=21659791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001065200A Expired - Lifetime JP3545717B2 (ja) | 2000-05-19 | 2001-03-08 | フィルムトランジスタ製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6498059B2 (ja) |
| JP (1) | JP3545717B2 (ja) |
| TW (1) | TW463382B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7394097B2 (en) | 2000-03-15 | 2008-07-01 | Mitsubishi Electric Corporation | Liquid crystal display |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| KR101334182B1 (ko) * | 2007-05-28 | 2013-11-28 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터의 제조방법 |
| WO2009020168A1 (en) * | 2007-08-07 | 2009-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device having the display device, and method for manufacturing thereof |
| WO2009063648A1 (ja) * | 2007-11-14 | 2009-05-22 | Panasonic Corporation | 薄膜トランジスタ、その製造方法および薄膜トランジスタを用いた電子機器 |
| US8623231B2 (en) * | 2008-06-11 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for etching an ultra thin film |
| CN102508385A (zh) * | 2011-11-17 | 2012-06-20 | 华映视讯（吴江）有限公司 | 像素结构、阵列基板及其制作方法 |
| CN103578984B (zh) * | 2012-07-26 | 2016-10-26 | 瀚宇彩晶股份有限公司 | 半导体元件及其制造方法 |
| US20150179743A1 (en) * | 2013-12-19 | 2015-06-25 | Intermolecular, Inc. | Graphene as a Ge Surface Passivation Layer to Control Metal-Semiconductor Junction Resistivity |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5510278A (en) * | 1994-09-06 | 1996-04-23 | Motorola Inc. | Method for forming a thin film transistor |
| KR100204071B1 (ko) * | 1995-08-29 | 1999-06-15 | 구자홍 | 박막트랜지스터-액정표시장치 및 제조방법 |
| KR100351871B1 (ko) * | 1995-09-12 | 2003-01-29 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터제조방법 |
| US5943559A (en) * | 1997-06-23 | 1999-08-24 | Nec Corporation | Method for manufacturing liquid crystal display apparatus with drain/source silicide electrodes made by sputtering process |
| US5998229A (en) * | 1998-01-30 | 1999-12-07 | Samsung Electronics Co., Ltd. | Methods of manufacturing thin film transistors and liquid crystal displays by plasma treatment of undoped amorphous silicon |
| GB9806609D0 (en) * | 1998-03-28 | 1998-05-27 | Philips Electronics Nv | Electronic devices comprising thin-film transistors |
| US6362028B1 (en) * | 1999-08-19 | 2002-03-26 | Industrial Technology Research Institute | Method for fabricating TFT array and devices formed |
-
2000
- 2000-05-19 TW TW089109725A patent/TW463382B/zh not_active IP Right Cessation
-
2001
- 2001-03-08 JP JP2001065200A patent/JP3545717B2/ja not_active Expired - Lifetime
- 2001-03-22 US US09/815,212 patent/US6498059B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7394097B2 (en) | 2000-03-15 | 2008-07-01 | Mitsubishi Electric Corporation | Liquid crystal display |
| US7645648B2 (en) | 2000-03-15 | 2010-01-12 | Mitsubishi Electric Corporation | Liquid crystal display |
| US7755088B2 (en) | 2000-03-15 | 2010-07-13 | Mitsubishi Electric Corporation | Liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001332744A (ja) | 2001-11-30 |
| US6498059B2 (en) | 2002-12-24 |
| TW463382B (en) | 2001-11-11 |
| US20010044172A1 (en) | 2001-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362028B1 (en) | Method for fabricating TFT array and devices formed | |
| JP3509014B2 (ja) | 多結晶フィルムトランジスタ液晶表示パネルの製造方法 | |
| JP3545717B2 (ja) | フィルムトランジスタ製造方法 | |
| TW415109B (en) | Structure and fabrication of thin-film transistor (TFT) array | |
| US7071040B2 (en) | Method of fabricating thin film transistor | |
| JPH11307777A (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JPH0876144A (ja) | 薄膜トランジスタの製造方法 | |
| TWI384626B (zh) | 用於顯示裝置之陣列基板及其製造方法 | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JP2937255B2 (ja) | 透明導電膜のパターニング方法 | |
| JPH11274505A (ja) | 薄膜トランジスタ構造およびその製造方法 | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| TW415110B (en) | Fabrication method of thin-film transistor | |
| US20040197964A1 (en) | Method for fabricating thin film transistor for liquid crystal display device | |
| JPH05235353A (ja) | アクティブマトリックス基板とその製造方法 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JP4152396B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP2004336073A (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| KR100317619B1 (ko) | 박막트랜지스터의제조방법 | |
| KR100329600B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JPH07321106A (ja) | 酸化シリコン薄膜の改質方法および薄膜トランジスタの製造方法 | |
| JP3310567B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040408 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3545717 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |