JP3540149B2

JP3540149B2 - プラズマｃｖｄによる薄膜堆積方法

Info

Publication number: JP3540149B2
Application number: JP09128598A
Authority: JP
Inventors: 仁西尾
Original assignee: Kaneka Corp
Current assignee: Kaneka Corp
Priority date: 1998-04-03
Filing date: 1998-04-03
Publication date: 2004-07-07
Anticipated expiration: 2018-04-03
Also published as: JPH11288889A

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁性基板上に形成された導電性の第１の薄膜上にプラズマＣＶＤによって第２の薄膜を堆積させる方法の改善に関するものである。
【０００２】
【従来の技術】
プラズマＣＶＤによる薄膜堆積方法を利用して製造される装置の一例として、集積型薄膜太陽電池がある。一般に、集積型薄膜太陽電池モジュールにおいては、比較的大きな単一の絶縁性基板上に順次積層された第１電極層、半導体光電変換層および第２電極層が複数の光電変換セルを形成するように実質的に直線状で互いに平行な複数の分離溝によって分離されていて、それらの複数のセルが電気的に直列接続された構造が採用されている。そして、その半導体光電変換層は、一般にプラズマＣＶＤによって堆積される。このような集積型薄膜太陽電池モジュールの一部の例が、図２の概略的な断面図において示されている。
【０００３】
図２に示されている集積型薄膜太陽電池モジュール２０においては、たとえばガラス等の透光性絶縁基板３上に透光性導電薄膜からなる第１電極層５が形成されており、これは互いに平行な直線状の複数の第１電極分離溝７によって複数の第１電極５ａ，５ｂ，５ｃに分離されている。第１電極層５上には、ｐｉｎ接合などの半導体接合を含む薄膜半導体光電変換層１１がプラズマＣＶＤによって堆積されており、これは第１電極分離溝７に平行な複数の接続用開口溝８によって複数の光電変換領域１１ａ，１１ｂ，１１ｃに分割されている。光電変換層１１上には適当な金属からなる第２電極層１５が形成されており、これも第１電極分離溝７に平行な複数の分離溝９によって複数の第２電極１５ａ，１５ｂ，１５ｃに分離されている。
【０００４】
このようにして、１つの基板３上で、複数の光電変換領域１１ａ，１１ｂ，１１ｃに対応して複数の光電変換セル１７ａ，１７ｂ，１７ｃが形成されている。これらの光電変換セルの任意のセル１７ｂの第１電極５ｂは、接続用溝８を介して、隣接するセル１７ａの第２電極１５ａに電気的に接続されている。すなわち、基板３上で、複数の光電変換セル１７ａ，１７ｂ，１７ｃが電気的に直列接続されて集積化されている。
【０００５】
図３は、図２に示された集積型薄膜太陽電池モジュールの半導体層１１を堆積する前において、基板３上の第１電極層５が第１電極分離溝７によって複数の第１電極５ａ，５ｂ，５ｃに分離された状態を断面図で示しており、図４は図３の状態に対応する上面図である。図３と図４からわかるように、第１電極層５の電極分離溝７は、長方形基板３の長手方向のほぼ全長にわたって形成されている。これは、基板面積に占める光電変換セルの面積をできる限り多く取って、光発電のための有効面積を大きくすることによって、太陽電池モジュール全体としての出力を高めるためである。すなわち、こうすることによって、光電変換セルの単位面積あたりの真性効率が同じであっても、太陽電池モジュール全体としての出力を向上させることができる。
【０００６】
【発明が解決しようとする課題】
他方、このような集積型薄膜太陽電池モジュール２０においては、当然のことながら１枚の基板３あたりの出力を少しでも高くする必要があり、そのためには、特に光発電に寄与する半導体薄膜層１１の局所的な膜厚変動をできるだけ小さくしなければならない。たとえば、５０段の光電変換セルを直列接続した集積型薄膜太陽電池モジュール２０を想定した場合、５０段のセル中で１段のセルの短絡光電流（Ｉ_SC）が他の４９段のセルに比較して１０％だけ低い場合でも、実際にそのモジュール２０全体を流れるＩ_SCとしても、その１０％だけ低い値になってしまう。このとき、半導体薄膜層１１の局所的な膜厚変動が直接的にＩ_SCに影響するわけではないが、密接な相関関係があることは確かである。また、半導体薄膜層１１中で局所的に膜厚が異常に薄い部分が存在すれば、第１電極層５と第２電極層１５との間で局所的な短絡欠陥部分ができやすくなる。もしそうなれば、集積型薄膜太陽電池モジュール２０の開放端電圧（Ｖ_OC）や曲線因子（ＦＦ）も低下してしまう。
【０００７】
ここで、プラズマＣＶＤのようにグロー放電分解による薄膜堆積法において、膜厚の局所的変動が発生する原因としては、高周波電極と接地電極との間の距離の局所的な変動、膜堆積面内におけるプロセスガス濃度の分布、さらには絶縁性基板の使用に起因する膜堆積面内における電位勾配の分布などが考えられる。
【０００８】
たとえば、絶縁性基板１１上に形成された透光性の導電性酸化物層のように導電率が比較的小さな導電体層５を分離溝７によって分離し、それらの互いに分離された複数の島状導電体領域を覆うようにプラズマＣＶＤで半導体薄膜１１を堆積する場合、導電体層５内において接地電極に対する抵抗値の局所的な差異がかなり大きくなり、かつ平均の抵抗値の上昇が生じる。また、接地電極と同電位にある基板装着用治具と基板３とは膜堆積を期待していない基板周囲部で機械的に接触しているだけであり、その治具の変形や基板の寸法精度等に依存して電気的な接続状態が変動し得るという問題がある。この問題が解決されている場合でも導電率が大きくない導電体層５が用いられているときには、接地電位部に対して膜堆積面の周囲部と中央部における抵抗値について大きな差があり、この差は基板サイズが大きくなればなるほど顕著になる。このような比較的小さな導電率を有する導電体層５上に半導体薄膜１１を堆積するとき、特に放電状態が不安定な場合や放電電力が弱いときには、半導体層１１の局所的な膜厚変動が増大してしまう。
【０００９】
このような状況下において、大面積の絶縁性基板３上に堆積する半導体薄膜１１の局所的な膜厚変動を低減させるために、従来からさまざまな方法が採用されている。
【００１０】
その第１の方法においては、基板面とそれに対向する高周波電極面の平坦性を確保し、かつそれら両面が正確に平行になるように基板と電極の間の距離が調整される。これによって、基板と高周波電極との間の局所的な電位変動が低減され、堆積される薄膜の局所的な厚さ変動が低減され得る。しかし、この方法では、長期間にわたる電極の変形のような経時変化には対応できないので、電極の配置の定期的な修正が必要となる。
【００１１】
第２の方法としては、プロセスガスの導入方法を工夫して、膜堆積面の全体に均一にガスが供給されるようにする方法がある。一般的なガスの導入法としては、高周波電極板を中空にして、基板３に対向する面に微小な開口孔を均一に多数設ける方法がある。また、この高周波電極の中空内部でそれらの開口孔までに複数の邪魔板を電極面に平行に配置することによって、基板表面に向けて均一にガスを導入する方法もある。さらには、基板に平行な面内においてガス導入用配管のコンダクタンスが等しくなるように、その面内に配管を対称形の配置にして、適当な部位にガス導入用開口を設けることによって均一にガスを導入する方法もある。
【００１２】
通常は、上述のような方法のいくつかを適当に組合せて、均一な半導体薄膜１１の堆積が行なわれている。ただし、絶縁性基板３が大きくなって膜堆積面積が大きくなればなるほど、プラズマＣＶＤにおける放電状態が不安定な場合や放電電力が小さいときには、堆積される半導体膜１１の局所的な膜厚変動が大きくなる傾向がある。
【００１３】
以上のような従来の技術の状況に鑑み、本発明は、絶縁性基板上で複数の領域に分離された導電性の第１の薄膜を覆うように第２の薄膜をプラズマＣＶＤで堆積する場合に、主にプラズマＣＶＤ装置側のパラメータのみで制御していた第２の薄膜の局所的な厚さ変動の抑制をさらに基板側の構造を工夫して抑制し、局所的な膜厚変動の非常に少ない第２の薄膜を堆積する方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
本発明におけるプラズマＣＶＤによる薄膜堆積方法は、絶縁性基板の１主面全体を覆うように導電性の第１の薄膜を形成し、その第１薄膜を複数の領域に分離するように実質的に直線状で互いに平行な複数の分離溝を形成し、そして第１薄膜を覆うようにプラズマＣＶＤによって第２の薄膜を堆積させる方法であって、それらの分離溝の各々が所定長さの溝中断領域の少なくとも１つを含んでいることを特徴としている。
【００１５】
本発明のこのような薄膜堆積方法によれば、絶縁性基板上に形成された透光性の導電性酸化物層のように比較的導電率が小さな導電体層を複数の分離溝によって分離し、それらの分離された複数の島状導電体領域を覆うように第２の薄膜をプラズマＣＶＤで堆積する場合に、接地電位に対する導電体層の局所的な抵抗値の変動と抵抗値の平均値が低減されるので、プラズマＣＶＤにおける放電状態が不安定な場合や放電電力が小さいときでも、導電体層上に堆積される第２の薄膜の局所的な膜厚変動を小さくすることができる。
【００１６】
【発明の実施の形態】
図１において、本発明の実施の形態の一例を説明するために、絶縁性基板３上に形成された導電性の第１の薄膜５が模式的な上面図で示されている。この図１においては、図４の場合と同様に、基板３上に形成された第１電極層５の電極分離溝７が、長方形基板３の長手方向のほぼ全域にわたって形成されている。しかし、基板３の長手方向の中央部においては、電極分離溝７の各々について溝中断領域７ｘが１ヶ所設けられている。なお、この透明電極層５中の溝中断領域７ｘに関しては、分離溝１本あたりのその数、位置、および長さについて特に限定されるものではない。
【００１７】
基板３としてガラスや透明樹脂等の透光性絶縁基板が用いられる場合、通常は、第１電極層５として透光性酸化物導電材料が用いられる。しかし、この第１電極層５のための具体的な材料は特に限定されるものではなく、周知の導電材料から適宜に選択して用いることができる。
【００１８】
第１電極層５上に形成される第２の薄膜に用いられる材料も特に限定されるものではなく、プラズマＣＶＤによって堆積され得る材料であればよい。たとえばそれが非晶質シリコン系半導体材料の場合には、非晶質シリコン、水素化非晶質シリコン、水素化非晶質シリコンカーバイド、水素化非晶質シリコンナイトライドの他に、炭素、ゲルマニウム、錫などを含む非晶質シリコン合金も含まれる。さらに、これらの各種半導体材料に、ｐ型またはｎ型のドーパント元素を添加することによって、荷電子制御を行なった材料の薄膜も堆積され得る。
【００１９】
図１に示されているような絶縁性基板３上の導電性薄膜５を覆うように第２の薄膜の堆積がプラズマＣＶＤで行なわれるわけであるが、透光性の導電性酸化物のように比較的導電率が小さな導電体膜５を分離溝７によって分離して、それらの分離された複数の島状導電体薄膜領域を覆うように第２の薄膜をプラズマＣＶＤで堆積する場合に、膜堆積面内における接地電位に対する抵抗値の局所的変動および平均の抵抗値がかなり低減され得る。
【００２０】
接地電位と同電位である基板装着用治具と基板３との接続は、基板３の周囲部の四辺における接触によって行なわれるが、図４の場合に比較すれば、長方形基板３の長手方向の中央部における電極分離溝中断領域７ｘを通じて電流の経路が存在するので、膜堆積面の全体にわたって抵抗値の局所的な変動と平均抵抗値がかなり低減され得る。その結果、第１電極層５を覆うように第２の薄膜をプラズマＣＶＤで堆積する場合に、横堆積面と高周波電極面との間における局所的な電位変動がかなり低減され得て、それに伴って、発生する膜堆積前駆体の密度の局所的変動をも抑制することができ、第２の薄膜の局所的な膜厚変動を低減させることが可能になる。
【００２１】
【実施例】
図１を参照して説明された本発明の実施の形態に対応して、絶縁性基板上に形成された導電性の複数の第１薄膜領域を覆うようにプラズマＣＶＤによって第２の薄膜が実施例として堆積させられた。
【００２２】
まず、９１０ｍｍ×４５５ｍｍの長方形と４ｍｍの厚さを有するガラス基板３上に、第１電極層５として透明酸化物導電薄膜が熱ＣＶＤによって形成された。この透明電極層５は、０．５３μｍの波長を有するＹＡＧレーザの第２高調波を膜面側から照射して複数の分離溝７を形成することによって、複数の短冊状の透明電極領域に分離された。その後、基板３と透明電極層５が純水中で洗浄され、この透明電極層５上には第２薄膜層がプラズマＣＶＤによって堆積された。
【００２３】
この実施例による透明電極層５では、長さ８８ｃｍで幅５０μｍの分離溝７が、０．９ｃｍのピッチで５１本形成され、それらの分離溝７の中央部に適当な長さの溝中断領域７ｘが設けられた。
【００２４】
以上のような電極分離溝７中の溝中断領域７ｘの長さを０．５ｍｍから１２ｍｍまで変化させて、接地電極と透明電極層５の表面との間の抵抗値の変化の様子が調べられた。表１は、作製された５枚の基板について、図１に示されているように基板３において一点鎖線で表わされた長手方向の中心線に沿った位置ａ〜ｅに依存する抵抗値のばらつきを示している。
【００２５】
【表１】

【００２６】
なお、この透明電極層５の面積抵抗値は、約１０〜１２Ω／□であった。表１においては、参考のために、電極分離溝７が形成される前における透明電極層５上の各点ａ〜ｅと接地電極との間の抵抗値も示されており、この平均値は１８Ωであるが、図４に示されている従来例と同様に分離溝７が形成された状態（７ｘ＝０ｍｍ）では、抵抗の平均値が１６８Ωのように大幅に増大している。他方、分離溝７の中断長さ７ｘを０．５ｍｍにした状態では、抵抗の平均値が１０１Ωとなり、従来の方法に比較すれば４割程度低減されている。また、７ｘ＝２ｍｍでは平均抵抗値が９３Ωであり、７ｘ＝１２ｍｍでは平均抵抗が８７Ωになっており、溝中断長さ７ｘが大きいほど平均抵抗値が小さくなっている。さらに、その平均抵抗値の低下に伴って、各抵抗値のばらつきも小さくなっている。
【００２７】
なお、図１に示されているような基板上に集積型薄膜太陽電池モジュールが形成された場合には、たとえば、溝中断領域７ｘを除去するように基板３ごとそのモジュールを切断すればよい。
【００２８】
【発明の効果】
以上のように、本発明の薄膜堆積方法によれば、絶縁性基板上に形成された透明導電性酸化物のような比較的導電率が小さな第１の薄膜を分離溝によって分離して、それらの分離された複数の島状導電領域を覆うように第２の薄膜をプラズマＣＶＤにて堆積する場合に、膜堆積面内における接地電位に対する抵抗値の局所的な変動や平均値をかなり低減させることができるので、プラズマＣＶＤにおける放電状態が不安定な場合や放電電力が弱いときでも、均一な膜厚分布を有する第２の薄膜の堆積が行なわれ得る。特に、大面積の基板上に堆積される薄膜の局所的な膜厚変動を大幅に低減させることができるとともに、薄膜の生産歩留りを大幅に向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の一例による絶縁性基板上に形成された導電層と複数の分離溝を示す模式的な上面図である。
【図２】集積型薄膜太陽電池モジュールの一部を図解する模式的な断面図である。
【図３】従来の方法によって絶縁性基板上に形成された導電層と複数の分離溝を示す模式的な断面図である。
【図４】図３に対応する状態を示す概略的な上面図である。
【符号の説明】
３ガラス等の基板
５第１電極層
７第１電極分離溝
８接続用溝
９第２電極分離溝
１１半導体光電変換層
１５第２電極層
１７光電変換セル
２０集積型薄膜太陽電池モジュール

Claims

絶縁性基板の１主面全体を覆うように導電性の第１の薄膜を形成し、前記第１薄膜を複数の領域に分離するように実質的に直線状で互いに平行な複数の分離溝を形成し、そして前記第１薄膜を覆うようにプラズマＣＶＤによって第２の薄膜を堆積させる方法において、前記分離溝の各々が所定長さの溝中断領域の少なくとも１つを含んでいることを特徴とするプラズマＣＶＤによる薄膜堆積方法。
前記第１薄膜は透光性の導電性酸化物を含むことを特徴とする請求項１に記載のプラズマＣＶＤによる薄膜堆積方法。
前記第２薄膜は水素化非晶質シリコンまたはその合金を含むことを特徴とする請求項１または２に記載のプラズマＣＶＤによる薄膜堆積方法。
前記第２薄膜は多結晶シリコンを含むことを特徴とする請求項１または２に記載のプラズマＣＶＤによる薄膜堆積方法。