JP3431397B2 - 命令キュー - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サに備えられて、プリフェッチされた一定量の命令を記
憶する命令キューに関する。

【０００２】

【従来の技術】命令キューを備えたマイクロプロセッサ
の構成の一例を図５に示す。

【０００３】図５において、従来のマイクロプロセッサ
の基本構成は、命令およびデータを保持するメインメモ
リ１００と、メインメモリ１００内の命令記憶領域の一
部を保持しアクセスが高速な命令キャッシュ２００と、
メインメモリ１００あるいは命令キャッシュ２００から
命令を取り出す命令フェッチユニット３００と、命令フ
ェッチユニット３００から供給される命令を実行可能な
形式にデコードする命令デコーダ４００と、命令デコー
ダ４００から供給される実行形式の命令コードに従って
実行を行う実行ユニット５００と、実行に必要なデータ
を保持するレジスタファイル６００と、メインメモリ１
００のデータ記憶領域あるいはメインメモリ１００のデ
ータ記憶領域の一部を保持しアクセスが高速なデータキ
ャッシュ７００とを備えている。

【０００４】また、実行ユニット５００は、分岐命令を
実行するブランチ５１０、演算命令を実行するＡＬＵ５
２０、シフト命令を実行するシフタ５３０、ロード命令
を実行するロード５４０、ストア命令を実行するストア
５５０の各ユニットにより構成されている。レジスタフ
ァイル６００のデータは、実行ユニット５００の制御に
よってデータキャッシュ７００とロードあるいはストア
が行われる。

【０００５】上記の基本構成に加えて、命令デコーダ４
００と実行ユニット５００との間には命令キュー８００
が配置されている。命令キュー８００はバッファ機能を
有している。例えば、可変長命令のフェッチ、つまり命
令によってフェッチに要する時間が異なり命令デコーダ
４００からの実行形式に変換された命令が連続して供給
さない状況下で、時間のギャップを埋め実行ユニット５
００へ連続して命令供給を行い性能向上を図る機能を有
する。

【０００６】従来の命令キューの一例として図６に構成
を示す。

【０００７】図６に示す命令キューは、６段の命令キュ
ーを一例としているが、６段に限らず何段の命令キュー
も同様に構成できる。

【０００８】図６の構成例は、命令デコーダ４００から
供給される命令コードを記憶する命令記憶装置８１０
と、命令記憶装置８１０内の書き込み先を選択する書き
込みデコーダ８２０と、命令記憶装置８１０内の読み出
し先を選択する読み出しデコーダ８４０と、書き込み動
作を制御する書き込み制御装置８６０と、読み出し動作
を制御する読み出し制御装置８６５と、書き込みデコー
ダ８２０へ書き込み先の選択情報を供給するカウンタ８
７０と、読み出しデコーダ８４０へ読み出し先の選択情
報を供給するカウンタ８７５と、命令デコーダ４００か
ら供給される命令コードを書き込み制御装置８６０から
の制御に従って命令記憶装置８１０に供給する入力バッ
ファ８８０と、命令記憶装置８１０から出力される命令
を読み出し制御装置８６５に従って実行ユニット５００
へ出力する出力バッファ８８５と、命令記憶装置８１０
に格納されている命令の有効／無効を示す命令有効記憶
装置８９０と、命令有効記憶装置８９０が全て有効で命
令記憶装置８１０内が満杯であることを検出する全有効
検出回路１０００と、命令有効記憶装置８９０が全て無
効で命令記憶装置８１０内が全て空であることを検出す
る全無効検出回路１００５を備えて構成される。

【０００９】図６に示す構成において、初期状態とし
て、リセット信号によりカウンタ８７０および８７５は
同値に、命令有効記憶装置８９０は全て“０”となり、
命令記憶装置８１０内は空の状態であるとして動作の説
明を行う。

【００１０】始めに、書き込み動作の説明を行う。命令
デコーダ４００から書き込み要求信号と書き込み命令が
供給されると、書き込みデコーダ８２０は、カウンタ８
７０から選択情報線８７１を介して供給されるアドレス
情報に基づいて命令記憶装置８１０の書き込み先を書き
込み選択線８２１〜８２６を介して指定する。また、書
き込み制御装置８６０は入力バッファ８８０にライトイ
ネーブル信号を信号線８６２を介して供給し、命令記憶
装置８１０の指定されたアドレスに書き込み命令を入力
する。同時に、書き込みデコーダ８２０は、命令書き込
み有効線８３１〜８３６により命令書き込みの行われた
命令記憶装置８１０内のアドレスに対応する命令有効記
憶装置８９０のフリップフロップ８９１〜８９６に対し
て、書き込まれた命令が有効であることを示す有効デー
タ“１”をＯＲゲート９０１〜９０６を介してセットす
る。また、書き込み制御装置８６０は信号線８６１を介
してカウンタ８７０を一つカウントアップする。

【００１１】命令の書き込みは、書き込み要求と書き込
み命令が供給されれば命令記憶装置８１０に空きがある
限り続けられる。命令記憶装置８１０が満杯になった場
合には、命令有効記憶装置８９０は全て有効で命令記憶
装置８１０内が満杯であることを全有効検出回路１００
０が検出し、書き込み制御装置８６０へ書き込み禁止を
要求する。書き込み禁止を要求された書き込み制御装置
８６０は、書き込み命令および書き込み要求が命令デコ
ーダ４００から要求されても入力バッファ８８０に対し
てライトイネーブル信号を供給せず、書き込み要求を却
下する。

【００１２】命令記憶装置８１０から命令の読み出し等
が行われ、空きが生じると全有効検出回路１０００から
の書き込み禁止要求は取り消され、書き込み制御装置８
６０は入力バッファ８８０に対してライトイネーブル信
号を供給し、命令デコーダ４００からの要求に応答し、
命令の書き込みを行う。

【００１３】次に、読み込み動作であるが、実行ユニッ
ト５００から読み出し要求があると、読み出しデコーダ
８４０は、カウンタ８７５から選択情報線８７６を介し
て供給されるアドレス情報に基づいて命令記憶装置８１
０の読み出し先を読み出し選択線８４１〜８４６を介し
て指定する。また、読み出し制御装置８６５は出力バッ
ファ８８５にリードイネーブル信号を信号線８６７を介
して供給し、命令記憶装置８１０の指定されたアドレス
から命令を読み出す。同時に、読み出しデコーダ８４０
は、命令読み出しの行われた命令記憶装置８１０のアド
レスに対応する命令有効記憶装置８９０のフリップフロ
ップ８９１〜８９６に対して、読み出しにより無効であ
ること示す無効データ“０”を命令読み出し無効線８５
１〜８５６を介してセットする。また、読み出し制御装
置８６５は信号線８６６を介してカウンタ８７５を一つ
カウントアップする。

【００１４】命令の読み出しは、読み出し要求があれば
命令記憶装置８１０に有効な命令がある限り続けられ
る。命令記憶装置８１０内が全て空になった場合には、
命令有効記憶装置８９０は全て無効で命令記憶装置８１
０内が全て空であることを全無効検出回路１００５が検
出し、読み出し制御装置８６５へ読み出し禁止を要求す
る。

【００１５】読み出し禁止を要求された読み出し制御装
置８６５は、実行ユニット５００から読み出しを要求さ
れても、出力バッファ８８５に対してリードイネーブル
信号を供給せず、読み出し要求を却下する。命令記憶装
置８１０内に命令の書き込みが行われて有効命令が１つ
でも存在すると、全無効検出回路１００５からの読み出
し禁止要求は取り消され、読み出し制御装置８６５は出
力バッファ８８５に対してリードイネーブル信号を供給
し、実行ユニット５００からの要求に応答して命令の読
み出しを行う。

【００１６】一方、例外発生または分岐命令の実行で分
岐が成立し、命令記憶装置８１０の有効な命令が不要に
なった場合には、リセット信号により命令有効記憶装置
８９０は全て“０”にクリアされる。

【００１７】以上の説明から明らかなように、命令記憶
装置８１０への命令の書き込みおよび読み込みは独立し
て行うことが可能であり、書き込み用のカウンタ８７０
に追従して読み出し用のカウンタ８７５が動作すること
から書き込まれた順番に読み出しが行われる。また、命
令記憶装置８１０が満杯ならば書き込み要求は却下さ
れ、命令記憶装置８１０が全て空ならば読み出し要求は
却下される。

【００１８】次に、このような構成における不具合を説
明するにあたって、図５に示すマイクロプロセッサ及び
図６に示す命令キューでは、以下に示す条件で動作する
ものとする。

【００１９】図５に示すマイクロプロセッサにおいて、
命令フェッチユニット３００は命令キャッシュ２００に
ヒットし命令を取り出す場合は２命令／２サイクル、命
令キャッシュ２００に対してキャッシュミスした場合に
は、メインメモリ１００から命令の取り出しに２命令／
４サイクルが必要であるとする。また、実行ユニット５
００内の各実行ブロックにおいて、ブランチ５１０、ロ
ード５４０、ストア５５０の実行完了に要する時間は２
サイクル／１命令、ＡＬＵ５２０，シフタ５３０は実行
完了に１サイクル／１命令とする。さらに、実行ユニッ
ト５００内で命令が完了しない限り命令キュー８００へ
の読み出し要求は行わないものとする。

【００２０】また、図６に示す命令キューでは、書き込
み要求と読み出し要求は同時に発生せず、例えばクロッ
ク信号に同期して前半読み出し要求、後半書き込み要求
といった方式で、双方の要求が連続しても交互に発生し
同時発生しないものとする。

【００２１】以上のことから、命令フェッチユニット３
００の命令取り出しにおいて、命令キャッシュ２００に
ヒットしている時は、命令デコーダ４００に対して毎サ
イクル命令を供給することが可能である。従って、命令
デコーダ４００は、命令キュー８００に対して毎サイク
ル命令の書き込み要求を行う。実行ユニット５００はＡ
ＬＵ５２０、シフタ５３０が実行する命令が連続する場
合は、実行が１サイクルで完了するため、命令キュー８
００に対して読み出し要求を毎サイクル行うことにな
る。

【００２２】一方、ロード、ストアのように実行に２サ
イクルかかる命令が実行される場合には、命令キュー８
００に対して読み出し要求を行わないサイクルが存在す
ることになる。その間は、命令デコーダ３００から毎サ
イクル供給される命令は命令キュー８００に格納される
ことになる。

【００２３】命令フェッチユニット３００の命令取り出
しにおいて、命令キャッシュ２００に対してキャッシュ
ミスした場合は、命令キャッシュ２００のリフィルが開
始され、命令フェッチユニット３００が命令キャッシュ
２００からの命令取り出しが可能になるまで、命令デコ
ーダ４００に対して４サイクル中２サイクル命令供給で
きない期間が生じる。

【００２４】一方、分岐命令の実行において、分岐成立
した場合には命令フェッチユニット３００は分岐命令実
行における飛び先アドレス計算の結果に基づいて、命令
取り出しアドレスを変更し命令取り出しを再開する。そ
の際、命令キャッシュ２００に対してキャッシュミスす
る確率は極めて高く、分岐成立後に実行される命令は、
メインメモリ１００からの命令取り出し又は実行ユニッ
ト５００からの読み出し要求に対して命令供給ができな
い場合が生ずる。

【００２５】また、分岐命令が命令デコーダ４００へ供
給されてから、命令キュー８００へ供給され、命令キュ
ー８００に格納された先行命令の実行ユニット５００へ
の読み出し順を待ち、実行ユニット５００中のブランチ
５１０へ供給されて分岐成立が確定するまでの間、実行
されない無駄な命令が命令フェッチユニット３００から
取り込まれ、命令キュー８００に蓄えられることにな
る。

【００２６】以上の説明で示された分岐ペナルティによ
り、ＣＰＩ（Clock cycle per Instruction ）の低下を
招き、性能が低下するといった問題が生じていた。

【００２７】

【発明が解決しようとする課題】以上説明したように、
命令キャッシュならびに命令キューを備えた従来のマイ
クロプロセッサにおいて、分岐命令が実行されて分岐が
成立した場合には、分岐成立後に実行される命令を命令
キューに格納するために、命令キャッシュにアクセスし
なければならないが、このアクセスにおいてキャッシュ
ミスし所望の命令をフェッチすることができない確率は
極めて高い。このため、命令キューに所望の命令が格納
される間での間は、メインメモリから直接アクセスして
命令キューに格納し実行ユニットに供給しなければなら
ず、このアクセスにかなり時間がかかり、分岐後に実行
される命令を実行ユニットに迅速に供給することができ
なかった。

【００２８】一方、分岐命令が命令デコーダに供給され
た後命令キューに保持され実行ユニニットに供給されて
分岐が確定するまでの間に、分岐命令の後続の命令が順
次フェッチされて命令キューに蓄えられることになる。
しかし、分岐が成立した場合には、これらの蓄えられた
命令は実行されず無駄な命令となる。

【００２９】これらのことから、分岐命令の実行時には
マイクロプロセッサの実行効率が低下するといった不具
合を招いていた。

【００３０】そこで、この発明は、上記に鑑みてなされ
たものであり。その目的とするところは、分岐命令がフ
ェッチされた際に、それまでフェッチされていた、分岐
命令に依存しない命令を分岐命令の後続として実行する
判別を迅速に行い、分岐先命令がフェッチされるまでの
間に後続とした命令を実行し、マイクロプロセッサの分
岐命令実行時における実行効率を向上させた命令キュー
を提供することにある。

【００３１】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、プリフェッチされた所定量
の命令を記憶する命令記憶装置に書き込まれる命令と、
前記命令記憶装置に記憶されている命令とのデータ依存
関係を検出するデータ依存検出装置と、前記命令記憶装
置に書き込まれる命令が分岐命令であることを検出する
分岐命令検出装置と、前記分岐命令検出装置によって前
記命令記憶装置に書き込まれる命令が分岐命令であるこ
とが検出されると、前記データ依存検出装置によって検
出されたデータ依存関係に基いて前記命令記憶装置に記
憶されている命令の内分岐命令に依存しない命令を検出
し、検出した命令を分岐命令の後続に前記命令記憶装置
から読み出すオーダ制御装置と、分岐が成立するまでに
前記命令記憶装置に記憶された命令を無効化する際に、
前記オーダ制御装置によって検出された分岐命令に依存
しない命令を無効化の対象から除外する命令無効マスク
装置とを有することを特徴とする。

【００３２】請求項２記載の発明は、請求項１記載の発
明において、前記オーダ制御装置は、前記分岐命令検出
装置における分岐命令の検出結果と、前記データ依存検
出装置によって検出されたデータ依存関係を示すデータ
依存情報とに基いて、前記命令記憶装置に記憶されてい
る命令と分岐命令とのデータ依存関係を示す分岐命令デ
ータ依存情報を生成する分岐命令データ依存情報生成装
置と、前記命令記憶装置における命令の読み出し又は書
き込みにしたがって前記命令記憶装置に記憶されている
命令の読み出し順位を決定するオーダ情報を生成記憶
し、前記分岐命令データ依存情報生成装置から与えられ
る分岐命令データ依存情報に基いて分岐命令に依存しな
い命令が分岐命令の後続に前記命令記憶装置から読み出
されるようにオーダ情報を変更するオーダ情報保持装置
とを有して構成される。

【００３３】請求項３記載の発明は、請求項２記載の発
明において、前記分岐命令データ依存情報生成装置は、
データ依存情報を保持するデータ依存情報保持装置と、
前記データ依存情報保持装置に保持されたデータ依存情
報と前記データ依存検出装置から与えられるデータ依存
情報に基いて、データ依存情報を生成し、前記データ依
存情報保持装置に保持するデータ依存情報生成装置と、
前記データ依存情報保持装置に保持されたデータ依存情
報と前記分岐命令検出装置における分岐命令の検出結果
に基いて、前記命令記憶装置に記憶された命令の分岐命
令データ依存情報を発生する分岐命令データ依存情報発
生装置と、前記データ依存検出装置から与えられるデー
タ依存情報に基づいて、前記データ依存情報生成装置に
よって生成されたデータ依存情報の前記データ依存情報
保持装置における保持を指定制御するデータ依存保持情
報指定装置とを有して構成される。

【００３４】請求項４記載の発明は、請求項２記載の発
明において、前記オーダ情報保持装置は、前記命令記憶
装置に記憶された命令の読み出し順位を決定するオーダ
情報を記憶し、記憶されたオーダ情報に基いて前記命令
記憶装置の書き込みアドレスを指定するオーダ情報配列
記憶装置と、前記命令記憶装置に記憶された命令間の読
み出し順位として先行関係を示すオーダ情報を前記オー
ダ情報配列記憶装置に供給する先行命令情報入力装置
と、前記命令記憶装置に記憶された命令間の読み出し順
位として後続関係を示すオーダ情報を前記オーダ情報配
列記憶装置に供給する後続命令情報入力装置と、前記先
行命令情報入力装置及び前記後続命令情報入力装置から
前記オーダ情報配列記憶装置へのオーダ情報の入力を制
御し、前記オーダ情報配列記憶装置に記憶されたオーダ
情報を変更して前記命令記憶装置から読み出される命令
の読み出し順位を変更するオーダー情報書き込み許可装
置と、前記オーダ情報配列記憶装置に記憶されたオーダ
情報に基いて前記命令記憶装置から読み出される命令を
選択する選択信号を生成する読み出し選択信号生成装置
とを有して構成される。

【００３５】

【発明の実施の形態】以下、図面を用いて本発明の実施
形態を説明する。

【００３６】図１は請求項１記載の発明の一実施形態に
係る命令キューの構成を示す図である。なお、図１にお
いて、図６と同符号のものは同一物であり、その説明は
省略する。

【００３７】図１に示す実施形態の構成では、図６に示
す命令キュー８００が備えている構成の内、書き込みア
ドレスを指定するカウンタ８７０と読み出しアドレスを
指定するカウンタ８７５を省き、命令記憶装置８１０内
の命令が使用するディスティネーションレジスタ番号を
示す命令コード部分と後続命令が使用するソースおよび
ディスティネーションレジスタ番号を示す命令コード部
分を比較し、データ依存関係を検出するデータ依存検出
装置１１００と、命令記憶装置８１０に次に書き込みが
行われる命令が分岐命令であることを検出する分岐命令
検出装置１２００と、図６に示すカウンタ８７０，８７
５の機能に相当する機能を有し、かつ分岐命令にデータ
依存関係にない命令を分岐命令の後続で実行するよう命
令の読み出し順序を制御するオーダ制御装置１３００
と、分岐成立時等で命令記憶装置８１０中命令を無効に
する際、指定されたアドレスの命令を無効にする処理を
マスクする命令無効信号マスク装置１４００を加えて構
成される。

【００３８】データ依存検出装置１１００は、書き込み
命令および書き込み要求が命令デコーダ４００より供給
されると、書き込み命令の命令記憶装置８１０内の有効
命令に対するデータ依存関係を検出し、信号線１１１０
を介して結果をオーダ制御装置１３００へ入力する。デ
ータ依存関係の検出は、書き込みの指定する全てのレジ
スタ情報、つまりソースおよびディスティネーションレ
ジスタ情報と命令記憶装置８１０内の有効命令のディス
ティネーションレジスタ情報を比較して依存関係を検出
する。

【００３９】書き込み命令のソースレジスタ情報と命令
記憶装置８１０内の有効命令のディスティネーションレ
ジスタ情報の比較を行うのは、ＲＡＷ（Read After Wri
te）ハザードの検出を意味する。また、書き込み命令の
ディスティネーションレジスタ情報と命令記憶装置８１
０内の有効命令のディスティネーションレジスタ情報の
比較を行うのは、ＷＡＲ（Write After Read）ハザー
ド、ＷＡＲ（Write After Write ）ハザードの検出を意
味する。

【００４０】分岐命令検出装置１２００は、命令デコー
ダ４００より供給される書き込み命令のオペレーション
コードをチェックし、供給された命令が分岐命令であれ
ば、書き込みされる命令が分岐命令であることを示す分
岐命令検出信号ＢＩを信号線１２１０を介してオーダ制
御装置１３００へ入力し、書き込み命令が分岐命令であ
ることを伝える。

【００４１】オーダ制御装置１３００は、データ依存検
出装置１１００からの書き込み命令のデータ依存情報
を、命令記憶装置８１０の書き込み時、命令が書き込ま
れたアドレスに対応するデータ依存情報記憶領域に情報
を保持する。このデータ依存情報は、その書き込まれた
命令が読み出されるか、分岐成立等による実行ユニット
５００から供給されるディセーブル信号により命令が無
効になるまで、有効な情報として存在する。

【００４２】記憶されているデータ依存情報が有効か無
効かは、命令有効記憶装置８９０より命令記憶装置８１
０のどのアドレスの命令が有効であるかを示す有効命令
情報を信号線８９７を介してオーダ装置１３００へ供給
し、その情報を元に判断する。

【００４３】また、オーダ制御装置１３００は、命令記
憶装置８１０内の命令記憶されるアドレス毎に、オーダ
情報（命令発行優先度情報）を保持しており、命令記憶
装置８１０内の各命令同士がどの命令の読み出し後に読
み出し可能かを示す情報を保持する。この命令発行優先
度情報は、書き込み制御装置８６０からのライトイネー
ブル信号が供給された時点で、オーダ制御装置１３００
自身が命令記憶装置８１０のどのアドレスを指定したか
によって命令発行優先度情報を生成する。

【００４４】これは、命令が書き込みされたアドレスの
命令発行優先度情報として、最も優先度が低いという情
報を対応する命令発行優先度情報保持領域に入力し、他
のアドレスの命令発行優先度情報保持領域に、書き込み
が行われたアドレスよりも優先度が高いという情報を入
力することで可能になる。

【００４５】命令の読み出しは、読み出し制御装置８６
５から信号線８６８を介してリードイネーブル信号の入
力がある度に、命令発行優先度情報に従ってオーダ制御
装置１３００は命令読み出しアドレスを指定する。ま
た、命令発行優先度情報は、命令記憶装置８１０内の命
令が無効なアドレスに関する情報は無効であり、命令有
効記憶装置８９０を介して信号線８９７を介して与えら
れる命令記憶装置８１０のどのアドレスの命令が有効で
あるかを示す有効命令情報を元に判断する。

【００４６】分岐命令検出装置１２００から分岐命令検
出信号ＢＩが供給されると、オーダ制御装置１３００
は、データ依存情報記憶領域の情報を元に命令記憶装置
８１０内の有効命令全てと書き込みされる分岐命令との
データ依存関係情報を生成する。分岐命令書き込みの際
に、書き込みアドレスに対応する命令発行優先度情報保
持領域に対し最も優先度が低いという情報を通常命令と
同様に入力し、他のアドレスに対応する命令発行優先度
情報保持領域へ書き込みが行われたアドレスよりも優先
度が高いという情報を入力する際、生成した分岐命令デ
ータ依存情報を元に、依存関係の無い命令に関して分岐
命令読み出し後、命令発行可能となるよう命令発行優先
度情報を操作する。

【００４７】以上の機能を有することにより、分岐命令
にデータ依存関係の無い命令キュー８００内の命令を分
岐命令読み出し後の読み出しとなるよう命令発行順を制
御することが可能となる。

【００４８】図６に示す従来例では、例外発生または分
岐命令の実行で分岐成立し、命令記憶装置８１０内の有
効な命令が不要になった場合には、リセット信号により
命令有効記憶装置８９０は全て“０”にクリアされてい
たが、この実施形態では、分岐成立時の場合には、分岐
命令にデータ依存関係に無い命令は後続で実行されるた
め、後回しになった命令に関しては命令有効記憶装置８
９０はクリアしないように制御する必要がある。

【００４９】命令無効信号マスク装置１４００はその機
能を有し、オーダ制御装置１３００から分岐命令データ
依存情報（ディセーブルマスク）が供給され、その情報
を元に分岐命令に依存しない命令のアドレスに対応する
命令無効信号マスク装置１４００内の無効情報記憶領域
１４０１〜１４０６をセットし、分岐成立時における命
令有効記憶装置８９０に対するクリア動作から除外す
る。

【００５０】上述した機能の追加により、分岐命令にデ
ータ依存しない命令キュー８００内の命令を分岐命令の
後続で実行することが可能となる。

【００５１】データ依存検出装置１１００の実現方法と
しては、命令コード中のレジスタコード領域を全て統一
し、命令記憶装置８１０内のディスティネーションレジ
スタコード領域の記憶部をＣＡＭ（Content Addressabl
e Memory）により構成し、各ビットを列検索可能にすれ
ば容易に実現可能である。

【００５２】分岐命令検出装置１２００については、分
岐命令のオペレーションコードは決まっており、分岐命
令検出装置１２００内でそのコード情報と書き込み命令
のオペレーションコードの比較をコンパレータにより実
現するだけである。無効信号マスク装置１４００につい
ては、分岐命令データ依存情報とディセーブル信号を入
力とするＡＮＤゲートとこのＡＮＤゲートの出力で制御
されるフリップフロップを配置するだけで実現可能であ
る。

【００５３】以降、オーダ制御装置１３００の実現方法
の一構成例について説明する。

【００５４】図２はオーダ制御装置１３００の全体構成
を示しており、命令発行優先度情報を保持すると共に、
保持している命令発行優先度情報を元に読み出しデコー
ダ８４０および書き込みデコーダ８２０へ命令記憶装置
８１０のアドレス指定情報を供給する機能を有するオー
ダ情報保持装置２０００と、データ依存検出装置１１０
０からのデータ依存情報により命令記憶装置８１０内の
有効命令毎のデータ依存情報を保持すると共に、分岐命
令の命令記憶装置８１０内の全ての有効命令に対するデ
ータ依存情報を生成し、その情報を命令無効信号マスク
装置１４００およびオーダ制御装置１３００内のオーダ
情報保持装置２０００へ供給する機能を有する分岐命令
データ依存情報生成装置２１００の大きく分けて２つの
装置により構成される。

【００５５】始めに、オーダ情報保持装置２０００につ
いて説明する。

【００５６】オーダ情報保持装置２０００は、命令記憶
装置８１０の各アドレスに対応するオーダ情報を保持す
るオーダ情報配列記憶装置２０１０と、オーダ情報配記
憶装置２０１０の各列に対して先行命令情報を供給する
先行命令情報入力装置２０２０と、オーダ情報配列記憶
装置２０１０の各行に対して後続命令情報を供給する後
続命令情報入力装置２０３０と、先行命令情報入力装置
２０２０および後続命令情報入力装置２０３０の供給情
報をオーダ情報配列記憶装置２０１０の各行毎に書き込
みを許可するオーダ情報書き込み許可装置２０４０と、
オーダ制御装置１３００に格納されたオーダ情報に基づ
いて読み出しデコーダ８４０に与えられる読み出し選択
信号を生成する読み出し選択信号生成装置２０５０を備
えて構成される。

【００５７】オーダ情報配列記憶装置２０１０の配列
（行×列）における行及び列のサイズは、命令記憶装置
８１０が保持できる命令数と同じサイズが必要である。
本実施形態では、一例として命令記憶装置８１０に最大
６命令保持することを可能とし、オーダ配列記憶部２０
３０のサイズは６行６列で構成されているものとして説
明を進める。

【００５８】図３には最大６命令保持可能な命令記憶装
置８１０の構成を示す。

【００５９】オーダ情報配列記憶装置２０１０の配列
は、（行、列）という形式で各ビット示すことにする。
１行が命令記憶装置８１０の１命令分のデータ依存情報
を保持する。説明を容易にするため、命令記憶装置８１
０の各命令保持部のアドレスを１から６としてアドレス
１に対応する行は（１，＊）という対応になっているも
のとする。また、例えば配列（２，３）＝１が記憶され
ている場合は、アドレス２の命令はアドレス３の命令よ
りも後続命令であることを示すものとし、配列（２，
３）＝０が記憶されている場合には、アドレス２の命令
はアドレス３の命令よりも先行命令であることを示すと
いうように、配列全てが同様であるものとする。

【００６０】なお、図３において、論理ゲート２０２
７，２０２８，２０５１，２０６１，２０６２，２０６
３，２０６４はオーダ情報配列記憶装置２０１０の配列
に対応してそれぞれ６個設けられており、オーダ情報配
列記憶装置２０１０の１行目は先行命令情報入力装置２
０２０の記憶領域２０２１に信号線２０１１を介して接
続され、以下同様に２行目は記憶領域２０２２に接続さ
れ、オーダ情報配列記憶装置２０１０の６行目は先行命
令情報入力装置２０２０の記憶領域２０２６に信号線２
０１１を介して接続されている。

【００６１】始めに、オーダ情報配列記憶装置２０１
０、先行命令情報入力装置２０２０、後続命令情報入力
装置２０３０のみでオーダ情報配列記憶装置２０１０の
基本的な動作を説明する。

【００６２】オーダ情報書き込み許可装置２０４０は、
“１”が入力されると対応する行への書き込みを許可す
るものとし、“０”が入力されると行への書き込みは不
可であるとする。基本動作説明では、オーダ情報書き込
み許可装置２０４０はオール“１”とし、以降の説明で
オーダ情報配列記憶装置２０１０の保持する情報を以下
に示す形式で説明する。

【００６３】 ００００００ (1,1) (1,2) (1,3) (1,4) (1,5) (1,6) ００００００ (2,1) (2,2) (2,3) (2,4) (2,5) (2,6) ００００００ (3,1) (3,2) (3,3) (3,4) (3,5) (3,6) ００００００ (4,1) (4,2) (4,3) (4,4) (4,5) (4,6) ００００００ (5,1) (5,2) (5,3) (5,4) (5,5) (5,6) ００００００ (6,1) (6,2) (6,3) (6,4) (6,5) (6,6) 例えば、配列（１，３）＝１でその他配列＝０であれ
ば、 ００１０００ (1,1) (1,2) (1,3) (1,4) (1,5) (1,6) ００００００ (2,1) (2,2) (2,3) (2,4) (2,5) (2,6) ００００００ (3,1) (3,2) (3,3) (3,4) (3,5) (3,6) ００００００ (4,1) (4,2) (4,3) (4,4) (4,5) (4,6) ００００００ (5,1) (5,2) (5,3) (5,4) (5,5) (5,6) ００００００ (6,1) (6,2) (6,3) (6,4) (6,5) (6,6) という対応になっているものとする。

【００６４】初期状態として、リセット動作により、 ０１１１１１ (1,1) (1,2) (1,3) (1,4) (1,5) (1,6) ００１１１１ (2,1) (2,2) (2,3) (2,4) (2,5) (2,6) ０００１１１ (3,1) (3,2) (3,3) (3,4) (3,5) (3,6) ００００１１ (4,1) (4,2) (4,3) (4,4) (4,5) (4,6) ０００００１ (5,1) (5,2) (5,3) (5,4) (5,5) (5,6) ００００００ (6,1) (6,2) (6,3) (6,4) (6,5) (6,6) となるものとする。また、命令記憶装置８１０内は空の
状態である。上記のリセット状態は、６行目に対応する
命令が優先度が高く、順に５行目、４行目、・・・、１
行目の順で優先度が低いことを意味する。

【００６５】始めに、書き込み動作を説明する。

【００６６】信号線１３１０からの書き込み選択信号
は、各行がオール“０”になった場合に出力され、上記
の状態では６行目がオール“０”であり、アドレス６が
書き込み選択信号として出力される。命令記憶装置８１
０へ書き込み選択信号に従って指定されるアドレス６へ
命令が書き込まれると、６行目に後続命令情報として６
行全て、つまり配列（６，＊）へ“１”を書き込む。行
にオール“１”を書き込む動作は、その行の命令が新た
に書き込まれた命令で、命令記憶装置８１０内の有効命
令で書き込まれた順序が最後であることを示すことにな
る。行への“１”書き込みは、後続命令情報入力装置２
０３０に“１”が入力されたビットに対応する行に書き
込まれ、この場合、後続命令情報入力装置２０３０の情
報入力領域２０３６へ“１”が入力される。

【００６７】後続命令情報入力装置２０３０に対する
“１”入力は書き込まれたアドレスに対応する行に書き
込むことになるので、書き込み選択信号をそのまま入力
信号とすればよく、図３に示す構成では、書き込み選択
信号は信号線２０１１、ＡＮＤゲート２０６１、および
信号線２０１３を介して信号線８６３ｂより供給される
ライトイネーブル信号に同期して入力される。

【００６８】一連の動作として、行に後続命令情報を書
き込んだ後、他の行に対し６行目に書き込まれた命令よ
りも先行命令である情報を書き込む。それは、６列目全
て、つまり配列（＊，６）へ“０”を書き込む。列へオ
ール“０”の書き込みは、先行命令情報入力装置２０２
０内の“０”書き込みを行う列に対応するビットに
“１”が入力された場合に書き込みが行われる。この場
合、先行命令情報入力装置２０２０内の情報入力領域２
０２６へ書き込み選択信号により“１”がセットされ、
信号線８６３Ｃよりバッファ２０２８に供給されるライ
トイネーブル信号の反転信号に同期して６列目に“０”
書き込みが行われる。

【００６９】以上の動作が完了した時のオーダ情報配列
記憶装置２０１０の状態は以下のようになる。

【００７０】 ０１１１１０ (1,1) (1,2) (1,3) (1,4) (1,5) (1,6) ００１１１０ (2,1) (2,2) (2,3) (2,4) (2,5) (2,6) ０００１１０ (3,1) (3,2) (3,3) (3,4) (3,5) (3,6) ００００１０ (4,1) (4,2) (4,3) (4,4) (4,5) (4,6) ００００００ (5,1) (5,2) (5,3) (5,4) (5,5) (5,6) １１１１１０ (6,1) (6,2) (6,3) (6,4) (6,5) (6,6) これにより、５行目がオール“０”となり、書き込み選
択信号は命令記憶装置８１０のアドレス５を示すことに
なる。アドレス６へ命令書き込みされた動作と同様にア
ドレス５へ命令書き込みがあると、 ０１１１００ (1,1) (1,2) (1,3) (1,4) (1,5) (1,6) ００１１００ (2,1) (2,2) (2,3) (2,4) (2,5) (2,6) ０００１００ (3,1) (3,2) (3,3) (3,4) (3,5) (3,6) ００００００ (4,1) (4,2) (4,3) (4,4) (4,5) (4,6) １１１１０１ (5,1) (5,2) (5,3) (5,4) (5,5) (5,6) １１１１００ (6,1) (6,2) (6,3) (6,4) (6,5) (6,6) となり、４行目がオール“０”となる。以降同様な動作
を繰り返すと、アドレス４への命令書き込みでは、 ０１１０００ (1,1) (1,2) (1,3) (1,4) (1,5) (1,6) ００１０００ (2,1) (2,2) (2,3) (2,4) (2,5) (2,6) ００００００ (3,1) (3,2) (3,3) (3,4) (3,5) (3,6) １１１０１１ (4,1) (4,2) (4,3) (4,4) (4,5) (4,6) １１１００１ (5,1) (5,2) (5,3) (5,4) (5,5) (5,6) １１１０００ (6,1) (6,2) (6,3) (6,4) (6,5) (6,6) で３行目がオール“０”となり、書き込み要求があると
アドレス３へ命令が書き込まれ、 ０１００００ (1,1) (1,2) (1,3) (1,4) (1,5) (1,6) ００００００ (2,1) (2,2) (2,3) (2,4) (2,5) (2,6) １１０１１１ (3,1) (3,2) (3,3) (3,4) (3,5) (3,6) １１００１１ (4,1) (4,2) (4,3) (4,4) (4,5) (4,6) １１０００１ (5,1) (5,2) (5,3) (5,4) (5,5) (5,6) １１００００ (6,1) (6,2) (6,3) (6,4) (6,5) (6,6) で２行目がオール“０”となり、書き込み要求があると
アドレス２へ命令が書き込まれ、 ００００００ (1,1) (1,2) (1,3) (1,4) (1,5) (1,6) １０１１１１ (2,1) (2,2) (2,3) (2,4) (2,5) (2,6) １００１１１ (3,1) (3,2) (3,3) (3,4) (3,5) (3,6) １０００１１ (4,1) (4,2) (4,3) (4,4) (4,5) (4,6) １００００１ (5,1) (5,2) (5,3) (5,4) (5,5) (5,6) １０００００ (6,1) (6,2) (6,3) (6,4) (6,5) (6,6) で１行目がオール“０”となり、書き込み要求があると
アドレス１へ命令が書き込まれ、 ０１１１１１ (1,1) (1,2) (1,3) (1,4) (1,5) (1,6) ００１１１１ (2,1) (2,2) (2,3) (2,4) (2,5) (2,6) ０００１１１ (3,1) (3,2) (3,3) (3,4) (3,5) (3,6) ００００１１ (4,1) (4,2) (4,3) (4,4) (4,5) (4,6) ０００００１ (5,1) (5,2) (5,3) (5,4) (5,5) (5,6) ００００００ (6,1) (6,2) (6,3) (6,4) (6,5) (6,6) となり同様な動作を繰り返せば命令記憶装置８１０内命
令の書き込み順の情報がオーダ情報配列記憶装置２０１
０へ記憶されることになる。このままオール“０”の行
を読み出しのアドレスとすれば、ＦＩＦＯを構成するこ
とが可能である。この方法は、ＬＲＵ（Least Recently
Used ）法を実現するマトリクス回路として既に知られ
ている手法である（参考文献：ｂｉｔ Ｖｏｌ．１５，
Ｎｏ．４Ｐ３２７〜３２８）。

【００７１】本実施形態では、この手法を基本に新たな
機能を追加している。これまで説明した機能のみでは、
命令記憶装置８１０に記憶可能命令数全て保持された状
態になってから、書き込み動作と読み出し動作が交互に
行われる場合は機能するものの、命令記憶装置８１０に
空きがある場合に読み出し要求があった場合や、読み出
し要求が連続して発生する場合などは機能しない。ま
た、命令発行優先度情報を操作し命令発行順を変えるこ
とができない。

【００７２】読み出し動作に関する機能の追加として
は、図３に示すオーダ情報保持装置２０１０中の読み出
し選択信号生成装置２０５０がその役割を果たす。読み
出し選択信号生成装置２０５０は、ＡＮＤゲート２０５
１、２０５３及びＮＯＲゲート２０５２を備え、オーダ
情報配列記憶装置２０１０の６行目に取り付けられてい
るように示されているが、各行に同じ物が取り付けられ
ているものとする。読み出し選択信号生成装置２０５０
のＮＯＲゲート２０５２は０検出回路である。

【００７３】その入力にはＡＮＤゲート２０５１を介し
て、オーダ情報配列記憶装置２０１０の各行の命令発行
優先度情報と命令有効記憶装置８９０より供給される有
効命令情報が供給される。つまり、命令有効記憶装置８
９０より供給される有効命令情報により命令発行優先度
情報中で命令憶装置８１０内の命令が無効であるアドレ
スに対応するオーダ情報配列記憶装置２０１０の行情報
がマスク（ＡＮＤゲート２０５１の出力が０固定）され
るので、有効な命令が保持されているもののみの情報で
命令発行優先度が決定されることになる。

【００７４】例えば、命令記憶装置８１０が空の状態で
１命令が書き込まれ、すぐに読み出し要求があった場
合、自分自信との依存関係を示す列のみ“０”で他は
“１”となっているが、有効命令情報によりＡＮＤゲー
ト２０５１の出力は全て“０”となるので、ＮＯＲゲー
ト２０５２からの出力が“１”となる。最終段のＡＮＤ
ゲート２０５３でＮＯＲゲート２０５２の出力と、読み
出し選択信号生成装置２０５０自信の対応する有効命令
情報と、リードイネーブル信号の論理積が取られると、
読み出し選択信号が発生され命令読み出しが行われる。

【００７５】リードイネーブル信号だけでなく有効命令
情報と論理積を取るのは、次の書き込みを指定する行が
オール“０”で命令記憶装置８１０が空の場合、ＮＯＲ
ゲート２０５１からの出力が“１”となる場合があるた
めである。

【００７６】ちなみに、次の書き込みを指定する行がオ
ール“０”で命令記憶装置８１０に有効命令が入ってい
る場合は、読み出されるべきアドレスと次に書き込みさ
れるアドレスが一致するので、ＮＯＲゲート２０５２か
ら“１”が発生する行は１行のみで、２行以上発生する
ケースは以上説明した状況以外存在しない。

【００７７】以上説明した方法で、バッファー機能を有
することができる。要するに、読み出し動作に関して
は、有効命令数に可変可能な配列を構成していることに
なる。

【００７８】命令発行優先度情報を操作して命令発行順
序を変更するためには、分岐命令データ依存情報を先行
命令情報入力装置２０２０からオーダ情報配列記憶装置
２０１０の列へ書き込む際に、分岐命令データ依存情報
を反映させるため、先行命令情報入力装置２０２０にそ
れぞれ対応する分岐命令データ依存情報の反転を反転ゲ
ート２０６２、信号線２１０４、ＯＲゲート２０２７を
介して入力可能とし、オーダ情報書き込み許可装置２０
４０にもそれぞれ対応する分岐命令データ依存情報を反
映する機能を加えている。

【００７９】命令発行優先度情報（オーダ情報）の操作
について、分岐命令にデータ依存のない命令を後続にま
わす手法を以下に示す。例えば、オーダ情報配列記憶装
置２０１０の状態が ０１１１１０ (1,1) (1,2) (1,3) (1,4) (1,5) (1,6) ００１１１０ (2,1) (2,2) (2,3) (2,4) (2,5) (2,6) ０００１１０ (3,1) (3,2) (3,3) (3,4) (3,5) (3,6) ００００１０ (4,1) (4,2) (4,3) (4,4) (4,5) (4,6) ００００００ (5,1) (5,2) (5,3) (5,4) (5,5) (5,6) １１１１１０ (6,1) (6,2) (6,3) (6,4) (6,5) (6,6) で分岐命令書き込みが５行目に対応する命令記憶装置８
１０のアドレス５へ書き込まれるものとし、他の行に対
応するアドレス全てに有効な命令が入ってるものと仮定
する。また、分岐命令とデータ依存関係の無い命令は、
２行目と４行目に対応するアドレス２、アドレス４の命
令で、後続へまわす命令として説明する。

【００８０】分岐命令の書き込み要求がクロック後半に
発生すると、オーダ情報配列記憶装置２０１０の配列
（５，＊）がオール“０”であるため、ライトイネーブ
ル信号がアドレス５を指定し分岐命令が書き込まれる。
この時は、通常の命令と同様に配列（５，＊）へ後続命
令情報を書き込む。オーダ情報配列記憶装置２０１０の
状態は、 ０１１１１０ (1,1) (1,2) (1,3) (1,4) (1,5) (1,6) ００１１１０ (2,1) (2,2) (2,3) (2,4) (2,5) (2,6) ０００１１０ (3,1) (3,2) (3,3) (3,4) (3,5) (3,6) ００００１０ (4,1) (4,2) (4,3) (4,4) (4,5) (4,6) １１１１１１ (5,1) (5,2) (5,3) (5,4) (5,5) (5,6) １１１１１０ (6,1) (6,2) (6,3) (6,4) (6,5) (6,6) となる。

【００８１】次に、先行命令情報をオーダ情報配列記憶
装置２０１０の列へ書き込む動作がクロック前半に行わ
れ、通常動作であれば、５列目に“０”が書き込まれ４
行目がオール“０”となり、読み出しされる命令は４行
目に対応するアドレス４の命令が発生することになる。
但し、アドレス４の命令は今書き込まれたアドレス５の
分岐命令よりも後続で読み出したい命令である。

【００８２】５列目に“０”を書き込む際、アドレス２
およびアドレス４の命令を後続にまわすため、先行命令
情報を５列目の２行目および５列目の４行目へ書き込ま
ないようにすれば、配列（２，５）および配列（４，
５）の“１”が無効になるのは、アドレス５の分岐命令
読み出し後（アドレス５の命令が発生し空になると５列
目の情報は読み出し選択信号生成装置２０５０よりマス
クされる）となり後回しになる。

【００８３】また、後続へまわす命令以外に２行目およ
び４行目に対応する命令よりも先行して実行されるよう
に、先行命令情報をオーダ情報配列記憶装置２０１０に
供給する必要がある。これは、５列目へ“０”を書き込
む際、同時に２行目，４行目に“０”を書き込めばよ
い。この時、このまま２行目、４行目へ“０”を書き込
むと後続命令間の依存情報も失われることになるので、
２行目，４行目への２列目，４列目の先行命令情報書き
込みはマスクする必要がある。

【００８４】このような操作は、一見複雑に見えるが、
図３に示す構成では容易に実現可能となり、２列，４
列，５列目への“０”書き込みの際、２行，４行目への
書き込みを全てマスクし、２行，４行目の命令発行優先
度情報をそのまま固定すればよい。オーダ情報配列記憶
装置２０１０の状態は以下のようになる。

【００８５】 ０書き込み ↓ ↓↓ ００１０００ (1,1) (1,2) (1,3) (1,4) (1,5) (1,6) ００１１１０ (2,1) (2,2) (2,3) (2,4) (2,5) (2,6) ００００００ (3,1) (3,2) (3,3) (3,4) (3,5) (3,6) ００００１０ (4,1) (4,2) (4,3) (4,4) (4,5) (4,6) １０１００１ (5,1) (5,2) (5,3) (5,4) (5,5) (5,6) １０１０００ (6,1) (6,2) (6,3) (6,4) (6,5) (6,6) 従って、３行目がオール“０”となり、４行目に対応す
る命令を飛び越し３行目に対応する命令が読み出され
る。以降、通常通りの動作で３行目に書き込みがあれば
３列目の情報は“０”にクリアされ、書き込みが無い場
合は２行目の情報がマスクされているので、次の読み出
しは１行目となり、同様の動作で次が６行目となる。

【００８６】この動作中に書き込まれる命令のデータ依
存情報は、書き込まれたアドレスに対応する行以外の全
てに対して後続であることが、データ依存情報として保
持されているので、分岐命令の後回しにされた命令より
も後続で読み出されることになる。６行目に対応するア
ドレス６の命令が読み出されると、次は５行目に対応す
るアドレス５に保持されている分岐命令が読み出され
る。その後、５行目の情報がマスクあるいはクリアされ
るので、４行目に対応するアドレス４の命令が発行さ
れ、次に３行目に対応するアドレス３の命令が発行され
る。このような手法により、分岐命令にデータ依存しな
い命令を後回しで実行することが可能となる。

【００８７】仮に、分岐命令データ依存情報は、“１”
であれば依存関係ありを示し、“０”であれば依存関係
なしを示すものとし、また、分岐命令データ依存情報
は、分岐命令データ依存情報生成装置２１００から分岐
命令書き込み時の列への“０”書き込みのタイミングで
供給されるものとする。

【００８８】行の書き込みをマスクする手段としては、
列への“０”書き込みの際に、オーダ情報書き込み許可
装置２０４０にそれぞれ対応する分岐命令データ依存情
報をそれぞれ対応するＡＮＤゲート２０６３、ＯＲゲー
ト２０６４を介して供給する。通常命令の場合は、列へ
の“０”（先行命令情報）書き込みの際に、オーダ情報
書き込み許可装置２０４０は全て“１”で全行書き込み
可能となっているが、分岐命令に関しては、データ依存
関係の無い命令に対応する行に関するオーダ情報書き込
み許可装置２０４０のデータは“０”となり、その行に
関する書き込みは不可となる。

【００８９】また、分岐命令データ依存情報の反転情報
をオーダ情報書き込み許可装置２０４０に供給したと同
時に先行命令情報入力装置２０２０に供給することによ
り、分岐命令にデータ依存の無い命令に対応する列への
“０”（先行命令情報）を、通常の書き込み動作におけ
る列への“０”書き込みと同時に発生することが可能と
なる。

【００９０】上記の例では、２命令を後続へ回す場合を
示したが、何命令であっても同様の方法で命令発行順序
をコントロールすることが可能である。

【００９１】図３に示す構成では、行への後続命令情報
（行へのオール“１”書き込み）の際に、後続命令情報
入力装置２０３０と同じ情報を供給し後続命令情報を書
き込む行を指定しているが、分岐命令データ依存情報が
供給されない場合には、分岐命令データ依存情報はオー
ル“１”が供給され、後続命令情報を書き込む行は後続
命令情報入力装置２０３０により指定されるため、それ
ぞれ対応するＡＮＤゲート２０６１、信号線２０１４、
ＯＲゲート２０６４を介して与えられる情報が無くても
同様の動作が実現できる。

【００９２】ここで、オーダ情報の書き込みの動作タイ
ミングを整理しておくと、後続命令情報入力装置２０３
０からのオーダ情報配列記憶装置２０１０への情報入力
は、クロック後半のタイミングで発生する書き込み要求
信号に同期して行われ、先行命令情報入力装置２０２０
からのオーダ情報配列記憶装置２０１０への情報入力は
書き込み要求信号の次の周期のクロック前半に同期して
行われる。

【００９３】先行命令情報入力装置２０２０への入力情
報の一つは、後続命令情報入力装置２０３０へ供給され
るライトセレクト信号と同じもので、クロック前半で先
行命令情報入力装置２０２０の記憶領域２０２１〜２０
２６で一時的に保持され、クロック後半のタイミングに
合わせて供給される。分岐命令データ依存情報は、先行
命令情報入力装置２０２０からの先行命令情報入力と同
じタイミングで分岐命令書き込み時のみ供給され、先行
命令情報入力装置２０２０により上記で説明した動作が
生じることになる。

【００９４】次に、分岐命令データ依存情報生成装置２
１００について説明する。

【００９５】図４には分岐命令データ依存情報生成装置
２１００の一実施形態の構成を示している。

【００９６】図４において、分岐命令データ依存情報生
成装置２１００は、命令記憶装置８１０の各アドレスに
対応する命令のデータ依存情報を保持するデータ依存情
報保持装置２１１０と、データ依存情報保持装置２１１
０の列情報をＯＲゲート２１４１により論理和（ＯＲ）
を取り、分岐命令書き込み時には、ＯＲゲート２１４１
の出力と分岐命令検出信号ＢＩの反転信号とをＯＲゲー
ト２１４２により論理和を取り、分岐命令データ依存情
報を発生し、オーダ情報保持装置２０００へ分岐命令デ
ータ依存情報を供給する分岐命令データ依存情報発生装
置２１４０と、データ依存検出装置１１００から信号線
１１１１を介して供給されるデータ依存情報により分岐
命令データ依存情報発生装置２１４０が論理和を取る列
を指定すると共に、各命令のデータ依存情報を書き込む
行を指定するデータ依存保持情報指定装置２１３０と、
分岐命令データ依存情報発生装置２１４０から出力され
るデータ依存情報保持装置２１１０が生成する列情報の
ＯＲ情報とデータ依存検出装置１１００から信号線１１
１１を介して供給されるデータ依存情報をそれぞれ対応
するＯＲゲート２１２１により論理和を取り、その結果
をそれぞれ対応する記憶領域２１２２に保持し、それぞ
れ対応するバッファ２１２３を介してデータ依存情報保
持装置２１１０のそれぞれ対応する列にデータを供給す
るデータ依存情報生成装置２１２０を備えて構成され
る。

【００９７】なお、図４において、ＯＲゲート２１４２
はＯＲゲート２１４１にそれぞれ対応して６個設けられ
てそれぞれ対応した分岐命令データ依存情報を生成し、
ＯＲゲート２１２１は、データ依存情報生成装置２１２
０のそれぞれの記憶領域２１２１〜２１２６に対応して
６個設けられ、それぞれ対応したデータ依存情報とそれ
ぞれ対応したＯＲゲート２１４１の出力が入力に与えら
れている。

【００９８】オーダ情報保持装置２０００と同様にデー
タ依存情報保持装置２１１０のサイズは６行６列で構成
されているものとし説明を進める。

【００９９】データ依存情報保持装置２１１０の各行は
命令記憶装置８１０の各アドレスに対応しており、１行
目がアドレス１，２行目がアドレス２に対応するといっ
たように、各行がオーダ情報保持装置２０００のオーダ
情報配列記憶装置２０１０と同様の対応関係にあるもの
とする。

【０１００】データ依存情報保持装置２１１０の状態
を、 ００００００ D(1,1),D(1,2),D(1,3),D(1,4),D(1,5),D(1,6) ００００００ D(2,1),D(2,2),D(2,3),D(2,4),D(2,5),D(2,6) ００００００ D(3,1),D(3,2),D(3,3),D(3,4),D(3,5),D(3,6) ００００００ D(4,1),D(4,2),D(4,3),D(4,4),D(4,5),D(4,6) ００００００ D(5,1),D(5,2),D(5,3),D(5,4),D(5,5),D(5,6) ００００００ D(6,1),D(6,2),D(6,3),D(6,4),D(6,5),D(6,6) という形式で表わすと、初期状態とてはデータ依存情報
保持装置２１１０が全て“０”にクリアされ、上記の状
態にある。

【０１０１】 ０１００００ D(1,1),D(1,2),D(1,3),D(1,4),D(1,5),D(1,6) ００００００ D(2,1),D(2,2),D(2,3),D(2,4),D(2,5),D(2,6) ００００００ D(3,1),D(3,2),D(3,3),D(3,4),D(3,5),D(3,6) ００００００ D(4,1),D(4,2),D(4,3),D(4,4),D(4,5),D(4,6) ００００００ D(5,1),D(5,2),D(5,3),D(5,4),D(5,5),D(5,6) ００００００ D(6,1),D(6,2),D(6,3),D(6,4),D(6,5),D(6,6) いう状態にデータ依存情報保持装置２１１０がなってい
る場合は、１行目に対応する命令記憶装置８１０内の命
令は２行目に対応する命令にデータ依存関係があるとい
うことを示すものとする。

【０１０２】命令記憶装置８１０内に保持されている全
ての有効命令に対するデータ依存関係は、データ依存検
出装置１１００で検出されるデータ依存情報では不十分
であり、データ依存検出装置１１００で検出された命令
のデータ依存命令も依存関係のある命令として含まなけ
ればならず、さらに依存関係命令として含まれた命令の
依存関係も反映するといった具合で依存関係を追って保
持する必要がある。

【０１０３】すなわち、データ依存検出装置１１００で
検出されるデータ依存情報は命令記憶装置８１０に格納
される命令（例えば命令Ａとする）がそれまで命令記憶
装置８１０に格納されていた有効命令（例えば命令Ｂ〜
Ｆとする）のそれぞれに対して直接的に依存しているか
否かを示す情報であるのに対して、データ依存情報保持
装置２１１０が示す情報は、命令記憶装置８１０に格納
される命令Ａが直接的に依存する命令（例えば命令Ｃと
する）及びこの直接的に依存する命令Ｃが依存する命令
（例えば命令Ｅとする）といった具合に、命令Ａが命令
Ｃ（直接的）と命令Ｅ（間接的）に依存するといった情
報を示している。

【０１０４】図４に示す構成はその手法を実現するもの
であり、データ依存情報は書き込み動作が行われる半サ
イクル前に情報が供給されるので、データ依存保持情報
指定装置２１３０ほデータ依存検出装置１１００からの
データ依存情報をセットし、データ依存関係のある命令
のデータ依存情報保持装置２１１０に保持されたデータ
依存情報をＯＲゲート２１４２により論理和を取る。そ
の情報は、信号線２１１１を介してデータ依存情報生成
装置２１２０に供給される。信号線１１１２を介して命
令記憶装置８１０に書き込まれる命令のデータ依存検出
装置１１００で検出されるデータ依存情報も供給されて
おり、データ依存情報生成装置２１２０では、信号線１
１１２と信号線２１１１より供給されるデータの論理和
をそれぞれ対応するＯＲゲート２１２１で取り、データ
依存情報を生成する。その情報は、一時的にデータ依存
情報生成装置２１２０のそれぞれ対応する記憶領域２１
２１〜２１２６で保持される。

【０１０５】次に、オーダ情報保持装置２０００では、
書き込み選択信号が生成されて信号線２０１５を介して
データ依存保持情報指定装置２１３０に供給され、指定
された行にデータ依存情報生成装置２１２０で生成され
たデータ依存情報の書き込みが行われる。

【０１０６】この動作を命令記憶装置８１０に書き込ま
れる全ての命令に対して実行すると、データ依存情報保
持装置２１１０に書き込まれるデータ依存情報は命令記
憶装置８１０内の有効命令全てに対するデータ依存情報
となる。

【０１０７】分岐命令のデータ依存情報の場合にも同様
な動作で生成され、データ依存情報保持装置２１１０に
保持される。そのデータは、データ依存情報が保持され
ると同時に、データ依存情報保持装置２１１０の列情報
が分岐命令データ依存情報発生装置２１４０のＯＲゲー
ト２１４１に供給（分岐命令以外の命令も同様）されて
おり、信号線１２１０より供給される分岐命令検出信号
ＢＩにより、タイミング調整された分岐命令検出信号Ｂ
Ｉの反転信号（分岐命令検出信号ＢＩがイネーブルにな
ったタイミングを半サイクルずらしライトイネーブル信
号と同タイミングで供給）により分岐命令データ依存情
報発生装置２１４０のラッチ回路２１４３に情報が一時
的に保持され、オーダ情報保持装置２０００に分岐命令
データ依存情報が信号線２１０２を介して供給される。
また、この分岐命令データ依存情報は信号線１３３０、
信号線１３４０を介して命令無効信号マスク装置１４０
０へ供給される。

【０１０８】データ依存情報保持装置２１１０のデータ
依存情報は、読み出された命令に関してはデータ依存関
係が消えるため、情報をクリアする必要がある。情報の
クリアは、読み出された命令のアドレスに対応するデー
タ依存情報保持装置２１１０の列情報をクリアすればよ
く、オーダ情報保持装置２０００からリードセレクト信
号を信号線２０１６を介して供給し対応する列情報をク
リアすればよい。

【０１０９】以上説明した構成が、分岐命令データ依存
情報生成装置２１００を構成する一例である。

【０１１０】これまでに説明した構成を採用することに
より、分岐命令にデータ依存しない命令を、分岐命令の
後続で実行されるように命令読み出し順序を変更するこ
とが可能な命令キューを実現することが可能となる。

【０１１１】

【発明の効果】以上説明したように、この発明によれ
ば、分岐命令に先行して命令キュー内に記憶されて分岐
命令とデータ依存関係に無い命令を分岐命令の後続に実
行することによって、分岐命令の確定を速め、キャッシ
ュリフィル開始が速まり、キャッシュリフィル中に後回
しにした命令を実行するため、ＣＰＩの向上を図ること
が可能となる。

【図面の簡単な説明】

【図１】請求項１記載の発明の一実施形態に係る命令キ
ューの構成を示す図である。

【図２】図１に示すオーダ制御装置の構成を示す図であ
る。

【図３】図２に示すオーダ情報保持装置の構成を示す図
である。

【図４】図３に示す分岐命令データ依存情報生成装置の
構成を示す図である。

【図５】命令キューを備えた従来のマイクロプロセッサ
の構成を示す図である。

【図６】図５に示す命令キューの構成を示す図である。

【符号の説明】

１００ メインメモリ ２００ 命令キャッシュ ３００ 命令フェッチユニット ４００ 命令デコーダ ５００ 実行ユニット ５１０ ブランチ ５２０ ＡＬＵ ５３０ シフタ ５４０ ロード ５５０ ストア ６００ レジスタファイル ７００ データキャッシュ ８００ 命令キュー ８１０ 命令記憶装置 ８２０ 書き込みデコーダ ８２１〜８２６ 書き込み選択線 ８３１〜８３６ 命令書き込み有効線 ８４０ 読み出しデコーダ ８４１〜８４６ 読み出し選択線 ８５１〜８５６ 命令読み出し無効線 ８６０ 書き込み制御装置 ８６１ カウントアップ信号線 ８６２〜８６３ ライトイネーブル信号線 ８６６〜８６８ リードイネーブル信号線 ８７０ カウンタ ８７１，８７６ 選択情報線 ８７５ カウンタ ８８０ 入力バッファ ８８５ 出力バッファ ８９０ 命令有効記憶装置 ８６３ａ，８６３ｂ，８５３ｃ，８９７，１１１０，１
１１１，１１１２，１２１０，１３１０〜１３４０，２
０１１〜２０１６，２１０１〜２１０４ 信号線 １０００ 全有効検出回路 １００５ 全無効検出回路 １１００ データ依存検出装置 １２００ 分岐命令検出装置 １３００ オーダ制御装置 １４００ 命令無効信号マスク装置 ２０００ オーダ情報保持装置 ２０１０ オーダ情報配列記憶装置 ２０２０ 先行命令情報入力装置 ２０２７，２０２８，２０５１，２０５１，２０５３，
２０６１，２０６２，２０６３，２０６４，２１２１，
２１４１，２１４２ 論理ゲート ２０３０ 後続命令情報入力装置 ２０４０ オーダ情報書き込み許可装置 ２０５０ 読み出し選択信号生成装置 ２１００ 分岐命令データ依存情報生成装置 ２１１０ データ依存情報保持装置 ２１２０ データ依存情報生成装置 ２１３０ データ依存保持情報指定装置 ２１４０ 分岐命令データ依存情報発生装置 ２１４１ ラッチ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−171492（ＪＰ，Ａ) 特開 昭58−52750（ＪＰ，Ａ) 特開 平８−110901（ＪＰ，Ａ) 特開 平５−204639（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 9/38

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 プリフェッチされた所定量の命令を記憶
   する命令記憶装置に書き込まれる命令と、前記命令記憶
   装置に記憶されている命令とのデータ依存関係を検出す
   るデータ依存検出装置と、 前記命令記憶装置に書き込まれる命令が分岐命令である
   ことを検出する分岐命令検出装置と、 前記分岐命令検出装置によって前記命令記憶装置に書き
   込まれる命令が分岐命令であることが検出されると、前
   記データ依存検出装置によって検出されたデータ依存関
   係に基いて前記命令記憶装置に記憶されている命令の内
   分岐命令に依存しない命令を検出し、検出した命令を分
   岐命令の後続に前記命令記憶装置から読み出すオーダ制
   御装置と、分岐が成立するまでに 前記命令記憶装置に記憶された命
   令を無効化する際に、前記オーダ制御装置によって検出
   された分岐命令に依存しない命令を無効化の対象から除
   外する命令無効マスク装置とを有することを特徴とする
   命令キュー。
2. 【請求項２】 前記オーダ制御装置は、 前記分岐命令検出装置における分岐命令の検出結果と、
   前記データ依存検出装置によって検出されたデータ依存
   関係を示すデータ依存情報とに基いて、前記命令記憶装
   置に記憶されている命令と分岐命令とのデータ依存関係
   を示す分岐命令データ依存情報を生成する分岐命令デー
   タ依存情報生成装置と、 前記命令記憶装置における命令の読み出し又は書き込み
   にしたがって前記命令記憶装置に記憶されている命令の
   読み出し順位を決定するオーダ情報を生成記憶し、前記
   分岐命令データ依存情報生成装置から与えられる分岐命
   令データ依存情報に基いて分岐命令に依存しない命令が
   分岐命令の後続に前記命令記憶装置から読み出されるよ
   うにオーダ情報を変更するオーダ情報保持装置とを有す
   ることを特徴とする請求項１記載の命令キュー。
3. 【請求項３】 前記分岐命令データ依存情報生成装置
   は、 データ依存情報を保持するデータ依存情報保持装置と、 前記データ依存情報保持装置に保持されたデータ依存情
   報と前記データ依存検出装置から与えられるデータ依存
   情報に基いて、データ依存情報を生成し、前記データ依
   存情報保持装置に保持するデータ依存情報生成装置と、 前記データ依存情報保持装置に保持されたデータ依存情
   報と前記分岐命令検出装置における分岐命令の検出結果
   に基いて、前記命令記憶装置に記憶された命令の分岐命
   令データ依存情報を発生する分岐命令データ依存情報発
   生装置と、 前記データ依存検出装置から与えられるデータ依存情報
   に基づいて、前記データ依存情報生成装置によって生成
   されたデータ依存情報の前記データ依存情報保持装置に
   おける保持を指定制御するデータ依存保持情報指定装置
   とを有することを特徴とする請求項２記載の命令キュ
   ー。
4. 【請求項４】 前記オーダ情報保持装置は、 前記命令記憶装置に記憶された命令の読み出し順位を決
   定するオーダ情報を記憶し、記憶されたオーダ情報に基
   いて前記命令記憶装置の書き込みアドレスを指定するオ
   ーダ情報配列記憶装置と、 前記命令記憶装置に記憶された命令間の読み出し順位と
   して先行関係を示すオーダ情報を前記オーダ情報配列記
   憶装置に供給する先行命令情報入力装置と、 前記命令記憶装置に記憶された命令間の読み出し順位と
   して後続関係を示すオーダ情報を前記オーダ情報配列記
   憶装置に供給する後続命令情報入力装置と、 前記先行命令情報入力装置及び前記後続命令情報入力装
   置から前記オーダ情報配列記憶装置へのオーダ情報の入
   力を制御し、前記オーダ情報配列記憶装置に記憶された
   オーダ情報を変更して前記命令記憶装置から読み出され
   る命令の読み出し順位を変更するオーダー情報書き込み
   許可装置と、 前記オーダ情報配列記憶装置に記憶されたオーダ情報に
   基いて前記命令記憶装置から読み出される命令を選択す
   る選択信号を生成する読み出し選択信号生成装置とを有
   することを特徴とする請求項２記載の命令キュー。