[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3429264B2 - 圧電発振器及びその製造方法 - Google Patents

圧電発振器及びその製造方法

Info

Publication number
JP3429264B2
JP3429264B2 JP2000289646A JP2000289646A JP3429264B2 JP 3429264 B2 JP3429264 B2 JP 3429264B2 JP 2000289646 A JP2000289646 A JP 2000289646A JP 2000289646 A JP2000289646 A JP 2000289646A JP 3429264 B2 JP3429264 B2 JP 3429264B2
Authority
JP
Japan
Prior art keywords
chip
cavity
electrode
container body
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000289646A
Other languages
English (en)
Other versions
JP2002100949A (ja
Inventor
英文 畠中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000289646A priority Critical patent/JP3429264B2/ja
Priority to US09/960,450 priority patent/US6587008B2/en
Publication of JP2002100949A publication Critical patent/JP2002100949A/ja
Application granted granted Critical
Publication of JP3429264B2 publication Critical patent/JP3429264B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、容器体のキャビテ
ィ内に圧電振動子を収容した圧電発振器及びその製造方
法に関する。ここで、圧電振動子とは、水晶板、圧電セ
ラミック基板、単結晶圧電基板を用いた振動子を含む。 【０００２】 【従来の技術】圧電発振器として、例えば、水晶発振器
は、移動体通信制御機器やＬＡＮを制御する制御機器内
に実装され、その作動を制御する発振周波数を発生させ
る非常に重要な部品である。例えば、移動体通信制御機
器等に用いられる水晶発振器は、移動体通信制御機器の
小型化に伴い、容積を非常に小型化しなくてはならな
い。 【０００３】このような小型化を達成する表面実装型水
晶発振器として、例えば、特開平１０−２８０２４号に
は、矩形状の単板状基板と枠状脚部とから成り、開口が
矩形状のキャビティー部を底面に有した容器体を用い、
その容器体の表面に水晶振動子を実装すると共に、容器
体のキャビティー部内にＩＣチップを実装する構造が提
案されている。 【０００４】図２１〜図２４は、かかる従来の表面実装
型水晶発振器１５０を示す。 【０００５】この水晶発振器１５０は、容器体１５１、
矩形状の水晶振動子１５２、発振制御用回路を構成する
ＩＣチップ１５３及び金属製蓋体１５４とから主に構成
されている。 【０００６】この水晶発振器１５０は、矩形状の単板状
のセラミック基板１５５と枠状脚部１５６とを一体化し
た容器体１５１を用い、この容器体１５１の底面にキャ
ビティー部１５７を形成していた。 【０００７】尚、容器体１５１の表面とキャビティー部
１５７の底面を仕切る単板状のセラミック基板１５５に
は、その表面側とキャビティー部１５７の底面とを導通
させるビアホール導体１５８が形成されている。また、
その表面には金属製蓋体１５４を封止するための封止導
体パターン１５９が形成されている。また、キャビティ
ー部１５７の底面には、ＩＣ電極パッドを含む配線パタ
ーン１６０が形成されている。さらに、枠状脚部１５６
の底面の４隅部には、外部端子電極１６１〜１６４が形
成されている。 【０００８】そして、この容器体１５１の表面には、水
晶振動子支持台１６９、１７０を介して矩形状の水晶振
動子１５２が導電性接着材１７１、１７２で導電的に接
合し、さらに、水晶振動子１５２を気密的に封止するた
めに封止用導体パターン１５９を用いて皿状の金属製蓋
体１５４を一体的に接合していた。また、キャビティー
部１５７にはＩＣチップ１５３が収容されている。この
ＩＣチップ１５３は、配線パターン１６０であるＩＣ電
極パッドにバンプまたはボンディングワイヤを介して接
続されている。容器体１５１の表面に実装した水晶振動
子１５２は、ビアホール導体１５８、１５８を介してＩ
Ｃチップ１５３と接続され、ＩＣチップ１５３は配線パ
ターン１６０を介して外部端子電極１６１〜１６４に接
続されている。さらに、キャビティー部１５７内には充
填樹脂１７３が充填され、硬化されている。これによ
り、ＩＣチップ１５３は充填樹脂１７３によって完全に
被覆され、耐湿性が向上した構造となっている。 【０００９】 【発明が解決しようとする課題】しかしながら、上述し
た従来の水晶発振器１５０は、図２３に示すように、キ
ャビティー部１５７内に配置される配線パターン１６０
に対し、ワイヤボンディングの前処理工程であるプラズ
マクリーニングを行った際に、配線パターン１６０の表
面から除去された導電性異物が、配線パターン１６０に
再付着し、ＩＣチップ１５３と配線パターン１６０との
ワイヤボンディングにおける接続性を低下させるという
問題が生じていた。 【００１０】また、上記従来の水晶発振器では、図２４
に示すように、水晶振動子１５２の発振回路が１つのＩ
Ｃチップ１５３で達成されている。具体的には、このＩ
Ｃチップ１５３は、発振用インバータ１８１，１８２、
ドレイン容量コンデンサＣｄ、ゲート容量コンデンサＣ
ｇ及び帰還抵抗Ｒｆが１チップ化されている。このた
め、水晶発振器の発振特性を変更したい場合にＩＣチッ
プ自体を新たに設計して取り換える必要があり、汎用性
の点で問題があった。 【００１１】更には、１つのＩＣチップ１５３のみで水
晶発振器の安定した動作を達成することは非常に困難で
ある。即ち、Ｖｃｃ入力端となる外部端子電極１６１か
らＩＣチップ１５３に集積化された発振インバータに供
給される電源電圧に重畳する高周波ノイズをカットする
必要があり、これに対処するためには、例えば、大容量
のバイパスコンデンサＣｂである電子部品１８３が用い
られる。しかしながら、このコンデンサ１８３をＩＣチ
ップ１５３に集積化するのが困難であるため、通常は水
晶発振器が実装されるプリント配線基板上に配置され
る。その場合、プリント配線基板の外部回路が複雑化す
ると共に、そのコンデンサ１８３をプリント配線基板に
実装する手間が増加する点で問題があった。 【００１２】また、キャビティー部に電子部品を実装す
る水晶発振器にあっては、このキャビティー部の底面で
ある実装面に設けられた素子電極パッドに導電性樹脂ペ
ースト等を塗布した際に、この導電性樹脂ペーストに含
まれる低分子成分が実装面の配線パターン上を走るよう
に拡がる、いわゆるブリードアウトが発生し、ＩＣチッ
プと配線パターンとのワイヤボンディングにおける接続
性を低下させるという問題が生じていた。 【００１３】本発明は、こうした従来技術の課題を解決
するものであり、ＩＣチップと配線パターンとのワイヤ
ボンディングにおける接続信頼性の向上を図ることがで
き、かつ、特性の変更が容易にでき汎用性及び耐ノイズ
性に優れた小型の圧電発振器を提供することを目的とす
る。 【００１４】 【課題を解決するための手段】本発明の圧電発振器は、
上部キャビティー部と下部キャビティー部とが隔壁で隔
てられている容器体と、前記上部キャビティー部に収容
される圧電振動子と、前記下部キャビティー部に収容さ
れる発振回路を構成するＩＣチップ及び複数の電子部品
と、前記容器体の下面周囲に形成され前記発振回路に接
続される外部端子電極とを備え、前記下部キャビティー
部は、ＩＣチップを収容するＩＣ用キャビティーと、該
ＩＣ用キャビティーの上下左右方向に夫々位置する電子
部品を収容する４つの電子部品用キャビティーとに仕切
部によって区画され、各キャビティーに各部品を収容す
るとともに、前記仕切部上に、前記ＩＣチップと接続す
るＩＣ電極パッドが配置されると共に、前記ＩＣ電極パ
ッドと前記ＩＣチップとをワイヤを介してボンディング
したことを特徴とする。 【００１５】この構成によれば、電子部品用キャビティ
ーに電子部品を実装する工程で、このキャビティーの底
面である実装面に設けられた素子電極パッドに導電性樹
脂ペースト等を塗布した際に、この導電性樹脂ペースト
に含まれる低分子成分が実装面を走るように拡がる、い
わゆるブリードアウトが発生しても、この電子部品用キ
ャビティーは仕切部によってＩＣチップとワイヤボンデ
ィングを行う配線パターンとは隔離されているため、ブ
リードアウトによる影響が回避され、これによりワイヤ
ボンディングにおける接続信頼性の向上を図ることが可
能となる。 【００１６】また、本発明の圧電発振器では、発振回路
を構成する電子部品をＩＣチップに１チップ化せず、Ｉ
Ｃチップと電子部品とを独立させた構成をとるので、電
子部品を適宜選択して特性の変更を行い、圧電発振器を
所望の特性に設定することが容易となり、圧電発振器の
汎用性が向上する。 【００１７】また、隔壁で隔てられた容器体の上部キャ
ビティー部に圧電振動子を収容し、下部キャビティー部
に発振回路を構成するＩＣチップ及び電子部品を収容す
る構成をとるので、各素子を狭い空間に凝縮して配置す
ることができると共にＩＣチップ等で構成される発振回
路をノイズから保護できるため、圧電発振器を高信頼
で、かつ小型で実装面積の小さなものとすることが可能
となる。 【００１８】例えば、電子部品として、大容量のコンデ
ンサを電子部品用キャビティーに配置すれば、ＩＣチッ
プに集積化された発振インバータに供給される電源電圧
に重畳する高周波ノイズをカットすることができると共
に、プリント配線基板上に形成する外部回路の部品点数
も減少し配線も簡単になるため、高性能で耐ノイズ性に
優れた小型の圧電発振器が達成されることになる。 【００１９】上記圧電発振器において、前記下部キャビ
ティー部の仕切部上に、前記ＩＣチップと接続するＩＣ
電極パッドが配置されると共に、前記ＩＣ電極パッドと
前記ＩＣチップとをワイヤを介してボンディングした構
成とする。例えば、配線パターンのＩＣ電極パッドと前
記ＩＣ用キャビティーに収容されたＩＣチップの電極と
の高さ位置が略同一となるように設定することにより、
該配線パターンと該ＩＣチップとがワイヤボンディング
されている構成であっても、ワイヤボンディングにおけ
るワイヤによる接続長さが短縮されると共にワイヤの伸
出動作が簡単になるため、ワイヤボンディングをより確
実に行うことが可能となり、接続信頼性の更なる向上を
図ることが可能となる。 【００２０】また、前記下部キャビティー部の内部に配
線パターンが配置される場合に、該配線パターンに対す
る引き出し線がビアホール導体を介して接続されている
構成が好ましい。即ち、引き出し線がビアホール導体を
介して配線パターンに内部接続され引き出し線が露出し
ないため、ワイヤボンディングの前処理工程であるプラ
ズマクリーニングにおいて、配線パターンの表面から除
去された異物が、露出された引き出し線に再付着すると
いったプラズマクリーニングにおける不具合が解消さ
れ、これによりワイヤボンディングにおける接続信頼性
の向上を図ることが可能となる。 【００２１】 【００２２】 【００２３】 【発明の実施の形態】以下に、本発明の実施の形態を図
面に基づいて具体的に説明する。 【００２４】（第１の実施形態）図１〜図１１は、本発
明の第１の実施形態による圧電発振器である表面実装型
水晶発振器１００の構成例を示す。発振回路は、３倍波
以上、例えば３倍波のオーバートーン発振回路を例にし
て説明する。 【００２５】この水晶発振器１００は、図２に示すよう
に、上部キャビティー部５と下部キャビティー部１０と
が隔壁８で隔てられた略直方体状の容器体１と、上部キ
ャビティー部５に収容される矩形状の水晶振動子２と、
下部キャビティー部１０に収容される発振回路を構成す
るＩＣチップ３及び４つの電子部品４１〜４４と、金属
製蓋体６及び充填樹脂７とから主に構成されている。 【００２６】容器体１は、複数の略矩形状のセラミック
絶縁層１ａ，１ｂ、中央部及びその上下左右に矩形状の
開口を形成したセラミック絶縁層１ｃ、中央部が十字状
に開口した枠状のセラミック絶縁層１ｄが一体的に積層
されて構成されている。 【００２７】このセラミック絶縁層１ａ，１ｂは、水晶
振動子２とＩＣチップ３及び電子部品４１〜４４とを隔
てる隔壁８となり、また、セラミック絶縁層１ｃ，１ｄ
によって枠状脚部９となる。そして、この枠状脚部９の
内壁面と隔壁８の下面とで囲まれた凹部状が、キャビテ
ィー部１０となる。そして、容器体１の下面の４つの隅
部には、外部端子電極１１〜１４が形成されている。 【００２８】より詳しくは、容器体１の上面、即ち、セ
ラミック絶縁層１ａの上面には、図６に示すように、そ
の外周を取り囲むように封止用導体膜１９が形成されて
いる。また、容器体１表面の長手方向の一端部寄りには
水晶振動子２と接続するための水晶振動子用電極パッド
２０，２１が並設されており、この水晶振動子用電極パ
ッド２０，２１上には水晶振動子２の下面に所定間隔を
形成するための接続用バンプ２２，２３が形成されてい
る。 【００２９】また、このセラミック絶縁層１ａの下面に
は、図７に示すように、水晶振動子用電極パッド２０，
２１と接続するためのビアホール導体２５，２６及び後
述するセラミック絶縁層１ｂの配線パターン３１と接続
するためのビアホール導体２７，２８を包含する島状の
接続用パターン１１３が形成されている。また、この下
面には、ＩＣチップ３に電源を供給すると共に、バイパ
スコンデンサＣｂとなる電子部品４４に接続するための
Ｖｃｃパターン１１２が形成されている。そして、この
Ｖｃｃパターン１１２を実質的に囲むようにほぼ全面に
グランドパターン１１１が形成されている。このグラン
ドパターン１１１に形成されたビアホール導体１３１〜
１３８は、ＩＣチップ３及び発振回路を接地するための
導体経路を形成するためのものである。また、このグラ
ンドパターン１１１に形成されたビアホール導体１２
５，１２６は、セラミック絶縁層１ａの上面に形成され
た封止用導体膜１９とグランドパターン１１１とを接続
するためのものである。そして、金属製蓋体６がこの封
止用導体膜１９に接合されることにより金属製蓋体６に
シールド効果を生じさせる。また、Ｖｃｃパターン１１
２に形成されたビアホール導体１２１〜１２４は、発振
回路のバイパスコンデンサＣｂとなる電子部品４４に接
続すると共に、ＩＣチップ３に電源を供給するための導
体経路を形成するためのものである。 【００３０】セラミック絶縁層１ｂの下面には、図８に
示すように、略中央にＩＣチップ３の搭載部１１４が形
成されていて、その周囲に水晶振動子２の発振特性を単
独で測定するためのモニタ電極パッド３４，３５及び複
数の素子電極パッド３３が形成されている。更に、ＩＣ
チップ３、電子部品４１〜４４及び外部端子電極１１〜
１４を接続して発振回路を構成するための配線パターン
３１が形成されている。この配線パターン３１に形成さ
れたビアホール導体１２１〜１２４、１３１〜１３９、
１２１’、１３６’は、後述するセラミック絶縁層１ｃ
の配線パターン３０と接続されて、ＩＣチップ３及び発
振回路に接続するための導体経路を形成するためのもの
である。尚、搭載部１１４、ビアホール導体１２１，１
２１’，１２２，１２３，１２４は、上述のＶｃｃ電位
の導体経路の一部となり、ビアホール導体１３１〜１３
５，１３７〜１３９は、グランド電位となる。 【００３１】セラミック絶縁層１ｃには、図９に示すよ
うに、略中央に略矩形状のＩＣ用キャビティー１０１が
形成され、その上下左右に略矩形状の電子部品用キャビ
ティー１０２〜１０５が形成されている。そして、この
セラミック絶縁層１ｃの下面には、ＩＣチップ３との接
続を行うためのＩＣ電極パッド３２，３２ａ及び発振回
路を構成するための配線パターン３０が形成されてい
る。また、ビアホール導体１２１，１２４，１３１〜１
３９，１２１’，１３６’は、セラミック絶縁層１ｃの
配線パターン３０及びセラミック絶縁層１ｄの下面に形
成される外部端子電極と接続されて、ＩＣチップ３及び
発振回路に接続するための導体経路を形成するためのも
のである。尚、ビアホール導体１２１，１２４及びＩＣ
電極パッド３２ａは、Ｖｃｃ電位の導体経路の一部をな
す。 【００３２】セラミック絶縁層１ｄの下面には、図１０
に示すように、４隅部に外部端子電極として接地するた
めのＧＮＤ端子１１と、水晶発振器１００を制御するた
めのコントロール端子１２と、電源を供給するためのＶ
ｃｃ端子１３と発振出力を行う出力端子１４とが形成さ
れている。 【００３３】上述したように、上記のセラミック絶縁層
１ａ〜１ｄを積層して構成される容器体１には、各セラ
ミック絶縁層１ａ〜１ｄの各電極パッド及び配線パター
ン３０，３１がビアホール導体を介して各導電経路が形
成されていて、ＩＣチップ３と電子部品４１〜４４で構
成される発振回路と水晶振動子２とが接続されるように
なっている。 【００３４】上述したように、下部キャビティー部１０
は、ＩＣチップ３を収容するＩＣ用キャビティー１０１
と電子部品４１〜４４を収容する電子部品用キャビティ
ー１０２〜１０５とが仕切部によって区画されている。
尚、仕切部は、セラミック絶縁層１ｃが相当し、セラミ
ック絶縁層１ｃに形成したキャビティー１０１〜１０５
の開口以外の領域が各キャビティー１０１〜１０５を区
画して仕切ることになる。そして、各キャビティー１０
１〜１０５に各部品３，４１〜４４が収容されているの
で、電子部品用キャビティー１０２〜１０５に電子部品
４１〜４４を実装する工程で、これらのキャビティー１
０２〜１０５の底面に設けられた素子電極パッド３３に
導電性樹脂ペースト等を塗布した際に、この導電性樹脂
ペーストに含まれる低分子成分が実装面を走るように拡
がる、いわゆるブリードアウトが発生しても、下部キャ
ビティー１０の底面に形成されたＩＣチップ３とワイヤ
ボンディングを行うＩＣ電極パッド３２と平面的にも高
さ的にも隔離されているため、ブリードアウトによる影
響が回避され、これによりワイヤボンディングにおける
接続信頼性の向上を図ることができる。 【００３５】また、下部キャビティー部１０の下面に配
線パターン３０が配置されていると共に、この配線パタ
ーン３０のうちＩＣ電極パッド３２とＩＣ用キャビティ
ー１０１に収容されたＩＣチップ３の電極３ａとの高さ
位置が略同一となるように設定されていて、配線パター
ン３０のＩＣ電極パッド３２とＩＣチップ３の電極３ａ
とが短経路でワイヤボンディングされているので、ワイ
ヤボンディングにおけるワイヤ４による接続距離が短縮
されると共にワイヤ４の伸出動作が簡単になるため、ワ
イヤボンディングをより確実に行うことができ、接続信
頼性の更なる向上を図ることができる。 【００３６】また、下部キャビティー部１０の内部に配
置される配線パターン３０に対する引き出し線がビアホ
ール導体を介して接続されている。具体的には、例え
ば、ＩＣチップ３が実装されるセラミック絶縁層１ｂと
セラミック絶縁層１ａの下面のＶｃｃパターン１１２と
は、ビアホール導体１２１〜１２４を介してＩＣチップ
３の電極に接続されている。このように、引き出し線が
ビアホール導体１２１〜１２４を介してＶｃｃパターン
１１２に内部接続され、引き出し線が露出しないため、
ワイヤボンディングの前処理工程であるプラズマクリー
ニングにおいて、配線パターン３０の表面から除去され
た異物が、露出された引き出し線に再付着するといった
プラズマクリーニングにおける不具合が解消され、これ
によりワイヤボンディングにおける接続信頼性の向上を
図ることができる。 【００３７】また、発振回路を構成する電子部品４１〜
４４をＩＣチップ３に１チップ化せず、ＩＣチップ３と
電子部品４１〜４４とを独立させた構成をとるので、電
子部品４１〜４４を適宜選択して特性の変更を行い、水
晶発振器１００を所望の特性に設定することが容易とな
り、水晶発振器１００の汎用性が向上する。 【００３８】また、隔壁８で隔てられた容器体１の上部
キャビティー部５に水晶振動子２を収容し、下部キャビ
ティー部１０に発振回路を構成するＩＣチップ３及び電
子部品４１〜４４を収容する構成をとるので、各素子を
狭い空間に凝縮して配置することができ、水晶発振器１
００を小型で実装面積の小さなものとすることができ
る。 【００３９】上記ジッタ低減構造として、隔壁８を構成
する積層体の層間に、発振回路を接地するためのグラン
ドパターン１１１が配置されている。即ち、水晶振動子
２と発振回路を構成するＩＣチップ３及び電子部品４１
〜４４とを隔てる隔壁８にグランドパターン１１１を形
成することで、大面積のグランドパターン１１１が形成
できるため、グランド電位の安定化を図ると共に、発振
回路と水晶振動子２との間の浮遊容量が低減され、それ
により外部端子電極の出力端子１４から出力される発振
波形のジッタ成分を大幅に低減することができる。従っ
て、オーバートーン発振を用いた安定して良好な高周波
発振をより確実に行うことができる。 【００４０】また、バイパスコンデンサＣｂとなる電子
部品４４に接続され、且つＩＣチップ３に電源を供給す
るＶｃｃパターン１１２が、グランドパターン１１１に
よって実質的に取り囲まれるように形成されているの
で、グランドパターン１１１によってＶｃｃパターン１
１２から発せられるノイズからＩＣチップ３を保護し
て、外部端子電極の出力端子１４から出力される発振波
形のジッタ成分を更に低減することができる。従って、
オーバートーン発振を用いた安定且つ良好な高周波発振
をより一層確実に行うことができる。尚、実質的に取り
囲まれるとは、図７に示すように、その周囲を完全に取
り囲む形態及びその一部がグランドパターン１１１の開
放部から露出する形態を含むものである。 【００４１】また、Ｖｃｃパターン１１２とグランドパ
ターン１１１との間に接続される大容量のバイパスコン
デンサＣｂとなる電子部品４４が、下部キャビティー部
１０に配置され、Ｖｃｃ導体経路のうち、バイパスコン
デンサＣｂとなる電子部品４４の接続部ＰからＩＣチッ
プ３のＶｃｃ電位となるＩＣ電極パッド３２ａまでの距
離を極小化している。即ち、短経路で接続されるように
設定されているので、短経路であるため外来ノイズの影
響が低減されるので外部端子電極に供給される電源電圧
に重畳する高周波ノイズを確実に除去することができ
る。これにより、出力端子１４から出力される発振波形
のジッタ成分を更に低減することができる。従って、オ
ーバートーン発振を用いた安定して良好な高周波発振を
より一層確実に行うことができる。更には、バイパスコ
ンデンサＣｂとなる電子部品４４が下部キャビティー部
１０に配置されるため、プリント配線基板上に実装する
外部回路の部品点数も減少し配線も簡単になるため、高
性能で小型な水晶発振器１００が達成されることにな
る。 【００４２】また、容器体１の開放される下部キャビテ
ィー部１０に収容される発振回路が樹脂で覆われている
ので、発振回路を保護すると共に耐湿性を向上させ、Ｉ
Ｃチップ３の放熱作用を向上させることができる。 【００４３】更には、水晶発振器１００が分周手段を備
え、発振出力を分周可能に構成すれば、発振出力を分周
して所望の周波数による出力を１又は複数得ることがで
きる。尚、分周手段はフリップフロップと論理回路とか
ら構成され、ＩＣチップ３に集積化することができる。 【００４４】次に、上述した容器体１の製造方法につい
て説明する。 【００４５】この容器体１は、セラミック絶縁層１ａ〜
１ｄとなるセラミックグリーンシートを用いて形成す
る。具体的には、絶縁層１ａとなる矩形状セラミックグ
リーンシートに、例えばビアホール導体２５〜２８，１
２１〜１２６，１３１〜１３８となる貫通孔を形成し、
これらの貫通孔にモリブデンやタングステンなどの高融
点金属ペーストを充填する。同時に、このグリーンシー
トの上面に水晶振動子用電極パッド２０、２１となる導
体膜、接続用バンプ２２、２３となる導体膜、封止用導
体膜１９となる導体膜を高融点金属ペーストの印刷によ
り形成する。 【００４６】また、絶縁層１ｂとなる矩形状セラミック
グリーンシートにビアホール導体２７，２８，１２１〜
１２４，１２７，１２８，１３１〜１３９となる貫通孔
を形成し、これらの貫通孔に高融点金属ペーストを充填
する。同時に、このグリーンシートの下面に、素子電極
パッド３３、モニタ電極パッド３４、３５及び発振回路
を構成する配線パターン３１となる導体膜を形成する。 【００４７】また、セラミック絶縁層１ａ又はセラミッ
ク絶縁層１ｂとなるグリーンシートのいずれかに、その
接合面に、ビアホール導体２５〜２８を接続する島状の
接続用パターン１１３、Ｖｃｃパターン１１２及びパタ
ーン１１２を実質的に囲むように全面に形成されるグラ
ンドパターン１１１となる導体膜を、上述の高融点金属
ペーストの印刷により形成する。 【００４８】また、セラミック絶縁層１ｃとなる中央部
及びその上下左右に略矩形状の開口１０１〜１０５を形
成したセラミックグリーンシートに、ビアホール導体１
２１，１２１’，１２４，１２７，１２８，１３１〜１
３３，１３６〜１３９となる貫通孔を形成し、これらの
貫通孔に高融点金属ペーストを充填する。同時に、ＩＣ
電極パッド３２，３２ａ及び発振回路を構成する配線パ
ターン３０となる導体膜を形成する。 【００４９】また、セラミック絶縁層１ｄとなる中央部
に十字状の開口を有する枠状セラミックグリーンシート
に、ビアホール導体１２１，１２１’，１２７，１２
８，１３１，１３２，１３６，１３６’となる貫通孔を
形成し、これらの貫通孔に高融点金属ペーストを充填す
る。同時に、このグリーンシートの実装底面となる開口
周囲の４隅部に略矩形状の各端子１１〜１４となる導体
膜を形成する。 【００５０】次に、このような各グリーンシートを積層
・圧着した後、焼成処理を行う。特に、容器体１の上面
に水晶振動子２を実装し、キャビティー部１０にＩＣチ
ップ３を実装するため、両面の平坦度が重要である。圧
着工程においては、容器体１の上面を基準面としてプレ
スを行うが、キャビティー部１０の底面領域にも均一な
圧力でプレスを行うために、例えばキャビティー部１０
に補助充填部材を充填したり、また、プレス先端面が平
坦な上パンチが凸状の治具でプレスを行ったり、また、
絶縁層１ａ、１ｂと絶縁層１ｃ、１ｄとを分けてプレス
を行い、その後両者をプレスにより圧着を行う。 【００５１】次に、容器体１において、表面に露出する
端子１１〜１４、封止用導体膜１９、水晶振動子用電極
パッド２０，２１、ＩＣ電極パッド３２，３２ａ、素子
電極パッド３３、モニタ電極パッド３４，３５、各種配
線パターン３０，３１上にＮｉメッキ、フラッシュ金メ
ッキなどを施して、容器体１が完成する。 【００５２】これにより、容器体１の内部に形成される
ビアホール導体及び配線パターン３０，３１は、モリブ
デンやタングステンなどの高融点金属導体からなり、容
器体１の外表面に露出される各端子１１〜１４、封止用
導体膜１９、各電極パッド２０，２１，３２，３２ａ，
３３，３４，３５及び配線パターン３０，３１は、高融
点金属導体を下地導体として、その表面に、Ｎｉ層、Ａ
ｕ層の多層構造となる。 【００５３】容器体１の上面において、水晶振動子用電
極パッド２０、２１上に接続用バンプ２２、２３は、高
融点金属を下地導体として、その表面にＮｉ層、Ａｕ層
の多層構造により形成しているが、その他に銀導電性ペ
ーストの印刷焼付け、Ａｇ粉末を含む樹脂ペーストの塗
布・硬化などにより形成してもよい。また、接続用バン
プ２２、２３の高さを所定以上にするために複数回の印
刷・塗布を行えばよい。容器体１の上面から接続用バン
プ２２、２３の頂点部分までの高さは、例えば１５μｍ
〜２０μｍとする。 【００５４】さらに、封止用導体膜１９上に、概略矩形
状の金属枠体であるシールリング３６にＡｇろうなどに
よって接合する。シールリング３６は、Ｆｅ−Ｎｉの合
金である４２アロイ、Ｆｅ−Ｎｉ−Ｃｏの合金であるコ
バール、リン青銅などからなり、封止用導体膜１９の形
状に対応する構造となっている。従って、容器体１の上
面とシームリング３６に囲まれた領域が水晶振動子２の
収容領域（上部キャビティー部５）となる。 【００５５】上記容器体１の上面には、水晶振動子２が
配置されている。この水晶振動子２は、所定カット、例
えばＡＴカットされた矩形状の水晶板２ａの両主面に形
成された励振電極２ｂ、２ｃ、この励振電極２ｂ、２ｃ
から一方他端部に延出された島状の引出電極部２ｄ、２
ｅとから構成されている。尚、図４において下面側の励
振電極２ｃ及び引出電極２ｅは点線で示す。この引出電
極２ｄ、２ｅは、水晶振動子用電極パッド２０、２１に
導電性接着材２ｆ、２ｇを介して接続している。また、
励振電極２ｂ、２ｅ及び引出電極２ｄ、２ｅは、水晶板
２ａの両面に下地層としてＣｒやＮｉ、表面層としてＡ
ｇやＡｕなどを蒸着、スパッタリングなどの薄膜技法に
より被着形成する。 【００５６】容器体１の上面側に実装された水晶振動子
２は、金属製蓋体６によって気密的に封止されている。
この金属製蓋体６は、コバールや４２アロイなどの金属
材料からなり、例えば０．１ｍｍの厚さであり、容器体
１の表面の封止用導体膜１９にろう付けされたシームリ
ング３６と溶接・接合される。尚、金属製蓋体６の外表
面側主面にはＮｉ、アルミニウム等を被着しておくこと
が望ましい。これにより、溶接時にろう材が蓋体６の表
面側主面への回り込みを防止し、安定で強固な接合を行
うことが可能となる。 【００５７】図５に示すように、容器体１のキャビティ
ー部１０内には、発振回路を構成するＩＣチップ３及び
電子部品４１〜４４が収容されている。このＩＣチップ
３には、発振回路を構成する発振インバータ５１，５２
（図１１参照）で構成され、電源電圧が供給されるＶｃ
ｃ電極、グランド電位が接続されるＧＮＤ電極、水晶振
動子２と接続される水晶接続電極、発振出力を行う出力
電極、外部から周波数の調整を可能とするコントロール
端子とを有している。電子部品４１はドレイン容量コン
デンサＣｄであり、電子部品４２はゲート容量コンデン
サＣｇであり、電子部品４３は帰還抵抗Ｒｆであり、電
子部品４４は大容量（例えば、容量１０３ｐＦ）のバイ
パスコンデンサＣｂである。 【００５８】図１１の回路図に示すように、ゲート容量
コンデンサＣｇである電子部品４２、ドレイン容量コン
デンサＣｄである電子部品４１は、発振回路の入出力容
量である。帰還抵抗Ｒｆである電子部品４３は、発振回
路の発振部分である発振用インバータ５１，５２の出力
から入力までの間に接続され、フィードバック信号のレ
ベル調整を行うためのものである。大容量のバイパスコ
ンデンサＣｂである電子部品４４は、Ｖｃｃの外部端子
電極１３に供給される電源電圧に重畳する高周波ノイズ
を除去するためのものである。 【００５９】ＩＣチップ３のＶｃｃ電極は、ＶｃｃＩＣ
電極パッド３２ａ及び発振回路を構成する配線パターン
３０を介してＶｃｃ端子１３に導出されている。また、
出力電極は、所定のＩＣ電極パッド３２及び発振回路を
構成する配線パターン３０を介して出力電極１４に導出
されている。また、ＧＮＤ電極は、所定のＩＣ電極パッ
ド３２及び発振回路を構成する配線パターン３０を介し
て外部端子電極１１に導出されている。コントロール端
子は所定のＩＣ電極パッド３２及び発振回路を構成する
配線パターン３０を介して外部端子電極１２に導出され
ている。また、２つの水晶接続電極は、所定のＩＣ電極
パッド３２及び発振回路を構成する配線パターン３０，
３１やモニタ電極３４，３５に接続されると共に、導電
経路を介して容器体１の上面の電極パッド２０、２１に
導通している。 【００６０】これらの各電極は、ＩＣチップ３の非実装
面側に各アルミ電極３ａを形成し、ボンディングワイヤ
４を介して所定のＩＣ電極パッド３２，３２ａに接続す
る。また、ＩＣチップ３の実装面は、絶縁層１ｂに形成
されたビアホール導体１２２，１２３を介して、絶縁層
１ａのＶｃｃパターンに接続される。 【００６１】上記電子部品４１〜４４はチップ状部品で
あり、各電子部品４１〜４４は一対の素子電極パッド３
３、３３間にＡｇ粉末を含む導電性樹脂接着材を介して
接合される。 【００６２】そして、キャビティー部１０内には、この
ＩＣチップ３と４つ電子部品４１〜４４とが、キャビテ
ィー部１０の平面形状に応じて、実装スペースが最小と
なるように配置されている。 【００６３】また、キャビティー部１０には、ＩＣチッ
プ３、電子部品４１〜４４を強固に接合させ、また、耐
湿信頼性を向上させるために、充填樹脂７が充填形成さ
れている。充填樹脂層７は、少なくともＩＣチップ３及
び電子部品４１〜４４の上面を完全に被覆する程度に充
填・硬化されている。尚、充填樹脂７は、キャビティー
部１０の開口面から突出させないようにする。これは、
表面実装型水晶発振器１００を安定してプリント配線基
板に配置するためである。 【００６４】上述した水晶発振器１００では、図５に示
すように、ＩＣチップ３及び４つの電子部品４１〜４４
をキャビティー部１０に実装するのに、ＩＣチップ３の
ような平面形状が大きな部品を中心に配置し、その周囲
に外形の小さい電子部品４１〜４４を配置するようにし
て、省スペース化を配慮した配置構造及び容器体１の底
面構造を規定している。具体的には、容器体１の底面の
略中央に設けたＩＣ用キャビティー１０１にＩＣチップ
３を配置し、その上下左右に設けた電子部品用キャビテ
ィー１０２〜１０５に電子部品４１〜４４をそれぞれ配
置している。そして、容器体１の底面における４つの隅
部領域に外部端子電極１１〜１４を配置している。この
ような配置をとることにより、容器体１の底面全体で
は、全く無駄なスペースが存在せず、水晶発振器１００
の容器体１のプリント配線基板への実装面積を非常に小
型化することができる。 【００６５】また、図１１の水晶発振器１００の回路図
に示すように、ＩＣチップ３は、発振回路を構成する発
振インバータ５１，５２のみで構成されている。そし
て、このＩＣチップ３の上下に発振回路の入出力容量と
してドレイン容量コンデンサＣｄである電子部品４１、
ゲート容量コンデンサＣｇである電子部品４２を配置す
ると共に、このＩＣチップ３の左右に帰還抵抗Ｒｆであ
る電子部品４３、大容量のバイパスコンデンサＣｂであ
る電子部品４４を配置している。 【００６６】このように、発振回路を構成するドレイン
容量コンデンサＣｄである電子部品４１、ゲート容量コ
ンデンサＣｇである電子部品４２、及び帰還抵抗Ｒｆで
ある電子部品４３をチップ３に１チップ化しない構成を
とることにより、これらの電子部品４１〜４３を適宜選
択し、水晶発振器を所望の特性に設定することが容易と
なる。 【００６７】また、大容量のバイパスコンデンサＣｂで
ある電子部品４４は、Ｖｃｃの外部端子電極１３に供給
される電源電圧に重畳する高周波ノイズを除去するため
のものであるが、従来技術ではＩＣチップ３に集積が困
難なため水晶発振器を搭載するプリント基板に配置され
ていた。これに対し、本発明では、この電子部品４４も
チップ状素子として、容器体１のキャビティー部１０に
実装している。このため、プリント配線基板に搭載する
電子部品の部品数も減少し、配線も簡単になり、移動体
通信機等で要求される小型化にも大きく寄与でき、しか
も取り扱いも非常に容易な表面実装型水晶発振器１００
となる。 【００６８】次に、上述した水晶発振器１００の組立方
法を、図１２に示す工程図に基づいて説明する。 【００６９】まず、容器体１を形成する（工程Ｓ１）。
尚、詳細な構造及びその形成方法については、上述した
通りである。 【００７０】同時に、水晶振動子２の選別工程を行う
（工程Ｓ２）。即ち、水晶振動子２はカット角の微小な
変動により周波数特性が大きく変化してしまうので、周
波数のバラツキによるランク分けなどが行われる。 【００７１】そして、容器体１、水晶振動子２、ＩＣチ
ップ３、コンデンサや抵抗などの電子部品４１〜４４及
び金属製蓋体６を用意する。尚、容器体１の表面には、
シームリング３６がろう付けなどにより接合されてお
り、また、バンプ２４が形成されており、電極パッド２
０，２１上にバンプ２２，２３を形成されている。さら
に、ＩＣチップ３の表面側の各電極のアルミ電極上に、
金バンプを形成しておく。 【００７２】次に、所定の特性を備えた水晶振動子２の
実装を行う（工程Ｓ３）。具体的には、容器体１の表面
の水晶振動子用電極パッド２０，２１上に形成した接続
用バンプ２２，２３と、水晶振動子２の引出電極部２
ｄ，２ｅとが合致するように位置決めして載置し、引出
電極部２ｄ，２ｅと電極パッド２０，２１とをＡｇ等の
導電性接着材２ｆ，２ｇを用いて両者を接合する。 【００７３】これにより、水晶振動子２の励振電極２
ｂ，２ｃは、電極パッド２０，２１、ビアホール導体２
５〜２８及び配線パターン３０，３１を介して、キャビ
ティー部１０の底面に形成した所定の電極パッド３２及
びモニタ電極パッド３４，３５に導通されることにな
る。 【００７４】次に、水晶振動子２の周波数測定を行う
（工程Ｓ４）。具体的にはモニタ電極パッド３４、３５
に周波数測定装置の測定用端子（プローブ）を接触さ
せ、水晶振動子２を所定発振させて周波数を測定する。 【００７５】次に、水晶振動子２の周波数調整を行う
（工程Ｓ５）。具体的には上記の測定結果に基づいて、
容器体１に接合された水晶振動子２の上面側の励振電極
２ｂ上に、イオンガンなどを用いＡｒなどの不活性ガス
を励振電極３１に打ち付けて、励振電極２ｂを削り、又
はＡｇなどの金属の蒸着を行い、励振電極２ｂの質量を
変動させて発振周波数の調整を行う。 【００７６】次に、水晶振動子２の調整した周波数を安
定化させる（工程Ｓ６）。具体的には、水晶振動子２が
接合した容器体１全体を、１５０〜２５０℃で熱処理を
行う。この熱処理を一般に熱エージングという。この熱
エージングにより、励振電極２ｂ上に被着した周波数調
整用の蒸着物を安定化させ、また、導電性ペーストなど
に含まれている溶剤などの不純物を揮発させる。 【００７７】次に、水晶振動子２を収容した容器体１を
金属製蓋体６によって封止する（工程Ｓ７）。具体的に
は、シールリング３６上に、金属製蓋体６を載置し、金
属製蓋体６の周囲をシーム溶接用のローラー電極（図示
せず）で、溶接電流を印加しながら接触移動させて両者
を溶接する。 【００７８】次に、ＩＣチップ３及び電子部品４１〜４
４をキャビティー部１０内に実装を行う（工程Ｓ８）。 【００７９】具体的には、各電子部品４１〜４４の接合
は、一対の素子電極パッド３３．３３間にＡｇ粉末など
を含む導電性樹脂ペーストを塗布し、そこに各電子部品
４１〜４４を載置し、導電性樹脂ペーストをキュアーし
て硬化させる。 【００８０】また、ＩＣチップ３の実装は、ＩＣチップ
３を位置決め載置しダイボンディングした後に、プラズ
マクリーニングを行い、その後ＩＣチップ３の非実装面
側に形成されたアルミ電極からなる各電極を、ボンディ
ングワイヤ４（以下、ワイヤと称す）を介して所定のＩ
Ｃ電極パッド３２に接続する。 【００８１】具体的には、ＩＣチップ３の電極３ａにワ
イヤ４をボンディングする１ｓｔボンディングを行った
後に、このワイヤ４を配線パターン３０のＩＣ電極パッ
ド３２にボンディングする２ｎｄボンディングを行う。
その際に、ワイヤ４を超音波ボンダーの超音波発振方向
と略平行方向に伸出させ、ワイヤ４をキャピラリーで配
線パターン３０のＩＣ電極パッド３２に圧接しながら引
きちぎるようにしてボンディングを行う。 【００８２】尚、導電性ペーストのキュアーによる熱
を、ＩＣチップ３に与えないようにするため、先に、電
子部品４１〜４４を実装し、その後にＩＣチップ３を実
装するとよい。 【００８３】ところで、ＩＣチップ３を実装する際は、
ＩＣチップ３の非実装面側の各電極部のアルミ電極上
に、Ａｕワイヤなどを用いてＡｕバンプを形成するが、
このアルミ電極上にＡｕバンプを形成した状態で、高い
熱印加を施すと、ＡｌとＡｕの拡散スピードの差により
カーゲンダールボイド現象が発生し、ＡｌとＡｕとの接
合界面における接続強度が低下するという問題が発生す
る。 【００８４】これに対し、上記製造方法では、熱エージ
ング工程（工程Ｓ６）後にＩＣチップ３を実装するの
で、ＩＣチップ３の電極と接続部材（バンプやワイヤ）
などの接合面で発生するカーゲンダールボイド現象の発
生を有効に抑制することができるため、接合状態も安定
し、これによっても、ＩＣチップの安定した動作が可能
となる。 【００８５】次に、キャビティー部１０内に、ＩＣチッ
プ３、電子部品４１〜４４を被覆するように、充填樹脂
７で充填・被覆する（工程Ｓ９）。具体的には、キャビ
ティー部１０内に配置されたＩＣチップ３や電子部品４
１〜４４の全体を、耐湿性に優れたエポキシ樹脂を充填
・硬化させる。 【００８６】以上により、水晶発振器１００の組立が完
了し、その後所定の電気試験が行われる。 【００８７】上述した製造方法では、ＩＣチップ３の電
極３ａにワイヤ４をボンディングする１ｓｔボンディン
グを行った後に、このワイヤ４を配線パターン３０のＩ
Ｃ電極パッド３２にボンディングする２ｎｄボンディン
グを行う際に、ワイヤ４を超音波ボンダーの超音波発振
方向と略平行方向に伸出させ、このワイヤ４をキャピラ
リーで配線パターン３０のＩＣ電極パッド３２に圧接し
ながら引きちぎるようにしてボンディングするため、ボ
ンディング部の接触面積が広くなり、これによりワイヤ
ボンディングにおける接続信頼性の向上を図ることがで
きる。 【００８８】尚、図１７は、上記の方法によりワイヤボ
ンディングを行ったときのボンディング部４ａの状態を
示す。また、図１８は、比較試験として、ワイヤ４を超
音波ボンダーの超音波発振方向と直角方向に伸出させて
ワイヤボンディングを行ったときのボンディング部４ｂ
の状態を示す。両者を対比すると、図１７に示すボンデ
ィング部４ａは接触面積が広く良好なボンディング状態
であるのに対し、図１８に示すボンディング部４ｂは接
触面積が狭くボンディング状態がよくないことがわか
る。この結果から、上記のワイヤボンディング方法が、
良好なボンディングを行う上で有効であることが確認さ
れた。 【００８９】また、上記の製造方法によれば、水晶振動
子２の実装工程をＩＣチップ３や電子部品４１〜４４の
実装工程より前に行うので、水晶振動子２が容器体１の
上部キャビティー部５に実装され容器体１が封止された
後に、ＩＣチップ３及び電子部品４１〜４４が導電性樹
脂ペースト等を用いて容器体１の下部キャビティー部１
０に実装されることになるため、その際に導電性樹脂ペ
ーストから発生する異物やアウトガスが水晶振動子２に
付着するのを防ぐことができる。 【００９０】これにより、水晶振動子２の共振抵抗値で
あるクリスタルインピーダンス値が増大し、異物の影響
を受けやすいオーバートーン発振を用いた高周波発振に
対し、異物の影響を排除してオーバートーン発振を用い
た高周波発振を安定して良好なものとすることができ
る。 【００９１】上記の製造方法において、水晶振動子２の
実装工程とＩＣチップ３や電子部品４１〜４４の実装工
程との間に、水晶振動子２の周波数を安定化するための
熱エージング工程を設けた。即ち、水晶振動子２の熱エ
ージング工程をＩＣチップ３等を実装する前に行えるの
で、ＩＣチップ３に不要な熱印加がされないため、ＩＣ
チップ３等で構成される発振回路の動作信頼性を高める
ことができ、オーバートーン発振を用いた高周波発振を
安定して良好なものとすることができる。 【００９２】尚、図１９は、上記水晶発振器１００を、
（ａ）２５０℃でリフローしたもの、及び（ｂ）１２５
℃で熱エージングしたものについて、１０６．２５０Ｍ
Ｈｚによる発振を行ったときの特性の変化を、時間を横
軸に周波数変動率を縦軸にして表したものである。ま
た、図２０は、１つのキャビティーに水晶振動子と発振
回路用ＩＣを配置した構造の従来の発振器について、同
様の試験結果を表したものである。 【００９３】この結果から、明らかなように、本発明に
よる水晶発振器１００は熱による周波数特性の変化がほ
とんど生じないのに対し、従来の発振器では熱により周
波数特性が大きく変動することがわかる。 【００９４】（第２の実施形態）図１３〜図１６は、本
発明の第２の実施形態による圧電発振器である表面実装
型水晶発振器３００の構成例を示す。 【００９５】この水晶発振器３００は、図１３に示すよ
うに、容器全体の下部側にＩＣチップ３０３が収容され
る下部キャビティー部３４０ｄを有しており、上部側に
水晶振動子３０２が配置される上部キャビティー部３５
０が形成されている。そして、ＩＣチップ３０３を収容
する下部キャビティー部３４０ｄは、上面側に開口して
いる形状の表面実装型水晶発振器である。 【００９６】即ち、容器体３０１は、第１の容器３１０
と、第２の容器３４０とから構成されている。そして、
第１の容器３１０は、隔壁となる平板状のセラミック層
３１０ａとリング状のセラミック層３１０ｂとからな
り、さらに、リング状セラミック層３１０ｂの表面に
は、シームリング３３６が配置されている。そして、こ
のセラミック層３１０ａとセラミック層３１０ｂ、シー
ムリング３３６とによって規定される上部キャビティー
部３５０に、水晶振動子３０２が配置され、金属性蓋体
３０６によって、水晶振動子３０２が気密的に封止され
ている。尚、セラミック層３１０ａは、上述した第１の
実施形態と同様に積層構造になっていて（不図示）、層
間にはグランドパターン１１１ａが配置され、ＧＮＤ電
位となるビアホール導体３２６に接続されている。 【００９７】また、第２の容器３４０は、平板状のセラ
ミック層３４０ａと、略中央に略矩形状のＩＣ用キャビ
ティー４０１が形成され、その上下左右に略矩形状の電
子部品用キャビティー４０２〜４０５が形成されている
セラミック絶縁層３４０ｂと、リング状のセラミック層
３４０ｃとから構成されている。このセラミック層３４
０ａとセラミック層３４０ｂ，３４０ｃとによって規定
される下部キャビティー部３４０ｄには、図１５に示す
ように、ＩＣチップ３及び電子部品４１〜４４が配置さ
れている。尚、キャビティー部３４０ｄの底面には、Ｉ
Ｃチップ３０３や電子部品３４１〜３４４が配置される
電極パッドや所定の配線パターンが形成されている。 【００９８】そして、第１の容器３１０の下面の４つの
隅部には、図１４に示すように接合用端子電極３５１〜
３５４が形成されている。このうち接合用端子電極３５
１、３５２は、水晶振動子用電極パッド３２０にビアホ
ール導体３２５を介して導通している。そして、接合用
端子電極３５３、３５４は、ＧＮＤ電位となり、シーム
リング３３６にビアホール導体３２６を介して導通して
いる。 【００９９】第２の容器３４０は、図１５に示すよう
に、上面に開口したキャビティー部３４０ｄを有してい
る。そして、このキャビティー部３４０ｄの開口周囲に
は、接合用端子電極３６１〜３６４が形成されている。
この接合用端子電極３６１、３６２は、第１の容器３１
０の下面の接合用端子電極３５３、３５４と接続する接
合用端子電極であり、接合用端子電極３６３、３６４は
第１の容器３１０の下面の接合用端子電極３５１、３５
２と接続する接合用端子電極である。そして、接合用端
子電極３６１〜３６４は、セラミック層３４０ｃ，３４
０ｂを貫くビアホール導体（図示せず）を介して、所定
の配線パターンに導通している。 【０１００】また、第２の容器３４０の下面の４つの隅
部には、図１６に示すように外部端子が３１１〜３１４
が形成されている。外部端子３１１〜３１４は、セラミ
ック層３４０ａのビアホール導体（図示せず）を介して
所定の配線パターンに接続されている。 【０１０１】例えば、外部端子３１１はＶｃｃ端子電極
であり、外部端子３１２は発振出力を行う出力端子であ
り、外部端子３１３はＧＮＤ端子であり、外部端子３１
４は周波数の調整時などに用いるコントロール端子であ
る。 【０１０２】このような第１の容器３１０と第２の容器
３４０は、半田やＡｇなどの金属粉末を含有する導電性
樹脂ペーストなとの導電性接合部材３６０を介して、第
１の容器３１０の接合用端子電極３５１〜３５４と、第
２容器３４０の接合用端子電極３６１〜３６４とが接合
されて、一体的になっている。即ち、第２の容器の３４
０の上方に開口した下部キャビティー部３４０ｄは、第
１容器３１０によって被覆されて積層されている。 【０１０３】そして、ＩＣチップ３のような平面形状が
大きな部品を中心に、その周囲に形状の小さい電子部品
４１〜４４を配置するように下部キャビティー部３４０
ｄに実装して、上述した図１１に示す発振回路を構成し
ている。具体的には、第２の容器３４０の上面の略中央
に設けたＩＣ用キャビティー４０１にＩＣチップ３を配
置し、その上下左右に設けた電子部品用キャビティー４
０２〜４０５に電子部品４１〜４４をそれぞれ配置して
いる。そして、第２の容器３４０の底面における４隅部
に外部端子３１１〜３１４を配置している。 【０１０４】以上、本発明の圧電発振器は、上記した各
実施形態の具体的構成に限定されるものではなく、必要
に応じ適宜構成を変形、追加又は削除した構成としても
よいことは言うまでもない。 【０１０５】例えば、上記では、下部キャビティー部に
設けた電子部品用キャビティーに４つの電子部品を実装
する例を示したが、本発明はこれに限定されるものでは
なく、キャビティーと電子部品の数は必要に応じて適宜
変更してもよい。 【０１０６】尚、本発明による圧電発振器の構造及び製
造方法は、基本波を用いた発振器並びにオーバートーン
発振を用いた高周波の発振器に適用することができる。 【０１０７】 【発明の効果】以上説明したように、本発明の圧電発振
器によれば、下部キャビティー部は、ＩＣチップを収容
するＩＣ用キャビティーと電子部品を収容する電子部品
用キャビティーとに仕切部によって区画されていて、各
キャビティーに各部品を収容する構成からなるので、電
子部品用キャビティーに電子部品を実装する工程で、こ
のキャビティーの底面である実装面に設けられた素子電
極パッドに導電性樹脂ペースト等を塗布した際に、この
導電性樹脂ペーストに含まれる低分子成分が実装面を走
るように拡がる、いわゆるブリードアウトが発生して
も、この電子部品用キャビティーは仕切部によってＩＣ
チップとワイヤボンディングを行う配線パターンとは隔
離されているため、ブリードアウトによる影響が回避さ
れ、これによりワイヤボンディングにおける接続信頼性
の向上を図ることができる。 【０１０８】また、本発明の圧電発振器では、発振回路
を構成する電子部品をＩＣチップに１チップ化せず、Ｉ
Ｃチップと電子部品とを独立させた構成をとるので、電
子部品を適宜選択して特性の変更を行い、圧電発振器を
所望の特性に設定することが容易となり、圧電発振器の
汎用性が向上する。 【０１０９】また、隔壁で隔てられた容器体の上部キャ
ビティー部に圧電振動子を収容し、下部キャビティー部
に発振回路を構成するＩＣチップ及び電子部品を収容す
る構成をとるので、各素子を狭い空間に凝縮して配置す
ることができると共にＩＣチップ等で構成される発振回
路をノイズから保護できるため、圧電発振器を高信頼
で、かつ小型で実装面積の小さなものとすることができ
る。 【０１１０】上記圧電発振器において、下部キャビティ
ー部の仕切部上に、ＩＣチップと接続するＩＣ電極パッ
ドが配置されると共に、ＩＣ電極パッドとＩＣチップと
をワイヤを介してボンディングする構成にすると、ワイ
ヤボンディングにおけるワイヤによる接続長さが短縮さ
れると共にワイヤの伸出動作が簡単になるため、ワイヤ
ボンディングをより確実に行うことができ、接続信頼性
の更なる向上を図ることができる。 【０１１１】上記圧電発振器の製造方法は、ＩＣ用キャ
ビティーに収容されたＩＣチップの電極と、下部キャビ
ティー部の内部に配置されるＩＣ電極パッドとをワイヤ
ボンディングする際に、ＩＣチップの電極にワイヤをボ
ンディングした後に、ワイヤを超音波ボンダーの超音波
発振方向と略平行方向に伸出させて、ワイヤを配線パタ
ーンのＩＣ電極パッドにボンディングする方法をとる。 【０１１２】この製造方法によれば、ＩＣチップの電極
にワイヤをボンディングする１ｓｔボンディングを行っ
た後に、ワイヤを配線パターンにボンディングする２ｎ
ｄボンディングを行う際に、ワイヤを超音波ボンダーの
超音波発振方向と略平行方向に伸出させ、ワイヤをキャ
ピラリーで配線パターンに圧接しながら引きちぎるよう
にしてボンディングするため、ボンディング部の接触面
積が広くなり、これによりワイヤボンディングにおける
接続信頼性の向上を図ることができる。
【図面の簡単な説明】 【図１】本発明の第１の実施形態による圧電発振器であ
る表面実装型水晶発振器の構成例を示す外観斜視図であ
る。 【図２】本発明の第１の実施形態による圧電発振器であ
る表面実装型水晶発振器の構成例を示す断面図である。 【図３】本発明の第１の実施形態による圧電発振器であ
る表面実装型水晶発振器の構成例を示す側面図である。 【図４】本発明の第１の実施形態による圧電発振器であ
る表面実装型水晶発振器の構成例を蓋体を省略して示す
上視図である。 【図５】本発明の第１の実施形態による圧電発振器であ
る表面実装型水晶発振器の構成例を充填樹脂を省略して
示す下視図である。 【図６】本発明の第１の実施形態による圧電発振器であ
る表面実装型水晶発振器の容器体を構成するセラミック
絶縁層１ａの構成例を示す上視図である。 【図７】本発明の第１の実施形態による圧電発振器であ
る表面実装型水晶発振器の容器体を構成するセラミック
絶縁層１ａの構成例を示す下視図である。 【図８】本発明の第１の実施形態による圧電発振器であ
る表面実装型水晶発振器の容器体を構成するセラミック
絶縁層１ｂの構成例を示す下視図である。 【図９】本発明の第１の実施形態による圧電発振器であ
る表面実装型水晶発振器の容器体を構成するセラミック
絶縁層１ｃの構成例を示す下視図である。 【図１０】本発明の第１の実施形態による圧電発振器で
ある表面実装型水晶発振器の容器体を構成するセラミッ
ク絶縁層１ｄの構成例を示す下視図である。 【図１１】本発明の圧電発振器である表面実装型水晶発
振器の発振回路を示す図である。 【図１２】本発明の圧電発振器である表面実装型水晶発
振器の製造工程を示す工程図である。 【図１３】本発明の第２の実施形態による圧電発振器で
ある表面実装型水晶発振器の構成例を示す断面図であ
る。 【図１４】本発明の第２の実施形態による圧電発振器で
ある表面実装型水晶発振器の容器体を構成する第１の容
器の構成例を示す下視図である。 【図１５】本発明の第２の実施形態による圧電発振器で
ある表面実装型水晶発振器の容器体を構成する第２の容
器の構成例を示す上視図である。 【図１６】本発明の第２の実施形態による圧電発振器で
ある表面実装型水晶発振器の容器体を構成する第２の容
器の構成例を示す下視図である。 【図１７】本発明による圧電発振器の製造方法における
ワイヤボンディング方法であって、ワイヤを超音波ボン
ダーの超音波発振方向と略平行方向に伸出させてワイヤ
ボンディングを行ったときのボンディング部の状態を示
す図である。 【図１８】比較試験として、ワイヤを超音波ボンダーの
超音波発振方向と直角方向に伸出させてワイヤボンディ
ングを行ったときのボンディング部の状態を示す図であ
る。 【図１９】本発明の圧電発振器である表面実装型水晶発
振器における熱による周波数特性の変化を表すグラフで
あって、（ａ）は２５０℃でリフローしたもの、（ｂ）
は１２５℃で熱エージングしたものをそれぞれ表す。 【図２０】従来の表面実装型水晶発振器における熱によ
る周波数特性の変化を表すグラフであって、（ａ）は２
５０℃でリフローしたもの、（ｂ）は１２５℃で熱エー
ジングしたものをそれぞれ表す。 【図２１】従来の表面実装型水晶発振器の構成例を示す
断面図である。 【図２２】従来の表面実装型水晶発振器の構成例を蓋体
を省略して示す上視図である 【図２３】従来の表面実装型水晶発振器の構成例を充填
樹脂を省略して示す下視図である。 【図２４】従来の表面実装型水晶発振器の発振回路を示
す図である。 【符号の説明】 １ 容器体 ２ 水晶振動子（圧電振動子） ３ ＩＣチップ ５ 上部キャビティー部 ８，３１０ａ 隔壁（ジッタ低減構造） １０ 下部キャビティー部 ３０ 配線パターン ３２，３２ａ ＩＣ電極パッド ４１〜４４ 電子部品 １００，３００ 水晶発振器（圧電発振器） １０１ ＩＣ用キャビティー １０２〜１０５ 電子部品用キャビティー １２１〜１２４ ビアホール導体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０３Ｈ 9/02 Ｈ０３Ｈ 9/02 Ｋ 9/19 Ａ 9/19 Ｈ０１Ｌ 41/08 Ｕ (58)調査した分野(Int.Cl.7，ＤＢ名) H03B 5/30 - 5/42 H01L 21/60 301 H03B 5/32 H01L 23/04 H01L 41/09 H01L 41/22 H03H 3/02 H03H 9/10

Claims (1)

  1. (57)【特許請求の範囲】 【請求項１】 上部キャビティー部と下部キャビティー
    部とが隔壁で隔てられている容器体と、 前記上部キャビティー部に収容される圧電振動子と、 前記下部キャビティー部に収容される発振回路を構成す
    るＩＣチップ及び複数の電子部品と、 前記容器体の下面周囲に形成され前記発振回路に接続さ
    れる外部端子電極とを備え、 前記下部キャビティー部は、ＩＣチップを収容するＩＣ
    用キャビティーと、該ＩＣ用キャビティーの上下左右方
    向に夫々位置する電子部品を収容する４つの電子部品用
    キャビティーとに仕切部によって区画され、各キャビテ
    ィーに各部品を収容するとともに、 前記仕切部上に、前記ＩＣチップと接続するＩＣ電極パ
    ッドが配置されると共に、前記ＩＣ電極パッドと前記Ｉ
    Ｃチップとをワイヤを介してボンディングした ことを特
    徴とする圧電発振器。
JP2000289646A 2000-09-22 2000-09-22 圧電発振器及びその製造方法 Expired - Fee Related JP3429264B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000289646A JP3429264B2 (ja) 2000-09-22 2000-09-22 圧電発振器及びその製造方法
US09/960,450 US6587008B2 (en) 2000-09-22 2001-09-20 Piezoelectric oscillator and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000289646A JP3429264B2 (ja) 2000-09-22 2000-09-22 圧電発振器及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002100949A JP2002100949A (ja) 2002-04-05
JP3429264B2 true JP3429264B2 (ja) 2003-07-22

Family

ID=18773007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000289646A Expired - Fee Related JP3429264B2 (ja) 2000-09-22 2000-09-22 圧電発振器及びその製造方法

Country Status (1)

Country Link
JP (1) JP3429264B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014951A (ja) * 2009-06-30 2011-01-20 Kyocera Kinseki Corp 圧電発振器
JP6908068B2 (ja) * 2019-03-29 2021-07-21 株式会社大真空 圧電振動デバイス

Also Published As

Publication number Publication date
JP2002100949A (ja) 2002-04-05

Similar Documents

Publication Publication Date Title
US6587008B2 (en) Piezoelectric oscillator and a method for manufacturing the same
JP3406845B2 (ja) 表面実装型水晶発振器
JP4795602B2 (ja) 発振器
JP2000151283A (ja) 表面実装型水晶発振器
JP3451018B2 (ja) 水晶発振器
JP4046641B2 (ja) 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法
JP3406846B2 (ja) 温度補償型水晶発振器
JP2013038672A (ja) 圧電発振器
JP3429264B2 (ja) 圧電発振器及びその製造方法
JP3437827B2 (ja) 圧電発振器
JP2001320240A (ja) 圧電発振器
JP3403159B2 (ja) 圧電発振器
JP2002100931A (ja) 圧電発振器及びその製造方法
JP2001284373A (ja) 電子部品
JP3546506B2 (ja) 電子部品およびその製造方法
JP3981977B2 (ja) 圧電発振器
JP4075301B2 (ja) 圧電デバイスと圧電デバイスのパッケージと及びそれらの製造方法
JP4454145B2 (ja) 電子部品収納用セラミックパッケージ及び電子部品装置
JP2000124738A (ja) 圧電発振器および圧電振動デバイス
JP2002198453A (ja) 電子部品収納用パッケージ及び電子部品装置
JP4593809B2 (ja) 圧電デバイス
JP2000315918A (ja) 水晶発振器
JP2002118423A (ja) 圧電デバイス及びその製造方法
RU195681U1 (ru) Конструкция тактового пьезоэлектрического генератора
JP4443306B2 (ja) 水晶振動子の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030422

R150 Certificate of patent or registration of utility model

Ref document number: 3429264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees