[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3477073B2 - 半導体素子収納用パッケージの製造方法 - Google Patents

半導体素子収納用パッケージの製造方法

Info

Publication number
JP3477073B2
JP3477073B2 JP11693798A JP11693798A JP3477073B2 JP 3477073 B2 JP3477073 B2 JP 3477073B2 JP 11693798 A JP11693798 A JP 11693798A JP 11693798 A JP11693798 A JP 11693798A JP 3477073 B2 JP3477073 B2 JP 3477073B2
Authority
JP
Japan
Prior art keywords
mold
external lead
lead terminal
space
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11693798A
Other languages
English (en)
Other versions
JPH11307670A (ja
Inventor
啓之 田渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP11693798A priority Critical patent/JP3477073B2/ja
Publication of JPH11307670A publication Critical patent/JPH11307670A/ja
Application granted granted Critical
Publication of JP3477073B2 publication Critical patent/JP3477073B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は半導体素子を収容す
るための半導体素子収納用パッケージの製造方法に関す
るものである。 【0002】 【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージ、通常、エポキシ等の樹脂より
成り、その上面略中央部に半導体素子を収容するための
凹部を有する絶縁基体と、前記絶縁基体の凹部周辺から
外部にかけて導出され、内部に収容する半導体素子を外
部電気回路に接続する鉄−ニッケル−コバルト合金、鉄
−ニッケル合金、銅合金等の金属材料より成る複数個の
外部リード端子と、鉄−ニッケル−コバルト合金等の金
属材料やガラス、サファイア等の無機物、或いはエポキ
シ樹脂等の有機物から成る蓋体とから構成されており、
絶縁基体の凹部に半導体素子を樹脂等の接着材を介して
接着固定するとともに該半導体素子の各電極をボンディ
ングワイヤ等の電気的接続手段を介して外部リード端子
に接続させ、しかる後、絶縁基体の上面に蓋体をエポキ
シ樹脂等から成る封止材を介して接合させ、絶縁基体の
凹部を蓋体で塞ぎ、半導体素子を気密に封止することに
よって製品としての半導体装置となる。 【0003】なお、前記従来の半導体素子収納用パッケ
ージにおけるエポキシ樹脂製絶縁基体は、一般に以下の
方法によって製作される。 【0004】即ち、まず(1)上金型と下金型とから成
り、上下金型を当接させることによって内部に絶縁基体
の形状に対応した空間を有する金型を準備する工程と、
(2)前記上金型と下金型とを間に外部リード端子を挟
んで当接させ、上下金型間に外部リード端子を固定する
とともに一端を前記空間内に位置させる工程と、(3)
前記金型の空間内にエポキシ樹脂前駆体を約50〜20
0kgf/cm2の圧力で注入するとともに約150〜
200℃の温度で硬化させて絶縁基体となし、該絶縁基
体に外部リード端子を、一端が絶縁基体の凹部内に、他
端が外部に露出するようにして取着する工程と、(4)
前記外部リード端子が取着された絶縁基体を金型から取
り出す工程とで製作されている。 【0005】 【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは、外部リード端子の
一端が金型の空間内に位置していること、金型の空間内
に位置する外部リード端子の一端は、該外部リード端子
の自重によって下方に垂れ下がり、上下のいずれの金型
にも接触していないこと等から金型内の空間にエポキシ
樹脂前駆体を注入して絶縁基体を形成する際、注入され
たエポキシ樹脂前駆体は金型の空間内に位置する外部リ
ード端子の表面全体に被着して外部リード端子全体を絶
縁基体を形成するエポキシ樹脂で被覆した状態となって
しまい、その結果、外部リード端子に半導体素子の電極
をボンディングワイヤ等の電気的接続手段を介し接続し
ようとしてもその接続ができないという欠点を有してい
た。 【0006】本発明は上記欠点に鑑み案出されたもの
で、その目的は絶縁基体に取着された外部リード端子に
絶縁基体を構成する樹脂が被着するのを有効に防止し、
外部リード端子に半導体素子の電極をボンディングワイ
ヤを介して確実、強固に電気的接続することができる半
導体素子収納用パッケージの製造方法を提供することに
ある。 【0007】 【課題を解決するための手段】本発明の半導体素子収納
用パッケージの製造方法は、上面に半導体素子を収容す
る凹部を有し、かつ複数個の外部リード端子が一端を前
記凹部内に、他端が外部に露出した状態で取着されてい
る樹脂製の絶縁基体と蓋体とから成る半導体素子収納用
パッケージであって、前記絶縁基体が下記(1)乃至
(4)の工程により製作されていることを特徴とするも
のである。 【0008】 (1)下面に凹溝を有する上金型と、上
面に凹溝を有し、該凹溝周辺の上面に凸部を有する下金
型とから成り、上下金型を当接させ、上下金型に設けた
凹溝によって内部に絶縁基体の形状に対応した空間を形
成する金型を準備する工程と、(2)前記上金型と下金
型とを間に外部リード端子を挟んで当接させ、上下金型
間に外部リード端子を固定するとともに一端を前記空間
内に位置させ、かつ前記外部リード端子の一端を下金型
に設けた凸部によって前記空間に露出する上金型の表面
に接合させるとともに前記外部リード端子の他端を前記
凸部よりも下側に位置させる工程と、(3)前記金型の
空間内に液状樹脂を注入するとともに硬化させて絶縁基
体となし、該絶縁基体に外部リード端子を、一端が絶縁
基体の凹部内に、他端が外部に露出するようにして取着
する工程と、(4)前記外部リード端子が取着された絶
縁基体を金型から取り出す工程 本発明の製造方法によれば、内部に絶縁基体に対応した
空間を形成するための凹溝を有する上下一対の金型のう
ち下金型の凹溝周辺に凸部を設けたことから上金型と下
金型とを間に外部リード端子を挟んで当接させた場合、
金型の空間内に位置する外部リード端子の一端は前記凸
部を支点として空間に露出する上金型の表面に接合し、
その結果、金型内の空間に液状樹脂を注入して絶縁基体
を形成する際、注入された液状樹脂は金型の空間内に位
置する外部リード端子の上面に被着することは殆どな
く、これによって外部リード端子に半導体素子の電極を
ボンディングワイヤ等の電気的接続手段を介して確実に
電気的接続することが可能となる。 【0009】 【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図1は本発明の製造方法によって製作さ
れた半導体素子を収容する半導体素子収納用パッケージ
の一実施例を示し、1は絶縁基体、2は蓋体である。こ
の絶縁基体1と蓋体2とで半導体素子3を収容するため
の容器4が構成される。 【0010】前記絶縁基体1は、例えば、エポキシ樹脂
等の電気絶縁材料から成り、その上面略中央部に半導体
素子3を収容するための凹部1aが設けてあり、該凹部
1a底面には半導体素子3が樹脂等から成る接着材を介
して接着固定される。 【0011】また前記絶縁基体1には凹部1aの内側か
ら外部にかけて導出する複数個の外部リード端子5が取
着されており、該外部リード端子5は内部に収容する半
導体素子3を外部電気回路に電気的に接続する作用を為
し、その一端には半導体素子3の各電極がボンデイング
ワイヤ等の電気的接続手段6を介して接続され、また外
部に導出された他端は、外部電気回路に半田等のロウ材
を介し接続される。 【0012】 前記外部リード端子5は鉄−ニッケル−
コバルト合金や鉄−ニッケル合金、銅合金等の金属材料
から成り、例えば、鉄−ニッケル−コバルト合金のイン
ゴット(塊)に圧延加工法や打ち抜き加工法等、従来周
知の金属加工法を施すことによって所定の形状に形成さ
れる。 【0013】なお、前記外部リード端子5は、その露出
表面にニッケル、金等の耐蝕性に優れ、ロウ材と濡れ性
がよく、良導電性の金属をメッキ法によリ0.1μm乃
至20μmの厚みに被着させておくと、外部リード端子
5の酸化腐蝕を有効に防止することができるとともに外
部リード端子5とボンディングワイヤ等の電気的接続手
段6及び外部電気回路との電気的接続を良好となすこと
ができる。従って、前記外部リード端子5はその露出表
面にニッケル、金等の耐蝕性に優れ、ロウ材と濡れ性が
よく、良導電性の金属をメッキ法によリ0.1μm乃至
20μmの厚みに被着させておくことが好ましい。 【0014】 また前記外部リード端子5が取着された
絶縁基体1はその上面に鉄−ニッケル−コバルト合金や
鉄−ニッケル合金、銅合金等の金属材料、あるいは酸化
アルミニウム質焼結体やガラス、サファイア等の無機
物、或いはエポキシ樹脂等の有機物から成る蓋体2が樹
脂等から成る封止材を介して接合され、これによって絶
縁基体1と蓋体2とから成る容器4の内部に半導体素子
3が気密に封止される。 【0015】かくして上述のパッケージによれば絶縁基
体1の凹部1a底面に半導体素子3を接着剤を介して取
着するとともに半導体素子3の各電極をボンデイングワ
イヤ等の電気的接続手段6を介して外部リード端子5に
接続させ、しかる後、絶縁基体1の上面に蓋体2を樹脂
等の封止材により接合させ、絶縁基体1と蓋体2とから
成る容器4の内部に半導体素子3を気密に封止すること
によって製品としての半導体装置となる。 【0016】次に上述の半導体素子収納用パッケージに
おける絶縁基体1の製造方法について図2(a)〜
(c)に基づき説明する。まず、図2(a)に示すごと
く、絶縁基体1を製作するための下金型8、上金型9を
一対とする金型を準備する。 【0017】前記下金型8はその上面に所定形状の凹溝
8a及び該凹溝8aの周辺に凸部8bが形成されてお
り、また上金型9の下面には所定形状の凹溝9aが形成
されている。 【0018】前記下金型8及び上金型9に形成した凹溝
8a、9aは下金型8と上金型9とを上下に当接させた
際、内部に絶縁基体1に対応した形状の空間Aを形成す
る作用をなす。 【0019】前記下金型8及び上金型9は、例えば、ス
テンレス鋼等によって形成されており、ステンレス鋼等
のインゴット(塊)に研削加工や放電加工等の金属加工
法を施すことによってその各々の上下面に凹溝8a及び
凹溝9aが形成され、同時に下金型8の凹溝8a周辺に
凸部8bが形成される。 【0020】次に図2(b)に示す如く、前記下金型
8、上金型9とを間に複数個の外部リード端子5を挟ん
で上下に当接させ、上下金型8、9間に外部リード端子
5を固定するとともに一端5aを空間A内に位置させ
る。 【0021】 前記外部リード端子5は鉄−ニッケル−
コバルト合金や鉄−ニッケル合金、銅合金等の金属材料
よりなり、例えば、鉄−ニッケル−コバルト合金等のイ
ンゴット(塊)に圧延加工法や打ち抜き加工法等、従来
周知の金属加工法を施すことによって所定の形状に形成
される。 【0022】また前記外部リード端子5は下金型8の凹
溝8a周辺に凸部8bが形成されていることから下金型
8と上金型9との間に外部リード端子5を挟み込んだ場
合、金型の空間A内に位置する外部リード端子5の一端
5aは前記凸部8bを支点として空間A内に露出する上
金型9の表面に密着性良く接合することとなる。 【0023】なお、前記下金型8の凹溝8a周辺に形成
されている凸部8bは、該凸部8bを支点として外部リ
ード端子5の一端を空間A内に露出する上金型9の表面
に密着性良く接合させるに必要な高さ、具体的には0.
1mm以下(0を含まず)の高さとしておくことが好ま
しい。 【0024】次に図2(c)に示す如く、前記外部リー
ド端子5が固定されている金型の空間A内に注入口11
を通して液状樹脂Pを所定の圧力で注入する。この場
合、外部リード端子5の一端5aはその上面が空間A内
に露出する上金型9の表面に密着接合しているため注入
された液状樹脂Pが外部リード端子5の一端5a上面に
被着することはない。 【0025】前記金型の空間A内に注入される液状樹脂
Pとしては、例えば、ビスフェノールA型エポキシ樹
脂、ノボラック型エポキシ樹脂、グリシジルエステル型
エポキシ樹脂に、アミン系硬化剤、イミダゾール系硬化
剤、酸無水物系硬化剤等の硬化剤を添加混合して成るエ
ポキシ樹脂前駆体から成り、注入口11より空間A内
に、例えば、約50〜200kgf/cm2 の圧力で注
入される。 【0026】次に前記金型の空間A内に注入された液状
樹脂Pは150〜200℃の温度で熱処理され、液状樹
脂Pを熱硬化させることによって上面に半導体素子を収
容する凹部を有する絶縁基体1となし、同時に複数個の
外部リード端子5を、一端5aが絶縁基体1の凹部1a
内に、他端が外部に露出するようにして取着される。 【0027】この場合、絶縁基体1の凹部1a内に露出
する外部リード端子5の一端5aはその上面に絶縁基体
1を構成する樹脂が被着しておらず、完全に露出してい
ることから外部リード端子5に半導体素子の電極をボン
ディングワイヤ等の電気的接続手段を介して電気的に接
続する際、その接続が確実、強固となる。 【0028】そして最後に、上下金型8、9を分割し、
外部リード端子が取着されている絶縁基体を取り出すこ
とによって図1に示す半導体素子収納用パッケージの絶
縁基体1となる。 【0029】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。 【0030】 【発明の効果】本発明の製造方法によれば、内部に絶縁
基体に対応した空間を形成するための凹溝を有する上下
一対の金型のうち下金型の凹溝周辺に凸部を設けたこと
から上金型と下金型とを間に外部リード端子を挟んで当
接させた場合、金型の空間内に位置する外部リード端子
の一端は前記凸部を支点として空間に露出する上金型の
表面に接合し、その結果、金型内の空間に液状樹脂を注
入して絶縁基体を形成する際、注入された液状樹脂は金
型の空間内に位置する外部リード端子の上面に被着する
ことは殆どなく、これによって外部リード端子に半導体
素子の電極をボンディングワイヤ等の電気的接続手段を
介して確実に電気的接続することが可能となる。
【図面の簡単な説明】 【図1】本発明の製造方法によって製作された半導体素
子を収容する半導体素子収納用パッケージの一実施例を
示す断面図である。 【図2】(a)乃至(c)は図1に示すパッケージの絶
縁基体の製造方法を説明するための各工程毎の断面図で
ある。 【符号の説明】 1・・・絶縁基体 2・・・蓋体 3・・・半導体素子 4・・・容器 5・・・外部リード端子 8・・・下金型 8a・・下金型に形成した凹溝 8b・・凸部 9・・・上金型 9a・・上金型に形成した凹溝 A・・・空間

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 上面に半導体素子を収容する凹部を有
    し、かつ複数個の外部リード端子が一端を前記凹部内
    に、他端が外部に露出した状態で取着されている樹脂製
    絶縁基体と蓋体とから成る半導体素子収納用パッケー
    ジであって、前記絶縁基体が下記(1)乃至(4)の工
    程により製作されていることを特徴とする半導体素子収
    納用パッケージの製造方法。(1)下面に凹溝を有する
    上金型と、上面に凹溝を有し、該凹溝周辺の上面に凸部
    を有する下金型とから成り、上下金型を当接させ、上下
    金型に設けた凹溝によって内部に前記絶縁基体の形状に
    対応した空間を形成する金型を準備する工程と、(2)
    前記上金型と下金型とを間に前記外部リード端子を挟ん
    で当接させ、上下金型間に前記外部リード端子を固定す
    るとともに一端を前記空間内に位置させ、かつ前記外部
    リード端子の一端を前記下金型に設けた前記凸部によっ
    て前記空間に露出する前記上金型の表面に接合させる
    ともに前記外部リード端子の他端を前記凸部よりも下側
    に位置させる工程と、(3)前記金型の空間内に液状樹
    脂を注入するとともに硬化させて前記絶縁基体となし、
    前記絶縁基体に前記外部リード端子を、一端が前記絶縁
    基体の前記凹部内に、他端が外部に露出するようにして
    取着する工程と、(4)前記外部リード端子が取着され
    前記絶縁基体を前記金型から取り出す工程
JP11693798A 1998-04-27 1998-04-27 半導体素子収納用パッケージの製造方法 Expired - Fee Related JP3477073B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11693798A JP3477073B2 (ja) 1998-04-27 1998-04-27 半導体素子収納用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11693798A JP3477073B2 (ja) 1998-04-27 1998-04-27 半導体素子収納用パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH11307670A JPH11307670A (ja) 1999-11-05
JP3477073B2 true JP3477073B2 (ja) 2003-12-10

Family

ID=14699407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11693798A Expired - Fee Related JP3477073B2 (ja) 1998-04-27 1998-04-27 半導体素子収納用パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP3477073B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3268734B2 (ja) * 1996-11-15 2002-03-25 古河電気工業株式会社 ヒートパイプを用いた電子機器放熱ユニットの製造方法
JP6451117B2 (ja) * 2014-04-01 2019-01-16 富士電機株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JPH11307670A (ja) 1999-11-05

Similar Documents

Publication Publication Date Title
US8158458B2 (en) Power semiconductor module and method of manufacturing the same
US6849930B2 (en) Semiconductor device with uneven metal plate to improve adhesion to molding compound
US5389739A (en) Electronic device packaging assembly
US5144412A (en) Process for manufacturing plastic pin grid arrays and the product produced thereby
KR20080108908A (ko) 반도체 장치, 그 제조 방법 및 반도체 장치 제품
US3714370A (en) Plastic package assembly for electronic circuit and process for producing the package
JP2000243887A (ja) 半導体装置とその製造方法
US6608372B2 (en) Surface mountable chip type semiconductor device and manufacturing method
CN208767298U (zh) 传感器封装
JP5749066B2 (ja) インダクタ一体型リードフレーム、並びに、電子回路モジュール及びその製造方法
JP3477073B2 (ja) 半導体素子収納用パッケージの製造方法
KR960010011B1 (ko) 플라스틱 핀 그리드 어레이 실장 제조공정
JPH01196153A (ja) 樹脂封止半導体装置
JP2000243880A (ja) 半導体装置とその製造方法
JP2023090059A (ja) 半導体装置及び半導体装置の製造方法
JP2004165181A (ja) 半導体素子収納用パッケージおよび半導体装置
JPS6326545B2 (ja)
JP2000012720A (ja) 半導体素子収納用パッケージの製造方法
JPH11307672A (ja) 半導体素子収納用パッケージの製造方法
JPH11307671A (ja) 半導体素子収納用パッケージの製造方法
JPH11307663A (ja) 半導体素子収納用パッケージの製造方法
JP2004179584A (ja) トランジスタパッケージ及びその製造方法
JP2003133449A (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP3554640B2 (ja) 半導体チップ装着用パッケージ、半導体装置およびその製造方法
JPH10189792A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees