JP3442509B2

JP3442509B2 - プラズマ表示装置及びその制御方法

Info

Publication number: JP3442509B2
Application number: JP30191694A
Authority: JP
Inventors: 義一金澤; 慎次金具
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-12-06
Filing date: 1994-12-06
Publication date: 2003-09-02
Anticipated expiration: 2018-09-02
Also published as: JPH08160909A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プラズマ表示装置及び
その制御方法に関し、特に、メモリ機能を有するＡＣ型
であり、３電極面放電型の表示パネルを駆動する装置及
びアドレス・維持放電分離方式の駆動方法に関するもの
である。

【０００２】

【従来の技術】ＡＣ（交流）型プラズマディスプレイパ
ネル（Ｐlasma Ｄisplay Ｐanel：以下ＰＤＰという）
装置は図13に示すように、発光表示をする表示パネル１
と、制御信号Ｓ１に応じてパネル１のＸ電極に全面書込
みパルスや放電維持電圧を供給するＸ共通ドライバ２
と、制御信号Ｓ２に応じてパネル１のＹ電極にスキャン
パルスや放電維持電圧を供給するＹスキャンドライバ３
と、制御信号Ｓ３に応じてドライバ３の入出力を制御す
るＹ共通ドライバ４と、制御信号Ｓ４に応じてパネル１
の放電セルを選択するアドレスドライバ５と、クロック
信号（ＣLOCK），表示データ（ＤATA ），垂直同期信号
（ＶSYNC）及び水平同期信号（ＨSYNC）に応じて各制御
信号Ｓ１〜Ｓ４を発生する制御回路６とを備えている。

【０００３】表示パネル１の１画素を構成する放電セル
１１は図16（Ｂ）に示すように、前面ガラス基板１Ａに
設けられた放電維持ためのＸ電極７，Ｙ電極８と、それ
らと対向する背面ガラス基板１Ｂに設けられたアドレス
電極９と、Ｘ電極７，Ｙ電極８を保護する保護膜１Ｄ
と、アドレス電極９を被覆しカラー表示をする蛍光体１
Ｃとが設けられている。

【０００４】次に、図14を参照しながらＡＣ型ＰＤＰ装
置の動作を説明する。表示パネル１の階調表示の基準と
なる１サブフィールドにおいて、まず、放電セル１１を
リセットするリセット期間では、Ｙスキャンドライバ３
の出力を０Ｖにした状態で、アドレスドライバ５からア
ドレス電極９にアドレス電圧Ｖawが供給され、Ｘ共通ド
ライバ２からＸ電極７に全面書込みパルスＶｓ＋Ｖｗが
それぞれ供給される。

【０００５】また、アドレス期間では、アドレスドライ
バ５からアドレス電極９に放電セル１１を選択するため
のアドレスパルスＶａが供給され、Ｘ共通ドライバ２か
らＸ電極７に非選択ライン用のための電圧ＶＸが供給さ
れ、Ｙスキャンドライバ３からＹ電極８に放電セル１１
を走査するスキャンパルス−ＶＹがそれぞれ供給され
る。

【０００６】さらに、維持放電期間では、アドレスドラ
イバ５からアドレス電極９に電圧Ｖａｗが供給され、Ｘ
共通ドライバ２からＸ電極７に放電維持パルスＶｓが供
給され、Ｙスキャンドライバ３からＹ電極８に同様に、
維持パルスＶｓがそれぞれ供給される。これにより表示
パネル１が発光表示する。すなわち、表示パネル１は２
本のＸ電極７とＹ電極８に交互に、維持パルスＶｓが印
加されることで放電を持続し発光表示を行う。この際の
放電はパルス印加直後、１μｓから数μｓで終了する。
また、この放電によって発生した正電荷（イオン）は、
負電圧が印加されている，例えば、Ｙ電極８上の保護膜
（ＭｇＯ膜）１Ｄの表面に蓄積され、同様に、負電荷
（電子）は、正電圧が印加されているアドレス電極９下
の蛍光体１Ｃの表面に蓄積される。

【０００７】従って、始めに高い電圧パルスをＹ電極８
とアドレス電極９に供給すると放電を開始し、これによ
り、該電極間８，９が放電し、壁電荷が生成され、その
後、前回よりも低く、極性の異なる維持パルスＶｓをＸ
電極７及びＹ電極８間に印加することにより、前に蓄積
された壁電荷が維持パルスＶｓに重複される。これによ
り、放電セル１１の放電空間に対する相対電圧が大きな
ものとなり、放電閾値を越えて放電セル１１が放電を開
始する。つまり、最初に書込み放電が行われ、壁電荷が
生成された放電セル１１では、その後、逆極性の維持パ
ルスＶｓが交互に印加されることにより、放電を維持す
るという特徴がある。一般に、このような状態をメモリ
効果又はメモリ機能と呼ばれ、表示パネル１ではこのメ
モリ効果を利用して表示が行われる。

【０００８】

【発明が解決しようとする課題】このようなメモリ効果
を利用した表示パネル１によれば、アドレス期間中にア
ドレス放電が大きくなって自己消去放電に至らないよう
にするため、非選択ライン用の電圧としてＸ電極７にＶ
Ｘを印加し、同様に、Ｙ電極８に電圧（非選択電位）＝
−ＶＹ＋１００Ｖを印加している。しかし、アドレス期
間で選択されなかった放電セル１１にも上記の電圧ＶＸ
及び−ＶＹ＋１００Ｖが供給されるため、Ｘ電極７とＹ
電極８との間に、常に、１００Ｖの直流バイアスを生
じ、放電セル１１の電位に偏りを招き、マイグレーショ
ンの発生原因となっている。

【０００９】このことは多階調表示を行う場合に表示パ
ネル１の長寿命化の妨げとなる。例えば、図15に示すよ
うに、１フレームに６つのサブフィールドＳＦ１〜ＳＦ
６を与えて６４階調表示を行う場合、アドレス期間にＸ
電極７に印加した電圧と、Ｙ電極８に印加した電圧が直
流バイアスを発生させる。図15において、リセット期間
と維持放電期間は維持パルス等が交互に電極７，８間に
印加されるため、ほとんど交流（ＡＣ）が印加されてい
ると考えてよい。一方、アドレス期間に１本のＹ電極８
に着目した場合、選択が行われる１アドレスサイクル以
外には、Ｙ電極８が非選択電位を保つため、ほとんどの
放電セル１１が非選択電位にあると考えなくてはならな
い。

【００１０】すなわち、各サブフィールドＳＦ１〜ＳＦ
６では、図15に示すようにアドレス期間１．４４ｍｓの
間に、＋５０Ｖの電圧がＸ電極７に印加され、−５０Ｖ
の電圧がＹ電極８に印加されており、Ｘ電極７とＹ電極
８との間の電位差が１００Ｖとなっている。１．４４ｍ
ｓは、４８０ライン分×アドレスサイクル３μｓ／ライ
ンである。１フレームでは、６×１．４４ｍｓ＝８．６
４ｍｓとなる。

【００１１】これを図16（Ａ）に示すように１フレーム
を１サイクルとして簡略化すると、その中の５２％の期
間、１００Ｖの直流バイアスが印加されていることにな
る。言い換えれば、デューティ比５２％で１００Ｖの直
流バイアスが等価的にＸ電極７とＹ電極８との間に印加
された状態となっている。この直流バイアスがマイグレ
ーションの発生原因となっている。

【００１２】一般に、マイグレーションは物質の移動で
あり、高温や大電流密度が原因で起こる現象であり、直
流成分が電極間に長い時間に渡って印加されると成長し
易い。図16（Ｂ）において、ＡＣ型ＰＤＰ装置でのマイ
グレーションは、陰極となるＹ電極８のＩＴＯ膜から陽
極であるＸ電極７に向かって導電性の樹枝状突起物１０
が伸び、最終的には短絡に至り、Ｘ電極７とＹ電極８の
役割が果たせなくなる現象である。この突起物１０は図
16（Ａ）に示したような直流バイアスによって引き起こ
され、ガス放電によって発生する熱によって加速され
る。例えば、常に、点灯し高温になっている領域におい
ては、マイグレーションが進行し易く、他の領域の安定
な動作電圧範囲からのズレを引き起こしてしまう。

【００１３】また、完全な短絡に至らなくとも、樹枝状
突起物１０が延びることで、絶縁抵抗が低下し、正常な
パルス電圧を放電セル１１に印加することが困難とな
り、正常動作の妨げとなる。絶縁抵抗の低下に至らなく
とも、樹枝状突起物１０がＹ電極８の役割を果たし、放
電開始電圧を低下させ、初期状態で設定した動作電圧の
範囲を逸脱して、正常な表示が行えなくなってしまう。

【００１４】このようにマイグレーションは安定動作範
囲を変動させ、正常な表示の妨げとなるばかりか、短絡
によるパネルや駆動回路の破損をも引き起こし、表示装
置としての寿命を著しく低下させるという問題につなが
る。本発明は、かかる従来例の問題点に鑑み創作された
ものであり、Ｘ・Ｙ電極間の直流バイアスによって生ず
るマイグレーションを防止し、樹枝状突起物の発生を無
くして、放電セルの長期安定化及び表示パネルの高寿命
化を図ることが可能となるプラズマ表示装置及びその制
御方法の提供を目的とする。

【００１５】

【課題を解決するための手段】本発明に係るプラズマ表
示装置は、その一実施例を図１〜１２に示すように、発
光表示用の第１の電極，第２の電極及び第３の電極を有
する放電セルと、前記第２の電極及び前記第３の電極に
セル選択用の電圧を供給し、かつ、前記第１の電極及び
前記第２の電極に放電維持用の電圧を交互に供給する駆
動回路と、前記駆動回路に制御信号を出力し、該駆動回
路から前記放電セルの発光表示期間には放電維持用の電
圧及びセル選択用の電圧を出力させ、かつ、前記放電セ
ルの発光休止期間には、前記発光表示期間に前記第１の
電極と前記第２の電極との間に供給する直流成分のバイ
アス電圧と逆極性のバイアス電圧を前記第１の電極と前
記第２の電極との間に出力させる出力調整回路とを備え
ることを特徴とする。

【００１６】本発明のプラズマ表示装置において、好ま
しくは、前記逆極性のバイアス電圧を前記放電維持用の
電圧よりも大きくするトランジスタ回路が設けられるこ
とを特徴とする。本発明のプラズマ表示装置において、
好ましくは、前記駆動回路は、前記発光表示期間に供給
する最後の放電維持用の電圧を次の発光表示期間まで引
き延ばして前記逆極性のバイアス電圧を出力させること
を特徴とする。

【００１７】本発明のプラズマ表示装置において、好ま
しくは、前記駆動回路は、最後の放電維持用の電圧を前
記放電維持用の電圧より高く、かつ、放電開始電圧を越
えない範囲の前記逆極性のバイアス電圧を出力させるこ
とを特徴とする。本発明のプラズマ表示装置の制御方法
は、複数の放電セルを有する表示パネルの１フレームの
表示期間から、前記放電セルをリセットする第１の期間
と、前記放電セルを選択する第２の期間と、前記放電セ
ルの放電を維持する第３の期間とを除いた残りの休止期
間に、前記第２の期間に供給した直流成分のバイアス電
圧と逆極性のバイアス電圧を供給することを特徴とす
る。

【００１８】本発明のプラズマ表示装置の制御方法にお
いて、好ましくは、前記第３の期間の最後に放電セルに
供給した放電維持用の電圧を前記逆極性のバイアス電圧
として前記第３の期間の終了時点から次の表示期間の第
１の期間に至るまで引き延ばすことを特徴とする。本発
明のプラズマ表示装置の制御方法において、好ましく
は、前記第３の期間の最後に放電セルに印加した放電維
持用の電圧よりも大きく、前記放電セルの放電開始電圧
を越えない範囲の前記逆極性のバイアス電圧を前記第３
の期間の終了時点から次の表示期間の第１の期間に至る
まで引き延ばすことを特徴とし、上記目的を達成する。

【００１９】

【作用】本発明の第１の装置によれば、出力調整回路
によって、放電セルの発光休止期間に駆動回路から３つ
の電極のいずれかに消去用電圧が出力させられるため、
発光表示期間中に生じた第１及び第２の電極間又は第２
及び第３の電極間に残留した直流成分電圧を消去用電圧
によって打ち消すことができる。

【００２０】これにより、放電セルの電位の偏りにより
生ずる電極面での導電性の樹枝状突起物の発生が抑えら
れ、第１の電極から第２の電極又は第２の電極から第３
の電極に成長しようとするマイグレーションが防止で
き、表示パネルの高寿命化を図ることが可能となる。ま
た、本発明の第２の装置によれば、発光休止期間に、ト
ランジスタ回路から第１及び第２の電極間に放電維持用
の電圧よりも高くされた電圧が印加されることにより、
発光表示期間に生じた直流成分電圧に対し第１の装置よ
りも高い消去用電圧によって放電セルの電位の偏りを低
減することができる。

【００２１】これにより、第１の装置に比べて、一層放
電セルのマイグレーションの防止及び表示パネルの高寿
命化が図れる。なお、消去用電圧は放電セルの放電維持
用の電圧と同じ極性の電圧を第１の電極及び第２の電極
間又は第２の電極及び第３の電極間に長く印加すること
により発生し、また、放電維持用の電圧と同じ極性で放
電セルの放電開始電圧を越えない範囲の電圧を第１の電
極及び第２の電極間又は第２の電極及び第３の電極間に
長く印加することにより容易に発生させることができ
る。

【００２２】

【実施例】次に、図を参照しながら本発明の実施例につ
いて説明をする。図１〜12は本発明の実施例に係るプラ
ズマ表示装置及びその制御方法の説明図である。（１）第１の実施例の説明図１は、本発明の第１の実施例に係るＡＣ型ＰＤＰ装置
の構成図であり、図３（Ａ），（Ｂ）は、各実施例に係
るＡＣ型ＰＤＰ装置のアドレスドライバ及びＸドライバ
の内部構成図を示している。図３は３極面放電ＡＣ型Ｐ
ＤＰの平面図であり、図４はそのアドレス電極側から見
た断面図を示している。図６（Ａ）〜（Ｃ）はＹ電極の
非選択電位を説明する図をそれぞれ示している。

【００２３】３極面放電ＡＣ型ＰＤＰ装置は図１に示す
ように、表示パネル１，出力調整回路１２，Ｙスキャン
ドライバ１３，Ｙ共通ドライバ１４，Ｘ共通ドライバ１
５及びアドレスドライバ１６を備えている。表示パネル
１は発光表示をするものであり、複数の放電セル１１か
ら構成されている。１つの放電セル１１はＸ電極（第１
の電極）７，Ｙ電極（第２の電極）８及びアドレス電極
（第３の電極）９を有している。放電セル１１のＸ，Ｙ
電極側から見た断面図については、図16（Ｂ）を参照さ
れたい。表示パネル１については図３で、アドレス電極
から見た図については図４でそれぞれ説明する。

【００２４】出力調整回路１２はＹ電極８及びＸ電極７
又はＹ電極８及びアドレス電極９間に印加する電圧の大
きさ及び通電時間を調整するゲート制御信号を各ドライ
バ１３〜１６に出力するものである。出力調整回路１２
は電圧の大きさ及び通電時間を調整する信号情報を記憶
するＲＯＭ12Ａと、信号情報を増幅するＭＯＳドライバ
12Ｂを有している。ＲＯＭ12Ａの出力はＭＯＳドライバ
12Ｂに接続され、ドライバ12Ｂの出力は、各ドライバ１
３〜１６のトランジスタのゲートにそれぞれ接続されて
いる。ＭＯＳドライバ12Ｂは、ＲＯＭ12Ａからのゲート
制御信号を所定の電圧に増幅するものである。

【００２５】ＲＯＭ12Ａは読出し専用メモリや電気的書
込み消去可能な読出し専用メモリ（ＥＰＲＯＭ）から構
成され、図13で説明したような制御回路によって読出し
制御される。例えば、放電セル１１を発光させない休止
期間にＹ電極８に維持パルスＶｓよりも通電時間の長い
電圧を印加するゲート制御信号をドライバ12Ｂを介して
Ｙ共通ドライバ１４に出力する。

【００２６】これにより、Ｙ共通ドライバ１４は放電セ
ル１１を発光させない休止期間を利用して、Ｙ電極８に
印加する維持パルスＶｓの通電時間を引き延ばすことと
なる。なお、Ｙスキャンドライバ１３，Ｙ共通ドライバ
１４，Ｘ共通ドライバ１５及びアドレスドライバ１６は
駆動回路の一例を構成するものである。Ｙスキャンドラ
イバ１３はドライバ12Ｂからのゲート制御信号に応じて
Ｙ電極８にスキャンパルス−ＶＹ，維持パルスＶｓ及び
非選択ライン用の電圧−Ｖscを供給する回路である。こ
のゲート制御信号は図７に示すようなタイミングを有し
ている。非選択ライン用の電圧−Ｖscについては図５に
おいて説明をする。

【００２７】１ビットのスキャンドライバ１３は２個の
電界効果トランジスタＴ11及びＴ12と２個の保護ダイオ
ードＤから構成されている。トランジスタＴ11及びＴ12
のドレインはＹ電極８に接続され、それらのゲートはＭ
ＯＳドライバを介して出力調整回路１２のＲＯＭに接続
されている。トランジスタＴ11のソースはＹ共通ドライ
バ１４のトランジスタＴ８及びＴ９のドレインに接続さ
れ、トランジスタＴ12のソースはドライバ１４のトラン
ジスタＴ７及びＴ10のドレインにそれぞれ接続されてい
る。

【００２８】Ｙ共通ドライバ１４はスキャンドライバ１
３に電圧−ＶＹ，Ｖｓ及び−Ｖscを供給する回路であ
り、６個の電界効果トランジスタＴ５〜Ｔ10と６個の保
護ダイオードＤと３つの逆流阻止ダイオードＤ１〜Ｄ３
から構成されている。トランジスタＴ８及びＴ９のドレ
インはダイオードＤ１を介してトランジスタＴ５のドレ
インとダイオードＤ２の一端に接続されている。トラン
ジスタＴ８及びＴ９のゲートは出力調整回路１２のドラ
イバ12Ｂに接続され、トランジスタＴ８のソースは電圧
−Ｖscの供給源に接続され、トランジスタＴ９のソース
は電圧−ＶＹの供給源にそれぞれ接続されている。トラ
ンジスタＴ５のソースは接地線ＧNDに接続され、ダイオ
ードＤ２の他端は電圧Ｖｓの供給源にそれぞれ接続され
ている。

【００２９】トランジスタＴ７及びＴ10の各ゲートは、
出力調整回路１２のドライバ12Ｂに接続され、トランジ
スタＴ７のドレインはトランジスタＴ６のソース及びダ
イオードＤ３の一端に接続され、トランジスタ10のソー
スは電圧−ＶＹの供給源にそれぞれ接続されている。ト
ランジスタＴ６のドレインは電圧Ｖｓの供給源に接続さ
れ、ダイオードＤ３の他端は接地線ＧNDにそれぞれ接続
されている。

【００３０】Ｘ共通ドライバ１５は出力調整回路１２の
ＭＯＳドライバ12Ｂからのゲート制御信号に応じてＸ電
極７に全面書込みパルスＶｓ＋Ｖｗ，非選択ライン用の
電圧ＶＸ及び維持パルスＶｓを供給する回路である。こ
のゲート制御信号は図７に示すようなタイミングを有し
ている。ドライバ１５は図２（Ａ）に示すように５個の
ｎ型の電界効果トランジスタＴ13〜Ｔ17と５個の保護ダ
イオードＤと２つの逆流阻止ダイオードＤ４，Ｄ５と容
量Ｃ１から構成されている。

【００３１】ダイオードＤ４の一端は電圧Ｖｓの供給源
に接続され、その他端は容量Ｃ１の一端とトランジスタ
Ｔ15のドレインに接続されている。トランジスタＴ13の
ドレインは電圧Ｖｗの供給源に接続され、そのソースは
トランジスタＴ14のドレインと容量Ｃ１の他端に接続さ
れ、トランジスタＴ14のソースは接地線ＧNDに接続され
ている。トランジスタＴ13及びＴ14の各ゲートは、ＭＯ
Ｓドライバ12Ｂを介して出力調整回路１２のＲＯＭ12Ａ
にそれぞれ接続されている。

【００３２】トランジスタＴ15のソースはトランジスタ
Ｔ16のドレインとダイオードＤ５とＸ電極７に接続さ
れ、トランジスタＴ16のソースは接地線ＧNDにそれぞれ
接続されている。トランジスタＴ15及びＴ16の各ゲート
は出力調整回路１２のドライバ12Ｂに接続されている。
ダイオードＤ５の他端はトランジスタＴ17のソースに接
続され、トランジスタＴ17のドレインは電圧ＶＸの供給
源にそれぞれ接続されている。

【００３３】アドレスドライバ１６は不図示の制御回路
からの表示データに基づいて、表示パネル１の中の放電
セル１１を選択するために、出力調整回路１２のドライ
バ12Ｂからのゲート制御信号に応じてアドレス電極９に
電圧Ｖａｗ（Ｖａ＋Ｖａｓ）を供給する。ドライバ１６
は図２（Ｂ）に示すように４個のｎ型の電界効果トラン
ジスタＴ１〜Ｔ４と４個の保護ダイオードＤと１つの逆
流阻止ダイオードＤ６と容量Ｃ２から構成されている。

【００３４】ダイオードＤ６の一端は電圧Ｖａの供給源
に接続され、その他端は容量Ｃ２の一端とトランジスタ
Ｔ３のドレインに接続されている。トランジスタＴ３の
ソースはアドレス電極９とトランジスタＴ４のドレイン
に接続され、容量Ｃ２の他端はトランジスタＴ１のソー
スとトランジスタＴ２のドレインに接続されている。ト
ランジスタＴ２のソースは接地線ＧNDに接続され、トラ
ンジスタＴ１のドレインがアドレス電圧Ｖasの供給源に
それぞれ接続されている。各保護ダイオードＤは各トラ
ンジスタのソース・ドレイン間に接続されている。

【００３５】本実施例の表示パネル１はＸ・Ｙ電極７，
８の一部に透明電極を使用した反射型である。表示パネ
ル１の平面は図３に示すように、Ｎ本のＹ１電極〜ＹＮ
電極と、これらの電極に直交して設けられたＭ本のアド
レス電極Ａ１〜ＡＭと、Ｙ１電極〜ＹＮ電極に平行して
配置されたＸ電極とを有している。また、アドレス電極
に平行し、Ｘ・Ｙ電極７，８に対して垂直方向に障壁が
設けられ、１つの放電セルはＹ１電極，アドレス電極Ａ
１及びＸ電極から構成されている。本実施例では表示パ
ネル１は画面の垂直方向に４８０ラインの放電セル１１
を有している。

【００３６】表示パネル１のアドレス電極側から見た断
面は図４に示すように、前面ガラス基板１Ａ上に、放電
維持ための透明電極によって形成されたＸ電極７又はＹ
電極８が設けられている。透明電極は蛍光体１Ｃからの
反射光を透過させる役割があるため、ＩＴＯ膜（酸化イ
ンジウムを主成分とする導体膜）等によって形成され
る。これら電極７，８上にはバス電極１Ｅが形成されて
いる。バス電極１Ｅは、電極抵抗による電圧ドロップを
防ぐために形成され、ＣｒやＣｕを使用して低抵抗化さ
れる。さらに、それらを誘電体層（ガラス）１Ｆで被覆
し、放電面には保護膜としてＭｇＯ（酸化マグネシウ
ム）膜１Ｄが形成されている。

【００３７】また、基板１Ａと向かい合う背面ガラス基
板１Ｂには、Ｘ・Ｙ電極７，８と直交してアドレス電極
９が形成されている。アドレス電極９間には、障壁11Ａ
が形成され、その障壁11Ａの間には、アドレス電極９を
覆う形で赤・緑・青の発光特性を持つ蛍光体１Ｃが形成
されている。この障壁11Ａの尾根とＭｇＯ膜１Ｄ面が密
着する形で２枚のガラス基板１Ａ，１Ｂが組み立てら
れ、反射型の表示パネル１が構成される。

【００３８】なお、本実施例では、アドレス放電時にＸ
電極７に電圧ＶＸ＝５０Ｖを印加し、アドレス電極９に
アドレスパルスＶａ＝５０Ｖを印加する場合に、Ｙ電極
８に印加する非選択ライン用の電圧Ｖscは−ＶＹ＋１０
０Ｖに設定している。この値は図５（Ａ）に示すような
Ｙ電極の電圧特性から得られる。図５（Ａ）において、
横軸は電位差であり、放電セル１１の選択時にＹ電極８
に印加された電圧と、非選択時のＹ電極８に印加された
電圧の差を示している。縦軸は、アドレス放電時にＹ電
極８に印加可能な電圧範囲であり、−ＶＹの電圧範囲を
示している。

【００３９】Ｙ電極８が安定に動作する範囲は最大電圧
特性Ｍａｘと最小電圧特性Ｍｉｎに囲まれた範囲であ
る。この特性は、最大電圧特性Ｍａｘを越える電圧がＹ
電極８に印加されると、アドレス放電が大規模になり過
ぎて、自己消去放電に陥ってしまい、維持放電に移行で
きなくなる。また、最小電圧特性Ｍｉｎに満たない電圧
がＹ電極８に印加された場合には、アドレス放電が開始
されないことを示している。

【００４０】アドレス放電が大規模になると、図５
（Ｂ）に示すようにマイナスの空間電荷が隣接するＹ２
電極に引き寄せられ、図５（Ｃ）に示すような残留壁電
荷してＹ２電極に形成され、次のアドレス期間に移行し
て時点で、維持放電期間に入る前に、自己消去放電に陥
ってしまう。本実施例では動作点ｐから−Ｖsc＝−ＶＹ
＋１００Ｖが得られる。

【００４１】次に、図６〜10を参照しながら本実施例の
動作を説明する。図６は本発明の各実施例に係るＡＣ型
ＰＤＰ装置の動作を説明するアドレス・維持放電分離方
式のタイムチャートである。多階調の一例として６４階
調表示を行う場合、図６に示すように１フレームが６個
のサブフィールドＳＦ１〜ＳＦ６に区分される。これら
のサブフィールドＳＦ１〜ＳＦ６のリセット期間及びア
ドレス期間は、それぞれ同一の長さとなっている。ま
た、維持放電期間の長さは１：２：４：８：１６：３２
の比率になっている。これにより、点灯させる１サブフ
ィールドを選択すると、０〜６３段階の輝度により表示
パネル１が発光される。

【００４２】実際の時間配分は画面の書換えを６０Ｈｚ
とすると、１フレームが１６．６ｍｓ（１／６０）とな
り、１フレーム内の維持放電サイクル（サステインサイ
クル）を５０４回とすると、各維持放電サイクルの回数
は、ＳＦ１が８サイクル、ＳＦ２が１６サイクル、ＳＦ
３が３２サイクル、ＳＦ４が６４サイクル、ＳＦ５が１
２８サイクル、ＳＦ６が２５６サイクルとなる。

【００４３】また、サステインサイクルの１周期を８μ
ｓとすると、１フレームの合計は４．０３２ｍｓとな
る。残りの時間の約１２ｍｓの中に６回のリセット期間
とアドレス期間とが割当てられている。各サブフィール
ドのリセット期間は５０μｓであり、さらに、１ライン
をスキャンするアドレスサイクルに必要な時間は３μｓ
である。４８０ラインの放電セル１１を有する表示パネ
ル１では１ラインに要するアドレスサイクルは１．４４
ｍｓの時間を必要とする。

【００４４】図７は第１の実施例に係る第６のサブフィ
ールドの動作波形図であり、図８（Ａ）〜（Ｃ）は、ア
ドレス放電時の状態遷移図をそれぞれ示している。ま
ず、リセット期間では図７に示すようなゲート制御信号
が各ドライバ１３，１４のトランジスタＴ５〜Ｔ10及び
Ｔ13〜Ｔ17のゲートに供給されると、全てのＹ電極８が
０Ｖレベルにされ、同時に、電圧Ｖｓ＋Ｖｗ（約３００
Ｖ）の全面書込みパルスがＸ電極７に印加され、以前の
表示状態に関わらず、全表示ラインの放電セル１１で放
電が行われる。この際のアドレス電極９の電位は約１０
０Ｖ（Ｖａｗ）程度である。

【００４５】次に、Ｘ電極７とアドレス電極９との電位
が０Ｖとなると、全セルにおいて、壁電荷自身の電圧が
放電開始電圧を越えて放電が開始される。この放電は電
極間の電位差がないため、空間電荷は自己中和して放電
が終息する。いわゆる自己消去放電である。この自己消
去放電によって、パネル１内の全放電セル１１の状態が
壁電荷の無い均一な状態となる。これにより、リセット
期間において前のサブフィールドの点灯状態に関わら
ず、全てのセルが同じ状態にされ、次のアドレス（書込
み）放電が安定に行われる。

【００４６】アドレス期間では表示データに応じて放電
セル１１がＯＮ／ＯFF動作され、線順次でアドレス放電
が行われる。まず、図８（Ａ）に示すように、−ＶＹ＝
−１５０ＶのスキャンパルスをＹ電極８に印加すると共
に、アドレス電極９の中で維持放電を起こす放電セル１
１、すなわち、点灯させるセルに対応するアドレス電極
９に電圧Ｖａ＝約５０Ｖのアドレスパルスを選択的に印
加し、Ｘ電極７には５０Ｖが印加される。

【００４７】これにより、図８（Ａ）に示すように、ア
ドレス電極９とＹ電極８の間で放電が開始される。この
とき、Ｘ・Ｙ電極７，８間の電位差が２００Ｖとなり、
図８（Ｂ）に示すように、アドレス電極９とＹ電極８と
の間の放電をトリガとしてＸ・Ｙ電極７，８間が放電状
態に移行する。これによって、図８（Ｃ）に示すように
選択されたラインの放電セル１１のＸ電極７とＹ電極８
上のＭｇＯ膜面に維持放電に必要な量の壁電荷が蓄積
し、アドレス放電が完了する。

【００４８】次に、維持放電期間にＸ電極７とＹ電極８
に約１８０Ｖの維持パルスＶｓを交互に印加する。これ
までの動作は従来例と同様であるが、本発明では、維持
放電期間に続く休止期間に、出力調整回路１２のＲＯＭ
12Ａからドライバ12Ｂを介してＹ共通ドライバ１４のト
ランジスタＴ５に図７に示すようなゲート制御信号（Ｔ
５）が印加され、維持パルスＶｓが長く引き延ばされて
いる。ここで、休止期間は１フレームの表示期間から、
リセット期間，アドレス期間及び維持放電期間を除いた
残りの期間である。これにより、休止期間中、Ｙ電極８
及びＸ電極７間にバイアス電圧が発生される。このバイ
アス電圧によって、アドレス期間中にＹ電極８及びＸ電
極７間に電圧ＶＸ，−ＶＹ＋１００Ｖを印加したことに
よって生じた直流バイアス電圧の偏りが低減される。前
者のバイアス電圧は後者のバイアス電圧の逆極性となっ
ている。

【００４９】図９は、Ｘ−Ｙ電極間のバイアス波形であ
り、休止期間に発生した直流バイアス成分とアドレス期
間中に生じた直流バイアス成分とを合成した等価波形図
を示している。図10はＸ・Ｙ電極間のバイアス電圧の１
フレームの波形図をそれぞれ示している。バイアス電圧
の合成波形は図９に示すように、１フレームを１サイク
ルとして簡略化すると、その８．６４ｍｓ（５２％）の
期間Ａでは、１００Ｖの正の直流バイアスが形成されて
いるが、残り７．９６ｍｓ（４８％）の期間Ｂの中で、
３．６ｍｓの期間Ｃでは−１８０Ｖの負の直流バイアス
が形成されている。言い換えれば、１００Ｖの直流バイ
アスに対して逆極性の直流バイアスがＸ電極７とＹ電極
８との間に発生した状態となり、表示期間の１フレーム
内に交流成分が導入された状態となっている。

【００５０】正の直流バイアスは図10に示すように、各
サブフィールドＳＦ１〜ＳＦ６のアドレスサイクル１．
４４ｍｓの間に、＋５０Ｖの電圧がＸ電極７に印加さ
れ、−５０Ｖの電圧がＹ電極８に印加されたことによ
り、電位差１００Ｖとして生じたものである。負の直流
バイアスは維持放電期間の最後にＹ電極８に印加した維
持パルスＶｓ＝１８０Ｖを当該期間の終了時点から次の
表示期間のリセット期間に至るまで引き延ばしたことに
より電位差−１８０Ｖとして生じたものである。

【００５１】このようにして、本発明の第１の実施例に
係るＡＣ型ＰＤＰ装置によれば、消去用電圧を印加する
ためのゲート制御信号をＹスキャンドライバ１３に出力
するＲＯＭを含む出力調整回路１６が設けられているた
め、放電セル１１の休止期間を利用して、Ｙスキャンド
ライバ１３からＹ電極８に維持パルスＶｓよりも通電時
間の長い電圧が印加されることにより、Ｘ，Ｙ電極７，
８間に逆極性の直流バイアス電圧が発生し、このバイア
ス電圧によって、放電セル１１のアドレス期間中に生じ
たＸ，Ｙ電極７，８間の直流バイアス電圧を打ち消すこ
とができる。

【００５２】このような交流の成分を表示期間の１フレ
ーム内に持ち込むことにより、Ｙ電極面において、マイ
グレーションの成長の核となる樹枝状突起物の芽生えの
段階で、発生が抑えられ、Ｙ電極８からＸ電極７又はＹ
電極８からアドレス電極９に成長しようとするマイグレ
ーションが防止でき、表示パネルの高寿命化を図ること
が可能となる。

【００５３】なお、維持放電回数を少なくすると、多く
の休止期間が設けられる。これにより、維持放電期間の
最後に放電セル１１に印加した維持パルスＶｓを維持放
電期間の終了時点から次の表示期間のリセット期間に至
るまで引き延ばすことにより、逆極性の大きなバイアス
電圧を発生させることができる。また、放電セル１１の
維持パルスＶｓと同じ極性の電圧をＹ電極８及びアドレ
ス電極９間に供給するようなゲート制御信号を出力調整
回路１２のＲＯＭからＹスキャンドライバ１３に出力し
ても良い。これによっても、Ｙ電極８及びアドレス電極
９間に逆極性のバイアス電圧を発生させることができ、
表示パネル１の長期安定動作が可能となり、長寿命のＡ
Ｃ型ＰＤＰ装置の提供に寄与する。

【００５４】（２）第２の実施例の説明図11は、本発明の第２の実施例に係るＡＣ型ＰＤＰ装置
の構成図であり、図12はその第６のサブフィールドの動
作波形図を示している。第２の実施例では第１の実施例
と異なり、Ｙ共通ドライバ２４にトランジスタＴ18と逆
流阻止用のダイオードＤ７が新たに設けられる。

【００５５】トランジスタＴ18はｎ型の電界効果トラン
ジスタから構成され、そのドレインが電圧２００Ｖの供
給源ＶSSに接続され、そのソースがトランジスタＴ７の
ソースとトランジスタＴ10のドレインにそれぞれ接続さ
れている。ダイオードＤ７はトランジスタＴ６のソース
とトランジスタＴ７のドレインとの間に接続されてい
る。その他の構成及び第１の実施例と同じ名称のもの
は、同じ機能を有するため、その説明を省略する。

【００５６】次に、図12を参照しながら本実施例の動作
を説明する。第２の実施例では１フレーム内の第６のサ
ブフィールドの動作が終了してから、次のフレームが開
始されるまでの休止期間に、出力調整回路１２のＲＯＭ
からの図12に示すようなゲート制御信号（Ｔ18) がドラ
イバ２４のトランジスタＴ18に供給されている。これに
より、最後の維持パルスＶｓと同じ極性で、かつ、Ｘ電
極７及びＹ電極８間の放電開始電圧を越えない電圧とし
て２００ＶがＹスキャンドライバ１３を介してＹ電極８
に印加される。この電圧は維持放電期間の終了時点から
次の表示期間のリセット期間に至るまで引き延ばすと良
い。この通電時間中、アドレス期間に生じた直流バイア
ス電圧に対し逆極性の直流バイアス電圧がＸ電極７及び
Ｙ電極８間に発生し、交流成分が導入される。

【００５７】このようにして、本発明の第２の実施例に
係るＡＣ型ＰＤＰ装置によれば、電圧ＶSSの供給源に接
続されたトランジスタＴ18が設けられているため、放電
セル１１の休止期間に、放電維持電圧（Ｖｓ＝１８０
Ｖ）よりも高いＶSS＝２００ＶをＹ電極８に長く印加す
ることにより、アドレス期間に生じた直流バイアス電圧
に対し第１の実施例よりも大きな逆極性の直流バイアス
電圧によって放電セル１１の電位の偏りを低減すること
ができる。

【００５８】これにより、第１の実施例に比べて、より
一層Ｙ電極面における樹枝状突起物の発生が抑えられ、
マイグレーションが防止でき、表示パネルの高寿命化が
図れる。なお、各実施例では出力調整回路１２にＲＯＭ
12Ａを使用する場合について説明したが、基準クロック
信号に応じてゲート制御信号を出力するタイミング発生
器のようなものであっても同様な効果が得られる。

【００５９】

【発明の効果】以上説明したように、本発明のプラズマ
表示装置によれば、出力調整回路が設けられているた
め、発光休止期間に発生させた逆極性の消去用電圧によ
って、発光表示期間中に生じた直流成分電圧が消去さ
れ、電極間で成長しようとする樹枝状突起物の発生が抑
えられ、マイグレーションが防止できる。

【００６０】また、本発明の他の装置によれば、放電維
持用の電圧よりも大きな電圧を出力するトランジスタ回
路が設けられているため、より一層大きな消去用電圧に
よって、発光表示期間中に生じた直流成分電圧が消去さ
れ、マイグレーションが防止できる。これにより、表示
パネルの高寿命化が図られ、高表示品質のプラズマ表示
装置の提供に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るＡＣ型ＰＤＰ装置
の構成図である。

【図２】本発明の各実施例に係るＸ共通ドライバ及びア
ドレスドライバの内部構成図である。

【図３】本発明の各実施例に係る３極面放電ＡＣ型ＰＤ
Ｐの平面図である。

【図４】本発明の各実施例に係る３極面放電ＡＣ型ＰＤ
Ｐの断面図である。

【図５】本発明の各実施例に係るＹ電極の非選択電位を
説明する特性図及び状態遷移図である。

【図６】本発明の各実施例に係るアドレス・維持放電分
離方式のタイムチャートである。

【図７】本発明の第１の実施例に係るＸ／Ｙドライバの
動作波形図である。

【図８】本発明の各実施例に係るアドレス放電の状態遷
移図である。

【図９】本発明の第１の実施例に係るバイアス電圧の等
価波形図である。

【図10】本発明の第１の実施例に係るＸ・Ｙ電極間のバ
イアス電圧の波形図である。

【図11】本発明の第２の実施例に係るＡＣ型ＰＤＰ装置
の構成図である。

【図12】本発明の第２の実施例に係るＸ・Ｙドライバの
動作波形図である。

【図13】従来例に係るＡＣ型ＰＤＰ装置の全体構成図で
ある。

【図14】従来例に係るＡＣ型ＰＤＰ装置の動作波形図で
ある。

【図15】従来例に係る問題を説明するＸ・Ｙ電極間のバ
イアス電圧の波形図である。

【図16】従来例に係る問題を説明するバイアス電圧の等
価波形図及びその影響を説明する電極断面図である。

【符号の説明】

１…表示パネル、７…Ｘ電極（第１の電極）、８…Ｙ電極（第２の電極）、９…アドレス電極（第３の電極）、１１…放電セル、１２…出力調整回路、１３…Ｙスキャンドライバ、１４，２４…Ｙ共通ドライバ、１５…Ｘ共通ドライバ、１６…アドレスドライバ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０４Ｎ 5/66 １０１Ｇ０９Ｇ 3/28 Ｅ (56)参考文献特開平５−313598（ＪＰ，Ａ) 特開平２−281534（ＪＰ，Ａ) 特開平２−281533（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/288 G09G 3/20 670 G09G 3/28 H01J 11/00 H04N 5/66 101

Claims

(57)【特許請求の範囲】

【請求項１】発光表示用の第１の電極，第２の電極及
び第３の電極を有する放電セルと、前記第２の電極及び前記第３の電極にセル選択用の電圧
を供給し、かつ、前記第１の電極及び前記第２の電極に
放電維持用の電圧を交互に供給する駆動回路と、前記駆動回路に制御信号を出力し、該駆動回路から前記
放電セルの発光表示期間には放電維持用の電圧及びセル
選択用の電圧を出力させ、かつ、前記放電セルの発光休
止期間には、前記発光表示期間に前記第１の電極と前記
第２の電極との間に供給する直流成分のバイアス電圧と
逆極性のバイアス電圧を前記第１の電極と前記第２の電
極との間に出力させる出力調整回路とを備えることを特
徴とするプラズマ表示装置。
【請求項２】前記逆極性のバイアス電圧を前記放電維
持用の電圧よりも大きくするトランジスタ回路が設けら
れることを特徴とする請求項１記載のプラズマ表示装
置。
【請求項３】前記駆動回路は、前記発光表示期間に供
給する最後の放電維持用の電圧を次の発光表示期間まで
引き延ばして前記逆極性のバイアス電圧を出力させるこ
とを特徴とする請求項１記載のプラズマ表示装置。
【請求項４】前記駆動回路は、最後の放電維持用の電
圧を前記放電維持用の電圧より高く、かつ、放電開始電
圧を越えない範囲の前記逆極性のバイアス電圧を出力さ
せることを特徴とする請求項１記載のプラズマ表示装
置。
【請求項５】複数の放電セルを有する表示パネルの１
フレームの表示期間から、前記放電セルをリセットする
第１の期間と、前記放電セルを選択する第２の期間と、
前記放電セルの放電を維持する第３の期間とを除いた残
りの休止期間に、前記第２の期間に供給した直流成分の
バイアス電圧と逆極性のバイアス電圧を供給することを
特徴とするプラズマ表示装置の制御方法。
【請求項６】前記第３の期間の最後に放電セルに供給
した放電維持用の電圧を前記逆極性のバイアス電圧とし
て前記第３の期間の終了時点から次の表示期間の第１の
期間に至るまで引き延ばすことを特徴とする請求項５記
載のプラズマ表示装置の制御方法。
【請求項７】前記第３の期間の最後に放電セルに印加
した放電維持用の電圧よりも大きく、前記放電セルの放
電開始電圧を越えない範囲の前記逆極性のバイアス電圧
を前記第３の期間の終了時点から次の表示期間の第１の
期間に至るまで引き延ばすことを特徴とする請求項５記
載のプラズマ表示装置の制御方法。