[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3442208B2 - High frequency electronic circuit - Google Patents

High frequency electronic circuit

Info

Publication number
JP3442208B2
JP3442208B2 JP27854995A JP27854995A JP3442208B2 JP 3442208 B2 JP3442208 B2 JP 3442208B2 JP 27854995 A JP27854995 A JP 27854995A JP 27854995 A JP27854995 A JP 27854995A JP 3442208 B2 JP3442208 B2 JP 3442208B2
Authority
JP
Japan
Prior art keywords
input
signal
frequency
circuit
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27854995A
Other languages
Japanese (ja)
Other versions
JPH09121130A (en
Inventor
敏夫 槙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPC Electronics Corp
Original Assignee
SPC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPC Electronics Corp filed Critical SPC Electronics Corp
Priority to JP27854995A priority Critical patent/JP3442208B2/en
Publication of JPH09121130A publication Critical patent/JPH09121130A/en
Application granted granted Critical
Publication of JP3442208B2 publication Critical patent/JP3442208B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Noise Elimination (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、マイクロ波帯やミ
リ波帯で使用される高周波用電子回路に関し、特に、電
界効果トランジスタ(FET)を含んで成る高周波用電
子回路におけるイメージ周波数の抑圧技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency electronic circuit used in a microwave band or a millimeter wave band, and more particularly to a technique for suppressing an image frequency in a high frequency electronic circuit including a field effect transistor (FET). Regarding

【0002】[0002]

【従来の技術】FETを含む高周波用電子回路の用途例
として高周波受信回路が挙げられる。この高周波受信回
路に望まれる一般的な機能は、所要の信号成分を含む微
弱な高周波入力信号(RF信号)をできるだけ低雑音で
増幅するとともに、この信号成分を復調するために、所
定の中間周波信号(IF信号)に確実に周波数変換する
ことである。この場合、周波数変換部(ミクサ)で発生
するイメージ周波数と同一周波数の外来波、すなわち雑
音成分がミクサに注入されると、IF信号にこの雑音成
分が相加されて復調後の信号成分の品質が劣化する。そ
のため、従来は、イメージ阻止フィルタをミクサの前段
に配置してイメージ周波数を抑圧しているのが通常であ
る。
2. Description of the Related Art A high-frequency receiving circuit is an example of a high-frequency electronic circuit including an FET. A general function desired for this high-frequency receiving circuit is to amplify a weak high-frequency input signal (RF signal) containing a required signal component with as low noise as possible and to demodulate this signal component at a predetermined intermediate frequency. It is a reliable frequency conversion into a signal (IF signal). In this case, when an external wave having the same frequency as the image frequency generated in the frequency conversion unit (mixer), that is, a noise component is injected into the mixer, this noise component is added to the IF signal and the quality of the demodulated signal component is increased. Deteriorates. For this reason, conventionally, an image blocking filter is usually placed in front of the mixer to suppress the image frequency.

【0003】図6は、従来の高周波受信回路の一般的な
構成図であり、RF入力端子1に入力されたRF信号
は、低雑音増幅器10で増幅され、イメージ阻止フィル
タ20でイメージ周波数が十分減衰された後、ミクサ3
0に入力される。ミクサ30は、上記イメージ阻止フィ
ルタ20の出力を、ローカル波入力端子3より入力され
る所定のローカル波(RF信号との差がIF周波数とな
る局部発振波)と混合してIF信号に変換し、これを出
力端子2より外部に出力する。
FIG. 6 is a general configuration diagram of a conventional high frequency receiving circuit. An RF signal input to an RF input terminal 1 is amplified by a low noise amplifier 10 and an image frequency is sufficiently high by an image blocking filter 20. After being damped, Mixer 3
Input to 0. The mixer 30 mixes the output of the image blocking filter 20 with a predetermined local wave (local oscillation wave whose IF frequency is different from the RF signal) input from the local wave input terminal 3, and converts the output into an IF signal. , Which is output from the output terminal 2 to the outside.

【0004】上記低雑音増幅器10として、FETを用
いた場合の構成例を図7に示す。図示の構成において、
RF入力端子11から送られるRF信号は、入力整合回
路13により整合がとられ、ソース接地されたFET1
5のゲートGに注入され、ドレインDから所定の利得を
得て出力された後、出力整合回路14で整合がとられて
出力端子12よりミクサ側に出力される。なお、FET
増幅器の場合、バイアス回路が必要となるが、これは入
力整合回路13と出力整合回路14に含まれるので、こ
こでは説明を省略している。
FIG. 7 shows a configuration example in which an FET is used as the low noise amplifier 10. In the configuration shown,
The RF signal sent from the RF input terminal 11 is matched by the input matching circuit 13 and the source 1 is grounded.
After being injected into the gate G of No. 5 and output from the drain D with a predetermined gain, the output is matched by the output matching circuit 14 and output from the output terminal 12 to the mixer side. In addition, FET
In the case of an amplifier, a bias circuit is necessary, but since it is included in the input matching circuit 13 and the output matching circuit 14, its description is omitted here.

【0005】イメージ阻止フィルタ20は、IF信号の
選定により周波数応答特性が決定され、平面回路フィル
タ,導波管フィルタ,SAW(弾性表面波)フィルタな
どの選択がなされる。SAWフィルタは、周波数特性が
急峻なので、帯域フィルタとしてはより好ましいが、他
の種類のフィルタに比べて損失が大きいという欠点があ
る。
In the image blocking filter 20, the frequency response characteristic is determined by the selection of the IF signal, and a plane circuit filter, a waveguide filter, a SAW (surface acoustic wave) filter or the like is selected. The SAW filter is more preferable as a bandpass filter because of its steep frequency characteristics, but has a drawback that it has a larger loss than other types of filters.

【0006】図8は、上記ミクサ30として、FETを
用いてゲート注入形ミクサとしたFETミクサの一般的
な構成を示す図である。図8を参照すると、イメージ抑
制フィルタ20を経てRF入力端子31より入力された
RF信号は、合波回路33でローカル波入力端子3から
入力されたローカル波と合波され、入力整合回路34で
整合がとられてFET36のゲートGに注入される。F
ET36は、そのソースSが接地されており、トランス
コンダクタンスgmの非線形性によりIF信号を生成し
て、これをドレインDから出力する。このIF信号は、
出力整合回路35を経て出力端子32に出力される。
FIG. 8 is a diagram showing a general structure of an FET mixer which is a gate injection type mixer using an FET as the mixer 30. Referring to FIG. 8, the RF signal input from the RF input terminal 31 through the image suppression filter 20 is combined with the local wave input from the local wave input terminal 3 in the combining circuit 33, and is input in the input matching circuit 34. It is matched and injected into the gate G of the FET 36. F
The source S of the ET 36 is grounded, the IF signal is generated by the non-linearity of the transconductance gm, and the IF signal is output from the drain D. This IF signal is
It is output to the output terminal 32 via the output matching circuit 35.

【0007】[0007]

【発明が解決しようとする課題】上述した従来のFET
増幅器やFETミクサの設計は、いずれも入力されるR
F信号に対する整合に重点がおかれており、イメージ周
波数の抑圧性能は、もっぱらイメージ阻止フィルタ20
の減衰特性に支配されている。このため、IF信号を低
い値に選んだ場合、イメージ阻止フィルタ20による抑
圧量を十分に確保するために狭帯域のフィルタを多段接
続したり、場合によってはSAWフィルタを採用しなけ
ればならなかった。しかし、そうすると、フィルタの挿
入損失の増大による利得低下を招くほか、実装性、コス
ト、特性ばらつきの調整等の点で不利となり、さらに高
周波受信回路全体の寸法が大型化するという問題があっ
た。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
The design of the amplifier and FET mixer is R
Emphasis is placed on the matching with respect to the F signal, and the image frequency suppression performance is limited to the image rejection filter 20.
Is dominated by the damping characteristics of. For this reason, when the IF signal is selected to be a low value, it is necessary to connect narrow band filters in multiple stages in order to sufficiently secure the amount of suppression by the image blocking filter 20, or to employ a SAW filter in some cases. . However, this causes a decrease in gain due to an increase in insertion loss of the filter, is disadvantageous in terms of mountability, cost, adjustment of characteristic variations, and the like, and further increases the size of the entire high-frequency receiving circuit.

【0008】本発明の課題は、上記従来の問題点に鑑
み、信号成分の周波数(以下、信号周波数)帯域につい
ては従来と同様の機能を維持しつつ、イメージ周波数帯
域については十分なイメージ抑圧量を確保し得る構成の
高周波用電子回路を提供することにある。
In view of the above-mentioned conventional problems, an object of the present invention is to maintain a function similar to the conventional one with respect to a frequency band of signal components (hereinafter referred to as a signal frequency), but with a sufficient image suppression amount with respect to an image frequency band. It is to provide a high-frequency electronic circuit having a configuration capable of ensuring the above.

【0009】[0009]

【課題を解決するための手段】本発明は、FET増幅器
としての用途に適した第1の高周波用電子回路を提供す
る。この高周波用電子回路は、入力端より注入されたR
F信号を所定利得で増幅して出力端へ出力するFETを
有し、このFETの出力端から入力端へ高周波信号成分
が帰還する周波数帯域で使用される高周波用電子回路で
あって、前記FETの入出力端間に帰還調整回路を接続
したものである。そして、該帰還調整回路を含む前記入
出力端間の合成インピーダンスを、所要の信号周波数帯
域については前記高周波信号成分を中和するとともにイ
メージ周波数帯域については前記RF信号を抑圧する高
周波信号成分を帰還させる値としたものである。
The present invention provides a first high frequency electronic circuit suitable for use as a FET amplifier. This high-frequency electronic circuit has R injected from the input end.
A high frequency electronic circuit used in a frequency band in which a high frequency signal component is amplified from an output end of the FET to an input end by amplifying the F signal with a predetermined gain and output to the output end. A feedback adjustment circuit is connected between the input and output ends of the. Then, the combined impedance between the input and output terminals including the feedback adjustment circuit is fed back with a high frequency signal component that neutralizes the high frequency signal component in a required signal frequency band and suppresses the RF signal in an image frequency band. It is a value to make.

【0010】まず、このように構成される高周波用電子
回路の動作を、FETと帰還調整回路の相互作用を中心
に説明する。図4は、一般的なFETの等価回路と帰還
調整回路との接続例を示す図であり、便宜上、本発明の
動作を説明するため必要最低限の要素のみが示されてい
る。図中、ゲートG−ドレインD間のキャパシタCgd
は、FETの動作時に、その出力端(ドレイン側)から
入力端(ゲート側)へ高周波信号成分の一部を帰還させ
る。この場合のキャパシタCgdと利得(増幅器の無条件
安定時:安定係数≧1)に入出力のインピーダンス整合
を同時にとったときの電力利得として定義される最大有
能電力利得)との関係は図9の特性図に示すとおりであ
り、キャパシタCgdが小さくなるほど最大有能電力利得
が大きくなる。
First, the operation of the high-frequency electronic circuit configured as described above will be described focusing on the interaction between the FET and the feedback adjusting circuit. FIG. 4 is a diagram showing a connection example of an equivalent circuit of a general FET and a feedback adjustment circuit, and for the sake of convenience, only the minimum necessary elements are shown for explaining the operation of the present invention. In the figure, a capacitor Cgd between the gate G and the drain D
Returns a part of the high frequency signal component from the output end (drain side) to the input end (gate side) during the operation of the FET. In this case, the relationship between the capacitor Cgd and the gain (when the amplifier is unconditionally stable: the stability coefficient ≧ 1) is defined as the power gain when the impedance matching of the input and output is simultaneously achieved, as shown in FIG. The maximum available power gain increases as the capacitor Cgd decreases.

【0011】そこで、本発明では、このキャパシタCgd
と並列に、すなわちFETの入出力端間に、インダクタ
LおよびキャパシタC1,C2から成る帰還調整回路を付
加し、所要の信号周波数帯域においては帰還する上記高
周波信号成分を中和させる。ここで高周波信号成分の中
和とは、キャパシタCgdと帰還調整回路との合成インピ
ーダンスをFETの入力端からみて無限大にして高周波
信号成分の帰還を止めることをいう。この場合の合成イ
ンピーダンスZを(1)式に示し、合成インピーダンスZ
が信号周波数帯域で無限大になるための周波数fRF(=
ω/2π)を(2)式に示す。
Therefore, in the present invention, this capacitor Cgd
In parallel with this, that is, between the input and output ends of the FET, a feedback adjusting circuit including an inductor L and capacitors C1 and C2 is added to neutralize the high frequency signal component to be fed back in a required signal frequency band. Here, the neutralization of the high frequency signal component means that the combined impedance of the capacitor Cgd and the feedback adjustment circuit is made infinite as viewed from the input end of the FET to stop the feedback of the high frequency signal component. The combined impedance Z in this case is shown in equation (1), and the combined impedance Z
Is the frequency f RF (=
ω / 2π) is shown in equation (2).

【0012】[0012]

【数1】 [Equation 1]

【0013】この(2)式に示す条件が満たされたとき、
キャパシタCgdはFETにとってあたかも存在しないの
と同等になり、図9に示すように、最大有能電力利得は
最大となる。したがって、入出力端の整合を十分にとれ
ば、FET増幅器の電力利得として最大有能電力利得に
限りなく近い値が得られる。
When the condition shown in the equation (2) is satisfied,
The capacitor Cgd becomes equivalent to the FET as if it does not exist, and the maximum available power gain becomes maximum as shown in FIG. Therefore, if the input and output terminals are sufficiently matched, the power gain of the FET amplifier can be as close as possible to the maximum available power gain.

【0014】次に、上記帰還調整回路によりイメージ周
波数帯域でのFETへの入力信号(RF信号)を抑圧す
る原理を図5を参照して説明する。図5において、Zは
上記帰還調整回路のインピーダンスである。いま、入力
信号であるVexpーjωtがFETのゲートGに入力される
と、この入力信号がFETで増幅されてドレインDに出
力されるが、帰還調整回路のインピーダンスとキャパシ
タCgdとの合成インピーダンスにより決定される高周波
信号成分βexp-jφがゲートGに帰還される。このとき
の合計の入力信号Vg(t)は、(3)式のようになる。
Next, the principle of suppressing the input signal (RF signal) to the FET in the image frequency band by the feedback adjusting circuit will be described with reference to FIG. In FIG. 5, Z is the impedance of the feedback adjustment circuit. Now, when the input signal Vexp-jωt is input to the gate G of the FET, this input signal is amplified by the FET and output to the drain D. The determined high frequency signal component βexp-jφ is fed back to the gate G. The total input signal Vg (t) at this time is as shown in Expression (3).

【0015】[0015]

【数2】 [Equation 2]

【0016】イメージ周波数を抑圧するということは、
上記入力信号Vg(t)をイメージ周波数帯域のときに限り
なくゼロ値にすることであり、その条件は、最初の入力
信号と帰還される高周波信号成分とが同振幅且つ逆位相
で合成される場合である。すなわち下記(4)式および(5)
式が成立する場合である。
Suppressing the image frequency means
The input signal Vg (t) is set to a zero value infinitely in the image frequency band, and the condition is that the first input signal and the high-frequency signal component to be fed back are combined with the same amplitude and opposite phase. This is the case. That is, the following equation (4) and (5)
This is the case when the expression holds.

【0017】[0017]

【数3】V=β ・・・(4) φ=ωt+(2n+1)π ・・・(5) 但し、nは整数であり、また、(5)式の条件(逆位相)
を満たす素子値は(6)式により求められる。
[Formula 3] V = β (4) φ = ωt + (2n + 1) π ... (5) However, n is an integer, and the condition of formula (5) (reverse phase)
The element value that satisfies the above is obtained by the equation (6).

【0018】[0018]

【数4】 ここで、ANG[S21]は、ソース接地FETのSパラ
メータのうち、ゲートGからドレインDへの透過係数の
位相角であり、ANG[2/(2+Zn)]は、帰還回
路の透過位相であり、Znは帰還調整回路の正規化イン
ピーダンスである。
[Equation 4] Here, ANG [S 21 ] is the phase angle of the transmission coefficient from the gate G to the drain D among the S parameters of the source-grounded FET, and ANG [2 / (2 + Zn)] is the transmission phase of the feedback circuit. Yes, Zn is the normalized impedance of the feedback adjustment circuit.

【0019】以上の(1)(2)(4)(5)(6)式の条件を同時に
満たす素子値により帰還調整回路を実現することで、所
要の信号周波数帯域については減衰なくFETに入力さ
れ、イメージ周波数帯域については抑圧されてFETに
入力される。
By implementing a feedback adjustment circuit with element values that simultaneously satisfy the above conditions (1), (2), (4), (5), and (6), the required signal frequency band is input to the FET without attenuation. The image frequency band is suppressed and input to the FET.

【0020】なお、FETの入力端に、RF信号を入力
とする直列共振回路の出力端と、一端が接地線に接続さ
れた並列共振回路の他端とを接続するとともに、前記直
列共振回路および並列共振回路を、各々所要の信号周波
数帯域で共振する回路素子を含んで構成することによ
り、該信号周波数帯域におけるFETの負性抵抗に起因
する発振防止が図れ、増幅作用が安定になる。
The output end of the series resonance circuit receiving the RF signal and the other end of the parallel resonance circuit, one end of which is connected to the ground line, are connected to the input end of the FET, and the series resonance circuit and the series resonance circuit are connected. By configuring the parallel resonant circuit including the circuit elements that resonate in the required signal frequency band, oscillation due to the negative resistance of the FET in the signal frequency band can be prevented, and the amplifying action becomes stable.

【0021】本発明は、また、FETミクサとしての用
途に適した第2の高周波電子回路を提供する。この電子
回路は、入力端より注入された高周波信号(増幅された
RF信号)とローカル波との混合波を所定のIF信号に
変換して出力端へ出力するFETを有し、このFETの
出力端から入力端へ高周波信号成分が帰還する周波数帯
域で使用される高周波用電子回路であって、前記FET
の入出力端間に帰還調整回路を接続したものである。そ
して、該帰還調整回路を含む前記入出力端間の合成イン
ピーダンスを、所要の信号周波数帯域については前記高
周波信号成分を中和するとともに該信号周波数のイメー
ジ周波数帯域については前記混合波を抑圧する高周波信
号成分を帰還させる値としたものである。
The present invention also provides a second high frequency electronic circuit suitable for use as a FET mixer. This electronic circuit has an FET that converts a mixed wave of a high frequency signal (amplified RF signal) injected from an input end and a local wave into a predetermined IF signal and outputs the IF signal to an output end. A high-frequency electronic circuit used in a frequency band in which a high-frequency signal component is fed back from an end to an input end, said FET
A feedback adjustment circuit is connected between the input and output ends of the. Then, the combined impedance between the input and output ends including the feedback adjusting circuit is a high frequency for neutralizing the high frequency signal component for a required signal frequency band and suppressing the mixed wave for an image frequency band of the signal frequency. It is a value for returning the signal component.

【0022】この高周波用電子回路をFETミクサとし
て用いた場合、高周波信号に対してはFET増幅器とし
て動作するため、帰還調整回路の作用については、基本
的には上述の第1の高周波用電子回路の場合と同様とな
り、イメージ周波数の抑圧がなされる。
When this high-frequency electronic circuit is used as an FET mixer, it operates as a FET amplifier for high-frequency signals. Therefore, the operation of the feedback adjusting circuit is basically the same as that of the first high-frequency electronic circuit described above. In the same manner as in the above case, the image frequency is suppressed.

【0023】さらに、本発明は、簡易構成の高周波受信
回路として用いることができる第3の高周波電子回路を
提供する。この電子回路は、入力端に注入されたRF信
号を増幅して出力端へ出力する第1FETと、入力端よ
り注入された高周波信号(増幅されたRF信号)とロー
カル波との混合波を所定のIF信号に変換して出力端へ
出力する第2FETと、前記第1FETの出力端と前記
第2FETの入力端との間に位置して前記第1FETで
増幅されたRF信号からイメージ周波数成分を抑圧する
イメージ抑圧フィルタと、を有し、各FETの出力端か
ら入力端へ各々高周波信号成分が帰還する周波数帯域で
使用される従来の高周波用電子回路において、前記イメ
ージ抑圧フィルタに代えて、前記第1FETと第2FE
Tの少なくとも一方の入出力端間に帰還調整回路を接続
し、該帰還調整回路を含む前記入出力端間の合成インピ
ーダンスを、所要の信号周波数帯域については前記高周
波信号成分を中和するとともに該信号周波数のイメージ
周波数帯域については前記入力端に注入される信号を抑
圧する高周波信号成分を帰還させる値としたことを特徴
とする。
Further, the present invention provides a third high frequency electronic circuit which can be used as a high frequency receiving circuit having a simple structure. The electronic circuit amplifies the RF signal injected to the input end and outputs the amplified RF signal to the output end, and a predetermined mixed wave of a high frequency signal (amplified RF signal) injected from the input end and a local wave. The second FET for converting into an IF signal and outputting it to the output end, and an image frequency component from the RF signal amplified by the first FET positioned between the output end of the first FET and the input end of the second FET. In a conventional high-frequency electronic circuit that has an image suppression filter for suppressing, and is used in a frequency band in which a high-frequency signal component is fed back from an output terminal to an input terminal of each FET, in place of the image suppression filter, First FET and second FE
A feedback adjustment circuit is connected between at least one input / output terminal of T, and the combined impedance between the input / output terminals including the feedback adjustment circuit is used to neutralize the high frequency signal component for a required signal frequency band. The image frequency band of the signal frequency is characterized in that it is a value for feeding back a high frequency signal component that suppresses the signal injected to the input end.

【0024】この構成の場合、第1FETをFET増幅
器、第2FETをFETミクサとして動作させることに
なるのが一般的であるが、これらFETの少なくとも一
方、好ましくは両方の入出力端間に上記帰還調整回路を
接続することで、イメージ周波数が効果的に抑制される
ので、従来のようにイメージ阻止フィルタを設ける必要
がなくなり、回路規模の縮小化と低損失化とを同時に実
現することができる。
In the case of this structure, it is general that the first FET operates as a FET amplifier and the second FET operates as a FET mixer. However, the feedback is provided between at least one of these FETs, preferably between both input and output terminals. Since the image frequency is effectively suppressed by connecting the adjusting circuit, it is not necessary to provide an image blocking filter as in the conventional case, and the circuit scale can be reduced and the loss can be reduced at the same time.

【0025】なお、第1FETの入力端に、RF信号を
入力とする直列共振回路の出力端と、一端が接地線に接
続された並列共振回路の他端とを接続するとともに、前
記直列共振回路および並列共振回路を、各々RF信号に
おける所要の信号周波数帯域で共振する回路素子を含ん
で構成することにより、該信号周波数帯域における第1
FETの負性抵抗に起因する発振防止が図れ、高周波受
信回路としての動作が安定する。
The input end of the first FET is connected to the output end of a series resonance circuit that receives an RF signal and the other end of a parallel resonance circuit, one end of which is connected to a ground line, and the series resonance circuit is connected. And a parallel resonance circuit including circuit elements that resonate in a required signal frequency band of the RF signal, respectively.
Oscillation due to the negative resistance of the FET can be prevented, and the operation as a high frequency receiving circuit becomes stable.

【0026】[0026]

【発明の実施の形態】次に、第1発明の高周波用電子回
路をFET増幅器に適用する場合の実施形態を具体的に
説明する。図1は、この実施形態によるFET増幅器の
構成例を示す図であり、図7に示す従来品と同一の構成
部品については同一符号を付してある。
BEST MODE FOR CARRYING OUT THE INVENTION Next, an embodiment in which the high frequency electronic circuit of the first invention is applied to an FET amplifier will be specifically described. FIG. 1 is a diagram showing a configuration example of the FET amplifier according to this embodiment, and the same components as those of the conventional product shown in FIG. 7 are designated by the same reference numerals.

【0027】図1を参照すると、RF入力端子1は、入
力整合回路13、直列安定化回路17、および並列安定
化回路18を介してソース接地FET15のゲートGに
接続されており、FET15のドレインDは、出力整合
回路14を介して出力端子2に接続されている。FET
15のゲート−ドレイン間には帰還調整回路16が接続
されている。この帰還調整回路16は、例えばインダク
タLおよびキャパシタC1の並列回路とキャパシタC2と
の直列回路から構成される。なお、FET15の動作に
必要なゲートバイアス回路とドレインバイアス回路につ
いては、入力整合回路13と出力整合回路14内に含ま
れている。
Referring to FIG. 1, the RF input terminal 1 is connected to the gate G of the source-grounded FET 15 via the input matching circuit 13, the series stabilizing circuit 17, and the parallel stabilizing circuit 18, and the drain of the FET 15 is connected. D is connected to the output terminal 2 via the output matching circuit 14. FET
A feedback adjustment circuit 16 is connected between the gate and drain of 15. The feedback adjustment circuit 16 is composed of, for example, a parallel circuit of an inductor L and a capacitor C1 and a series circuit of a capacitor C2. The gate bias circuit and the drain bias circuit necessary for the operation of the FET 15 are included in the input matching circuit 13 and the output matching circuit 14.

【0028】このような構成のFET増幅器は、帰還調
整回路16の未接続時には前述のようにゲート−ドレイ
ン間にキャパシタCgdが寄生して高周波信号成分の一部
が帰還する。そこで、帰還調整回路16を付加してゲー
ト−ドレイン間の合成インピーダンスを調整することに
より、信号周波数帯域については従来通りの増幅利得を
保持しつつ、イメージ周波数を効果的に抑圧するように
したものである。このときの帰還調整回路16を構成す
るインダクタL,キャパシタC1,C2の値は、例えばソ
ース接地FETのSパラメータのうち、S12が信号周波
数成分で最小、且つS21がイメージ周波数で最小となる
ように決定する。条件付安定でFET増幅器を動作させ
る場合は、このあと入出力整合回路13,14を利得と
雑音指数の要求性能を満たす条件で決定すればよいが、
この実施形態では、図1から明らかなように、無条件安
定のFET増幅器の構成例を示しているので、安定化回
路について説明する。
In the FET amplifier having such a configuration, when the feedback adjusting circuit 16 is not connected, the capacitor Cgd is parasitic between the gate and the drain as described above, and a part of the high frequency signal component is fed back. Therefore, a feedback adjusting circuit 16 is added to adjust the combined impedance between the gate and the drain so that the image frequency is effectively suppressed while maintaining the conventional amplification gain in the signal frequency band. Is. At this time, the values of the inductor L and the capacitors C1 and C2 forming the feedback adjustment circuit 16 are, for example, S 12 of the S-parameter of the source-grounded FET is the minimum in the signal frequency component, and S 21 is the minimum in the image frequency. To decide. When the FET amplifier is operated in a conditionally stable condition, the input / output matching circuits 13 and 14 may be determined thereafter under the conditions that satisfy the required performances of gain and noise figure.
In this embodiment, as is clear from FIG. 1, a configuration example of an unconditionally stable FET amplifier is shown. Therefore, a stabilizing circuit will be described.

【0029】安定化回路は、図1に示すとおり、FET
15のゲートGと入力整合回路13との間に挿入接続さ
れた直列安定化回路17と、FET15のゲートGと接
地線との間に接続された並列安定化回路18とで構成さ
れる。直列安定化回路17は、信号周波数で直列共振す
るキャパシタC3およびインダクタL3の直列共振回路
と、この直列共振回路と並列の直列安定化抵抗R3とで
構成されており、直列安定化抵抗R3は、信号周波数以
外の周波数成分に対して効果を発揮する。一方、並列安
定回路は、信号周波数で共振するキャパシタC4および
インダクタL4の並列共振回路と、この並列共振回路と
ゲートGとの間に挿入接続された並列安定化抵抗R4と
で構成されており、並列安定化抵抗R4は、信号周波数
以外の周波数に対して効果を発揮する。このような構成
の安定化回路をFET15の入力段に設けることによ
り、信号周波数帯域での負性抵抗に起因する発振を防止
することができ、増幅作用を安定化させることができ
る。なお、入力整合回路13は、直列安定化回路17と
並列安定化回路18および帰還調整回路16の影響を含
めて最適な素子値を決定する必要がある。
The stabilizing circuit, as shown in FIG.
The series stabilizing circuit 17 is inserted and connected between the gate G of 15 and the input matching circuit 13, and the parallel stabilizing circuit 18 is connected between the gate G of the FET 15 and the ground line. The series stabilization circuit 17 includes a series resonance circuit of a capacitor C3 and an inductor L3 that resonate in series at a signal frequency, and a series stabilization resistor R3 in parallel with the series resonance circuit. It is effective for frequency components other than the signal frequency. On the other hand, the parallel stabilizing circuit is composed of a parallel resonant circuit of a capacitor C4 and an inductor L4 which resonate at a signal frequency, and a parallel stabilizing resistor R4 inserted and connected between the parallel resonant circuit and the gate G. The parallel stabilizing resistor R4 is effective for frequencies other than the signal frequency. By providing the stabilizing circuit having such a configuration at the input stage of the FET 15, it is possible to prevent oscillation due to the negative resistance in the signal frequency band, and to stabilize the amplifying action. The input matching circuit 13 needs to determine an optimum element value including the effects of the series stabilizing circuit 17, the parallel stabilizing circuit 18, and the feedback adjusting circuit 16.

【0030】図3(a)(b)(c)は、信号周波数帯
域を2GHz帯とするFET増幅器のS21パラメータ、
12パラメータ、および安定係数と周波数との関係図で
あり、図1の構成において、直列安定化回路17のキャ
パシタC3を7.12pF、インダクタL3を1nH、イ
ンダクタL3の抵抗分を2Ω、直列安定化抵抗R3を20
Ω、並列安定化回路のキャパシタC4を1.78pF、
インダクタL4を4nH、その抵抗分を3Ω、直列安定
化抵抗R4を100Ω、帰還調整回路のキャパシタC1を
0.58pF、C2を0.9pF、インダクタLを10
nH、その抵抗分を9Ωとした場合の計算例を示すもの
である。
FIGS. 3A, 3B and 3C show the S 21 parameter of the FET amplifier whose signal frequency band is 2 GHz band,
FIG. 2 is a relational diagram of S 12 parameter, stability coefficient and frequency. In the configuration of FIG. 1, the capacitor C3 of the series stabilizing circuit 17 is 7.12 pF, the inductor L3 is 1 nH, the resistance of the inductor L3 is 2Ω, and the series stability is stable. The resistance R3 to 20
Ω, the capacitor C4 of the parallel stabilizing circuit is 1.78 pF,
Inductor L4 is 4 nH, its resistance is 3 Ω, series stabilizing resistor R4 is 100 Ω, capacitor C1 of the feedback adjusting circuit is 0.58 pF, C2 is 0.9 pF, and inductor L is 10 Ω.
9 shows an example of calculation in the case of nH and the resistance component thereof is 9Ω.

【0031】各回路素子を上記値にすることにより、S
12が信号周波数(RF)である2GHz帯で最小、且つ
21がイメージ周波数帯域で最小となり、所期の目的を
達成することができる。また、安定係数も全ての帯域
で”1”以上となり、負性抵抗による発振は防止され
る。
By setting each circuit element to the above value, S
12 is the minimum in the 2 GHz band which is the signal frequency (RF), and S 21 is the minimum in the image frequency band, and the intended purpose can be achieved. In addition, the stability coefficient also becomes "1" or more in all bands, and oscillation due to negative resistance is prevented.

【0032】図2は、第2発明の高周波用電子回路をF
ETミクサに適用した場合の構成例を示す図であり、図
8に示した従来品と同一構成要素については同一符号を
付してある。ここではゲート注入形ミクサの例を示して
いるが、ドレイン注入形ミクサでも本発明の高周波用電
子回路は、ほぼ同様に適用することができる。
FIG. 2 shows a high-frequency electronic circuit of the second invention as F
It is a figure which shows the structural example at the time of applying to an ET mixer, The same code | symbol is attached | subjected about the same component as the conventional product shown in FIG. Although an example of the gate injection type mixer is shown here, the high frequency electronic circuit of the present invention can be applied to the drain injection type mixer in substantially the same manner.

【0033】図2において、RF入力端子31より入力
されたRF信号は、合波回路33でローカル波入力端子
3から入力されたローカル波と合波され、入力整合回路
34で整合がとられてFET36のゲートGに注入され
る。FET36は、トランスコンダクタンスgmの非線
形性によりIF信号を生成して、これをドレインDから
出力する。その際、ゲート−ドレイン間にキャパシタC
gdが寄生して高周波信号成分の帰還が問題になるが、帰
還調整回路16を付加してゲート−ドレイン間の合成イ
ンピーダンスを調整することにより、信号周波数帯域に
ついては従来通りの利得を保持しつつ、イメージ周波数
を効果的に抑圧する。このときの帰還調整回路16を構
成するインダクタL,キャパシタC1,C2の決定手法
は、上述のFET増幅器の場合と同様である。FET3
6のドレインDより得られるIF信号は、出力整合回路
35を経て出力端子32に出力される。
In FIG. 2, the RF signal input from the RF input terminal 31 is combined with the local wave input from the local wave input terminal 3 by the combining circuit 33 and matched by the input matching circuit 34. It is injected into the gate G of the FET 36. The FET 36 generates an IF signal by the non-linearity of the transconductance gm and outputs it from the drain D. At that time, a capacitor C is provided between the gate and the drain.
Although gd is parasitic and feedback of the high frequency signal component becomes a problem, by adding the feedback adjustment circuit 16 to adjust the combined impedance between the gate and the drain, while maintaining the conventional gain in the signal frequency band. , Effectively suppress the image frequency. At this time, the method of determining the inductor L and the capacitors C1 and C2 forming the feedback adjustment circuit 16 is the same as that of the FET amplifier described above. FET3
The IF signal obtained from the drain D of 6 is output to the output terminal 32 via the output matching circuit 35.

【0034】このように、本発明の高周波用電子回路を
FET増幅器として使用する場合であっても、あるいは
FETミクサとして使用する場合であっても、FETに
入力されるイメージ周波数が確実に抑圧されるので、そ
れぞれ増幅器あるいはミクサとしての本来の機能のほか
に、イメージ阻止フィルタとしての機能をも併有するこ
とができ、簡易な高周波受信回路を構成する上で好適と
なる。
As described above, even when the high-frequency electronic circuit of the present invention is used as an FET amplifier or an FET mixer, the image frequency input to the FET is reliably suppressed. Therefore, in addition to the original function as the amplifier or the mixer, the function as the image blocking filter can be provided at the same time, which is suitable for constructing a simple high-frequency receiving circuit.

【0035】例えば、L帯携帯電話の高周波受信回路の
ように、急峻な周波数特性を要する用途においては、従
来、高価で挿入損失の大きいSAWフィルタをイメージ
抑制フィルタを使用し、イメージ周波数帯域において約
40dB程度の抑圧量を確保しているのが通常である
が、本実施形態のFET増幅器とFETミクサを縦続
し、それぞれイメージ周波数帯域で20dBのイメージ
抑圧量が得られるようにすれば、それだけで合計40d
Bのイメージ抑圧量が得られるのでイメージ阻止フィル
タそのものが不要となり、回路規模の縮小、コストダウ
ン、および回路部品の削減に伴う電気性能改善等が期待
される。他の用途の高周波受信回路の場合においても、
例外なくイメージ周波数が抑圧されるので、従来のイメ
ージ阻止フィルタをより簡便なフィルタ、例えばマイク
ロストリップ線路のフィルタに置き換えることが可能と
なり、コスト面、実装性、および電気性能の面で従来技
術を大きく改善することができる。
For example, in an application requiring a steep frequency characteristic such as a high-frequency receiving circuit of an L-band mobile phone, a SAW filter which is expensive and has a large insertion loss is conventionally used as an image suppression filter, and the SAW filter is used in the image frequency band. Although it is usual to secure an amount of suppression of about 40 dB, if the FET amplifier and the FET mixer of this embodiment are cascaded so that an image suppression amount of 20 dB can be obtained in each image frequency band, that is enough. 40d in total
Since the image suppression amount of B is obtained, the image blocking filter itself is not necessary, and it is expected that the circuit scale is reduced, the cost is reduced, and the electrical performance is improved with the reduction of the circuit components. Even in the case of high frequency receiving circuits for other applications,
Since the image frequency is suppressed without exception, it is possible to replace the conventional image blocking filter with a simpler filter, for example, a microstrip line filter, which greatly improves the conventional technology in terms of cost, mountability, and electrical performance. Can be improved.

【0036】[0036]

【発明の効果】以上の説明から明らかなように、第1発
明の高周波用電子回路によれば、所要の信号周波数帯域
については従来と同様の増幅機能が維持されるととも
に、イメージ周波数帯域に対しては十分なイメージ抑圧
量が確保される効果がある。また、第2発明の高周波用
電子回路によれば、所要の信号周波数帯域については従
来と同様のミクサ機能が維持されるとともに、イメージ
周波数帯域に対しては十分なイメージ抑圧量が確保され
る効果がある。したがって、これらの回路を含んで構成
される第3発明の高周波用電子回路を、従来の高周波受
信回路と同様の用途に適用することにより、回路規模の
縮小、コストダウン、部品点数の削減に伴う電気性能改
善等が可能になる。
As is apparent from the above description, according to the high frequency electronic circuit of the first aspect of the present invention, the amplification function similar to the conventional one is maintained for the required signal frequency band, and the image frequency band is maintained. As a result, there is an effect that a sufficient amount of image suppression is secured. Further, according to the high frequency electronic circuit of the second aspect of the invention, the same mixer function as the conventional one is maintained for the required signal frequency band, and a sufficient image suppression amount is secured for the image frequency band. There is. Therefore, by applying the high-frequency electronic circuit of the third invention including these circuits to the same purpose as the conventional high-frequency receiving circuit, the circuit scale is reduced, the cost is reduced, and the number of parts is reduced. It is possible to improve electrical performance.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の高周波用電子回路をFET増幅器に適
用した場合の構成図。
FIG. 1 is a configuration diagram when a high frequency electronic circuit of the present invention is applied to a FET amplifier.

【図2】本発明の高周波用電子回路をFETミクサに適
用した場合の構成図。
FIG. 2 is a configuration diagram when the high frequency electronic circuit of the present invention is applied to an FET mixer.

【図3】本実施形態における、2GHz帯でのSパラメ
ータと安定係数の計算図。
FIG. 3 is a calculation diagram of an S parameter and a stability coefficient in a 2 GHz band according to the present embodiment.

【図4】本発明によるFETの等価回路と帰還調整回路
との接続状態を示す図。
FIG. 4 is a diagram showing a connection state between an FET equivalent circuit and a feedback adjustment circuit according to the present invention.

【図5】本発明によりイメージ周波数を抑圧するための
原理を示す説明図。
FIG. 5 is an explanatory diagram showing a principle for suppressing an image frequency according to the present invention.

【図6】従来の一般的な高周波受信回路の構成図。FIG. 6 is a configuration diagram of a conventional general high-frequency receiving circuit.

【図7】従来の低雑音増幅器としてFET増幅器を用い
た場合の構成図。
FIG. 7 is a configuration diagram when an FET amplifier is used as a conventional low noise amplifier.

【図8】従来のミクサとしてFETを用いた場合の構成
図。
FIG. 8 is a configuration diagram when an FET is used as a conventional mixer.

【図9】一般的なFETの最大有能電力利得と帰還素子
であるキャパシタCgdとの関係を示す図。
FIG. 9 is a diagram showing a relationship between a maximum available power gain of a general FET and a capacitor Cgd which is a feedback element.

【符号の説明】[Explanation of symbols]

1 RF入力端子 2 出力端子 3 ローカル波入力端子 11 FET増幅器のRF入力端子 12 FET増幅器の出力端子 31 FETミクサのRF入力端子 32 FETミクサの出力端子 33 合波回路 13,34 入力整合回路 14,35 出力整合回路 15,36 FET 16 帰還調整回路 17 直列安定化回路 18 並列安定化回路 1 RF input terminal 2 output terminals 3 Local wave input terminal 11 RF input terminal of FET amplifier 12 FET amplifier output terminal RF input terminal of 31 FET mixer 32 FET mixer output terminal 33 Multiplexing circuit 13,34 Input matching circuit 14,35 output matching circuit 15,36 FET 16 Feedback adjustment circuit 17 Series stabilization circuit 18 Parallel stabilization circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03F 3/72 H03F 1/00 - 3/72 H03G 3/10 H03H 11/12 H04B 1/10 H04B 15/06 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H03F 3/72 H03F 1/00-3/72 H03G 3/10 H03H 11/12 H04B 1/10 H04B 15 / 06

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力端より注入された高周波入力信号を
所定利得で増幅して出力端へ出力する電界効果トランジ
スタを有し、この電界効果トランジスタの出力端から入
力端へ高周波信号成分が帰還する周波数帯域で使用され
る高周波用電子回路において、 前記電界効果トランジスタの入出力端間に帰還調整回路
を接続し、該帰還調整回路を含む前記入出力端間の合成
インピーダンスを、所要の信号周波数帯域については前
記高周波信号成分を中和するとともにイメージ周波数帯
域については前記高周波入力信号を抑圧する高周波信号
成分を帰還させる値としたことを特徴とする高周波用電
子回路。
1. A field effect transistor for amplifying a high frequency input signal injected from an input end with a predetermined gain and outputting the amplified high frequency signal to an output end. A high frequency signal component is fed back from the output end of the field effect transistor to the input end. In a high frequency electronic circuit used in a frequency band, a feedback adjustment circuit is connected between the input and output ends of the field effect transistor, and a combined impedance between the input and output ends including the feedback adjustment circuit is set to a required signal frequency band. Is a value for neutralizing the high-frequency signal component, and for the image frequency band, a value for feeding back a high-frequency signal component for suppressing the high-frequency input signal.
【請求項2】 前記電界効果トランジスタの入力端に、
前記高周波入力信号を入力とする直列共振回路の出力端
と、一端が接地線に接続された並列共振回路の他端とを
接続するとともに、前記直列共振回路および並列共振回
路を、各々前記高周波入力信号における所要の信号周波
数帯域で共振する回路素子を含んで構成したことを特徴
とする請求項1記載の高周波用電子回路。
2. The input terminal of the field effect transistor,
The output terminal of the series resonance circuit that receives the high frequency input signal is connected to the other end of the parallel resonance circuit whose one end is connected to the ground line, and the series resonance circuit and the parallel resonance circuit are respectively connected to the high frequency input. 2. The high frequency electronic circuit according to claim 1, comprising a circuit element which resonates in a required signal frequency band of a signal.
【請求項3】 入力端より注入された高周波信号とロー
カル波との混合波を所定の中間周波信号に変換して出力
端へ出力する電界効果トランジスタを有し、この電界効
果トランジスタの出力端から入力端へ高周波信号成分が
帰還する周波数帯域で使用される高周波用電子回路にお
いて、 前記電界効果トランジスタの入出力端間に帰還調整回路
を接続し、該帰還調整回路を含む前記入出力端間の合成
インピーダンスを、所要の信号周波数帯域については前
記高周波信号成分を中和するとともにイメージ周波数帯
域については前記混合波を抑圧する高周波信号成分を帰
還させる値としたことを特徴とする高周波用電子回路。
3. A field effect transistor for converting a mixed wave of a high frequency signal injected from an input terminal and a local wave into a predetermined intermediate frequency signal and outputting the signal to an output terminal. From the output terminal of the field effect transistor. In a high frequency electronic circuit used in a frequency band in which a high frequency signal component is fed back to an input terminal, a feedback adjustment circuit is connected between the input and output terminals of the field effect transistor, and the feedback adjustment circuit is connected between the input and output terminals. A high-frequency electronic circuit, wherein the combined impedance is set to a value that neutralizes the high-frequency signal component for a required signal frequency band and returns a high-frequency signal component that suppresses the mixed wave for an image frequency band.
【請求項4】 入力端に注入された高周波入力信号を増
幅して出力端へ出力する第1の電界効果トランジスタ
と、 入力端より注入された高周波信号とローカル波との混合
波を所定の中間周波信号に変換して出力端へ出力する第
2の電界効果トランジスタと、 前記第1の電界効果トランジスタの出力端と前記第2の
電界効果トランジスタの入力端との間に位置して前記第
1の電界効果トランジスタで増幅された高周波入力信号
からイメージ周波数成分を抑圧するイメージ抑圧フィル
タと、を有し、各電界効果トランジスタの出力端から入
力端へ各々高周波信号成分が帰還する周波数帯域で使用
される高周波用電子回路において、 前記イメージ抑圧フィルタに代えて前記第1の電界効果
トランジスタと第2の電界トランジスタの少なくとも一
方の入出力端間に帰還調整回路を接続し、該帰還調整回
路を含む前記入出力端間の合成インピーダンスを、所要
の信号周波数帯域については前記高周波信号成分を中和
するとともにイメージ周波数帯域については前記入力端
に注入される信号を抑圧する高周波信号成分を帰還させ
る値としたことを特徴とする高周波用電子回路。
4. A first field effect transistor for amplifying a high frequency input signal injected to an input end and outputting the amplified high frequency signal to an output end, and a mixed wave of the high frequency signal injected from the input end and a local wave at a predetermined intermediate level. A second field effect transistor for converting into a frequency signal and outputting the same to an output end; and the first field effect transistor located between the output end of the first field effect transistor and the input end of the second field effect transistor. And an image suppression filter that suppresses image frequency components from the high frequency input signal amplified by the field effect transistor of, and is used in the frequency band in which high frequency signal components are fed back from the output end to the input end of each field effect transistor. In the high-frequency electronic circuit according to claim 1, in place of the image suppression filter, at least one of the first field effect transistor and the second field transistor is provided. A feedback adjustment circuit is connected between the input and output terminals, and the combined impedance between the input and output terminals including the feedback adjustment circuit is used to neutralize the high frequency signal component for a required signal frequency band and to be used for the image frequency band. A high frequency electronic circuit having a value for feeding back a high frequency signal component for suppressing a signal injected to an input end.
【請求項5】 前記第1の電界効果トランジスタの入力
端に、前記高周波入力信号を入力とする直列共振回路の
出力端と、一端が接地線に接続された並列共振回路の他
端とを接続するとともに、前記直列共振回路および並列
共振回路を、各々前記高周波入力信号における所要の信
号周波数帯域で共振する回路素子を含んで構成したこと
を特徴とする請求項4記載の高周波用電子回路。
5. The input end of the first field effect transistor is connected to the output end of a series resonance circuit which receives the high frequency input signal and the other end of a parallel resonance circuit whose one end is connected to a ground line. 5. The high-frequency electronic circuit according to claim 4, wherein the series resonance circuit and the parallel resonance circuit each include a circuit element that resonates in a required signal frequency band of the high-frequency input signal.
JP27854995A 1995-10-26 1995-10-26 High frequency electronic circuit Expired - Fee Related JP3442208B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27854995A JP3442208B2 (en) 1995-10-26 1995-10-26 High frequency electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27854995A JP3442208B2 (en) 1995-10-26 1995-10-26 High frequency electronic circuit

Publications (2)

Publication Number Publication Date
JPH09121130A JPH09121130A (en) 1997-05-06
JP3442208B2 true JP3442208B2 (en) 2003-09-02

Family

ID=17598814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27854995A Expired - Fee Related JP3442208B2 (en) 1995-10-26 1995-10-26 High frequency electronic circuit

Country Status (1)

Country Link
JP (1) JP3442208B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205329A (en) * 1996-01-26 1997-08-05 Nec Eng Ltd Low noise amplifier
JP3970454B2 (en) * 1998-12-28 2007-09-05 新日本無線株式会社 High frequency isolation amplifier
JP2001144560A (en) * 1999-11-15 2001-05-25 Mitsubishi Electric Corp Microwave amplifier
JP3422780B2 (en) * 2000-03-21 2003-06-30 インターナショナル・ビジネス・マシーンズ・コーポレーション Radio frequency amplifier
US6498535B1 (en) * 2000-06-28 2002-12-24 Trw Inc. High dynamic range low noise amplifier
JP2002171139A (en) * 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd High frequency amplifier
GB0122227D0 (en) * 2001-09-13 2001-11-07 Koninl Philips Electronics Nv Active tunable filter circuit
JP3793069B2 (en) * 2001-10-30 2006-07-05 三菱電機株式会社 Semiconductor device
JP2009207031A (en) * 2008-02-29 2009-09-10 Hitachi Ltd Amplifier circuit
JP5238633B2 (en) * 2009-07-27 2013-07-17 株式会社東芝 Semiconductor device
US9093967B2 (en) * 2011-05-02 2015-07-28 Rfaxis, Inc. Power amplifier with co-existence filter

Also Published As

Publication number Publication date
JPH09121130A (en) 1997-05-06

Similar Documents

Publication Publication Date Title
US6346859B1 (en) Microwave amplifier with reduced beat noise
US20060238269A1 (en) Reflection loss suppression circuit
RU2490784C2 (en) Method of achieving high selectivity in receiver rf input stages
JP2001086026A (en) Antenna switching circuit and communications equipment using the same
EP0823779A2 (en) High-frequency amplifier
JP3442208B2 (en) High frequency electronic circuit
US5307026A (en) Variable gain RF amplifier with linear gain control
US11223333B2 (en) Microwave amplification circuit
US5783965A (en) Bias circuit
EP1670137A1 (en) High frequency amplifier
JP3612241B2 (en) Intermediate frequency circuit of television tuner
EP1545014B1 (en) Antenna circuit
JP3160525B2 (en) Transistor amplifier circuit
JPH03211904A (en) High frequency amplifier
JP2911919B2 (en) High frequency amplifier circuit
JP3140398B2 (en) Tuner circuit
JPH11298268A (en) Gain variable type amplifier
JPH06216670A (en) High output amplifier
JP2005217753A (en) Amplifier
KR100325056B1 (en) Linear amplifier using low frequency 2nd order intermodulation feed-forwarding
JP3134127B2 (en) High frequency amplifier circuit for FM
JPH02213206A (en) Uhf band transistor mixer circuit
KR100337081B1 (en) Wide band filter of digital tuner
JP2000188516A (en) Mixer circuit
JP3208785B2 (en) Preamplifier circuit for GPS

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees