[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3140398B2 - Tuner circuit - Google Patents

Tuner circuit

Info

Publication number
JP3140398B2
JP3140398B2 JP09189477A JP18947797A JP3140398B2 JP 3140398 B2 JP3140398 B2 JP 3140398B2 JP 09189477 A JP09189477 A JP 09189477A JP 18947797 A JP18947797 A JP 18947797A JP 3140398 B2 JP3140398 B2 JP 3140398B2
Authority
JP
Japan
Prior art keywords
circuit
amplifier
tuner
input
tuner circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09189477A
Other languages
Japanese (ja)
Other versions
JPH1141127A (en
Inventor
誠一郎 深井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP09189477A priority Critical patent/JP3140398B2/en
Publication of JPH1141127A publication Critical patent/JPH1141127A/en
Application granted granted Critical
Publication of JP3140398B2 publication Critical patent/JP3140398B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuits Of Receivers In General (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、テレビジョン受信
機、ビデオテープレコーダ、テレビデオ等の電子機器に
内蔵されるチューナ回路に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a tuner circuit incorporated in electronic equipment such as a television receiver, a video tape recorder, and a televideo.

【0002】[0002]

【従来の技術】図4は、テレビ用チューナ回路Aの基本
的な回路構成を示している。すなわち、アンテナの入力
端子(ANTIN)51から入力されたRF信号は、ロ
ーパスフィルタ(LPF)52及びハイパスフィルタ
(HPF)56によってそれぞれVHF周波数帯とUH
F周波数帯とに分離され、それぞれのフィルタ52,5
6の後段に設けられたバンドパスフィルタ(BPF)5
3,57、高周波増幅器(RFAmp)54,58、バ
ンドパスフィルタ(BPF)55,59を通って、混合
回路(MIX)60において局部発振器61からの局発
周波数と混合され、中間周波数(IF)に変換される。
その後、中間周波増幅器(IFAmp)62及びバンド
パスフィルタ(BPF)63を通り、出力端子(IFO
UT)64から、図示しないテレビセットに内蔵されて
いる復調回路に出力される。
2. Description of the Related Art FIG. 4 shows a basic circuit configuration of a television tuner circuit A. That is, the RF signal input from the input terminal (ANTIN) 51 of the antenna is converted into the VHF frequency band and the UH frequency by the low-pass filter (LPF) 52 and the high-pass filter (HPF) 56, respectively.
F frequency band, and each filter 52, 5
6, a band-pass filter (BPF) 5 provided at the subsequent stage
3, 57, high-frequency amplifiers (RFAmp) 54, 58, and band-pass filters (BPF) 55, 59, and mixed with a local oscillation frequency from a local oscillator 61 in a mixing circuit (MIX) 60 to produce an intermediate frequency (IF). Is converted to
Thereafter, the signal passes through an intermediate frequency amplifier (IFAmp) 62 and a band-pass filter (BPF) 63 and passes through an output terminal (IFOmp).
UT) 64 to a demodulation circuit built in a television set (not shown).

【0003】図5は、上記構成のチューナ回路Aに、感
度改善のために増幅器を追加した構成のチューナ回路A
1を示している。すなわち、アンテナの入力端子(AN
TIN)51とローパスフィルタ(LPF)52及びハ
イパスフィルタ(HPF)56との間に、広帯域増幅器
71を介挿している。つまり、入力端子(ANTIN)
51から入力されたRF信号を、広帯域増幅器71によ
りそのまま増幅するものである。
FIG. 5 shows a tuner circuit A having a configuration in which an amplifier is added to the tuner circuit A having the above configuration to improve sensitivity.
1 is shown. That is, the input terminal of the antenna (AN
A broadband amplifier 71 is interposed between the TIN 51 and the low-pass filter (LPF) 52 and the high-pass filter (HPF) 56. That is, the input terminal (ANTIN)
The RF signal input from 51 is directly amplified by the broadband amplifier 71.

【0004】また、図6に示すチューナ回路A2は、図
5に示したチューナ回路A1において、広帯域増幅器7
1と直列に減衰回路81を取り付け、さらに減衰回路8
1の各抵抗素子R1〜R3をバイパスするように機械的
なスイッチ82を取り付けた構成としている。すなわ
ち、強入力時(受信電界強度が強いとき)にはスイッチ
82をOFFにして、減衰回路81を通した後に広帯域
増幅器71に入力するようにし、弱入力時(受信電界強
度が弱いとき)にはスイッチ82をONにして減衰回路
81をスルーさせ、そのまま広帯域増幅器71に入力す
るようになっている。
The tuner circuit A2 shown in FIG. 6 is different from the tuner circuit A1 shown in FIG.
1 and a damping circuit 81 in series with the damping circuit 8
In this configuration, a mechanical switch 82 is attached so as to bypass each of the resistance elements R1 to R3. That is, at the time of strong input (when the received electric field strength is strong), the switch 82 is turned off, and the signal is input to the broadband amplifier 71 after passing through the attenuation circuit 81. The switch 82 is turned on to let the attenuator 81 pass through and input to the broadband amplifier 71 as it is.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、図5に
示したチューナ回路A1では、入力端子(ANTIN)
51から入力されたRF信号をそのまま広帯域増幅器7
1により増幅しているため、弱入力時には問題ないが、
強入力時には広帯域増幅器71で歪みを生じ、混変調や
相互変調が発生するといった問題があった。
However, in the tuner circuit A1 shown in FIG. 5, the input terminal (ANTIN)
The RF signal input from 51 is directly used as the broadband amplifier 7.
Because it is amplified by 1, there is no problem at the time of weak input,
At the time of strong input, there is a problem that distortion occurs in the wideband amplifier 71, and cross-modulation and inter-modulation occur.

【0006】また、図6に示したチューナ回路A2で
は、図5のチューナ回路A1で問題となっていた歪みに
よる混変調や相互変調の問題は解決されているが、機械
的スイッチ82をON、OFFする必要があることや、
機械的スイッチ82を追加しているために、その分コス
トがアップするといった問題があった。
The tuner circuit A2 shown in FIG. 6 solves the problem of intermodulation and intermodulation due to distortion, which has been a problem in the tuner circuit A1 shown in FIG. That you need to turn it off,
Since the mechanical switch 82 is added, there is a problem that the cost increases accordingly.

【0007】本発明は係る問題点を解決すべく創案され
たもので、その目的は、コストアップになることなく、
弱入力時の感度の改善と、強入力時の歪み特性の改善と
を図ったチューナ回路を提供することにある。
[0007] The present invention has been made in order to solve such problems, and its object is to increase the cost without increasing the cost.
An object of the present invention is to provide a tuner circuit that improves sensitivity at a weak input and improves distortion characteristics at a strong input.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項1記載のチューナ回路は、アンテナ
の入力端子とチューナとの間に、増幅器と減衰回路とか
らなる並列回路を接続するとともに、増幅器を動作状態
と非動作状態とに切り換える切換手段を設けた構成とし
ている。これにより、例えば弱入力時に増幅器を動作状
態とすると、これと並列に接続されている減衰回路の影
響をほとんど受けることなく、増幅器を動作させること
ができるため、感度の改善が図れる。また、強入力時に
増幅器を非動作状態とすると、減衰回路として動作させ
ることができるため、歪み特性の改善が図れる。
According to a first aspect of the present invention, there is provided a tuner circuit comprising: a parallel circuit comprising an amplifier and an attenuation circuit connected between an input terminal of an antenna and a tuner. In addition, switching means for switching the amplifier between an operating state and a non-operating state is provided. Thus, for example, when the amplifier is in the operating state at the time of weak input, the amplifier can be operated almost without being affected by the attenuation circuit connected in parallel with the amplifier, so that the sensitivity can be improved. In addition, when the amplifier is not operated at the time of strong input, the amplifier can be operated as an attenuation circuit, so that distortion characteristics can be improved.

【0009】また、本発明の請求項2記載のチューナ回
路は、切換手段を、増幅器の電源をON、OFFする手
段としたものである。これにより、従来のような機械的
なスイッチを追加する必要がなくなることから、コスト
アップを抑えることが可能となる。
In a tuner circuit according to a second aspect of the present invention, the switching means is means for turning on / off the power supply of the amplifier. This eliminates the need to add a mechanical switch as in the related art, thereby suppressing an increase in cost.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。図1及び図2は、本発明
のチューナ回路の実施の一形態を示す回路ブロック図で
ある。
Embodiments of the present invention will be described below with reference to the drawings. 1 and 2 are circuit block diagrams showing one embodiment of the tuner circuit of the present invention.

【0011】図1及び図2のチューナ回路A4は、チュ
ーナ1の入力段(すなわち、図4で言えば、ANTIN
51とLPF52及びHPF56との間)に、広帯域増
幅器2と減衰回路3とからなる並列回路を接続したもの
である。
The tuner circuit A4 shown in FIGS. 1 and 2 is an input stage of the tuner 1 (ie, ANTIN in FIG. 4).
51 and an LPF 52 and an HPF 56) are connected to a parallel circuit composed of the broadband amplifier 2 and the attenuation circuit 3.

【0012】すなわち、広帯域増幅器2のAmp21の
入力端子に、直流阻止用コンデンサC1を介してアンテ
ナ入力端子(ANTIN)11が接続されており、Am
p21の出力端子は、直流阻止用コンデンサC2を介し
てチューナ1に接続されている。また、プラス側電源端
子は、一端がアースに接続されたバイパスコンデンサC
3を介してDC電源に接続されており、マイナス側電源
端子はアースに接続されている。
That is, the antenna input terminal (ANTIN) 11 is connected to the input terminal of the Amp 21 of the broadband amplifier 2 via the DC blocking capacitor C1.
The output terminal of p21 is connected to the tuner 1 via a DC blocking capacitor C2. The positive power supply terminal is a bypass capacitor C having one end connected to the ground.
3, and a negative power supply terminal is connected to the ground.

【0013】また、図1に示す減衰回路3は、抵抗R
1,R2,R3がT型に接続されており、抵抗R1の一
端が広帯域増幅器2の入力側に接続され、抵抗R2の一
端が広帯域増幅器2の出力側に接続され、抵抗R3の一
端がアースに接続された構成となっている。また、図2
に示す減衰回路3は、抵抗R1,R2,R3がπ型に接
続されており、抵抗R2の両端が広帯域増幅器2の入力
側と出力側とにそれぞれ接続され、抵抗R2の入力端に
一端が接続された抵抗R1の他端、及び抵抗R2の出力
端に一端が接続された抵抗R3の他端のそれぞれが、ア
ースに接続された構成となっている。なお、チューナ1
の回路構成は、テレビジョン受信機に搭載されるものに
あっては、図4に示した基本的なチューナ回路Aの構成
と全く同様である。
The attenuation circuit 3 shown in FIG.
1, R2 and R3 are connected in a T-type, one end of a resistor R1 is connected to the input side of the wideband amplifier 2, one end of the resistor R2 is connected to the output side of the wideband amplifier 2, and one end of the resistor R3 is grounded. It is configured to be connected to FIG.
The resistor R1, R2, and R3 are connected in a π-type, the both ends of the resistor R2 are connected to the input side and the output side of the broadband amplifier 2, respectively, and one end is connected to the input end of the resistor R2. The other end of the connected resistor R1 and the other end of the resistor R3 whose one end is connected to the output terminal of the resistor R2 are connected to the ground. Note that tuner 1
The circuit configuration of this embodiment is exactly the same as that of the basic tuner circuit A shown in FIG.

【0014】このような構成において、弱入力時にはD
C電源をONにして、広帯域増幅器2を動作させる。こ
の場合、並列に接続された減衰回路3により若干増幅利
得は低下するが、低下の程度は、受信感度を十分に改善
できる程度のレベルである。
In such a configuration, at the time of weak input, D
The C power supply is turned on, and the broadband amplifier 2 is operated. In this case, although the amplification gain is slightly reduced by the attenuating circuit 3 connected in parallel, the degree of the reduction is such that the reception sensitivity can be sufficiently improved.

【0015】逆に、強入力時には、DC電源をOFFに
して広帯域増幅器2を非動作状態とし、減衰回路3とし
て動作させる。この場合、並列に接続されている広帯域
増幅器2は増幅作用もなく、入出力間のアイソレーショ
ンも30dB程度であるため無視でき、純粋に減衰回路
3として動作させることができる。このとき並列に接続
する減衰回路3は、図1及び図2に示すように、T型で
もπ型でもよいが、あまり減衰量が少ないとDC電源O
N時に帰還がかかり発振してしまうので、適当な減衰量
に設定する必要がある。具体的には、チューナ1側から
アンテナ側(ANTIN11側)をみたときの減衰回路
3の減衰量が、アンテナ側からチューナ1側をみたとき
の広帯域増幅器2の増幅率より大きくなるように設定す
る必要がある。
Conversely, at the time of a strong input, the DC power supply is turned off to make the broadband amplifier 2 inactive and operate as the attenuation circuit 3. In this case, since the broadband amplifiers 2 connected in parallel have no amplifying action and the isolation between the input and output is about 30 dB, they can be ignored and can be operated purely as the attenuation circuit 3. At this time, the attenuating circuit 3 connected in parallel may be a T-type or a π-type as shown in FIGS. 1 and 2.
Since feedback occurs at N and oscillation occurs, it is necessary to set an appropriate attenuation. Specifically, the attenuation amount of the attenuation circuit 3 when the antenna side (ANTIN11 side) is viewed from the tuner 1 side is set to be larger than the amplification factor of the wideband amplifier 2 when the tuner 1 side is viewed from the antenna side. There is a need.

【0016】なお、図3は、本発明によるチューナ回路
A4のDC電源ON時及びOFF時の通過特性を示して
いる。このように、本発明のチューナ回路A4によれ
ば、機械的スイッチのような回路を追加することなく、
DC電源のON、OFFにより、広帯域増幅器2と減衰
器3とを実質的に切り換えることができるものである。
また、機械的スイッチのような回路を追加する必要がな
いので、大幅なコストアップをせずに、弱入力時の感度
の改善と、強入力時の歪み特性の改善とを図ることがで
きるものである。
FIG. 3 shows the pass characteristics of the tuner circuit A4 according to the present invention when the DC power is turned on and off. Thus, according to the tuner circuit A4 of the present invention, without adding a circuit such as a mechanical switch,
By turning on and off the DC power supply, the broadband amplifier 2 and the attenuator 3 can be substantially switched.
Also, since there is no need to add a circuit such as a mechanical switch, it is possible to improve sensitivity at a weak input and improve distortion characteristics at a strong input without significantly increasing the cost. It is.

【0017】[0017]

【発明の効果】本発明の請求項1記載のチューナ回路
は、アンテナの入力端子とチューナとの間に、増幅器と
減衰回路とからなる並列回路を接続するとともに、増幅
器を動作状態と非動作状態とに切り換える切換手段を設
けた構成としている。これにより、弱入力時に増幅器を
動作状態とすると、これと並列に接続されている減衰回
路の影響をほとんど受けることなく、増幅器を動作させ
ることができるため、感度の改善が図れるとともに、強
入力時に増幅器を非動作状態とすると、減衰回路として
動作させることができるため、歪み特性の改善が図れる
ものである。
According to the tuner circuit of the present invention, a parallel circuit comprising an amplifier and an attenuator is connected between an input terminal of an antenna and a tuner, and the amplifier is operated and is not operated. And a switching means for switching between. This makes it possible to operate the amplifier with little effect of the attenuation circuit connected in parallel when the amplifier is in the operating state at the time of weak input, so that the sensitivity can be improved and at the time of strong input. When the amplifier is in a non-operating state, the amplifier can be operated as an attenuation circuit, so that distortion characteristics can be improved.

【0018】また、本発明の請求項2記載のチューナ回
路は、切換手段を、増幅器の電源をON、OFFする手
段としたので、従来のような機械的なスイッチのような
回路を追加する必要がなくなることから、その分コスト
アップを抑えることができるものである。
Further, in the tuner circuit according to the second aspect of the present invention, since the switching means is means for turning on / off the power of the amplifier, it is necessary to add a circuit such as a conventional mechanical switch. Is eliminated, so that an increase in cost can be suppressed accordingly.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のチューナ回路の実施の一形態を示す回
路ブロック図である。
FIG. 1 is a circuit block diagram showing one embodiment of a tuner circuit of the present invention.

【図2】本発明のチューナ回路の実施の一形態を示す回
路ブロック図である。
FIG. 2 is a circuit block diagram showing one embodiment of a tuner circuit of the present invention.

【図3】本発明のチューナ回路によるDC電源ON時及
びOFF時の通過特性を示すグラフである。
FIG. 3 is a graph showing pass characteristics when the DC power is turned on and off by the tuner circuit of the present invention.

【図4】テレビ用チューナ回路の基本的な回路構成を示
すブロック図である。
FIG. 4 is a block diagram illustrating a basic circuit configuration of a television tuner circuit.

【図5】図4に示すチューナ回路に、感度改善のために
増幅器を追加した構成を示すブロック図である。
FIG. 5 is a block diagram showing a configuration in which an amplifier is added to the tuner circuit shown in FIG. 4 to improve sensitivity.

【図6】図5に示すチューナ回路において、増幅器と直
列に減衰回路を取り付けた構成を示すブロック図であ
る。
6 is a block diagram showing a configuration in which an attenuating circuit is attached in series with an amplifier in the tuner circuit shown in FIG.

【符号の説明】[Explanation of symbols]

A4 チューナ回路 1 チューナ 2 広帯域増幅器 3 減衰回路 A4 Tuner circuit 1 Tuner 2 Broadband amplifier 3 Attenuation circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04B 1/18 H04B 1/16 H03J 3/02 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04B 1/18 H04B 1/16 H03J 3/02

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 アンテナの入力端子とチューナとの間
に、増幅器と減衰回路とからなる並列回路が接続される
とともに、前記増幅器を動作状態と非動作状態とに切り
換える切換手段が設けられたことを特徴とするチューナ
回路。
1. A parallel circuit comprising an amplifier and an attenuation circuit is connected between an input terminal of an antenna and a tuner, and switching means for switching the amplifier between an operating state and a non-operating state is provided. A tuner circuit.
【請求項2】 前記切換手段は、前記増幅器の電源をO
N、OFFするものである請求項1記載のチューナ回
路。
2. The switching means according to claim 1, further comprising:
2. The tuner circuit according to claim 1, wherein N is turned off.
JP09189477A 1997-07-15 1997-07-15 Tuner circuit Expired - Fee Related JP3140398B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09189477A JP3140398B2 (en) 1997-07-15 1997-07-15 Tuner circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09189477A JP3140398B2 (en) 1997-07-15 1997-07-15 Tuner circuit

Publications (2)

Publication Number Publication Date
JPH1141127A JPH1141127A (en) 1999-02-12
JP3140398B2 true JP3140398B2 (en) 2001-03-05

Family

ID=16241924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09189477A Expired - Fee Related JP3140398B2 (en) 1997-07-15 1997-07-15 Tuner circuit

Country Status (1)

Country Link
JP (1) JP3140398B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040048531A (en) * 2002-12-03 2004-06-10 삼성전기주식회사 Apparatus for supplying power of outer amplifier in digital broadcasting receiver
US7277684B2 (en) 2003-04-25 2007-10-02 Fujitsu Ten Limited Antenna amplifier and shared antenna amplifier

Also Published As

Publication number Publication date
JPH1141127A (en) 1999-02-12

Similar Documents

Publication Publication Date Title
CN101288229B (en) Transfer Impedance Filtering in RF Receivers
US7483683B1 (en) Harmonic rejection gated-switching mixer
WO2000028673A1 (en) High-frequency radio circuit
US8503963B2 (en) Amplifier with on-chip filter
JPH06291556A (en) Frequency converting circuit, and reception front-end circuit and transmission-up mixer circuit using the circuit
JP3442208B2 (en) High frequency electronic circuit
JP3140398B2 (en) Tuner circuit
US9673769B2 (en) Variable gain circuit and tuner system provided with same
JP3612241B2 (en) Intermediate frequency circuit of television tuner
US5230095A (en) Radio receiver for data communication
KR100573924B1 (en) Low noise and image suppression heterodyne receiver
JPH04304705A (en) Low noise amplifier
JP3106513B2 (en) Electronic tuning tuner
JP3136867B2 (en) Tunable bandpass filter
JPH051132Y2 (en)
JP3191119B2 (en) Radio receiver
JPH0124991Y2 (en)
JP2864688B2 (en) High frequency demodulation circuit
JP2543399B2 (en) Superheterodyne receiver
JPH11289269A (en) High frequency circuit and mobile communication equipment
JP3059844B2 (en) AGC circuit of FM radio receiver
JPS5936072Y2 (en) Input filter switching circuit
JPH07288458A (en) High frequency signal switching circuit
JP2003078370A (en) Gain variable amplifier circuit and receiver and transmitter using the same
JPH051144Y2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees