JP3327011B2 - Power converter - Google Patents
Power converterInfo
- Publication number
- JP3327011B2 JP3327011B2 JP29077194A JP29077194A JP3327011B2 JP 3327011 B2 JP3327011 B2 JP 3327011B2 JP 29077194 A JP29077194 A JP 29077194A JP 29077194 A JP29077194 A JP 29077194A JP 3327011 B2 JP3327011 B2 JP 3327011B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- mosfet
- capacitance
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、直流電源から交流電力
を得る電力変換装置に関するものであり、更に詳しく
は、スイッチドキャパシタを用いて交流電力を得る電力
変換装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power converter for obtaining AC power from a DC power supply, and more particularly to a power converter for obtaining AC power using a switched capacitor.
【0002】[0002]
【従来の技術】スイッチドキャパシタを用いて直流電源
から交流出力を得る回路として、特願平6−24974
3号に示すものがあり、その回路図を図9に、動作波形
図を図10に示す。2. Description of the Related Art Japanese Patent Application No. 6-24974 discloses a circuit for obtaining an AC output from a DC power supply using a switched capacitor.
FIG. 9 shows a circuit diagram and FIG. 10 shows an operation waveform diagram.
【0003】本回路は、直流電源Eからインダクタンス
素子L1 を介して電力供給用ャパシタンス素子(以下、
キャパシタンス素子と呼ぶ。)C1 〜C5 をV10<V20
<V 30<V40<V50の電圧関係で異なる電圧に充電し、
スイッチング素子Sz1〜Sz4とスイッチング素子Sz1〜
Sz4により極性反転される負荷Zと負荷用キャパシタン
ス素子CZ とから構成される負荷回路1に、インダクタ
ンス素子L2 を介してキャパシタンス素子C1 〜C5 を
順番に接続することにより、負荷Zの両端電圧(負荷電
圧)Vzを滑らかに変化させて負荷電圧Vzの歪を低減
するものであると共に、インダクタンス素子L1 , L2
を介して共振的に電力を伝達することにより電力伝達効
率を向上するものである。[0003] This circuit is composed of a DC power source E and an inductance.
Element L1Via a power supply capacitance element (hereinafter, referred to as
It is called a capacitance element. ) C1~ CFiveTo VTen<V20
<V 30<V40<V50Charge to different voltages according to the voltage relationship of
Switching element Sz1~ Sz4And switching element Sz1~
Sz4Z and load capacitor whose polarity is inverted by
Element CZIn the load circuit 1 composed of
Sensing element LTwoVia the capacitance element C1~ CFiveTo
By connecting in order, the voltage across the load Z (load voltage
Pressure) Vz is smoothly changed to reduce distortion of load voltage Vz
And the inductance element L1, LTwo
Power transmission effect through the
It improves the rate.
【0004】本従来例において、各キャパシタンス素子
C1 〜C5 から負荷回路1への電流I1 は、負荷電圧V
Z 上昇時には各キャパシタンス素子C1 〜C5 から負荷
回路1へ、負荷電圧VZ 下降時には負荷回路から各キャ
パシタンス素子C1 〜C5 へ流れる。つまりスイッチン
グ素子S12, S22, S32, S42, S52には双方向電流が
流れる。しかし、バイポ−ラトランジスタ,MOSFE
T等は片方向素子の為、双方向電流が流れることによる
劣化が生じてしまう。ここで、片方向素子の劣化を防止
するスイッチング素子が必要となる。その為に例えば図
11に示す様に、ゲ−ト,ソ−ス間にボディダイオ−ド
Da , Db を有するMOSFET(Qa), (Qb )の
ソ−ス同志を接続し、MOSFET(Qa ), (Qb )
のドレインA,Bを電流径路に接続する回路が考えられ
る。図11に示す様にMOSFET(Qa ), (Qb )
のゲ−ト,ソ−ス間に制御信号VSを加えることによ
り、MOSFET(Qa ), (Qb )に双方向電流を流
すことが可能となる。図12に、図9に示す回路に於け
る全てのスイッチング素子をゲ−ト,ソ−ス間にボディ
ダイオ−ドを有するMOSFETに置き換えた回路図を
示す。In this conventional example, the current I 1 from each of the capacitance elements C 1 to C 5 to the load circuit 1 is equal to the load voltage V
At the time Z rises to the load circuit 1 from the capacitance element C 1 -C 5, at the time the load voltage V Z falling flowing from the load circuit to the respective capacitance elements C 1 -C 5. That is, a bidirectional current flows through the switching elements S 12 , S 22 , S 32 , S 42 , and S 52 . However, bipolar transistors, MOSFE
Since T and the like are unidirectional elements, deterioration occurs when a bidirectional current flows. Here, a switching element for preventing deterioration of the one-way element is required. As shown in FIG. 11, for example for its, gate - DOO, source - Body between scan diode - de D a, MOSFET having a D b (Q a), source of the (Q b) - connects the scan comrades MOSFET (Q a ), (Q b )
A circuit that connects the drains A and B to the current path can be considered. As shown in FIG. 11, MOSFET (Q a ), (Q b )
The gate - DOO, source - by applying a control signal VS between scan, MOSFET (Q a), it becomes possible to flow a bidirectional current (Q b). FIG. 12 is a circuit diagram in which all the switching elements in the circuit shown in FIG. 9 are replaced with MOSFETs having a body diode between the gate and the source.
【0005】図12に示す回路に於いて、MOSFET
がソ−ス電位の不安定なハイサイドスイッチである場
合、図13に示す様な制御信号伝達・駆動回路によりハ
イサイドスイッチを駆動する。また、図11に示す様な
双方向スイッチング素子を構成するMOSFET(S
j2a ), (Sj2b )(j=1〜5)は、同時に制御信号
VSを印加することでスイッチング素子Sj2(j=1〜
5)の如く動作をし、その動作は図10に示す動作波形
図に準ずる。[0005] In the circuit shown in FIG.
Is a high-side switch having an unstable source potential, the high-side switch is driven by a control signal transmission / drive circuit as shown in FIG. Further, a MOSFET (S) constituting a bidirectional switching element as shown in FIG.
j2a), (S j2b) ( j = 1~5) , the switching element S j2 (j = 1~ by applying a control signal VS simultaneously
The operation is performed as in 5), and the operation conforms to the operation waveform diagram shown in FIG.
【0006】[0006]
【発明が解決しようとする課題】しかし、上記従来例に
於いては、例えば時刻t2 にスイッチング素子S12の制
御信号がロ−レベル、スイッチング素子S22の制御信号
がハイレベルになると、スイッチング素子S12はタ−ン
オフ時間があるため完全にオフしする前にスイッチング
素子S22がオンすることにより、キャパシタンス素子C
2 からスイッチング素子S22, S12を介してキャパシタ
ンス素子C1 に電流が流れてしまう、つまりスイッチン
グ素子Sj2(j=1〜5)のうち少なくとも2つが同時
にオンする状態になってしまうと、キャパシタンス素子
Cj (j=1〜5)のうち少なくとも2つが電気的に接
続されて、お互いの間に直接電流が流れてしまい、ノイ
ズが生じる、各キャパシタンス素子Cj (j=1〜5)
の電圧が設定電圧と異なってしまう、ロスが生じるとい
う第1の問題点が生じる。[SUMMARY OF THE INVENTION] However, in the above-mentioned prior art, for example, the control signal of the switching element S 12 at time t 2 is B - level, the control signal of the switching element S 22 becomes a high level, the switching element S 12 is data - by turning the switching element S 22 is before completely dead off because of the turnoff time, the capacitance element C
Thus a current flows through the capacitance element C 1 2 through the switching element S 22, S 12, that is, when at least two of the switching elements S j2 (j = 1~5) but becomes a state to be turned on simultaneously, At least two of the capacitance elements C j (j = 1 to 5) are electrically connected to each other, and a current flows directly between the capacitance elements C j (j = 1 to 5).
Is different from the set voltage, and a first problem occurs that a loss occurs.
【0007】上記第1の問題点を解決する為に、スイッ
チング素子Sj2(j=1〜5)のタ−ンオフ時間を見込
んで同時にオンしないように制御しなければならない、
もしくは、高速でタ−ンオン、タ−ンオフするスイッチ
ング素子を用いなければならないという第2の問題点が
生じる。In order to solve the first problem, it is necessary to control the switching elements S j2 (j = 1 to 5) so as not to turn them on simultaneously in consideration of the turn-off time.
Alternatively, a second problem arises in that a switching element that turns on and off at high speed must be used.
【0008】本発明は、上記問題点に鑑みてなされたも
ので、その目的とするところは、スイッチング素子の劣
化を防ぎ、高い回路効率を有し、入力歪の少ない、スイ
ッチドキャパシタを用いた電力変換装置を提供すること
である。The present invention has been made in view of the above problems, and an object of the present invention is to use a switched capacitor which prevents deterioration of a switching element, has high circuit efficiency, and has low input distortion. An object of the present invention is to provide a power conversion device.
【0009】[0009]
【課題を解決するための手段】負荷と、複数の電力供給
用キャパシタンス素子と、直流電源に接続された第1の
インダクタンス素子と、前記第1のインダクタンス素子
を介して前記複数の電力供給用キャパシタンス素子に略
所定の電圧を充電する充電手段と、前記負荷に並列に接
続された負荷用キャパシタンス素子と、前記負荷と前記
負荷用キャパシタンス素子との並列回路に直列接続され
た第2のインダクタンス素子と、前記並列回路及び前記
第2のインダクタンス素子から成る直列回路と前記複数
の電力供給用キャパシタンス素子との間に直列接続され
た複数のスイッチング素子と、前記複数の電力供給用キ
ャパシタンス素子を択一的に切り換えて前記直列回路に
接続して前記第2のインダクタンス素子を介して前記負
荷用キャパシタンス素子を充放電することによって前記
負荷用キャパシタンス素子の両端電圧を略脈流波状に変
化させる制御手段と、前記第1のインダクタンス素子を
介して直流電源に接続され、前記複数の電力供給用キャ
パシタンス素子への充電電流を制御する充電電流制御用
キャパシタンス素子と、前記充電電流制御用キャパシタ
ンス素子を充放電する充放電手段とを備える電力変換装
置において、前記複数のスイッチング素子は、ボディダ
イオ−ドを有する2つのMOSFETのソ−ス電極同
志、もしくはドレイン電極同志を接続したものであると
共に、前記2つのMOSFETを、同時にオンせずに片
方ずつオンするMOSFET制御手段を備えたことを特
徴とする電力変換装置。A load, a plurality of power supply capacitance elements, a first inductance element connected to a DC power supply, and the plurality of power supply capacitances via the first inductance element. a charging means for charging a substantially predetermined voltage to the device, contact in parallel with the load
Wherein a connection has been load capacitance elements, a second inductance element connected in series parallel circuit between the load and the load capacitance elements, a series circuit consisting of the parallel circuit and the second inductance element more A plurality of switching elements connected in series between the power supply capacitance elements and the plurality of power supply capacitance elements are selectively switched and connected to the series circuit via the second inductance element. The negative
Control means for changing the voltage across the load capacitance element in a substantially pulsating waveform by charging / discharging the load capacitance element; and connecting to the DC power supply via the first inductance element, And a charging / discharging means for charging / discharging the charging current control capacitance element, wherein the plurality of switching elements include a body diode. Source and drain electrodes of two MOSFETs each having a gate connected to each other, and MOSFET control means for turning on the two MOSFETs one by one without turning them on at the same time. Power converter.
【0010】請求項2記載の発明によれば、MOSFE
Tは、縦型構造を有する縦型MOSFETであると共
に、縦型MOSFETのドレイン電極同志を接続するこ
とを特徴とする。According to the second aspect of the present invention, the MOSFE
T is a vertical MOSFET having a vertical structure and is characterized by connecting drain electrodes of the vertical MOSFET.
【0011】請求項3記載の発明によれば、複数のスイ
ッチング素子は、2つのバイポ−ラトランジスタのエミ
ッタ電極同志、もしくはコレクタ電極同志を接続したも
のであると共に、2つのバイポ−ラトランジスタの各々
のコレクタ・エミッタ間に逆並列接続されたダイオ−ド
を有するものとしたことを特徴とする。According to the third aspect of the present invention, the plurality of switching elements connect the emitter electrodes or the collector electrodes of two bipolar transistors, and each of the two bipolar transistors And a diode connected in anti-parallel between the collector and the emitter.
【0012】請求項4記載の発明によれば、複数のスイ
ッチング素子は、ボディダイオ−ドを有しない2つのM
OSFETのドレイン電極同志、もしくはソ−ス電極同
志を接続したものであると共に、ボディダイオ−ドを有
しない2つのMOSFETの各々のドレイン・ソ−ス間
に逆並列接続されたダイオ−ドを有するものとしたこと
を特徴とする。According to the fourth aspect of the present invention, the plurality of switching elements include two M diodes having no body diode.
OSFET having drain electrodes or source electrodes connected to each other and having a diode connected in anti-parallel between the drain and source of each of two MOSFETs having no body diode. It is characterized by that.
【0013】請求項5記載の発明によれば、負荷は、複
数のスイッチング素子と、負荷用キャパシタンス素子
と、第2のインダクタンス素子とから少なくとも構成さ
れるブリッジ回路であることを特徴とする。According to a fifth aspect of the present invention, the load is a bridge circuit comprising at least a plurality of switching elements, a load capacitance element, and a second inductance element.
【0014】請求項6記載の発明によれば、負荷は、放
電灯であることを特徴とする。請求項7記載の発明によ
れば、負荷は、少なくともブリッジ回路と放電灯とから
構成されることを特徴とする。According to a sixth aspect of the present invention, the load is a discharge lamp. According to the invention described in claim 7, the load is constituted by at least a bridge circuit and a discharge lamp.
【0015】[0015]
【作用】請求項1記載の発明によれば、複数の電力供給
用キャパシタンス素子から負荷回路に電流を流す場合
は、ボディダイオ−ドを有する第1のMOSFETをオ
フ、ボディダイオ−ドを有する第2のMOSFETをオ
ンして、第1のMOSFETのボディダイオ−ド,第2
のインダクタンス素子を介して複数の電力供給用キャパ
シタンス素子を負荷回路に接続する。また、負荷回路よ
り複数の電力供給用キャパシタンス素子に電流を流す場
合は、第1のMOSFETをオン,第2のMOSFET
をオフして、第2のMOSFETのボディダイオ−ド、
第2のインダクタンス素子を介して負荷回路に複数の電
力供給用キャパシタンス素子を接続する。According to the first aspect of the present invention, when a current flows from a plurality of capacitance elements for power supply to a load circuit, the first MOSFET having a body diode is turned off and the first MOSFET having a body diode is turned off. The second MOSFET is turned on, and the body diode of the first MOSFET and the second MOSFET are turned on.
A plurality of power supply capacitance elements are connected to the load circuit via the inductance element. When a current flows from the load circuit to a plurality of power supply capacitance elements, the first MOSFET is turned on, and the second MOSFET is turned on.
To turn off the body diode of the second MOSFET,
A plurality of power supply capacitance elements are connected to the load circuit via the second inductance element.
【0016】請求項2記載の発明によれば、複数のスイ
ッチング素子の半導体構造に於いて、第1の縦型MOS
FET及び第2の縦型MOSFETのドレイン電極を共
通にする。According to the second aspect of the present invention, in the semiconductor structure of a plurality of switching elements, the first vertical MOS
The drain electrode of the FET and the second vertical MOSFET are made common.
【0017】請求項3記載の発明によれば、複数の電力
供給用キャパシタンス素子から負荷回路に電流を流す場
合は、第1のバイポ−ラトランジスタをオフ、第2のバ
イポ−ラトランジスタをオンして、第1のバイポ−ラト
ランジスタに逆並列接続された第1のダイオ−ド,第2
のインダクタンス素子を介して複数の電力供給用キャパ
シタンス素子を負荷回路に接続する。また、負荷回路よ
り複数の電力供給用キャパシタンス素子に電流を流す場
合は、第1のバイポ−ラトランジスタをオン,第2のバ
イポ−ラトランジスタをオフして、第2のバイポ−ラト
ランジスタに逆並列接続された第2のダイオ−ド、第2
のインダクタンス素子を介して負荷回路に複数の電力供
給用キャパシタンス素子を接続する。According to the third aspect of the present invention, when a current flows from a plurality of capacitance elements for power supply to a load circuit, the first bipolar transistor is turned off and the second bipolar transistor is turned on. A first diode and a second diode connected in anti-parallel to the first bipolar transistor.
A plurality of power supply capacitance elements are connected to the load circuit via the inductance element. When a current flows from the load circuit to a plurality of power supply capacitance elements, the first bipolar transistor is turned on, the second bipolar transistor is turned off, and the current is supplied to the second bipolar transistor in reverse. A second diode connected in parallel, a second
A plurality of power supply capacitance elements are connected to the load circuit via the above inductance element.
【0018】請求項4記載の発明によれば、複数の電力
供給用キャパシタンス素子から負荷回路に電流を流す場
合は、ボディダイオ−ドを有しない第1のMOSFET
をオフ、ボディダイオ−ドを有しない第2のMOSFE
Tをオンして、第1のMOSFETに逆並列接続された
第1のダイオ−ド,第2のインダクタンス素子を介して
複数の電力供給用キャパシタンス素子を負荷回路に接続
する。また、負荷回路より複数の電力供給用キャパシタ
ンス素子に電流を流す場合は、第1のMOSFETをオ
ン,第2のMOSFETをオフして、第2のMOSFE
Tに逆並列接続された第2のダイオ−ド、第2のインダ
クタンス素子を介して負荷回路に複数の電力供給用キャ
パシタンス素子を接続する。According to the fourth aspect of the present invention, when a current flows from a plurality of power supply capacitance elements to a load circuit, the first MOSFET having no body diode is provided.
Off, a second MOSFET having no body diode
T is turned on, and a plurality of power supply capacitance elements are connected to the load circuit via a first diode and a second inductance element connected in antiparallel to the first MOSFET. When a current flows from the load circuit to the plurality of power supply capacitance elements, the first MOSFET is turned on, the second MOSFET is turned off, and the second MOSFET is turned on.
A plurality of power supply capacitance elements are connected to the load circuit via a second diode and a second inductance element connected in anti-parallel to T.
【0019】請求項5記載の発明によれば、複数の電力
供給用キャパシタンス素子から負荷回路に電流を流す場
合は、ボディダイオ−ドを有する第1のMOSFETを
オフ、ボディダイオ−ドを有する第2のMOSFETを
オンして、第1のMOSFETのボディダイオ−ド,第
2のインダクタンス素子を介して複数の電力供給用キャ
パシタンス素子を負荷回路に接続する。また、負荷回路
より複数の電力供給用キャパシタンス素子に電流を流す
場合は、第1のMOSFETをオン,第2のMOSFE
Tをオフして、第2のMOSFETのボディダイオ−
ド、第2のインダクタンス素子を介して負荷回路に複数
の電力供給用キャパシタンス素子を接続する。According to the fifth aspect of the present invention, when a current flows from a plurality of power supply capacitance elements to a load circuit, the first MOSFET having a body diode is turned off and the first MOSFET having a body diode is turned off. The second MOSFET is turned on, and a plurality of power supply capacitance elements are connected to the load circuit via the body diode of the first MOSFET and the second inductance element. When a current flows from the load circuit to the plurality of power supply capacitance elements, the first MOSFET is turned on and the second MOSFET is turned on.
T is turned off and the body diode of the second MOSFET is turned off.
And a plurality of power supply capacitance elements connected to the load circuit via the second inductance element.
【0020】さらに、負荷から複数の電力供給用キャパ
シタンス素子を切り離すことにより負荷用キャパシタン
ス素子の電圧をゼロにする。Further, the voltage of the load capacitance element is reduced to zero by disconnecting the plurality of power supply capacitance elements from the load.
【0021】請求項6、7記載の発明によれば、放電灯
に交流の高周波電力を供給することより、放電灯を安定
点灯する。According to the sixth and seventh aspects of the present invention, the discharge lamp is stably lit by supplying AC high frequency power to the discharge lamp.
【0022】[0022]
(実施例1)本発明に係る第1実施例の回路図を図1
に、スイッチング素子Sj2(j=1〜5)の回路図を図
2に、動作波形図を図3に示す。(Embodiment 1) A circuit diagram of a first embodiment according to the present invention is shown in FIG.
FIG. 2 is a circuit diagram of the switching element S j2 (j = 1 to 5), and FIG. 3 is an operation waveform diagram.
【0023】図10〜図12に示す従来例と異なる点
は、スイッチング素子Sj2(j=1〜5)を構成するボ
ディダイオ−ドを有するMOSFET(Qa ),
(Qb )のゲ−ト,ソ−ス間にそれぞれ独立に制御信号
VSa , VSb を設けたことであり、その他の従来例と
同一構成には同一符号を付すことにより説明を省略す
る。The difference from the conventional example shown in FIGS. 10 to 12 is that the MOSFET (Q a ) having a body diode constituting the switching element S j2 (j = 1 to 5),
(Q b) of the gate - omitted independently control signals between scan VS a, and by providing the VS b, a description by the same reference symbols are affixed to the other prior art example having the same configuration - DOO, Seo .
【0024】次に、図3を参照して動作を簡単に説明す
る。キャパシタンス素子C1 〜C5 から負荷回路1に電
流I1 を流す時刻t0 〜t 5 は、MOSFET
(Sj2a )(j=1〜5)をオフ,MOSFET(S
j2b )(j=1〜5)をオンして、インダクタンス素子
L2 を介してキャパシタンス素子Cj (j=1〜5)を
負荷回路1に接続する。例えば、時刻t2 にMOSFE
T(S32b )の制御信号をハイレベルにすると、キャパ
シタンス素子C3 →MOSFET(S32b )→MOSF
ET(S32a )のボディダイオ−ド→インダクタンス素
子L2 →負荷回路1と電流が流れる。このとき、時刻t
1 〜t2 までオンしていたS22b が完全にタ−ンオフし
ていなくてもMOSFET(S22a )はオフしているた
め、キャパシタンス素子C3 からキャパシタンス素子C
2 には電流が流れ込まない。Next, the operation will be briefly described with reference to FIG.
You. Capacitance element C1~ CFiveTo load circuit 1
Style I1Time t0~ T FiveIs a MOSFET
(Sj2a) (J = 1 to 5) are turned off, and the MOSFET (S
j2b) (J = 1 to 5) to turn on the inductance element
LTwoVia the capacitance element Cj(J = 1 to 5)
Connect to load circuit 1. For example, time tTwoMOSFE
T (S32b) Is set to high level,
Citance element CThree→ MOSFET (S32b) → MOSF
ET (S32a) Body diode → inductance element
Child LTwo→ Current flows through the load circuit 1. At this time, time t
1~ TTwoS was on until22bTurns off completely
MOSFET (S22a) Is off
The capacitance element CThreeFrom the capacitance element C
TwoNo current flows into.
【0025】一方、負荷回路1を構成するMOSFET
(SZ1)〜(SZ4)のボディダイオ−ドを介してキャパ
シタンス素子Cj (j=1〜5)に電流I1 を流す時刻
t5〜t10は、MOSFET(Sj2a )(j=1〜5)
をオン,MOSFET(Sj2 b )(j=1〜5)をオフ
して、インダクタンス素子L2 を介して負荷回路1にキ
ャパシタンス素子Cj (j=1〜5)を接続する。例え
ば時刻t6 〜t7 までMOSFET(S42a )がオン
し、時刻t7 にMOSFET(S42a )の制御信号がロ
−レベル、MOSFET(S32a )の制御信号がハイレ
ベルになると、MOSFET(S32a )がオンする。こ
のときは、MOSFET(S42a )が完全にオフし切っ
ていなくてもMOSFET(S42b )はオフしているた
め、キャパシタンス素子C4 からキャパシタンス素子C
3 に電流は流れない。キャパシタンス素子C3 の方が負
荷回路1より電圧が低いため、負荷回路1からキャパシ
タンス素子C3 に電流は流れる。On the other hand, MOSFET constituting the load circuit 1
(S Z1) ~ body diode of (S Z4) - Time t 5 ~t 10 supplying a current I 1 to the capacitance element C j (j = 1~5) through the soil, MOSFET (S j2a) (j = 1-5)
ON, and turns off the MOSFET (S j2 b) (j = 1~5), to connect the capacitance element C j (j = 1~5) in the load circuit 1 via the inductance element L 2. For example, time t 6 ~t 7 to MOSFET (S 42a) is turned on, the control signal b of the MOSFET (S 42a) at time t 7 - level, the control signal of the MOSFET (S 32a) becomes a high level, MOSFET ( S32a ) turns on. At this time, MOSFET for (S 42a) is MOSFET even when no fully and completely off (S 42b) is turned off, the capacitance element C from the capacitance element C 4
No current flows through 3 . For better capacitance element C 3 is lower voltage than the load circuit 1, a current flows from the load circuit 1 to the capacitance element C 3.
【0026】時刻t4 〜t6 の間は、キャパシタンス素
子C5 が負荷回路1に接続されており、共振的に電流が
流れるため、キャパシタンス素子C5 から負荷回路1に
電流が流れる期間と負荷回路1からキャパシタンス素子
C5 に電流が流れる期間とを正確に分けることが難しい
場合がある。この場合、時刻t5 〜t6 の間に、且つ時
刻t6 に完全にオンする様にMOSFET(S52b )を
オンし、時刻t5 以前に、且つMOSFET(S42b )
が完全にオフした後に、MOSFET(S52a)をオン
することにより、MOSFET(S52a )とMOSFE
T(S52b )とを同時にオンする期間を設け、双方向ス
イッチ動作を行なわせる。Between times t 4 and t 6 , the capacitance element C 5 is connected to the load circuit 1, and the current flows in a resonant manner, so that the period during which the current flows from the capacitance element C 5 to the load circuit 1 and the load it may be difficult to separate from the circuit 1 exactly the period in which current flows through the capacitance element C 5. In this case, between times t 5 ~t 6, and the time t 6 fully on the MOSFET (S 52 b) so as to turn on at time t 5 before and MOSFET (S 42b)
After the MOSFET is completely turned off, the MOSFET (S 52 a ) is turned on, whereby the MOSFET (S 52 a ) and the MOSFE are turned on.
A period during which T (S 52b ) and T (S 52b ) are simultaneously turned on is provided, and a bidirectional switch operation is performed.
【0027】以上の様に構成したことにより、双方向ス
イッチのタ−ンオフ遅延を考慮しなくてもよく、制御の
簡略化が図れると共に、タ−ンオフの遅いスイッチング
素子を用いることも可能となる。なお、MOSFET
(Qa ), (Qb )の代わりに、図4に示す様に、バイ
ポ−ラトランジスタとバイポ−ラトランジスタに逆並列
接続されたダイオ−ドDj2a ,Dj2b (j=1〜5)と
で構成してもよい。更に、バイポ−ラトランジスタの代
りにボディダイオ−ドを持たないMOSFETでもよ
い。With the above configuration, it is not necessary to consider the turn-off delay of the bidirectional switch, so that control can be simplified and a switching element with a slow turn-off can be used. . In addition, MOSFET
(Q a), instead of (Q b), as shown in FIG. 4, Baipo - La transistor and Baipo - diode is connected in antiparallel La transistor - de D j2a, D j2b (j = 1~5) And may be composed of Further, a MOSFET having no body diode may be used instead of the bipolar transistor.
【0028】(実施例2)本発明に係る第2実施例の回
路図を図5に、動作波形図を図6に示す。(Embodiment 2) FIG. 5 is a circuit diagram and FIG. 6 is an operation waveform diagram of a second embodiment according to the present invention.
【0029】図1に示した第1実施例と異なる点は、負
荷Zと並列に負荷用キャパシタンス素子CZ を接続し、
インダクタンス素子L2 を負荷Zと直列接続して、少な
くともMOSFET(SZ1)〜(SZ4)から構成される
フルブリッジ回路内に配置したことにより、負荷回路1
から電力供給用キャパシタンス素子C1 〜C5 へ電力を
戻すときに、MOSFET(SZ1)〜(SZ4)には双方
向スイッチング素子を用いなくてもよいものであり、そ
の他の第1実施例と同一構成には同一符号を付すことに
より説明を省略する。The difference from the first embodiment shown in FIG. 1 is that a load capacitance element C Z is connected in parallel with the load Z ,
And an inductance element L 2 connected load Z series, by arranging in a full bridge circuit composed of at least MOSFET (S Z1) ~ (S Z4), the load circuit 1
When returning power from the power supply to the power supply capacitance elements C 1 to C 5 , the MOSFETs (S Z1 ) to (S Z4 ) do not need to use a bidirectional switching element. The same components as those described above are denoted by the same reference numerals and description thereof will be omitted.
【0030】次に、図6を用いて動作を簡単に説明す
る。時刻t0 〜t10の間は、MOSFET(SZ1),
(SZ2)がオンしてVZ が正電圧となっている。Next, the operation will be briefly described with reference to FIG. During the time t 0 ~t 10, MOSFET (S Z1),
(S Z2 ) is turned on, and V Z becomes a positive voltage.
【0031】例えば時刻t0 に於いて、MOSFET
(S12b )がオンすると、キャパシタンス素子C1 →M
OSFET(S12b )→MOSFET(S12a )のボデ
ィダイオ−ド→MOSFET(SZ1)→インダクタンス
素子L2 →負荷用キャパシタンス素子CZ ,負荷Zから
成る並列回路→MOSFET(SZ2)→キャパシタンス
素子C1 の径路で電流が流れて、負荷Zに電力を供給す
る。時刻t1 〜t5 に於いても、同様にキャパシタンス
素子C2 〜C5 からMOSFET(SZ1),(S Z2)を
介して負荷Zに電力を供給する。負荷用キャパシタンス
素子CZ からキャパシタンス素子C5 に電力を戻す場合
(時刻t5 )、MOSFET(S52a )をオンすると、
インダクタンス素子L2 →MOSFET(SZ1)のボデ
ィダイオ−ド→MOSFET(S52a )→MOSFET
(S52b )のボディダイオ−ド→キャパシタンス素子C
5 →MOSFET(SZ2)のボディダイオ−ドの径路で
電流が流れる。このときMOSFET(SZ3),
(SZ4)はオフしているため、負荷用キャパシタンス素
子CZ →インダクタンス素子L2 →MOSFET
(SZ1)のボディダイオ−ド→MOSFET(SZ3)→
負荷用キャパシタンス素子CZ 、もしくは負荷用キャパ
シタンス素子CZ →インダクタンス素子L2 →MOSF
ET(SZ4)→MOSFET(SZ2)のボディダイオ−
ド→負荷用キャパシタンス素子CZ の径路での電流は流
れない。For example, at time t0In the MOSFET
(S12b) Is turned on, the capacitance element C1→ M
OSFET (S12b) → MOSFET (S12a) Body
Diode → MOSFET (SZ1) → Inductance
Element LTwo→ Capacitance element C for loadZ, From load Z
Parallel circuit → MOSFET (SZ2) → Capacitance
Element C1Current flows in the path of
You. Time t1~ TFiveIn the same way, the capacitance
Element CTwo~ CFiveTo MOSFET (SZ1), (S Z2)
Power to the load Z via the Load capacitance
Element CZFrom the capacitance element CFiveTo return power to
(Time tFive), MOSFET (S52a),
Inductance element LTwo→ MOSFET (SZ1) Body
Diode → MOSFET (S52a) → MOSFET
(S52b) Body diode → capacitance element C
Five→ MOSFET (SZ2) On the body diode path
Electric current flows. At this time, the MOSFET (SZ3),
(SZ4) Is off, so the load capacitance element
Child CZ→ Inductance element LTwo→ MOSFET
(SZ1) Body diode → MOSFET (SZ3) →
Load capacitance element CZOr load capacity
Citance element CZ→ Inductance element LTwo→ MOSF
ET (SZ4) → MOSFET (SZ2) Body dio-
→ Load capacitance element CZCurrent in the path of
Not.
【0032】時刻t10〜t11の間は、MOSFET(S
Z2),(SZ4)がオンしてキャパシタンス素子C1 〜C
5 を負荷Zから切り離すことにより負荷用キャパシタン
ス素子CZ →インダクタンス素子L2 →MOSFET
(SZ4)→MOSFET(SZ2)→負荷用キャパシタン
ス素子CZ の径路で電流が流れて負荷用キャパシタンス
素子CZ の電圧をゼロにする。[0032] between the time t 10 ~t 11 is, MOSFET (S
Z2), (S Z4) is turned on capacitance element C 1 -C
By separating 5 from the load Z, the load capacitance element C Z → the inductance element L 2 → MOSFET
(S Z4) → MOSFET (S Z2) → current flows in path of the load capacitance element C Z is the voltage of the load capacitance element C Z zero.
【0033】時刻t11〜t22の間は、MOSFET(S
Z3),(SZ4)がオンしてVZ が負電圧となっている。During the period from time t 11 to t 22 , the MOSFET (S
Z3), which is V Z is a negative voltage is turned on (S Z4).
【0034】なお、MOSFET(Qa ), (Qb )の
代わりに、図4に示す様に、バイポ−ラトランジスタと
バイポ−ラトランジスタに逆並列接続されたダイオ−ド
Dj2 a ,Dj2b (j=1〜5)とで構成してもよい。更
に、バイポ−ラトランジスタの代りにボディダイオ−ド
を持たないMOSFETでもよい。[0034] Incidentally, MOSFET (Q a), instead of (Q b), as shown in FIG. 4, Baipo - La transistor and Baipo - diode is connected in antiparallel La transistor - de D j2 a, D j2b (J = 1 to 5). Further, a MOSFET having no body diode may be used instead of the bipolar transistor.
【0035】(実施例3)本発明に係る第3実施例の回
路図を図7に、その半導体構造を図8に示す。(Embodiment 3) FIG. 7 shows a circuit diagram of a third embodiment according to the present invention, and FIG. 8 shows a semiconductor structure thereof.
【0036】図2に示す第1実施例と異なる点は、縦型
構造を有する縦型MOSFET(Q a ), (Qb )を用
いて、縦型MOSFETのドレイン同志を接続したこと
であり、その他の第1実施例と同一構成には同一符号を
付すことにより説明を省略する。The difference from the first embodiment shown in FIG.
Vertical MOSFET (Q a), (Qb)
That the drains of the vertical MOSFETs are connected
The same reference numerals are used for the same components as those of the first embodiment.
The description will be omitted by attaching.
【0037】この様に構成したことにより、図8に示す
様に縦型MOSFET(Qa ), (Qb )はドレイン電
極を共通にできるので、縦型MOSFET(Qa ),
(Qb)を1チップ化して、1つのデバイスの様に用い
ることが容易に可能となる。なお、本実施例に於いて
は、図8にはVDMOS構造を示しているが、縦型構造
のものであればどの様な構造でもよく、上記第1実施例
及び第2実施例に用いてもよい。[0037] With the arrangements in this way, the vertical MOSFET as shown in FIG. 8 (Q a), it is possible in common (Q b) is a drain electrode, the vertical MOSFET (Q a),
(Q b ) can be easily integrated into one chip and used as one device. Although the VDMOS structure is shown in FIG. 8 in this embodiment, any structure may be used as long as it has a vertical structure, and the structure may be used in the first and second embodiments. Is also good.
【0038】更に、上記第1乃至第3実施例に於いて
は、タ−ンオフの遅いスイッチング素子を用いてもよ
い。Further, in the first to third embodiments, a switching element having a slow turn-off may be used.
【0039】[0039]
【発明の効果】請求項1,3,4記載の発明によれば、
スイッチング素子の劣化を防ぎ、高い回路効率を有し、
入力歪の少ない、スイッチドキャパシタを用いた電力変
換装置を提供できる。According to the first, third, and fourth aspects of the present invention,
Prevents deterioration of switching elements, has high circuit efficiency,
It is possible to provide a power conversion device that uses a switched capacitor and has little input distortion.
【0040】請求項2記載の発明によれば、スイッチン
グ素子の劣化を防ぎ、高い回路効率を有し、入力歪の少
ないと共に、2つの縦型MOSFETのドレイン電極を
共通にでき、2つの縦型MOSFETを1チップ化し
て、1つのデバイスの様に用いることが容易に可能な、
スイッチドキャパシタを用いた電力変換装置を提供でき
る。According to the second aspect of the invention, the deterioration of the switching element is prevented, the circuit efficiency is high, the input distortion is small, and the drain electrodes of the two vertical MOSFETs can be shared. MOSFET can be easily integrated into one chip and used as one device.
A power converter using a switched capacitor can be provided.
【0041】請求項5記載の発明によれば、スイッチン
グ素子の劣化を防ぎ、高い回路効率を有し、入力歪の少
ないと共に、負荷回路を構成するスイッチング素子には
双方向スイッチング素子を用いる必要がない、スイッチ
ドキャパシタを用いた電力変換装置を提供できる。According to the fifth aspect of the invention, it is necessary to prevent deterioration of the switching element, to have high circuit efficiency, to reduce input distortion, and to use a bidirectional switching element as a switching element constituting a load circuit. A power converter using a switched capacitor can be provided.
【0042】請求項6記載の発明によれば、スイッチン
グ素子の劣化を防ぎ、高い回路効率を有し、入力歪の少
ない、放電灯の安定点灯可能な、スイッチドキャパシタ
を用いた電力変換装置を提供できる。According to the present invention, there is provided a power conversion device using a switched capacitor, which prevents deterioration of a switching element, has high circuit efficiency, has low input distortion, and can stably turn on a discharge lamp. Can be provided.
【0043】請求項7記載の発明によれば、スイッチン
グ素子の劣化を防ぎ、高い回路効率を有し、入力歪の少
ない、放電灯の安定点灯可能であると共に、負荷回路を
構成するスイッチング素子には双方向スイッチング素子
を用いる必要がない、スイッチドキャパシタを用いた電
力変換装置を提供できる。According to the seventh aspect of the present invention, the deterioration of the switching element is prevented, the circuit element has a high circuit efficiency, the input distortion is small, the discharge lamp can be stably operated, and the switching element constituting the load circuit is provided. Can provide a power converter using a switched capacitor, which does not require the use of a bidirectional switching element.
【図1】本発明に係る第1実施例の回路図を示す。FIG. 1 shows a circuit diagram of a first embodiment according to the present invention.
【図2】上記実施例に係るスイッチング素子の回路図を
示す。FIG. 2 shows a circuit diagram of a switching element according to the embodiment.
【図3】上記実施例に係る動作波形図を示す。FIG. 3 shows an operation waveform diagram according to the embodiment.
【図4】上記実施例に係る別の回路図を示す。FIG. 4 shows another circuit diagram according to the embodiment.
【図5】本発明に係る第2実施例の回路図を示す。FIG. 5 shows a circuit diagram of a second embodiment according to the present invention.
【図6】上記実施例に係る動作波形図を示す。FIG. 6 is an operation waveform diagram according to the embodiment.
【図7】本発明に係る第3実施例の回路図を示す。FIG. 7 shows a circuit diagram of a third embodiment according to the present invention.
【図8】上記実施例に係る半導体構造図を示す。FIG. 8 shows a semiconductor structure diagram according to the above embodiment.
【図9】本発明に係る従来例の回路図を示す。FIG. 9 shows a circuit diagram of a conventional example according to the present invention.
【図10】上記従来例に係る動作波形図を示す。FIG. 10 shows an operation waveform diagram according to the above conventional example.
【図11】上記従来例に係るスイッチング素子の回路図
を示す。FIG. 11 is a circuit diagram of a switching element according to the conventional example.
【図12】本発明に係る従来例の別の回路図を示す。FIG. 12 shows another circuit diagram of a conventional example according to the present invention.
【図13】上記従来例に係る制御信号伝達・駆動回路の
回路図を示す。FIG. 13 is a circuit diagram of a control signal transmission / drive circuit according to the conventional example.
C キャパシタンス素子 D ダイオ−ド E 電源 L インダクタンス素子 S スイッチング素子 Z 負荷 1 負荷回路 C Capacitance element D Diode E Power supply L Inductance element S Switching element Z Load 1 Load circuit
Claims (7)
ス素子と、直流電源に接続された第1のインダクタンス
素子と、前記第1のインダクタンス素子を介して前記複
数の電力供給用キャパシタンス素子に略所定の電圧を充
電する充電手段と、前記負荷に並列に接続された負荷用
キャパシタンス素子と、前記負荷と前記負荷用キャパシ
タンス素子との並列回路に直列接続された第2のインダ
クタンス素子と、前記並列回路及び前記第2のインダク
タンス素子から成る直列回路と前記複数の電力供給用キ
ャパシタンス素子との間に直列接続された複数のスイッ
チング素子と、前記複数の電力供給用キャパシタンス素
子を択一的に切り換えて前記直列回路に接続して前記第
2のインダクタンス素子を介して前記負荷用キャパシタ
ンス素子を充放電することによって前記負荷用キャパシ
タンス素子の両端電圧を略脈流波状に変化させる制御手
段と、前記第1のインダクタンス素子を介して直流電源
に接続され、前記複数の電力供給用キャパシタンス素子
への充電電流を制御する充電電流制御用キャパシタンス
素子と、前記充電電流制御用キャパシタンス素子を充放
電する充放電手段とを備える電力変換装置において、前
記複数のスイッチング素子は、ボディダイオ−ドを有す
る2つのMOSFETのソ−ス電極同志、もしくはドレ
イン電極同志を接続したものであると共に、前記2つの
MOSFETを、同時にオンせずに片方ずつオンするM
OSFET制御手段を備えたことを特徴とする電力変換
装置。1. A load, a plurality of power supply capacitance elements, a first inductance element connected to a DC power supply, and substantially predetermined power supply capacitance elements via the first inductance element. Charging means for charging the load , a load capacitance element connected in parallel to the load , a second inductance element connected in series to a parallel circuit of the load and the load capacitance element, and the parallel circuit And a plurality of switching elements connected in series between the series circuit including the second inductance element and the plurality of power supply capacitance elements, and alternatively switching the plurality of power supply capacitance elements. the connected in series circuit the
The load capacitor via the inductance element
Control means for changing the voltage across the load capacitance element in a substantially pulsating waveform by charging / discharging the capacitance element; and connecting the plurality of power supply capacitances to the DC power supply via the first inductance element. In a power conversion device including a charging current control capacitance element for controlling a charging current to an element, and charging / discharging means for charging / discharging the charging current control capacitance element, the plurality of switching elements include a body diode. The source and drain electrodes of two MOSFETs are connected to each other, and the two MOSFETs are turned on one by one without being turned on at the same time.
A power conversion device comprising OSFET control means.
縦型MOSFETであると共に、前記縦型MOSFET
のドレイン電極同志を接続することを特徴とする請求項
1記載の電力変換装置。2. The vertical MOSFET according to claim 1, wherein the MOSFET is a vertical MOSFET having a vertical structure.
The power converter according to claim 1, wherein the drain electrodes are connected to each other.
素子は、2つのバイポ−ラトランジスタのエミッタ電極
同志、もしくはコレクタ電極同志を接続したものである
と共に、前記2つのバイポ−ラトランジスタの各々のコ
レクタ・エミッタ間に逆並列接続されたダイオ−ドを有
するものとしたことを特徴とする電力変換装置。3. The plurality of switching elements according to claim 1, wherein the plurality of switching elements are formed by connecting emitter electrodes or collector electrodes of two bipolar transistors, and each of the two bipolar transistors is connected to each other. A power converter having a diode connected in anti-parallel between a collector and an emitter.
素子は、ボディダイオ−ドを有しない2つのMOSFE
Tのドレイン電極同志、もしくはソ−ス電極同志を接続
したものであると共に、前記ボディダイオ−ドを有しな
い2つのMOSFETの各々のドレイン・ソ−ス間に逆
並列接続されたダイオ−ドを有するものとしたことを特
徴とする電力変換装置。4. The two switching elements according to claim 1, wherein the plurality of switching elements have two MOSFETs without a body diode.
A diode in which T drain electrodes or source electrodes are connected, and a diode connected in anti-parallel between the drain and source of each of the two MOSFETs having no body diode. A power converter, comprising:
子と、前記負荷用キャパシタンス素子と、前記第2のイ
ンダクタンス素子とから少なくとも構成されるブリッジ
回路であることを特徴とする請求項1乃至請求項4のい
ずれかに記載の電力変換装置。5. The load according to claim 1, wherein the load is a bridge circuit including at least the plurality of switching elements, the load capacitance element, and the second inductance element. 5. The power converter according to any one of 4.
する請求項1乃至請求項4のいずれかに記載の電力変換
装置。6. The power converter according to claim 1, wherein the load is a discharge lamp.
路と放電灯とから構成されることを特徴とする請求項1
乃至請求項5のいずれかに記載の電力変換装置。7. The load according to claim 1, wherein the load comprises at least the bridge circuit and a discharge lamp.
The power converter according to any one of claims 5 to 5.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29077194A JP3327011B2 (en) | 1994-11-25 | 1994-11-25 | Power converter |
US08/536,125 US5610807A (en) | 1994-10-14 | 1995-09-29 | Power converting system with a plurality of charging capacitors |
DE1995138259 DE19538259C2 (en) | 1994-10-14 | 1995-10-13 | inverter |
CN95116775A CN1042382C (en) | 1994-10-14 | 1995-10-13 | Power converting system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29077194A JP3327011B2 (en) | 1994-11-25 | 1994-11-25 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08149826A JPH08149826A (en) | 1996-06-07 |
JP3327011B2 true JP3327011B2 (en) | 2002-09-24 |
Family
ID=17760323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29077194A Expired - Fee Related JP3327011B2 (en) | 1994-10-14 | 1994-11-25 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3327011B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3598065B2 (en) * | 1998-08-28 | 2004-12-08 | 松下電器産業株式会社 | Switching regulator and LSI system using the same |
WO2004114508A1 (en) * | 2003-06-23 | 2004-12-29 | Sanken Electric Co., Ltd. | Ac switch |
JP2008153748A (en) * | 2006-12-14 | 2008-07-03 | Matsushita Electric Ind Co Ltd | Bidirectional switch and method of driving bidirectional switch |
JP5501667B2 (en) * | 2009-06-17 | 2014-05-28 | パナソニック株式会社 | AC / DC switch |
JP5594263B2 (en) * | 2011-08-31 | 2014-09-24 | 株式会社デンソー | Half bridge circuit |
-
1994
- 1994-11-25 JP JP29077194A patent/JP3327011B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08149826A (en) | 1996-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6930473B2 (en) | Method and circuit for reducing losses in DC-DC converters | |
KR100341702B1 (en) | Circuit for driving a half-bridge | |
KR100352317B1 (en) | Driver circuit for bridge circuit using bootstrap diode emulator | |
US7091753B2 (en) | Gate driving circuit | |
US5559463A (en) | Low power clock circuit | |
US5818704A (en) | Synchronizing/driving circuit for a forward synchronous rectifier | |
US6353543B2 (en) | Switching circuit of power conversion apparatus | |
JP2952897B2 (en) | Gate drive circuit | |
JP3327011B2 (en) | Power converter | |
JPH08149796A (en) | Drive circuit for voltage driven switch element | |
US6396333B2 (en) | Circuit for synchronous rectification with minimal reverse recovery losses | |
JPS6322149B2 (en) | ||
JP3348022B2 (en) | Gate drive circuit | |
US6657872B2 (en) | Voltage converter | |
JPH05199093A (en) | P-channel field-effect transistor driver circuit | |
JPH10337000A (en) | Gate drive circuit | |
JP2002223157A (en) | Drive circuit for voltage drive transistor such as mosfet | |
JPS6162367A (en) | Power source for driving multiplex electrode semiconductor power device | |
JPH0736476Y2 (en) | Power MOS / FET drive circuit | |
JP2996064B2 (en) | Bridge type inverter device | |
JP2001251846A (en) | Power semiconductor device | |
JP2002044940A (en) | Mos-switching circuit | |
JP2560365Y2 (en) | Bridge connection MOSFET load power control circuit | |
JPS63314165A (en) | Load driving device | |
JP2001298943A (en) | Switching power circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070712 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |