JP3394924B2 - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JP3394924B2 JP3394924B2 JP12950099A JP12950099A JP3394924B2 JP 3394924 B2 JP3394924 B2 JP 3394924B2 JP 12950099 A JP12950099 A JP 12950099A JP 12950099 A JP12950099 A JP 12950099A JP 3394924 B2 JP3394924 B2 JP 3394924B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- amplifier
- ground
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波帯無線
機に用いられる周波数変換回路（以下、ミキサという）
に関する。
機に用いられる周波数変換回路（以下、ミキサという）
に関する。
【０００２】
【従来の技術】無線機に用いられるミキサには受信ミキ
サと送信ミキサとがある。受信ミキサは、微弱な高周波
受信信号（ＲＦ信号）と局部発振信号（ＬＯ信号）とを
非線形素子に加え、その差周波数信号を中間周波信号
（ＩＦ信号）として取り出す回路であり、ＲＦ信号を周
波数の低いＩＦ信号に変換することからダウンコンバー
タと言われる。また、送信ミキサは、ＩＦ信号とＬＯ信
号を非線形素子に加え、その和周波数信号もしくは差周
波数信号をＲＦ信号として取り出す回路であり、一般に
アップコンバータと言われている。
サと送信ミキサとがある。受信ミキサは、微弱な高周波
受信信号（ＲＦ信号）と局部発振信号（ＬＯ信号）とを
非線形素子に加え、その差周波数信号を中間周波信号
（ＩＦ信号）として取り出す回路であり、ＲＦ信号を周
波数の低いＩＦ信号に変換することからダウンコンバー
タと言われる。また、送信ミキサは、ＩＦ信号とＬＯ信
号を非線形素子に加え、その和周波数信号もしくは差周
波数信号をＲＦ信号として取り出す回路であり、一般に
アップコンバータと言われている。
【０００３】ミキサは、無線機のＲＦ段の１番目又は２
番目に位置し、無線機全体の動作に影響を及ぼす重要な
回路であり、その性能は、ダイナミックレンジ，変換損
失，帯域幅，雑音指数（ＮＦ），３次歪等で評価され
る。さらに、近年の移動体通信では、携帯機の小型化，
低消費電力化にともない、ミキサに対しても上記の各性
能の向上に加えて、小型集積化，低消費電力化が求めら
れている。
番目に位置し、無線機全体の動作に影響を及ぼす重要な
回路であり、その性能は、ダイナミックレンジ，変換損
失，帯域幅，雑音指数（ＮＦ），３次歪等で評価され
る。さらに、近年の移動体通信では、携帯機の小型化，
低消費電力化にともない、ミキサに対しても上記の各性
能の向上に加えて、小型集積化，低消費電力化が求めら
れている。
【０００４】一般にミキサを構成する場合、１つの非線
形素子、例えば、１つのダイオードを使用したシングル
エンデッドミキサ（ＳＥＭ）があるが、局部発振信号に
含まれる雑音を減少させたり、高次の混変調成分のレベ
ルを抑える歪特性を重視する用途には、複数のダイオー
ドを使用したバランスドミキサ（ＢＭ：平衡ミキサ）が
広く用いられ、低雑音，低消費電力化を狙いとする無線
機には、受動素子（パッシブデバイス）を２個用いたシ
ングルバランスドミキサ（ＳＢＭ：単平衡ミキサ）、ま
たは４個用いたダブルバランスドミキサ（ＤＢＭ：複平
衡ミキサ）が広く用いられている。
形素子、例えば、１つのダイオードを使用したシングル
エンデッドミキサ（ＳＥＭ）があるが、局部発振信号に
含まれる雑音を減少させたり、高次の混変調成分のレベ
ルを抑える歪特性を重視する用途には、複数のダイオー
ドを使用したバランスドミキサ（ＢＭ：平衡ミキサ）が
広く用いられ、低雑音，低消費電力化を狙いとする無線
機には、受動素子（パッシブデバイス）を２個用いたシ
ングルバランスドミキサ（ＳＢＭ：単平衡ミキサ）、ま
たは４個用いたダブルバランスドミキサ（ＤＢＭ：複平
衡ミキサ）が広く用いられている。
【０００５】図６は従来のシングルバランスドミキサ
（ＳＢＭ）の構成例図である。図において、１は０／π
変換器、２は分波器、Ｄ1,Ｄ2 は非線形受動素子、例え
ば、ショットキバリアダイオード（ＳＢＤ）である。０
／π変換器１によって入力ＬＯ信号を０相とπ相の互い
に逆相のＬＯ信号に変換して出力し、直列接続した２つ
のダイオード Ｄ1,Ｄ2 の両端に印加する。分波器２か
ら入力されたＲＦ信号は、直列接続した２つのダイオー
ドの中点（平衡回路の中性点）に入力され、ダイオード
の非直線性によってミキシングされ、その中点から得ら
れる差の周波数のＩＦ信号を分波器２によって取り出
す。
（ＳＢＭ）の構成例図である。図において、１は０／π
変換器、２は分波器、Ｄ1,Ｄ2 は非線形受動素子、例え
ば、ショットキバリアダイオード（ＳＢＤ）である。０
／π変換器１によって入力ＬＯ信号を０相とπ相の互い
に逆相のＬＯ信号に変換して出力し、直列接続した２つ
のダイオード Ｄ1,Ｄ2 の両端に印加する。分波器２か
ら入力されたＲＦ信号は、直列接続した２つのダイオー
ドの中点（平衡回路の中性点）に入力され、ダイオード
の非直線性によってミキシングされ、その中点から得ら
れる差の周波数のＩＦ信号を分波器２によって取り出
す。
【０００６】図７は従来のシングルバランスドミキサ
（ＳＢＭ）の具体的回路例図であり、０／π変換器１を
巻線トランス１１で構成し、分波器２をＨＰＦ（ハイパ
スフィルタ）２１とＬＰＦ（ローパスフィルタ）２２で
構成したものである。しかし、この構成では、巻線トラ
ンス１１があるため、集積化は実現できない。
（ＳＢＭ）の具体的回路例図であり、０／π変換器１を
巻線トランス１１で構成し、分波器２をＨＰＦ（ハイパ
スフィルタ）２１とＬＰＦ（ローパスフィルタ）２２で
構成したものである。しかし、この構成では、巻線トラ
ンス１１があるため、集積化は実現できない。
【０００７】図８は従来のＳＢＭの他の具体的回路例図
であり、集積化を実現するため、０／π変換器１を分布
定数回路１２、所謂、Marchand バラン１８０°位相器
で構成したものである。しかし、この位相器は、原理的
に、１／２波長，１／４波長の長さの伝送線路を基本と
して構成されているため、集積化したときチップサイズ
の膨脹を余儀なくされる。従って、５ＧＨｚ以上の周波
数帯になれば有効であるが、１〜２ＧＨｚ帯では小型化
の効果は少ないという問題がある。
であり、集積化を実現するため、０／π変換器１を分布
定数回路１２、所謂、Marchand バラン１８０°位相器
で構成したものである。しかし、この位相器は、原理的
に、１／２波長，１／４波長の長さの伝送線路を基本と
して構成されているため、集積化したときチップサイズ
の膨脹を余儀なくされる。従って、５ＧＨｚ以上の周波
数帯になれば有効であるが、１〜２ＧＨｚ帯では小型化
の効果は少ないという問題がある。
【０００８】図９は従来のダブルバランスドミキサ（Ｄ
ＢＭ）の構成例図であり、非線形素子として４つのダイ
オードＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 を用いたものである。図
７に示したシングルバランスドミキサ（ＳＢＭ）に比べ
て歪特性はさらに改善されるが、素子数が増えるという
問題がある。
ＢＭ）の構成例図であり、非線形素子として４つのダイ
オードＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 を用いたものである。図
７に示したシングルバランスドミキサ（ＳＢＭ）に比べ
て歪特性はさらに改善されるが、素子数が増えるという
問題がある。
【０００９】
【発明が解決しようとする課題】
ミキサ用の非線形受動
素子には、広く知られているように、ミキサとして用い
たときの出力歪積が小さく、且つ、高感度のダイオー
ド、即ち、低い順方向バイアス電圧（ＶF ）でダイオー
ド電流（ＩD ）が流れ易くて非直線性を有するシリコン
・ショットキバリアダイオード（以下、ＳＢＤという）
が広く採用され、小形で、且つ、歪特性の優れた受動素
子による周波数変換回路（パッシブミキサ）として、移
動体通信及びマイクロ波帯通信の各装置に広く用いられ
ている。
素子には、広く知られているように、ミキサとして用い
たときの出力歪積が小さく、且つ、高感度のダイオー
ド、即ち、低い順方向バイアス電圧（ＶF ）でダイオー
ド電流（ＩD ）が流れ易くて非直線性を有するシリコン
・ショットキバリアダイオード（以下、ＳＢＤという）
が広く採用され、小形で、且つ、歪特性の優れた受動素
子による周波数変換回路（パッシブミキサ）として、移
動体通信及びマイクロ波帯通信の各装置に広く用いられ
ている。
【００１０】ミキサに一般的に用いられているショット
キバリアダイオードＳＢＤは、デバイスの電流感度、即
ち、特定の電流ＩD に対する電圧ＶF 特性によって、概
略、次の３段階に区分されている。但し、ここでは、バ
リアの高さに対応するバイアス電圧ＶF を「しきい値」
で示す。 低しきい値（ローバリアダイオード（ＬＢＤ））：
ＩD ＝１〜２ｍＡ／Ｖ F ＝０．２Ｖ 中しきい値（ミディアムバリアダイオード（ＭＢ
Ｄ））：ＩD ＝１ｍＡ／ＶF ＝０．３〜０．５Ｖ 高しきい値（ハイバリアダイオード（ＨＢＤ））：
ＩD ＝１ｍＡ／ＶF ＝０．６〜０．８Ｖ
キバリアダイオードＳＢＤは、デバイスの電流感度、即
ち、特定の電流ＩD に対する電圧ＶF 特性によって、概
略、次の３段階に区分されている。但し、ここでは、バ
リアの高さに対応するバイアス電圧ＶF を「しきい値」
で示す。 低しきい値（ローバリアダイオード（ＬＢＤ））：
ＩD ＝１〜２ｍＡ／Ｖ F ＝０．２Ｖ 中しきい値（ミディアムバリアダイオード（ＭＢ
Ｄ））：ＩD ＝１ｍＡ／ＶF ＝０．３〜０．５Ｖ 高しきい値（ハイバリアダイオード（ＨＢＤ））：
ＩD ＝１ｍＡ／ＶF ＝０．６〜０．８Ｖ
【００１１】このように区分されたＳＢＤは、それぞれ
ミキサに用いたときのローカル信号の注入電力と相互変
調歪の値とによって使い分けられている。例えば、の
ＬＢＤは、比較的低レベルのローカル注入電力（０〜＋
３ｄＢｍ）で、優れた歪特性が得られることから、一般
的な移動体通信の端末機に広く使われている。のＭＢ
Ｄは、中レベルのローカル注入電力（＋４〜＋１０ｄＢ
ｍ）で、高い歪特性が得られることから、移動体通信の
車載機に広く用いられている。のＨＢＤは、極めて高
い歪特性を得ることを狙いとして、高レベルのローカル
注入電力（＋１０〜＋２０ｄＢｍ）を印加して使用する
ことから、移動体通信の基地局装置や、周波数変換方式
の中継装置に広く用いられ、場合によっては、さらにダ
イオードを複数個直列接続して、さらに高い歪特性を有
するミキサとして用いられている。
ミキサに用いたときのローカル信号の注入電力と相互変
調歪の値とによって使い分けられている。例えば、の
ＬＢＤは、比較的低レベルのローカル注入電力（０〜＋
３ｄＢｍ）で、優れた歪特性が得られることから、一般
的な移動体通信の端末機に広く使われている。のＭＢ
Ｄは、中レベルのローカル注入電力（＋４〜＋１０ｄＢ
ｍ）で、高い歪特性が得られることから、移動体通信の
車載機に広く用いられている。のＨＢＤは、極めて高
い歪特性を得ることを狙いとして、高レベルのローカル
注入電力（＋１０〜＋２０ｄＢｍ）を印加して使用する
ことから、移動体通信の基地局装置や、周波数変換方式
の中継装置に広く用いられ、場合によっては、さらにダ
イオードを複数個直列接続して、さらに高い歪特性を有
するミキサとして用いられている。
【００１２】従来構成のパッシブミキサでは、非線形素
子として上述のの低しきい値のシリコンによる高感度
なショットキバリアダイオード（ＳＢＤ）が適用されて
おり、比較的低レベルのローカル注入電力で優れた歪特
性が得られている。一方、最近では、周波数の高いミリ
波，準ミリ波帯のシングルエンデッドミキサ（ＳＥＭ）
としてガリウム砒素ショットキバリアダイオードが広く
用いられているが、汎用集積回路化を対象とした場合、
コストが高く、他の要求条件に対する難点が多くてＬＳ
Ｉ化は難しい。
子として上述のの低しきい値のシリコンによる高感度
なショットキバリアダイオード（ＳＢＤ）が適用されて
おり、比較的低レベルのローカル注入電力で優れた歪特
性が得られている。一方、最近では、周波数の高いミリ
波，準ミリ波帯のシングルエンデッドミキサ（ＳＥＭ）
としてガリウム砒素ショットキバリアダイオードが広く
用いられているが、汎用集積回路化を対象とした場合、
コストが高く、他の要求条件に対する難点が多くてＬＳ
Ｉ化は難しい。
【００１３】そこで、上述の受動素子を用いたパッシブ
ミキサに対して、移動体通信における携帯機の小形化の
ため、所要の歪性能を満たして集積化することのできる
能動素子を用いたアクティブミキサが提案され、その一
例として、ギルバートセル（Gilbert Cell）、といわれ
るアナログ乗算器による混合器（ミキサ）があり、一般
に広く用いられている。
ミキサに対して、移動体通信における携帯機の小形化の
ため、所要の歪性能を満たして集積化することのできる
能動素子を用いたアクティブミキサが提案され、その一
例として、ギルバートセル（Gilbert Cell）、といわれ
るアナログ乗算器による混合器（ミキサ）があり、一般
に広く用いられている。
【００１４】しかし、ギルバートセルによるアクティブ
ミキサはダブルバランスドミキサ（ＤＢＭ）であり、変
換利得が正（プラス）という利点はあるが、歪改善と低
消費電力化は相反する特性を有し、低消費電力化を追求
すれば歪特性が劣化し、歪特性を優先すると消費電力が
増大する、という問題点がある。又、雑音指数が大き
く、ギルバートセルの構成から、雑音源が２倍（３ｄＢ
時）となることから、１桁（１０ｄＢ）以下の雑音指数
を得ることは困難であり、低雑音ミキサの集積化を実現
することは極めて難しい。
ミキサはダブルバランスドミキサ（ＤＢＭ）であり、変
換利得が正（プラス）という利点はあるが、歪改善と低
消費電力化は相反する特性を有し、低消費電力化を追求
すれば歪特性が劣化し、歪特性を優先すると消費電力が
増大する、という問題点がある。又、雑音指数が大き
く、ギルバートセルの構成から、雑音源が２倍（３ｄＢ
時）となることから、１桁（１０ｄＢ）以下の雑音指数
を得ることは困難であり、低雑音ミキサの集積化を実現
することは極めて難しい。
【００１５】以上のように、ミキサを集積化するに当た
っては、局部発振の雑音を抑え、歪特性が良いことから
バランスドミキサ（平衡形ミキサ）が好ましい。しか
し、シングルバランス（単平衡形）／ダブルバランス
（複平衡形）にかかわらず、ローカル信号注入回路の構
成が集積化の１つの問題である。すなわち、従来のバラ
ンスドミキサには、ローカル信号の注入回路として、原
理的に互いに位相差がπとなる０相とπ相の２つの信号
を得るための０／π変換器が必要であり、図７に示した
ようにＬＣ集中定数素子１１で構成したり、又は、図８
に示したように分布定数線路１２で構成している。しか
し、いずれも集積化するとチップサイズが大きくなり、
コスト高となって集積化の効果が少ない。その集積化回
路の応用展開は、波長に関連して５〜１０ＧＨｚ以上の
周波数帯ではうまみを発揮するが、当面目標としている
１〜２ＧＨｚ帯では集積化の効果は少ない。
っては、局部発振の雑音を抑え、歪特性が良いことから
バランスドミキサ（平衡形ミキサ）が好ましい。しか
し、シングルバランス（単平衡形）／ダブルバランス
（複平衡形）にかかわらず、ローカル信号注入回路の構
成が集積化の１つの問題である。すなわち、従来のバラ
ンスドミキサには、ローカル信号の注入回路として、原
理的に互いに位相差がπとなる０相とπ相の２つの信号
を得るための０／π変換器が必要であり、図７に示した
ようにＬＣ集中定数素子１１で構成したり、又は、図８
に示したように分布定数線路１２で構成している。しか
し、いずれも集積化するとチップサイズが大きくなり、
コスト高となって集積化の効果が少ない。その集積化回
路の応用展開は、波長に関連して５〜１０ＧＨｚ以上の
周波数帯ではうまみを発揮するが、当面目標としている
１〜２ＧＨｚ帯では集積化の効果は少ない。
【００１６】受信機のフロントエンドの低消費電力化の
条件下で低雑音，低歪の性能を満足する小形集積化は、
フロントエンドを構成する「ＬＮＡ（低雑音増幅器），
ダウンコンバータ（受信ミキサ）及びその後段の中間周
波増幅器」のうちの受信ミキサを如何に構成するかにか
かっている。そして、受信ミキサの非線形素子として用
いられているショットキバリアダイオードが、他の構成
要素と同じ製造プロセスで集積化できないことが最も大
きな問題点である。
条件下で低雑音，低歪の性能を満足する小形集積化は、
フロントエンドを構成する「ＬＮＡ（低雑音増幅器），
ダウンコンバータ（受信ミキサ）及びその後段の中間周
波増幅器」のうちの受信ミキサを如何に構成するかにか
かっている。そして、受信ミキサの非線形素子として用
いられているショットキバリアダイオードが、他の構成
要素と同じ製造プロセスで集積化できないことが最も大
きな問題点である。
【００１７】本発明の目的は、１〜２ＧＨｚ帯のミキサ
を集積化する場合の従来技術における隘路、即ち、０／
π変換器の小形集積化，ショットキバリアダイオードの
バリアの特殊製造プロセスなどの問題を克服することで
あり、非線形素子の選定，構成と、ミキサの回路構成を
改良し同一の製造プロセスによって集積化することので
きるミキサを提供することにある。さらに、パッシブミ
キサの隘路である変換利得を、負領域から正領域、即
ち、減衰回路から増幅回路に転ずると共に、低雑音指数
で低消費電力，低歪のノイズレス負帰還増幅器を複合し
てＩＣ化することのできるミキサを提供することにあ
る。
を集積化する場合の従来技術における隘路、即ち、０／
π変換器の小形集積化，ショットキバリアダイオードの
バリアの特殊製造プロセスなどの問題を克服することで
あり、非線形素子の選定，構成と、ミキサの回路構成を
改良し同一の製造プロセスによって集積化することので
きるミキサを提供することにある。さらに、パッシブミ
キサの隘路である変換利得を、負領域から正領域、即
ち、減衰回路から増幅回路に転ずると共に、低雑音指数
で低消費電力，低歪のノイズレス負帰還増幅器を複合し
てＩＣ化することのできるミキサを提供することにあ
る。
【００１８】
【課題を解決するための手段】本発明の周波数変換回路
は、局部発振信号を２つの互いに逆相の局部発振信号に
変換し接地に対して対をなす２つの端子から平衡出力す
る０／π変換器と、ガリウム砒素系半導体またはシリコ
ン系バイポーラ半導体のいずれか一方の３端子トランジ
スタの該３端子のうちのゲート電極またはベース電極を
一方の端子とし、ソース電極とドレイン電極とを短絡し
た短絡電極またはエミッタ電極とコレクタ電極とを短絡
した短絡電極を他方の端子とする受動素子として動作す
る２端子擬似ダイオードである非線形素子２つが直列に
接続されて、前記２つの端子の間に接続された該２つの
非線形素子の直列回路と、該直列回路の中性点に高周波
信号を入力し、該中性点から該高周波信号と前記局部発
振信号の差周波数信号を抽出して分波出力する分波器
と、前記０／π変換器の対をなす２つの端子の間に接続
され、前記分波器から前記中性点に入力する高周波信号
と抽出する差周波数信号の帰路をなすとともに前記２つ
の２端子擬似ダイオードに外部から順方向バイアス電圧
を印加する低インピーダンス回路とを集積化した集積回
路により構成されている。
は、局部発振信号を２つの互いに逆相の局部発振信号に
変換し接地に対して対をなす２つの端子から平衡出力す
る０／π変換器と、ガリウム砒素系半導体またはシリコ
ン系バイポーラ半導体のいずれか一方の３端子トランジ
スタの該３端子のうちのゲート電極またはベース電極を
一方の端子とし、ソース電極とドレイン電極とを短絡し
た短絡電極またはエミッタ電極とコレクタ電極とを短絡
した短絡電極を他方の端子とする受動素子として動作す
る２端子擬似ダイオードである非線形素子２つが直列に
接続されて、前記２つの端子の間に接続された該２つの
非線形素子の直列回路と、該直列回路の中性点に高周波
信号を入力し、該中性点から該高周波信号と前記局部発
振信号の差周波数信号を抽出して分波出力する分波器
と、前記０／π変換器の対をなす２つの端子の間に接続
され、前記分波器から前記中性点に入力する高周波信号
と抽出する差周波数信号の帰路をなすとともに前記２つ
の２端子擬似ダイオードに外部から順方向バイアス電圧
を印加する低インピーダンス回路とを集積化した集積回
路により構成されている。
【００１９】また、該周波数変換回路の分波器の差周波
数信号出力端子に縦続接続され、ガリウム砒素系半導体
トランジスタのソース接地増幅器のソース端子と接地と
の間、またはシリコン系バイポーラジャンクション半導
体トランジスタのエミッタ接地増幅器のエミッタ端子と
接地との間に接続したインダクタンスを負帰還回路とす
る増幅器を、さらに、前記集積回路に追加集積化するこ
とができる。または、該周波数変換回路の分波器の差周
波数信号出力端子に縦続接続され、ガリウム砒素系半導
体トランジスタのゲート接地増幅器のゲート端子と接地
との間、またはシリコン系バイポーラジャンクション半
導体トランジスタのベース接地増幅器のベース端子と接
地との間に接続したキャパシタンスを負帰還回路とする
増幅器を、さらに、前記集積回路に追加集積化すること
ができる。
数信号出力端子に縦続接続され、ガリウム砒素系半導体
トランジスタのソース接地増幅器のソース端子と接地と
の間、またはシリコン系バイポーラジャンクション半導
体トランジスタのエミッタ接地増幅器のエミッタ端子と
接地との間に接続したインダクタンスを負帰還回路とす
る増幅器を、さらに、前記集積回路に追加集積化するこ
とができる。または、該周波数変換回路の分波器の差周
波数信号出力端子に縦続接続され、ガリウム砒素系半導
体トランジスタのゲート接地増幅器のゲート端子と接地
との間、またはシリコン系バイポーラジャンクション半
導体トランジスタのベース接地増幅器のベース端子と接
地との間に接続したキャパシタンスを負帰還回路とする
増幅器を、さらに、前記集積回路に追加集積化すること
ができる。
【００２０】さらに、本発明の周波数変換回路は、局部
発振信号を２つの互いに逆相の局部発振信号に変換し接
地に対して対をなす２つの端子から平衡出力する０／π
変換器と、ガリウム砒素系半導体またはシリコン系バイ
ポーラ半導体のいずれか一方の３端子トランジスタの該
３端子のうちのドレイン端子とソース端子間また１コレ
クタ端子とエミッタ端子間の非直線性を利用する受動素
子として動作する３端子擬似ダイオードである非線形素
子の２つが直列に接続されて、前記２つの端子の間に接
続された該２つの非線形素子の直列回路と、該直列回路
の中性点に高周波信号を入力し、該中性点から該高周波
信号と前記局部発振信号の差周波数信号を抽出して分波
出力する分波器と、ソース端子間またはコレクタ端子と
エミッタ端子間の非直線性を利用する３端子擬似ダイオ
ードで構成され、前記３端子トランジスタのゲートまた
はベースに前記受動素子としての動作範囲を設定するバ
イアス電圧を外部から供給する手段とを集積化した集積
回路により構成されている。
発振信号を２つの互いに逆相の局部発振信号に変換し接
地に対して対をなす２つの端子から平衡出力する０／π
変換器と、ガリウム砒素系半導体またはシリコン系バイ
ポーラ半導体のいずれか一方の３端子トランジスタの該
３端子のうちのドレイン端子とソース端子間また１コレ
クタ端子とエミッタ端子間の非直線性を利用する受動素
子として動作する３端子擬似ダイオードである非線形素
子の２つが直列に接続されて、前記２つの端子の間に接
続された該２つの非線形素子の直列回路と、該直列回路
の中性点に高周波信号を入力し、該中性点から該高周波
信号と前記局部発振信号の差周波数信号を抽出して分波
出力する分波器と、ソース端子間またはコレクタ端子と
エミッタ端子間の非直線性を利用する３端子擬似ダイオ
ードで構成され、前記３端子トランジスタのゲートまた
はベースに前記受動素子としての動作範囲を設定するバ
イアス電圧を外部から供給する手段とを集積化した集積
回路により構成されている。
【００２１】また、該周波数変換回路の分波器の差周波
数信号出力端子に縦続接続され、ガリウム砒素系半導体
トランジスタのソース接地増幅器のソース端子と接地と
の間、またはシリコン系バイポーラジャンクション半導
体トランジスタのエミッタ接地増幅器のエミッタ端子と
接地との間に接続したインダクタンスを負帰還回路とす
る増幅器を、さらに、前記集積回路に追加集積化するこ
とができる。または、該周波数変換回路の分波器の差周
波数信号出力端子に縦続接続され、ガリウム砒素系半導
体トランジスタのゲート接地増幅器のゲート端子と接地
との間、またはシリコン系バイポーラジャンクション半
導体トランジスタのトランジスタのベース接地増幅器の
ベース端子と接地との間に接続したキャパシタンスを負
帰還回路とする増幅器を、さらに、前記集積回路に追加
集積化することができる。
数信号出力端子に縦続接続され、ガリウム砒素系半導体
トランジスタのソース接地増幅器のソース端子と接地と
の間、またはシリコン系バイポーラジャンクション半導
体トランジスタのエミッタ接地増幅器のエミッタ端子と
接地との間に接続したインダクタンスを負帰還回路とす
る増幅器を、さらに、前記集積回路に追加集積化するこ
とができる。または、該周波数変換回路の分波器の差周
波数信号出力端子に縦続接続され、ガリウム砒素系半導
体トランジスタのゲート接地増幅器のゲート端子と接地
との間、またはシリコン系バイポーラジャンクション半
導体トランジスタのトランジスタのベース接地増幅器の
ベース端子と接地との間に接続したキャパシタンスを負
帰還回路とする増幅器を、さらに、前記集積回路に追加
集積化することができる。
【００２２】
【発明の実施の形態】本発明のミキサは、非線形素子と
して、異種のプロセスのいずれか一方、例えば、ガリウ
ム砒素化合物半導体（ＧａＡｓ）の製造プロセス、また
は、シリコンバイポーラ半導体の製造プロセスのいずれ
か一方の製造プロセスのトランジスタを用いることによ
って、集積化の要件を満たしたものである。例えば、Ｇ
ａＡｓＦＥＴ（電界効果トランジスタ）のソース（Ｓ）
電極とドレイン（Ｄ）電極を半導体集積回路製作工程で
短絡し、短絡した電極端子とゲート（Ｇ）電極端子とに
よる２端子擬似ダイオードをミキサダイオードとして、
他の増幅器等の素子の集積回路製造プロセスと同一プロ
セスにすることにより、高性能，低コストのミキサの集
積化を可能にしたものである。
して、異種のプロセスのいずれか一方、例えば、ガリウ
ム砒素化合物半導体（ＧａＡｓ）の製造プロセス、また
は、シリコンバイポーラ半導体の製造プロセスのいずれ
か一方の製造プロセスのトランジスタを用いることによ
って、集積化の要件を満たしたものである。例えば、Ｇ
ａＡｓＦＥＴ（電界効果トランジスタ）のソース（Ｓ）
電極とドレイン（Ｄ）電極を半導体集積回路製作工程で
短絡し、短絡した電極端子とゲート（Ｇ）電極端子とに
よる２端子擬似ダイオードをミキサダイオードとして、
他の増幅器等の素子の集積回路製造プロセスと同一プロ
セスにすることにより、高性能，低コストのミキサの集
積化を可能にしたものである。
【００２３】さらに、ＧａＡｓトランジスタまたはバイ
ポーラジャンクショントランジスタの２つの電極を短絡
した受動素子として動作する２端子擬似ダイオードであ
る非線形素子の「しきい値」、即ち、印加電力が低くか
つ歪の少ないミキサ出力を得るための順方向のバイアス
電圧の最適値は、トランジスタの構造上、前述ののハ
イバリアダイオード（ＨＢＤ）の電流感度と同程度の電
流感度を呈するので、順方向のバイアス電圧（電流）を
操作することにより、Ｍ（メディアム）ＢＤ，または
Ｌ（ロウ）ＢＤと近似する性能のいずれにでもするこ
とができる。そのため、ミキサに用いたとき、所要ロー
カル注入電力の条件下で変換損失と歪特性を最適の状態
に設定することができ、シリコンショットキバリアダイ
オードを用いた従来のミキサと同等の特性を得ることが
でき、総合して、低消費電力ミキサを実現することがで
きる。
ポーラジャンクショントランジスタの２つの電極を短絡
した受動素子として動作する２端子擬似ダイオードであ
る非線形素子の「しきい値」、即ち、印加電力が低くか
つ歪の少ないミキサ出力を得るための順方向のバイアス
電圧の最適値は、トランジスタの構造上、前述ののハ
イバリアダイオード（ＨＢＤ）の電流感度と同程度の電
流感度を呈するので、順方向のバイアス電圧（電流）を
操作することにより、Ｍ（メディアム）ＢＤ，または
Ｌ（ロウ）ＢＤと近似する性能のいずれにでもするこ
とができる。そのため、ミキサに用いたとき、所要ロー
カル注入電力の条件下で変換損失と歪特性を最適の状態
に設定することができ、シリコンショットキバリアダイ
オードを用いた従来のミキサと同等の特性を得ることが
でき、総合して、低消費電力ミキサを実現することがで
きる。
【００２４】さらに、ノイズレスレジスタによる負帰還
増幅器付きの本発明のミキサは、パッシブミキサの最大
の欠点である負の変換利得を正の変換利得に、即ち、減
衰ミキサを利得ミキサにするばかりでなく、低消費電力
で、且つ、低歪，低雑音増幅器を複合した単平衡形ミキ
サ（ＳＢＭ）の集積化を実現することができる。
増幅器付きの本発明のミキサは、パッシブミキサの最大
の欠点である負の変換利得を正の変換利得に、即ち、減
衰ミキサを利得ミキサにするばかりでなく、低消費電力
で、且つ、低歪，低雑音増幅器を複合した単平衡形ミキ
サ（ＳＢＭ）の集積化を実現することができる。
【００２５】
【実施例】図１は本発明の対象とするミキサのブロック
図であり、ダウンコンバータの例である。図において、
０１はミキサの単独機能を示し、０２は単独ミキサ０１
の出力に縦続接続された後段の中間周波数増幅器（ＩＦ
Ａ）である。０３は単独ミキサ０１と後段のＩＦＡ０２
を複合して集積化する複合ミキサである。
図であり、ダウンコンバータの例である。図において、
０１はミキサの単独機能を示し、０２は単独ミキサ０１
の出力に縦続接続された後段の中間周波数増幅器（ＩＦ
Ａ）である。０３は単独ミキサ０１と後段のＩＦＡ０２
を複合して集積化する複合ミキサである。
【００２６】図２は本発明の第１の実施例の構成図であ
り、単平衡形ミキサ（シングルバランスドミキサ）の例
である。図において、１は０／π変換器、２は分波器で
ある。３，４は、非線形素子として、ＧａＡｓＦＥＴ
（３端子トランジスタ）のドレイン（Ｄ）電極とソース
（Ｓ）電極を短絡して得られる２端子擬似ダイオードで
ある。５は２つの２端子擬似ダイオード３，４の接続点
（中性点）に分波器２から印加されるＲＦ信号と、中性
点から取り出すミキシング出力ＩＦ信号の帰路を構成す
るとともに、直列接続した２つの２端子擬似ダイオード
３，４に所定のバイアス電圧ＶB を与えるためのＬ，Ｃ
による低インピーダンス回路である。キャパシタ５３は
所定のバイアス電圧ＶB に対する直流阻止として作用す
る。コイル５１，５２はローカル周波数信号（ＬＯ信
号）の共振用コイルである。
り、単平衡形ミキサ（シングルバランスドミキサ）の例
である。図において、１は０／π変換器、２は分波器で
ある。３，４は、非線形素子として、ＧａＡｓＦＥＴ
（３端子トランジスタ）のドレイン（Ｄ）電極とソース
（Ｓ）電極を短絡して得られる２端子擬似ダイオードで
ある。５は２つの２端子擬似ダイオード３，４の接続点
（中性点）に分波器２から印加されるＲＦ信号と、中性
点から取り出すミキシング出力ＩＦ信号の帰路を構成す
るとともに、直列接続した２つの２端子擬似ダイオード
３，４に所定のバイアス電圧ＶB を与えるためのＬ，Ｃ
による低インピーダンス回路である。キャパシタ５３は
所定のバイアス電圧ＶB に対する直流阻止として作用す
る。コイル５１，５２はローカル周波数信号（ＬＯ信
号）の共振用コイルである。
【００２７】抵抗器５４は、注入ローカル電力が効率良
く２つの２端子擬似ダイオード３，４を交互にスイッチ
ングし、変換損失と歪特性が最良となる「しきい値」即
ち、バイアス電圧ＶB を設定するためのバイアス抵抗器
である。
く２つの２端子擬似ダイオード３，４を交互にスイッチ
ングし、変換損失と歪特性が最良となる「しきい値」即
ち、バイアス電圧ＶB を設定するためのバイアス抵抗器
である。
【００２８】０／π変換器１の、接地に対して対をなす
２つの出力端子に直列接続した２つの２端子擬似ダイオ
ード３，４の両端に、互いに逆相のローカル電力を印加
することにより２つの擬似ダイオード３，４をスイッチ
ングし、ダイオードの変換コンダクタンス（ｇc ）によ
り周波数混合動作が行われる。即ち、無線周波数（Ｒ
Ｆ）信号とローカル周波数（ＬＯ）信号とがミキシング
され、中間周波数（ＩＦ）信号を得ることができる。
２つの出力端子に直列接続した２つの２端子擬似ダイオ
ード３，４の両端に、互いに逆相のローカル電力を印加
することにより２つの擬似ダイオード３，４をスイッチ
ングし、ダイオードの変換コンダクタンス（ｇc ）によ
り周波数混合動作が行われる。即ち、無線周波数（Ｒ
Ｆ）信号とローカル周波数（ＬＯ）信号とがミキシング
され、中間周波数（ＩＦ）信号を得ることができる。
【００２９】図３は本発明の第２の実施例を示す構成図
であり、単平衡形ミキサの他の例である。６，７は非線
形素子として、ＧａＡｓＦＥＴのゲート（Ｇ）を一定電
圧Ｖ B で固定し、ドレイン（Ｄ）とソース（Ｓ）間を擬
似ダイオードとしたＧａＡｓＦＥＴ３端子擬似ダイオー
ドである。図２と同一部分には同一符号を付した。ミキ
シング動作は、本質的に前述の第１の実施例と同じであ
る。
であり、単平衡形ミキサの他の例である。６，７は非線
形素子として、ＧａＡｓＦＥＴのゲート（Ｇ）を一定電
圧Ｖ B で固定し、ドレイン（Ｄ）とソース（Ｓ）間を擬
似ダイオードとしたＧａＡｓＦＥＴ３端子擬似ダイオー
ドである。図２と同一部分には同一符号を付した。ミキ
シング動作は、本質的に前述の第１の実施例と同じであ
る。
【００３０】図４は本発明に用いる受動素子として動作
する非線形素子の構成例を従来例と対比する図である。 （Ａ）は、従来のミキサに用いられているシリコンショ
ットキバリアダイオード（ＳＢＤ）である。Ａはアノー
ド、Ｃはカソードである。 （Ｂ）は、ガリウム砒素ＦＥＴの３つの端子電極の２つ
（ドレンＤとソースＳ）を短絡して２端子とした２端子
擬似ダイオードである。この２端子擬似ダイオードは、
図２の本発明の第１の実施例に用いたものである。 （Ｃ）は、シリコンバイポーラジャンクショントランジ
スタの３つの端子電極の２つ（コレクタＣとエミッタ
Ｅ）を短絡して２端子とした２端子擬似ダイオードであ
る。この２端子擬似ダイオードは、上記のＧａＡｓＦＥ
Ｔ２端子擬似ダイオードに代えて用いることができる。 （Ｄ）は、３端子ＧａＡｓＦＥＴのゲート（Ｇ）を所定
の電圧ＶB で固定し、ドレイン（Ｄ）とソース（Ｓ）間
の非直線特性を利用する３端子擬似ダイオードである。
この３端子擬似ダイオードは、図３の本発明の第２の実
施例に用いたものである。 （Ｅ）は、３端子シリコンバイポーラジャンクショント
ランジスタのベース（Ｂ）を所定の電圧ＶB で固定し、
コレクタ（Ｃ）とエミッタ（Ｅ）間の非直線特性を利用
する３端子擬似ダイオードである。この３端子擬似ダイ
オードは、上記のＧａＡｓＦＥＴの３端子擬似ダイオー
ドに代えて用いることができる。
する非線形素子の構成例を従来例と対比する図である。 （Ａ）は、従来のミキサに用いられているシリコンショ
ットキバリアダイオード（ＳＢＤ）である。Ａはアノー
ド、Ｃはカソードである。 （Ｂ）は、ガリウム砒素ＦＥＴの３つの端子電極の２つ
（ドレンＤとソースＳ）を短絡して２端子とした２端子
擬似ダイオードである。この２端子擬似ダイオードは、
図２の本発明の第１の実施例に用いたものである。 （Ｃ）は、シリコンバイポーラジャンクショントランジ
スタの３つの端子電極の２つ（コレクタＣとエミッタ
Ｅ）を短絡して２端子とした２端子擬似ダイオードであ
る。この２端子擬似ダイオードは、上記のＧａＡｓＦＥ
Ｔ２端子擬似ダイオードに代えて用いることができる。 （Ｄ）は、３端子ＧａＡｓＦＥＴのゲート（Ｇ）を所定
の電圧ＶB で固定し、ドレイン（Ｄ）とソース（Ｓ）間
の非直線特性を利用する３端子擬似ダイオードである。
この３端子擬似ダイオードは、図３の本発明の第２の実
施例に用いたものである。 （Ｅ）は、３端子シリコンバイポーラジャンクショント
ランジスタのベース（Ｂ）を所定の電圧ＶB で固定し、
コレクタ（Ｃ）とエミッタ（Ｅ）間の非直線特性を利用
する３端子擬似ダイオードである。この３端子擬似ダイ
オードは、上記のＧａＡｓＦＥＴの３端子擬似ダイオー
ドに代えて用いることができる。
【００３１】図５は本発明の第３の実施例を示す具体的
回路構成図であり、図２に示した第１の実施例の０／π
変換器１の内部具体例と、分波器２の内部具体例を示し
たものである。さらに、２つの２端子擬似ダイオード
３，４及び低インピーダンス回路５は同じであるが、分
波器２のＩＦ出力端にノイズレス中間周波増幅器（ＩＦ
Ａ）８を縦続接続して集積化できるようにしたものであ
る。
回路構成図であり、図２に示した第１の実施例の０／π
変換器１の内部具体例と、分波器２の内部具体例を示し
たものである。さらに、２つの２端子擬似ダイオード
３，４及び低インピーダンス回路５は同じであるが、分
波器２のＩＦ出力端にノイズレス中間周波増幅器（ＩＦ
Ａ）８を縦続接続して集積化できるようにしたものであ
る。
【００３２】０／π変換器１の集積化を容易にするた
め、トランジスタ１３の動作原理であるドレイン（Ｄ）
とソース（Ｓ）間の位相差がπ（１８０°）であること
に着目し、０／π位相変換器１として、所謂、アクティ
ブバラン（能動平衡回路）を用いたものである。このア
クティブバランにローカル信号電力が入力されると、非
線形素子、即ち、直列接続された２つの２端子擬似ダイ
オード３，４に対して互いに逆相のローカル信号が注入
される。
め、トランジスタ１３の動作原理であるドレイン（Ｄ）
とソース（Ｓ）間の位相差がπ（１８０°）であること
に着目し、０／π位相変換器１として、所謂、アクティ
ブバラン（能動平衡回路）を用いたものである。このア
クティブバランにローカル信号電力が入力されると、非
線形素子、即ち、直列接続された２つの２端子擬似ダイ
オード３，４に対して互いに逆相のローカル信号が注入
される。
【００３３】コイル１４，１５及びコンデンサ１６，１
７は、アクティブバランの電力効率を上昇させると共
に、０／π位相を確保するためのＬ，Ｃ整合回路であ
る。低インピーダンス回路５のコイル５１と５２は、Ｆ
ＥＴトランジスタ１３の容量成分とでローカル発振周波
数に並列共振するように設定されている。
７は、アクティブバランの電力効率を上昇させると共
に、０／π位相を確保するためのＬ，Ｃ整合回路であ
る。低インピーダンス回路５のコイル５１と５２は、Ｆ
ＥＴトランジスタ１３の容量成分とでローカル発振周波
数に並列共振するように設定されている。
【００３４】分波器２は、ＲＦ信号入力とＩＦ信号出力
を分波するためのＬ，Ｃ素子によるＨＰＦ２１及びＬＰ
Ｆ２２で構成され、素子の定数は、各々の信号に対し
て、整合条件を満たし、変換損失を最小とするように設
定される。９は順バイアス電流を阻止するための直流阻
止コンデンサである。
を分波するためのＬ，Ｃ素子によるＨＰＦ２１及びＬＰ
Ｆ２２で構成され、素子の定数は、各々の信号に対し
て、整合条件を満たし、変換損失を最小とするように設
定される。９は順バイアス電流を阻止するための直流阻
止コンデンサである。
【００３５】ノイズレス中間周波増幅器（ＩＦＡ）８の
中の８１はＦＥＴであり、８２，８３は負荷に対する
Ｌ，Ｃの整合回路を構成し、８５はゲート（Ｇ）に供給
するバイアス電圧を調整するバイアス抵抗器である。こ
のＧａＡｓＦＥＴ８１の代わりにシリコンバイポーラジ
ャンクショントランジスタを用いることもできる。
中の８１はＦＥＴであり、８２，８３は負荷に対する
Ｌ，Ｃの整合回路を構成し、８５はゲート（Ｇ）に供給
するバイアス電圧を調整するバイアス抵抗器である。こ
のＧａＡｓＦＥＴ８１の代わりにシリコンバイポーラジ
ャンクショントランジスタを用いることもできる。
【００３６】インダクタンス８４は、本発明の低雑音，
高インタセプトの低消費電力複合ミキサを特徴づける素
子であり、トランジスタ８１の固有のｇm 及びＣgsとイ
ンダクタ８４との積でディメンションがオームとなるノ
イズレス抵抗器として作用する。このインダクタンス８
４は、負荷に対する電流帰還回路となり、負帰還増幅器
を構成する。
高インタセプトの低消費電力複合ミキサを特徴づける素
子であり、トランジスタ８１の固有のｇm 及びＣgsとイ
ンダクタ８４との積でディメンションがオームとなるノ
イズレス抵抗器として作用する。このインダクタンス８
４は、負荷に対する電流帰還回路となり、負帰還増幅器
を構成する。
【００３７】一般に、負帰還増幅器は、その負帰還量
（ＮＦＢ）により、歪特性が大幅に改善されるが、ＦＥ
ＴのソースＳと接地間に抵抗器を用いた抵抗帰還による
ＮＦＢの場合は、帰還抵抗に信号電流が流れてジュール
熱損失が発生し、この分、信号電力が消費され、増幅器
の雑音指数が劣化するという問題があり、雑音指数を低
くしようとしても、大きなＮＦＢを設定することはでき
ない。
（ＮＦＢ）により、歪特性が大幅に改善されるが、ＦＥ
ＴのソースＳと接地間に抵抗器を用いた抵抗帰還による
ＮＦＢの場合は、帰還抵抗に信号電流が流れてジュール
熱損失が発生し、この分、信号電力が消費され、増幅器
の雑音指数が劣化するという問題があり、雑音指数を低
くしようとしても、大きなＮＦＢを設定することはでき
ない。
【００３８】そこで、ＦＥＴ８１のＮＦＢを、インダク
タンス８４により等価抵抗器（ｇm・Ｌ／Ｃgs≒２πＦ
t ・Ｌ）として作用させており、「ノイズレスレジス
タ」となってＮＦＢによる雑音指数の劣化は生じない。
従って、直線領域の動作範囲が広くなり、低雑音で、且
つ、高いインタセプトの増幅器複合ミキサの集積化を、
低消費電力の条件下で実現することができる、という優
れた特徴を有する。
タンス８４により等価抵抗器（ｇm・Ｌ／Ｃgs≒２πＦ
t ・Ｌ）として作用させており、「ノイズレスレジス
タ」となってＮＦＢによる雑音指数の劣化は生じない。
従って、直線領域の動作範囲が広くなり、低雑音で、且
つ、高いインタセプトの増幅器複合ミキサの集積化を、
低消費電力の条件下で実現することができる、という優
れた特徴を有する。
【００３９】上記インダクタンス８４の代わりにキャパ
シタンスを用いてもよい。その場合、ＧａＡｓＦＥＴの
ときはゲート接地増幅器のゲートと接地との間にキャパ
シタを入れればよい。また、シリコン・バイポーラトラ
ンジスタのときはベース接地増幅器のベースと接地との
間にキャパシタを入れる。
シタンスを用いてもよい。その場合、ＧａＡｓＦＥＴの
ときはゲート接地増幅器のゲートと接地との間にキャパ
シタを入れればよい。また、シリコン・バイポーラトラ
ンジスタのときはベース接地増幅器のベースと接地との
間にキャパシタを入れる。
【００４０】本発明の図５に示した第３の実施例の構成
による複合ミキサをＩＣ化したときの総合効果を表すデ
ータの概略は次の通りである。即ち、ローカル信号入力
部の０／π変換器１、所謂、アクティブバランを含む消
費電力は概略３０ｍＷ（≒１０ｍＡ×３Ｖ）、雑音指数
は１桁（ＮＦMAX ＜１０ｄＢ）、変換利得は１０数ｄＢ
（Ｇc ＞１４ｄＢ）、３次相互変調歪の指標である出力
３次相互変調インタセプトは２桁（ＯＩＰ3 ＞２０ｄＢ
ｍ）であり、従来のギルバートセルによるアクティブミ
キサＩＣと比較して、概略、雑音指数で１／３（５ｄ
Ｂ）、出力３次インタセプトで１０倍（１０ｄＢ）、消
費電力で１／３の改善を実現することができる。次の表
１は、上記の改善を示す一例の比較データ表である。
による複合ミキサをＩＣ化したときの総合効果を表すデ
ータの概略は次の通りである。即ち、ローカル信号入力
部の０／π変換器１、所謂、アクティブバランを含む消
費電力は概略３０ｍＷ（≒１０ｍＡ×３Ｖ）、雑音指数
は１桁（ＮＦMAX ＜１０ｄＢ）、変換利得は１０数ｄＢ
（Ｇc ＞１４ｄＢ）、３次相互変調歪の指標である出力
３次相互変調インタセプトは２桁（ＯＩＰ3 ＞２０ｄＢ
ｍ）であり、従来のギルバートセルによるアクティブミ
キサＩＣと比較して、概略、雑音指数で１／３（５ｄ
Ｂ）、出力３次インタセプトで１０倍（１０ｄＢ）、消
費電力で１／３の改善を実現することができる。次の表
１は、上記の改善を示す一例の比較データ表である。
【００４１】
【表１】
【００４２】以上の本発明の実施例は、携帯機の受信回
路のダウンコンバータとして記載したが、ミキサは送信
用にも用いられ、また、携帯機に限らず、車載無線機や
基地局送信機などの送信回路のアップコンバータについ
ても、本発明と同様の構成で集積化すれば、同様の効果
が得られることはいうまでもない。さらに、送信回路の
場合は、低消費電力化より歪特性が重要視される場合が
あるので、非線形素子を４個以上用いたダブルバランス
ドミキサ（ＤＢＭ：複平衡形ミキサ）が有用である。
路のダウンコンバータとして記載したが、ミキサは送信
用にも用いられ、また、携帯機に限らず、車載無線機や
基地局送信機などの送信回路のアップコンバータについ
ても、本発明と同様の構成で集積化すれば、同様の効果
が得られることはいうまでもない。さらに、送信回路の
場合は、低消費電力化より歪特性が重要視される場合が
あるので、非線形素子を４個以上用いたダブルバランス
ドミキサ（ＤＢＭ：複平衡形ミキサ）が有用である。
【００４３】
【発明の効果】以上詳細に説明したように、本発明を実
施することにより、次の効果が得られる。 （１）ショットキバリアダイオードを用いず、ＧａＡｓ
ＦＥＴまたはシリコン・バイポーラの同一プロセスのト
ランジスタをミキシングダイオードとしてシングルバラ
ンスドミキサを構成したので集積化が極めて容易であ
り、集積化したとき、小型，低歪，低変換損失，低雑
音，低消費電力，低コストの利点をすべて満足すること
ができる。 （２）ローカル注入電力が低レベルのとき歪を低くする
ための最適値を、外部からの順バイアス電圧（電流）の
操作により設定することができる。 （３）ミキサ単体の後段にノイズレス負帰還増幅器を縦
続接続して正の変換利得が得られるように構成したの
で、大規模集積化が容易で、小型化，低コストの受信機
フロントエンドの集積回路として実用上極めて大きい効
果がある。
施することにより、次の効果が得られる。 （１）ショットキバリアダイオードを用いず、ＧａＡｓ
ＦＥＴまたはシリコン・バイポーラの同一プロセスのト
ランジスタをミキシングダイオードとしてシングルバラ
ンスドミキサを構成したので集積化が極めて容易であ
り、集積化したとき、小型，低歪，低変換損失，低雑
音，低消費電力，低コストの利点をすべて満足すること
ができる。 （２）ローカル注入電力が低レベルのとき歪を低くする
ための最適値を、外部からの順バイアス電圧（電流）の
操作により設定することができる。 （３）ミキサ単体の後段にノイズレス負帰還増幅器を縦
続接続して正の変換利得が得られるように構成したの
で、大規模集積化が容易で、小型化，低コストの受信機
フロントエンドの集積回路として実用上極めて大きい効
果がある。
【図１】本発明が対象とするミキサのブロック図であ
る。
る。
【図２】本発明の第１の実施例を示す構成図である。
【図３】本発明の第２の実施例を示す構成図である。
【図４】本発明に用いる非線形素子の構成と従来素子例
との説明図である。
との説明図である。
【図５】本発明の第３の実施例を示す具体的回路構成図
である。
である。
【図６】従来のシングルバランスドミキサ（ＳＢＭ）の
構成例図である。
構成例図である。
【図７】従来のＳＢＭの具体的回路例図である。
【図８】従来のＳＢＭの他の具体的回路例図である。
【図９】従来のダブルバランスドミキサ（ＤＢＭ）の構
成例図である。
成例図である。
０１ ミキサ
０２ ＩＦＡ
０３ ＩＦＡ付きミキサ
１ ０／π変換器
２ 分波器
３，４ ２端子擬似ダイオード
５ 低インピーダンス回路
６．７ ３端子擬似ダイオード
８ ノイズレスＩＦＡ
９ コンデンサ
１１ 巻線トランス
１２ Ｍarchand バラン１８０°位相器
１３ ＦＥＴ
１４，１５ コイル
１６ コンデンサ
２１ ＨＰＦ
２２ ＬＰＦ
５１，５２ コイル
５３ コンデンサ
５４ 抵抗器
８１ ＦＥＴ
８２，８４ コイル
８３ コンデンサ
８５ 抵抗器
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平３−160803（ＪＰ，Ａ)
特開 平10−163758（ＪＰ，Ａ)
実開 平６−81126（ＪＰ，Ｕ)
国際公開99／10756（ＷＯ，Ａ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03D 7/12 - 7/14
Claims (6)
- 【請求項１】 局部発振信号を２つの互いに逆相の局部
発振信号に変換し接地に対して対をなす２つの端子から
平衡出力する０／π変換器と、 ガリウム砒素系半導体またはシリコン系バイポーラ半導
体のいずれか一方の３端子トランジスタの該３端子のう
ちのゲート電極またはベース電極を一方の端子とし、ソ
ース電極とドレイン電極とを短絡した短絡電極またはエ
ミッタ電極とコレクタ電極とを短絡した短絡電極を他方
の端子とする受動素子として動作する２端子擬似ダイオ
ードである非線形素子２つが直列に接続されて、前記２
つの端子の間に接続された該２つの非線形素子の直列回
路と、 該直列回路の中性点に高周波信号を入力し、該中性点か
ら該高周波信号と前記局部発振信号の差周波数信号を抽
出して分波出力する分波器と、 前記０／π変換器の対をなす２つの端子の間に接続さ
れ、前記分波器から前記中性点に入力する高周波信号と
抽出する差周波数信号の帰路をなすとともに前記２つの
２端子擬似ダイオードに外部から受動素子の所要の動作
範囲を設定するための順方向バイアス電圧を印加する低
インピーダンス回路とを集積化した集積回路により構成
された周波数変換回路。 - 【請求項２】 該周波数変換回路の分波器の差周波数信
号出力端子に縦続接続され、ガリウム砒素系半導体トラ
ンジスタのソース接地増幅器のソース端子と接地との
間、またはシリコン系バイポーラジャンクション半導体
トランジスタのエミッタ接地増幅器のエミッタ端子と接
地との間に接続したインダクタンスを負帰還回路とする
増幅器が、さらに、前記集積回路に追加集積化されたこ
とを特徴とする請求項１に記載の周波数変換回路。 - 【請求項３】 該周波数変換回路の分波器の差周波数信
号出力端子に縦続接続され、ガリウム砒素系半導体トラ
ンジスタのゲート接地増幅器のゲート端子と接地との
間、またはシリコン系バイポーラジャンクション半導体
トランジスタのベース接地増幅器のベース端子と接地と
の間に接続したキャパシタンスを負帰還回路とする増幅
器が、さらに、前記集積回路に追加集積化されたことを
特徴とする請求項１に記載の周波数変換回路。 - 【請求項４】 局部発振信号を２つの互いに逆相の局部
発振信号に変換し接地に対して対をなす２つの端子から
平衡出力する０／π変換器と、 ガリウム砒素系半導体またはシリコン系バイポーラ半導
体のいずれか一方の３端子トランジスタの該３端子のう
ちのドレイン端子とソース端子間また１コレクタ端子と
エミッタ端子間の非直線性を利用する受動素子として動
作する３端子擬似ダイオードである非線形素子の２つが
直列に接続されて、前記２つの端子の間に接続された該
２つの非線形素子の直列回路と、 該直列回路の中性点に高周波信号を入力し、該中性点か
ら該高周波信号と前記局部発振信号の差周波数信号を抽
出して分波出力する分波器と、 前記３端子トランジスタのゲートまたはベースに前記受
動素子としての動作範囲を設定するバイアス電圧を外部
から供給する手段とを集積化した集積回路により構成さ
れた周波数変換回路。 - 【請求項５】 該周波数変換回路の分波器の差周波数信
号出力端子に縦続接続され、ガリウム砒素系半導体トラ
ンジスタのソース接地増幅器のソース端子と接地との
間、またはシリコン系バイポーラジャンクション半導体
トランジスタのエミッタ接地増幅器のエミッタ端子と接
地との間に接続したインダクタンスを負帰還回路とする
増幅器が、さらに、前記集積回路に追加集積化されたこ
とを特徴とする請求項４に記載の周波数変換回路。 - 【請求項６】 前記周波数変換回路と、 該周波数変換回路の分波器の差周波数信号出力端子に縦
続接続され、ガリウム砒素系半導体トランジスタのゲー
ト接地増幅器のゲート端子と接地との間、またはシリコ
ン系バイポーラジャンクション半導体トランジスタのト
ランジスタのベース接地増幅器のベース端子と接地との
間に接続したキャパシタンスを負帰還回路とする増幅器
が、さらに、前記集積回路に追加集積化されたことを特
徴とする請求項４に記載の周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12950099A JP3394924B2 (ja) | 1999-05-11 | 1999-05-11 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12950099A JP3394924B2 (ja) | 1999-05-11 | 1999-05-11 | 周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323934A JP2000323934A (ja) | 2000-11-24 |
| JP3394924B2 true JP3394924B2 (ja) | 2003-04-07 |
Family
ID=15011027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12950099A Expired - Fee Related JP3394924B2 (ja) | 1999-05-11 | 1999-05-11 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3394924B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4527469B2 (ja) | 2004-08-20 | 2010-08-18 | 三菱電機株式会社 | ダイオードミキサ |
| JP2009284059A (ja) | 2008-05-20 | 2009-12-03 | Toshiba Corp | フィルタ回路、無線送信機および無線受信機 |
-
1999
- 1999-05-11 JP JP12950099A patent/JP3394924B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000323934A (ja) | 2000-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057714A (en) | Double balance differential active ring mixer with current shared active input balun | |
| US6348830B1 (en) | Subharmonic double-balanced mixer | |
| US5884154A (en) | Low noise mixer circuit having passive inductor elements | |
| US7580693B2 (en) | Passive reflection mixer | |
| US6850753B2 (en) | Tunable low noise amplifier and current-reused mixer for a low power RF application | |
| US7088169B2 (en) | Low-noise, high-linearity analog multiplier | |
| US6539216B1 (en) | Microwave frequency converting receiver | |
| KR19990008262A (ko) | 보상 링 믹서 | |
| US5606738A (en) | Frequency conversion circuit with linear feedback | |
| US7509112B2 (en) | Wideband image rejection mixer | |
| JP3394924B2 (ja) | 周波数変換回路 | |
| US8190117B2 (en) | Mixer circuit and radio communication device using the same | |
| Meng et al. | Compact 5.2-GHz GaInP/GaAs HBT Gilbert upconverter using lumped rat-race hybrid and current combiner | |
| JP3853604B2 (ja) | 周波数変換回路 | |
| Huang et al. | A mm-Wave Blocker-Tolerant Harmonic-Resilient N-Path Mixer-First Receiver with 6.2 dB NF and 5 dBm OOB-B1dB | |
| CN101297477B (zh) | 跨导级装置 | |
| US7049878B2 (en) | Down-converter using an on-chip bias circuit for enhancing symmetry and linearity and testing device thereof | |
| US9912293B2 (en) | Sub-harmonic mixer and a method therein for converting radio frequency signals to intermediate frequency signals | |
| JP3560774B2 (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、受信装置及び位相同期発振器 | |
| JP3412399B2 (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、２重平衡形ミクサ、受信装置、送信装置および位相同期発振器 | |
| Kim et al. | High-performance V-band cascode HEMT mixer and downconverter module | |
| Meng et al. | A fully integrated 5.2 GHz GaInP/GaAs HBT upconversion micromixer with output LC current combiner and oscillator | |
| KR100345456B1 (ko) | 마이크로웨이브모노리식집적회로용주파수혼합기 | |
| Ye et al. | A 1 V, 1.9 GHz, low distortion dual-gate CMOS on SOI mixer | |
| Wooten et al. | A decade bandwidth, low voltage, medium power Class B push-pull Si/SiGe HBT power amplifier employing through-wafer vias |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140131 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |