JP3394924B2 - Frequency conversion circuit - Google Patents
Frequency conversion circuitInfo
- Publication number
- JP3394924B2 JP3394924B2 JP12950099A JP12950099A JP3394924B2 JP 3394924 B2 JP3394924 B2 JP 3394924B2 JP 12950099 A JP12950099 A JP 12950099A JP 12950099 A JP12950099 A JP 12950099A JP 3394924 B2 JP3394924 B2 JP 3394924B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- amplifier
- ground
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Amplifiers (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、マイクロ波帯無線
機に用いられる周波数変換回路(以下、ミキサという)
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency conversion circuit (hereinafter referred to as a mixer) used in a microwave band radio device.
Related to.
【0002】[0002]
【従来の技術】無線機に用いられるミキサには受信ミキ
サと送信ミキサとがある。受信ミキサは、微弱な高周波
受信信号(RF信号)と局部発振信号(LO信号)とを
非線形素子に加え、その差周波数信号を中間周波信号
(IF信号)として取り出す回路であり、RF信号を周
波数の低いIF信号に変換することからダウンコンバー
タと言われる。また、送信ミキサは、IF信号とLO信
号を非線形素子に加え、その和周波数信号もしくは差周
波数信号をRF信号として取り出す回路であり、一般に
アップコンバータと言われている。2. Description of the Related Art There are a receiving mixer and a transmitting mixer as mixers used in radio equipment. The reception mixer is a circuit that adds a weak high-frequency reception signal (RF signal) and a local oscillation signal (LO signal) to a non-linear element and extracts the difference frequency signal as an intermediate frequency signal (IF signal). It is called a down-converter because it is converted into an IF signal of low. The transmission mixer is a circuit that adds an IF signal and a LO signal to a non-linear element and extracts a sum frequency signal or a difference frequency signal thereof as an RF signal, and is generally called an up converter.
【0003】ミキサは、無線機のRF段の1番目又は2
番目に位置し、無線機全体の動作に影響を及ぼす重要な
回路であり、その性能は、ダイナミックレンジ,変換損
失,帯域幅,雑音指数(NF),3次歪等で評価され
る。さらに、近年の移動体通信では、携帯機の小型化,
低消費電力化にともない、ミキサに対しても上記の各性
能の向上に加えて、小型集積化,低消費電力化が求めら
れている。The mixer is the first or second RF stage of the radio.
It is the second most important circuit that affects the operation of the entire radio, and its performance is evaluated by dynamic range, conversion loss, bandwidth, noise figure (NF), third-order distortion, and the like. Furthermore, in mobile communication in recent years, downsizing of portable devices,
Along with the reduction in power consumption, mixers are required to have smaller integration and lower power consumption in addition to the above performance improvements.
【0004】一般にミキサを構成する場合、1つの非線
形素子、例えば、1つのダイオードを使用したシングル
エンデッドミキサ(SEM)があるが、局部発振信号に
含まれる雑音を減少させたり、高次の混変調成分のレベ
ルを抑える歪特性を重視する用途には、複数のダイオー
ドを使用したバランスドミキサ(BM:平衡ミキサ)が
広く用いられ、低雑音,低消費電力化を狙いとする無線
機には、受動素子(パッシブデバイス)を2個用いたシ
ングルバランスドミキサ(SBM:単平衡ミキサ)、ま
たは4個用いたダブルバランスドミキサ(DBM:複平
衡ミキサ)が広く用いられている。Generally, when a mixer is configured, there is a single-ended mixer (SEM) using one nonlinear element, for example, one diode. However, noise included in a local oscillation signal is reduced or high-order mixing is performed. Balanced mixers (BM: balanced mixers) that use multiple diodes are widely used for applications that place importance on distortion characteristics that suppress the level of modulation components, and are used for wireless devices that aim for low noise and low power consumption. A single balanced mixer (SBM: single balanced mixer) using two passive elements (passive devices) or a double balanced mixer (DBM: double balanced mixer) using four passive elements is widely used.
【0005】図6は従来のシングルバランスドミキサ
(SBM)の構成例図である。図において、1は0/π
変換器、2は分波器、D1,D2 は非線形受動素子、例え
ば、ショットキバリアダイオード(SBD)である。0
/π変換器1によって入力LO信号を0相とπ相の互い
に逆相のLO信号に変換して出力し、直列接続した2つ
のダイオード D1,D2 の両端に印加する。分波器2か
ら入力されたRF信号は、直列接続した2つのダイオー
ドの中点(平衡回路の中性点)に入力され、ダイオード
の非直線性によってミキシングされ、その中点から得ら
れる差の周波数のIF信号を分波器2によって取り出
す。FIG. 6 is a block diagram of a conventional single balanced mixer (SBM). In the figure, 1 is 0 / π
The converter 2 is a demultiplexer, and D 1 and D 2 are non-linear passive elements, for example, Schottky barrier diodes (SBD). 0
The / LO converter 1 converts the input LO signal into LO signals of 0-phase and π-phase, which are opposite in phase to each other, and outputs the LO signals, which are applied to both ends of two diodes D 1 and D 2 connected in series. The RF signal input from the duplexer 2 is input to the midpoint of the two diodes connected in series (neutral point of the balanced circuit), mixed by the non-linearity of the diodes, and the difference obtained from the midpoint is detected. The frequency IF signal is taken out by the demultiplexer 2.
【0006】図7は従来のシングルバランスドミキサ
(SBM)の具体的回路例図であり、0/π変換器1を
巻線トランス11で構成し、分波器2をHPF(ハイパ
スフィルタ)21とLPF(ローパスフィルタ)22で
構成したものである。しかし、この構成では、巻線トラ
ンス11があるため、集積化は実現できない。FIG. 7 is a concrete circuit diagram of a conventional single balanced mixer (SBM). The 0 / π converter 1 is composed of a winding transformer 11, and the demultiplexer 2 is an HPF (high pass filter) 21. And LPF (low-pass filter) 22. However, with this configuration, there is the winding transformer 11, so that integration cannot be realized.
【0007】図8は従来のSBMの他の具体的回路例図
であり、集積化を実現するため、0/π変換器1を分布
定数回路12、所謂、Marchand バラン180°位相器
で構成したものである。しかし、この位相器は、原理的
に、1/2波長,1/4波長の長さの伝送線路を基本と
して構成されているため、集積化したときチップサイズ
の膨脹を余儀なくされる。従って、5GHz以上の周波
数帯になれば有効であるが、1〜2GHz帯では小型化
の効果は少ないという問題がある。FIG. 8 is another concrete circuit example of the conventional SBM. In order to realize integration, the 0 / π converter 1 is composed of a distributed constant circuit 12, a so-called Marchand balun 180 ° phaser. It is a thing. However, in principle, this phase shifter is basically constructed with a transmission line having a length of ½ wavelength and ¼ wavelength, and therefore, when integrated, the chip size is inevitably expanded. Therefore, it is effective in the frequency band of 5 GHz or more, but there is a problem that the size reduction effect is small in the 1 to 2 GHz band.
【0008】図9は従来のダブルバランスドミキサ(D
BM)の構成例図であり、非線形素子として4つのダイ
オードD1 ,D2 ,D3 ,D4 を用いたものである。図
7に示したシングルバランスドミキサ(SBM)に比べ
て歪特性はさらに改善されるが、素子数が増えるという
問題がある。FIG. 9 shows a conventional double balanced mixer (D
An arrangement illustration of BM), in which using four diodes D 1, D 2, D 3 , D 4 as a nonlinear element. Although the distortion characteristic is further improved as compared with the single balanced mixer (SBM) shown in FIG. 7, there is a problem that the number of elements increases.
【0009】[0009]
【発明が解決しようとする課題】
ミキサ用の非線形受動
素子には、広く知られているように、ミキサとして用い
たときの出力歪積が小さく、且つ、高感度のダイオー
ド、即ち、低い順方向バイアス電圧(VF )でダイオー
ド電流(ID )が流れ易くて非直線性を有するシリコン
・ショットキバリアダイオード(以下、SBDという)
が広く採用され、小形で、且つ、歪特性の優れた受動素
子による周波数変換回路(パッシブミキサ)として、移
動体通信及びマイクロ波帯通信の各装置に広く用いられ
ている。 As is widely known, a nonlinear passive element for a mixer is a diode having a small output distortion product when used as a mixer and having a high sensitivity, that is, a low forward direction. bias voltage (V F) the diode current (I D) · silicon having a flow liable to nonlinear Schottky barrier diode (hereinafter, referred to as SBD)
Has been widely adopted, and is widely used as a frequency conversion circuit (passive mixer) having a small size and a passive element excellent in distortion characteristics in each device of mobile communication and microwave band communication.
【0010】ミキサに一般的に用いられているショット
キバリアダイオードSBDは、デバイスの電流感度、即
ち、特定の電流ID に対する電圧VF 特性によって、概
略、次の3段階に区分されている。但し、ここでは、バ
リアの高さに対応するバイアス電圧VF を「しきい値」
で示す。
低しきい値(ローバリアダイオード(LBD)):
ID =1〜2mA/V F =0.2V
中しきい値(ミディアムバリアダイオード(MB
D)):ID =1mA/VF =0.3〜0.5V
高しきい値(ハイバリアダイオード(HBD)):
ID =1mA/VF =0.6〜0.8VShots commonly used in mixers
The Q barrier diode SBD is a
A specific current IDVoltage VFDepending on the characteristics,
It is roughly divided into the following three stages. However, here,
Bias voltage V corresponding to the height of the rearFThe "threshold"
Indicate.
Low threshold (low barrier diode (LBD)):
ID= 1-2 mA / V F= 0.2V
Medium threshold (medium barrier diode (MB
D)): ID= 1mA / VF= 0.3-0.5V
High threshold (high barrier diode (HBD)):
ID= 1mA / VF= 0.6 to 0.8V
【0011】このように区分されたSBDは、それぞれ
ミキサに用いたときのローカル信号の注入電力と相互変
調歪の値とによって使い分けられている。例えば、の
LBDは、比較的低レベルのローカル注入電力(0〜+
3dBm)で、優れた歪特性が得られることから、一般
的な移動体通信の端末機に広く使われている。のMB
Dは、中レベルのローカル注入電力(+4〜+10dB
m)で、高い歪特性が得られることから、移動体通信の
車載機に広く用いられている。のHBDは、極めて高
い歪特性を得ることを狙いとして、高レベルのローカル
注入電力(+10〜+20dBm)を印加して使用する
ことから、移動体通信の基地局装置や、周波数変換方式
の中継装置に広く用いられ、場合によっては、さらにダ
イオードを複数個直列接続して、さらに高い歪特性を有
するミキサとして用いられている。The SBDs thus divided are used properly according to the injection power of the local signal and the value of the intermodulation distortion when they are used in the mixer. For example, the LBD has a relatively low level of local injection power (0 to +
It is widely used for general mobile communication terminals because of its excellent distortion characteristics of 3 dBm). MB of
D is a medium level local injection power (+4 to +10 dB).
m), a high distortion characteristic is obtained, so that it is widely used for in-vehicle devices for mobile communication. Since the HBD is used by applying a high level of local injection power (+10 to +20 dBm) for the purpose of obtaining an extremely high distortion characteristic, a base station device for mobile communication and a relay device of a frequency conversion system are used. In some cases, a plurality of diodes are further connected in series to be used as a mixer having higher distortion characteristics.
【0012】従来構成のパッシブミキサでは、非線形素
子として上述のの低しきい値のシリコンによる高感度
なショットキバリアダイオード(SBD)が適用されて
おり、比較的低レベルのローカル注入電力で優れた歪特
性が得られている。一方、最近では、周波数の高いミリ
波,準ミリ波帯のシングルエンデッドミキサ(SEM)
としてガリウム砒素ショットキバリアダイオードが広く
用いられているが、汎用集積回路化を対象とした場合、
コストが高く、他の要求条件に対する難点が多くてLS
I化は難しい。In the conventional passive mixer, the above-described highly sensitive Schottky barrier diode (SBD) made of silicon with a low threshold is applied as a non-linear element, and the distortion is excellent at a relatively low level of local injection power. The characteristics are obtained. On the other hand, recently, high-frequency millimeter-wave and quasi-millimeter-wave band single-ended mixers (SEM)
Although gallium arsenide Schottky barrier diodes are widely used as a general-purpose integrated circuit,
High cost and many difficulties with other requirements LS
I conversion is difficult.
【0013】そこで、上述の受動素子を用いたパッシブ
ミキサに対して、移動体通信における携帯機の小形化の
ため、所要の歪性能を満たして集積化することのできる
能動素子を用いたアクティブミキサが提案され、その一
例として、ギルバートセル(Gilbert Cell)、といわれ
るアナログ乗算器による混合器(ミキサ)があり、一般
に広く用いられている。Therefore, in order to reduce the size of a portable device in mobile communication, an active mixer using an active element which can be integrated while satisfying a required distortion performance, in contrast to the above passive mixer using a passive element. Has been proposed, and an example thereof is a mixer (mixer) using an analog multiplier called Gilbert Cell, which is widely used in general.
【0014】しかし、ギルバートセルによるアクティブ
ミキサはダブルバランスドミキサ(DBM)であり、変
換利得が正(プラス)という利点はあるが、歪改善と低
消費電力化は相反する特性を有し、低消費電力化を追求
すれば歪特性が劣化し、歪特性を優先すると消費電力が
増大する、という問題点がある。又、雑音指数が大き
く、ギルバートセルの構成から、雑音源が2倍(3dB
時)となることから、1桁(10dB)以下の雑音指数
を得ることは困難であり、低雑音ミキサの集積化を実現
することは極めて難しい。However, the active mixer by Gilbert cell is a double-balanced mixer (DBM) and has an advantage that the conversion gain is positive (plus), but distortion improvement and low power consumption have contradictory characteristics. There is a problem that the distortion characteristics are deteriorated if power consumption is pursued, and the power consumption is increased if the distortion characteristics are prioritized. Also, the noise figure is large, and due to the Gilbert cell configuration, the noise source is doubled (3 dB
However, it is difficult to obtain a noise figure of one digit (10 dB) or less, and it is extremely difficult to realize integration of a low noise mixer.
【0015】以上のように、ミキサを集積化するに当た
っては、局部発振の雑音を抑え、歪特性が良いことから
バランスドミキサ(平衡形ミキサ)が好ましい。しか
し、シングルバランス(単平衡形)/ダブルバランス
(複平衡形)にかかわらず、ローカル信号注入回路の構
成が集積化の1つの問題である。すなわち、従来のバラ
ンスドミキサには、ローカル信号の注入回路として、原
理的に互いに位相差がπとなる0相とπ相の2つの信号
を得るための0/π変換器が必要であり、図7に示した
ようにLC集中定数素子11で構成したり、又は、図8
に示したように分布定数線路12で構成している。しか
し、いずれも集積化するとチップサイズが大きくなり、
コスト高となって集積化の効果が少ない。その集積化回
路の応用展開は、波長に関連して5〜10GHz以上の
周波数帯ではうまみを発揮するが、当面目標としている
1〜2GHz帯では集積化の効果は少ない。As described above, when integrating the mixer, a balanced mixer (balanced mixer) is preferable because it suppresses local oscillation noise and has good distortion characteristics. However, regardless of single balance (single balanced type) / double balance (double balanced type), the configuration of the local signal injection circuit is one problem of integration. That is, the conventional balanced mixer needs a 0 / π converter as a local signal injection circuit to obtain two signals of 0 phase and π phase whose phase difference is π in principle. As shown in FIG. 7, the LC lumped constant element 11 may be used, or
The distributed constant line 12 is used as shown in FIG. However, if both are integrated, the chip size will increase,
High cost and little effect of integration. The application development of the integrated circuit exhibits umami in the frequency band of 5 to 10 GHz or more in relation to the wavelength, but the integration effect is small in the target band of 1 to 2 GHz for the time being.
【0016】受信機のフロントエンドの低消費電力化の
条件下で低雑音,低歪の性能を満足する小形集積化は、
フロントエンドを構成する「LNA(低雑音増幅器),
ダウンコンバータ(受信ミキサ)及びその後段の中間周
波増幅器」のうちの受信ミキサを如何に構成するかにか
かっている。そして、受信ミキサの非線形素子として用
いられているショットキバリアダイオードが、他の構成
要素と同じ製造プロセスで集積化できないことが最も大
きな問題点である。The small-scale integration satisfying the performance of low noise and low distortion under the condition of low power consumption of the front end of the receiver is as follows.
"LNA (Low Noise Amplifier), which constitutes the front end,
It depends on how to configure the reception mixer of the "down converter (reception mixer) and the intermediate frequency amplifier of the subsequent stage". The biggest problem is that the Schottky barrier diode used as the non-linear element of the receiving mixer cannot be integrated with other constituent elements in the same manufacturing process.
【0017】本発明の目的は、1〜2GHz帯のミキサ
を集積化する場合の従来技術における隘路、即ち、0/
π変換器の小形集積化,ショットキバリアダイオードの
バリアの特殊製造プロセスなどの問題を克服することで
あり、非線形素子の選定,構成と、ミキサの回路構成を
改良し同一の製造プロセスによって集積化することので
きるミキサを提供することにある。さらに、パッシブミ
キサの隘路である変換利得を、負領域から正領域、即
ち、減衰回路から増幅回路に転ずると共に、低雑音指数
で低消費電力,低歪のノイズレス負帰還増幅器を複合し
てIC化することのできるミキサを提供することにあ
る。An object of the present invention is to avoid bottleneck, that is, 0/0 in the prior art when integrating a mixer in the 1 to 2 GHz band.
It is to overcome the problems such as small integration of π converter and special manufacturing process of barrier of Schottky barrier diode. The selection and configuration of nonlinear elements and the circuit configuration of mixer are improved and integrated by the same manufacturing process. It is to provide a mixer capable of Furthermore, the conversion gain, which is a bottleneck of the passive mixer, is changed from the negative region to the positive region, that is, from the attenuation circuit to the amplification circuit, and a noiseless negative feedback amplifier with low noise figure, low power consumption, and low distortion is combined into an IC. The purpose is to provide a mixer that can.
【0018】[0018]
【課題を解決するための手段】本発明の周波数変換回路
は、局部発振信号を2つの互いに逆相の局部発振信号に
変換し接地に対して対をなす2つの端子から平衡出力す
る0/π変換器と、ガリウム砒素系半導体またはシリコ
ン系バイポーラ半導体のいずれか一方の3端子トランジ
スタの該3端子のうちのゲート電極またはベース電極を
一方の端子とし、ソース電極とドレイン電極とを短絡し
た短絡電極またはエミッタ電極とコレクタ電極とを短絡
した短絡電極を他方の端子とする受動素子として動作す
る2端子擬似ダイオードである非線形素子2つが直列に
接続されて、前記2つの端子の間に接続された該2つの
非線形素子の直列回路と、該直列回路の中性点に高周波
信号を入力し、該中性点から該高周波信号と前記局部発
振信号の差周波数信号を抽出して分波出力する分波器
と、前記0/π変換器の対をなす2つの端子の間に接続
され、前記分波器から前記中性点に入力する高周波信号
と抽出する差周波数信号の帰路をなすとともに前記2つ
の2端子擬似ダイオードに外部から順方向バイアス電圧
を印加する低インピーダンス回路とを集積化した集積回
路により構成されている。A frequency conversion circuit according to the present invention
Includes a 0 / [pi converter for balanced output from the two terminals of the pair with respect to converting the station unit oscillator signal into two opposite phase of the local oscillation signal to one another the ground, gallium arsenide-based semiconductor or silicon-based bipolar semiconductor Of the three terminals of one of the three-terminal transistors, the gate electrode or the base electrode is used as one terminal, and the short-circuit electrode in which the source electrode and the drain electrode are short-circuited or the short-circuit electrode in which the emitter electrode and the collector electrode are short-circuited is the other. A non-linear element, which is a two-terminal pseudo diode that operates as a passive element serving as a terminal of the two non-linear elements, is connected in series, and a series circuit of the two non-linear elements connected between the two terminals; A demultiplexer for inputting a high frequency signal to a neutral point, extracting a difference frequency signal between the high frequency signal and the local oscillation signal from the neutral point, and demultiplexing and outputting the signal, and the 0 / π converter Is connected between the two terminals forming a pair to form a return path between the high frequency signal input from the demultiplexer to the neutral point and the difference frequency signal to be extracted, and forward from the outside to the two two-terminal pseudo diodes. It is composed of an integrated circuit in which a low impedance circuit for applying a bias voltage is integrated.
【0019】また、該周波数変換回路の分波器の差周波
数信号出力端子に縦続接続され、ガリウム砒素系半導体
トランジスタのソース接地増幅器のソース端子と接地と
の間、またはシリコン系バイポーラジャンクション半導
体トランジスタのエミッタ接地増幅器のエミッタ端子と
接地との間に接続したインダクタンスを負帰還回路とす
る増幅器を、さらに、前記集積回路に追加集積化するこ
とができる。または、該周波数変換回路の分波器の差周
波数信号出力端子に縦続接続され、ガリウム砒素系半導
体トランジスタのゲート接地増幅器のゲート端子と接地
との間、またはシリコン系バイポーラジャンクション半
導体トランジスタのベース接地増幅器のベース端子と接
地との間に接続したキャパシタンスを負帰還回路とする
増幅器を、さらに、前記集積回路に追加集積化すること
ができる。 Further, it cascaded to the difference frequency signal output terminal of the demultiplexer of the frequency converter, between the ground and the source terminal of the source-grounded amplifier of gallium arsenide based semiconductor transistors or silicon-based bipolar junction semiconductor transistor, An amplifier having an inductance connected between the emitter terminal of the grounded-emitter amplifier and the ground as a negative feedback circuit may be further integrated into the integrated circuit.
You can Alternatively, it is cascade-connected to the difference frequency signal output terminal of the duplexer of the frequency conversion circuit , and is connected between the gate terminal of the gate-grounded amplifier of the gallium arsenide-based semiconductor transistor and the ground, or the base-grounded amplifier of the silicon-based bipolar junction semiconductor transistor. Further integrating an amplifier having a negative feedback circuit with a capacitance connected between the base terminal and the ground of the integrated circuit into the integrated circuit.
You can
【0020】さらに、本発明の周波数変換回路は、局部
発振信号を2つの互いに逆相の局部発振信号に変換し接
地に対して対をなす2つの端子から平衡出力する0/π
変換器と、ガリウム砒素系半導体またはシリコン系バイ
ポーラ半導体のいずれか一方の3端子トランジスタの該
3端子のうちのドレイン端子とソース端子間また1コレ
クタ端子とエミッタ端子間の非直線性を利用する受動素
子として動作する3端子擬似ダイオードである非線形素
子の2つが直列に接続されて、前記2つの端子の間に接
続された該2つの非線形素子の直列回路と、該直列回路
の中性点に高周波信号を入力し、該中性点から該高周波
信号と前記局部発振信号の差周波数信号を抽出して分波
出力する分波器と、ソース端子間またはコレクタ端子と
エミッタ端子間の非直線性を利用する3端子擬似ダイオ
ードで構成され、前記3端子トランジスタのゲートまた
はベースに前記受動素子としての動作範囲を設定するバ
イアス電圧を外部から供給する手段とを集積化した集積
回路により構成されている。 Further, the frequency conversion circuit of the present invention converts the local oscillation signal into two local oscillation signals having mutually opposite phases and outputs the balanced output from two terminals paired with the ground.
Converter and gallium arsenide based semiconductor or silicon based
One of the three-terminal transistors of the polar semiconductor
Between the drain terminal and the source terminal of the three terminals or 1
Passive element utilizing the non-linearity between the connector and emitter terminals
Non-linear element that is a three-terminal pseudo diode that operates as a child
Two children are connected in series, a series circuit of the connected the two nonlinear element between the two terminals, and inputs the RF signal to the neutral point of the series circuit, said a neutral point demultiplexer for extracting and demultiplexing output a difference frequency signal of the high frequency signal and the local oscillation signal, is composed of three terminals pseudo diode utilizing nonlinearities between between source over scan terminal or collector terminal and the emitter terminal , A gate for setting the operating range of the passive element at the gate or base of the three-terminal transistor.
Integration that integrates the bias voltage from the outside
It is composed of a circuit.
【0021】また、該周波数変換回路の分波器の差周波
数信号出力端子に縦続接続され、ガリウム砒素系半導体
トランジスタのソース接地増幅器のソース端子と接地と
の間、またはシリコン系バイポーラジャンクション半導
体トランジスタのエミッタ接地増幅器のエミッタ端子と
接地との間に接続したインダクタンスを負帰還回路とす
る増幅器を、さらに、前記集積回路に追加集積化するこ
とができる。または、該周波数変換回路の分波器の差周
波数信号出力端子に縦続接続され、ガリウム砒素系半導
体トランジスタのゲート接地増幅器のゲート端子と接地
との間、またはシリコン系バイポーラジャンクション半
導体トランジスタのトランジスタのベース接地増幅器の
ベース端子と接地との間に接続したキャパシタンスを負
帰還回路とする増幅器を、さらに、前記集積回路に追加
集積化することができる。 Further, it cascaded to the difference frequency signal output terminal of the demultiplexer of the frequency converter, between the ground and the source terminal of the source-grounded amplifier of gallium arsenide based semiconductor transistors or silicon-based bipolar junction semiconductor transistor, An amplifier having an inductance connected between the emitter terminal of the grounded-emitter amplifier and the ground as a negative feedback circuit may be further integrated into the integrated circuit.
You can Alternatively, it is cascade-connected to the difference frequency signal output terminal of the duplexer of the frequency conversion circuit, and is connected between the gate terminal of the gate-grounded amplifier of the gallium arsenide-based semiconductor transistor and the ground, or the base of the transistor of the silicon-based bipolar junction semiconductor transistor. An amplifier using a capacitance connected between the base terminal of the grounded amplifier and the ground as a negative feedback circuit is further added to the integrated circuit.
Can be integrated .
【0022】[0022]
【発明の実施の形態】本発明のミキサは、非線形素子と
して、異種のプロセスのいずれか一方、例えば、ガリウ
ム砒素化合物半導体(GaAs)の製造プロセス、また
は、シリコンバイポーラ半導体の製造プロセスのいずれ
か一方の製造プロセスのトランジスタを用いることによ
って、集積化の要件を満たしたものである。例えば、G
aAsFET(電界効果トランジスタ)のソース(S)
電極とドレイン(D)電極を半導体集積回路製作工程で
短絡し、短絡した電極端子とゲート(G)電極端子とに
よる2端子擬似ダイオードをミキサダイオードとして、
他の増幅器等の素子の集積回路製造プロセスと同一プロ
セスにすることにより、高性能,低コストのミキサの集
積化を可能にしたものである。BEST MODE FOR CARRYING OUT THE INVENTION The mixer of the present invention is used as a non-linear element in any one of different processes such as a gallium arsenide compound semiconductor (GaAs) manufacturing process or a silicon bipolar semiconductor manufacturing process. By using the transistor of the manufacturing process of, the requirements for integration are satisfied. For example, G
Source (S) of aAsFET (field effect transistor)
An electrode and a drain (D) electrode are short-circuited in a semiconductor integrated circuit manufacturing process, and a two-terminal pseudo diode having a short-circuited electrode terminal and a gate (G) electrode terminal is used as a mixer diode.
By using the same process as the integrated circuit manufacturing process for other elements such as amplifiers, it is possible to integrate a high-performance and low-cost mixer.
【0023】さらに、GaAsトランジスタまたはバイ
ポーラジャンクショントランジスタの2つの電極を短絡
した受動素子として動作する2端子擬似ダイオードであ
る非線形素子の「しきい値」、即ち、印加電力が低くか
つ歪の少ないミキサ出力を得るための順方向のバイアス
電圧の最適値は、トランジスタの構造上、前述ののハ
イバリアダイオード(HBD)の電流感度と同程度の電
流感度を呈するので、順方向のバイアス電圧(電流)を
操作することにより、M(メディアム)BD,または
L(ロウ)BDと近似する性能のいずれにでもするこ
とができる。そのため、ミキサに用いたとき、所要ロー
カル注入電力の条件下で変換損失と歪特性を最適の状態
に設定することができ、シリコンショットキバリアダイ
オードを用いた従来のミキサと同等の特性を得ることが
でき、総合して、低消費電力ミキサを実現することがで
きる。Further, it is a two-terminal pseudo diode which operates as a passive element in which two electrodes of a GaAs transistor or a bipolar junction transistor are short-circuited.
The "threshold" of the nonlinear element , that is, the optimum value of the forward bias voltage for obtaining a mixer output with low applied power and low distortion is the same as that of the above-mentioned high barrier diode (HBD) due to the structure of the transistor. Since the current sensitivity is similar to that of the current sensitivity, by operating the forward bias voltage (current), the performance can be approximated to that of M (medium) BD or L (low) BD. it can. Therefore, when used in a mixer, it is possible to set the conversion loss and distortion characteristics to the optimum state under the conditions of the required local injection power, and to obtain characteristics equivalent to those of a conventional mixer using a silicon Schottky barrier diode. Therefore, a low power consumption mixer can be realized as a whole.
【0024】さらに、ノイズレスレジスタによる負帰還
増幅器付きの本発明のミキサは、パッシブミキサの最大
の欠点である負の変換利得を正の変換利得に、即ち、減
衰ミキサを利得ミキサにするばかりでなく、低消費電力
で、且つ、低歪,低雑音増幅器を複合した単平衡形ミキ
サ(SBM)の集積化を実現することができる。Further, the mixer of the present invention with a negative feedback amplifier using a noiseless resistor not only converts the negative conversion gain, which is the greatest drawback of the passive mixer, into a positive conversion gain, that is, the attenuation mixer is used as a gain mixer. It is possible to realize integration of a single balanced mixer (SBM) that combines low power consumption, low distortion, and low noise amplifiers.
【0025】[0025]
【実施例】図1は本発明の対象とするミキサのブロック
図であり、ダウンコンバータの例である。図において、
01はミキサの単独機能を示し、02は単独ミキサ01
の出力に縦続接続された後段の中間周波数増幅器(IF
A)である。03は単独ミキサ01と後段のIFA02
を複合して集積化する複合ミキサである。FIG. 1 is a block diagram of a mixer as an object of the present invention, which is an example of a down converter. In the figure,
01 indicates a single function of the mixer, 02 indicates a single mixer 01
Intermediate frequency amplifier (IF
A). 03 is a single mixer 01 and a subsequent IFA02
Is a composite mixer that combines and integrates.
【0026】図2は本発明の第1の実施例の構成図であ
り、単平衡形ミキサ(シングルバランスドミキサ)の例
である。図において、1は0/π変換器、2は分波器で
ある。3,4は、非線形素子として、GaAsFET
(3端子トランジスタ)のドレイン(D)電極とソース
(S)電極を短絡して得られる2端子擬似ダイオードで
ある。5は2つの2端子擬似ダイオード3,4の接続点
(中性点)に分波器2から印加されるRF信号と、中性
点から取り出すミキシング出力IF信号の帰路を構成す
るとともに、直列接続した2つの2端子擬似ダイオード
3,4に所定のバイアス電圧VB を与えるためのL,C
による低インピーダンス回路である。キャパシタ53は
所定のバイアス電圧VB に対する直流阻止として作用す
る。コイル51,52はローカル周波数信号(LO信
号)の共振用コイルである。FIG. 2 is a block diagram of the first embodiment of the present invention, which is an example of a single-balanced mixer (single-balanced mixer). In the figure, 1 is a 0 / π converter and 2 is a demultiplexer. GaAs FETs 3 and 4 are non-linear elements.
It is a two-terminal pseudo diode obtained by short-circuiting the drain (D) electrode and the source (S) electrode of (three-terminal transistor). Reference numeral 5 constitutes a return path for the RF signal applied from the demultiplexer 2 to the connection point (neutral point) of the two 2-terminal pseudo diodes 3 and 4 and the return path of the mixing output IF signal extracted from the neutral point, and is connected in series. L and C for applying a predetermined bias voltage V B to the two two-terminal pseudo diodes 3 and 4
Is a low impedance circuit. The capacitor 53 acts as a DC block for a given bias voltage V B. The coils 51 and 52 are resonance coils for the local frequency signal (LO signal).
【0027】抵抗器54は、注入ローカル電力が効率良
く2つの2端子擬似ダイオード3,4を交互にスイッチ
ングし、変換損失と歪特性が最良となる「しきい値」即
ち、バイアス電圧VB を設定するためのバイアス抵抗器
である。The resistor 54 switches the two two-terminal pseudo-diodes 3 and 4 alternately so that the injected local power is efficient, and the "threshold" at which the conversion loss and the distortion characteristic become the best, that is, the bias voltage V B. Bias resistor for setting.
【0028】0/π変換器1の、接地に対して対をなす
2つの出力端子に直列接続した2つの2端子擬似ダイオ
ード3,4の両端に、互いに逆相のローカル電力を印加
することにより2つの擬似ダイオード3,4をスイッチ
ングし、ダイオードの変換コンダクタンス(gc )によ
り周波数混合動作が行われる。即ち、無線周波数(R
F)信号とローカル周波数(LO)信号とがミキシング
され、中間周波数(IF)信号を得ることができる。By applying local powers of opposite phases to the two ends of the two two-terminal pseudo diodes 3, 4 connected in series to the two output terminals of the 0 / π converter 1 which are paired with respect to the ground. The two pseudo diodes 3 and 4 are switched, and the frequency mixing operation is performed by the conversion conductance (g c ) of the diodes. That is, the radio frequency (R
The F) signal and the local frequency (LO) signal are mixed to obtain an intermediate frequency (IF) signal.
【0029】図3は本発明の第2の実施例を示す構成図
であり、単平衡形ミキサの他の例である。6,7は非線
形素子として、GaAsFETのゲート(G)を一定電
圧V B で固定し、ドレイン(D)とソース(S)間を擬
似ダイオードとしたGaAsFET3端子擬似ダイオー
ドである。図2と同一部分には同一符号を付した。ミキ
シング動作は、本質的に前述の第1の実施例と同じであ
る。FIG. 3 is a block diagram showing a second embodiment of the present invention.
And is another example of a single balanced mixer. 6 and 7 are non-wire
As a shaped element, the gate (G) of GaAs FET is
Pressure V BFix with, and pseudo between drain (D) and source (S)
GaAs FET 3 terminal pseudo diode as a similar diode
It is The same parts as those in FIG. 2 are designated by the same reference numerals. Miki
The singing operation is essentially the same as in the first embodiment described above.
It
【0030】図4は本発明に用いる受動素子として動作
する非線形素子の構成例を従来例と対比する図である。
(A)は、従来のミキサに用いられているシリコンショ
ットキバリアダイオード(SBD)である。Aはアノー
ド、Cはカソードである。
(B)は、ガリウム砒素FETの3つの端子電極の2つ
(ドレンDとソースS)を短絡して2端子とした2端子
擬似ダイオードである。この2端子擬似ダイオードは、
図2の本発明の第1の実施例に用いたものである。
(C)は、シリコンバイポーラジャンクショントランジ
スタの3つの端子電極の2つ(コレクタCとエミッタ
E)を短絡して2端子とした2端子擬似ダイオードであ
る。この2端子擬似ダイオードは、上記のGaAsFE
T2端子擬似ダイオードに代えて用いることができる。
(D)は、3端子GaAsFETのゲート(G)を所定
の電圧VB で固定し、ドレイン(D)とソース(S)間
の非直線特性を利用する3端子擬似ダイオードである。
この3端子擬似ダイオードは、図3の本発明の第2の実
施例に用いたものである。
(E)は、3端子シリコンバイポーラジャンクショント
ランジスタのベース(B)を所定の電圧VB で固定し、
コレクタ(C)とエミッタ(E)間の非直線特性を利用
する3端子擬似ダイオードである。この3端子擬似ダイ
オードは、上記のGaAsFETの3端子擬似ダイオー
ドに代えて用いることができる。FIG. 4 operates as a passive element used in the present invention.
It is a figure which compares the structural example of the nonlinear element which does with the conventional example . (A) is a silicon Schottky barrier diode (SBD) used in a conventional mixer. A is an anode and C is a cathode. (B) is a two-terminal pseudo diode in which two of the three terminal electrodes (drain D and source S) of the gallium arsenide FET are short-circuited to form two terminals. This two-terminal pseudo diode
It is used in the first embodiment of the present invention shown in FIG. (C) is a two-terminal pseudo diode in which two of the three terminal electrodes (collector C and emitter E) of the silicon bipolar junction transistor are short-circuited to form two terminals. This two-terminal pseudo diode is the above-mentioned GaAsFE
It can be used in place of the T2 terminal pseudo diode. (D) is a three-terminal pseudo diode in which the gate (G) of the three-terminal GaAsFET is fixed at a predetermined voltage V B and the non-linear characteristic between the drain (D) and the source (S) is used.
This three-terminal pseudo diode is used in the second embodiment of the present invention shown in FIG. (E) fixes the base (B) of a three-terminal silicon bipolar junction transistor at a predetermined voltage V B ,
This is a three-terminal pseudo diode that utilizes the non-linear characteristic between the collector (C) and the emitter (E). This three-terminal pseudo diode can be used in place of the above three-terminal pseudo diode of GaAsFET.
【0031】図5は本発明の第3の実施例を示す具体的
回路構成図であり、図2に示した第1の実施例の0/π
変換器1の内部具体例と、分波器2の内部具体例を示し
たものである。さらに、2つの2端子擬似ダイオード
3,4及び低インピーダンス回路5は同じであるが、分
波器2のIF出力端にノイズレス中間周波増幅器(IF
A)8を縦続接続して集積化できるようにしたものであ
る。FIG. 5 is a concrete circuit configuration diagram showing a third embodiment of the present invention, which is 0 / .pi. Of the first embodiment shown in FIG.
The internal specific example of the converter 1 and the internal specific example of the demultiplexer 2 are shown. Further, although the two two-terminal pseudo diodes 3 and 4 and the low impedance circuit 5 are the same, a noiseless intermediate frequency amplifier (IF) is connected to the IF output terminal of the duplexer 2.
A) 8 is cascaded so that it can be integrated.
【0032】0/π変換器1の集積化を容易にするた
め、トランジスタ13の動作原理であるドレイン(D)
とソース(S)間の位相差がπ(180°)であること
に着目し、0/π位相変換器1として、所謂、アクティ
ブバラン(能動平衡回路)を用いたものである。このア
クティブバランにローカル信号電力が入力されると、非
線形素子、即ち、直列接続された2つの2端子擬似ダイ
オード3,4に対して互いに逆相のローカル信号が注入
される。In order to facilitate the integration of the 0 / π converter 1, the drain (D) which is the operating principle of the transistor 13 is used.
Focusing on the phase difference between the source and the source (S) being π (180 °), a so-called active balun (active balanced circuit) is used as the 0 / π phase converter 1. When the local signal power is input to the active balun, the local signals of opposite phases are injected into the non-linear element, that is, the two 2-terminal pseudo diodes 3 and 4 connected in series.
【0033】コイル14,15及びコンデンサ16,1
7は、アクティブバランの電力効率を上昇させると共
に、0/π位相を確保するためのL,C整合回路であ
る。低インピーダンス回路5のコイル51と52は、F
ETトランジスタ13の容量成分とでローカル発振周波
数に並列共振するように設定されている。Coil 14, 15 and capacitor 16, 1
Reference numeral 7 is an L, C matching circuit for increasing the power efficiency of the active balun and ensuring the 0 / π phase. The coils 51 and 52 of the low impedance circuit 5 are F
The capacitance component of the ET transistor 13 is set to cause parallel resonance with the local oscillation frequency.
【0034】分波器2は、RF信号入力とIF信号出力
を分波するためのL,C素子によるHPF21及びLP
F22で構成され、素子の定数は、各々の信号に対し
て、整合条件を満たし、変換損失を最小とするように設
定される。9は順バイアス電流を阻止するための直流阻
止コンデンサである。The demultiplexer 2 includes HPFs 21 and LPs having L and C elements for demultiplexing an RF signal input and an IF signal output.
The element constant is set so as to satisfy the matching condition and minimize the conversion loss for each signal. Reference numeral 9 is a DC blocking capacitor for blocking the forward bias current.
【0035】ノイズレス中間周波増幅器(IFA)8の
中の81はFETであり、82,83は負荷に対する
L,Cの整合回路を構成し、85はゲート(G)に供給
するバイアス電圧を調整するバイアス抵抗器である。こ
のGaAsFET81の代わりにシリコンバイポーラジ
ャンクショントランジスタを用いることもできる。In the noiseless intermediate frequency amplifier (IFA) 8, 81 is a FET, 82 and 83 form a matching circuit of L and C with respect to the load, and 85 adjusts the bias voltage supplied to the gate (G). It is a bias resistor. A silicon bipolar junction transistor may be used instead of the GaAs FET 81.
【0036】インダクタンス84は、本発明の低雑音,
高インタセプトの低消費電力複合ミキサを特徴づける素
子であり、トランジスタ81の固有のgm 及びCgsとイ
ンダクタ84との積でディメンションがオームとなるノ
イズレス抵抗器として作用する。このインダクタンス8
4は、負荷に対する電流帰還回路となり、負帰還増幅器
を構成する。The inductance 84 is the low noise of the present invention.
It is a device that characterizes a high-intercept, low-power-consumption composite mixer, and acts as a noiseless resistor having an ohmic dimension by the product of the intrinsic g m and C gs of the transistor 81 and the inductor 84. This inductance 8
Reference numeral 4 serves as a current feedback circuit for the load and constitutes a negative feedback amplifier.
【0037】一般に、負帰還増幅器は、その負帰還量
(NFB)により、歪特性が大幅に改善されるが、FE
TのソースSと接地間に抵抗器を用いた抵抗帰還による
NFBの場合は、帰還抵抗に信号電流が流れてジュール
熱損失が発生し、この分、信号電力が消費され、増幅器
の雑音指数が劣化するという問題があり、雑音指数を低
くしようとしても、大きなNFBを設定することはでき
ない。Generally, the negative feedback amplifier has a significantly improved distortion characteristic due to its negative feedback amount (NFB).
In the case of NFB by resistance feedback using a resistor between the source S of T and the ground, a signal current flows in the feedback resistor and Joule heat loss occurs, and the signal power is consumed by this amount and the noise figure of the amplifier is increased. There is a problem of deterioration, and a large NFB cannot be set even if the noise figure is lowered.
【0038】そこで、FET81のNFBを、インダク
タンス84により等価抵抗器(gm・L/Cgs≒2πF
t ・L)として作用させており、「ノイズレスレジス
タ」となってNFBによる雑音指数の劣化は生じない。
従って、直線領域の動作範囲が広くなり、低雑音で、且
つ、高いインタセプトの増幅器複合ミキサの集積化を、
低消費電力の条件下で実現することができる、という優
れた特徴を有する。Therefore, the NFB of the FET 81 is converted into an equivalent resistor (g m · L / C gs ≈2πF) by the inductance 84.
t · L), it becomes a “noiseless register” and the noise figure does not deteriorate due to NFB.
Therefore, the operation range of the linear region is widened, the integration of the amplifier composite mixer with low noise and high intercept is
It has an excellent feature that it can be realized under the condition of low power consumption.
【0039】上記インダクタンス84の代わりにキャパ
シタンスを用いてもよい。その場合、GaAsFETの
ときはゲート接地増幅器のゲートと接地との間にキャパ
シタを入れればよい。また、シリコン・バイポーラトラ
ンジスタのときはベース接地増幅器のベースと接地との
間にキャパシタを入れる。A capacitance may be used instead of the inductance 84. In that case, in the case of GaAs FET, a capacitor may be inserted between the gate of the grounded ground amplifier and the ground. In the case of a silicon bipolar transistor, a capacitor is inserted between the base of the base-grounded amplifier and the ground.
【0040】本発明の図5に示した第3の実施例の構成
による複合ミキサをIC化したときの総合効果を表すデ
ータの概略は次の通りである。即ち、ローカル信号入力
部の0/π変換器1、所謂、アクティブバランを含む消
費電力は概略30mW(≒10mA×3V)、雑音指数
は1桁(NFMAX <10dB)、変換利得は10数dB
(Gc >14dB)、3次相互変調歪の指標である出力
3次相互変調インタセプトは2桁(OIP3 >20dB
m)であり、従来のギルバートセルによるアクティブミ
キサICと比較して、概略、雑音指数で1/3(5d
B)、出力3次インタセプトで10倍(10dB)、消
費電力で1/3の改善を実現することができる。次の表
1は、上記の改善を示す一例の比較データ表である。The outline of the data showing the total effect when the composite mixer having the configuration of the third embodiment shown in FIG. 5 of the present invention is made into an IC is as follows. That is, the power consumption including the 0 / π converter 1 in the local signal input section, so-called active balun, is approximately 30 mW (≈10 mA × 3 V), the noise figure is one digit (NF MAX <10 dB), and the conversion gain is 10 dB.
(G c > 14 dB) The output third-order intermodulation intercept, which is an index of the third-order intermodulation distortion, has two digits (OIP 3 > 20 dB).
m), which is roughly 1/3 (5d) in noise figure as compared with the conventional active mixer IC by Gilbert cell.
B), it is possible to realize an improvement of 10 times (10 dB) in the output third-order intercept and 1/3 in the power consumption. Table 1 below is an example comparative data table showing the above improvements.
【0041】[0041]
【表1】 [Table 1]
【0042】以上の本発明の実施例は、携帯機の受信回
路のダウンコンバータとして記載したが、ミキサは送信
用にも用いられ、また、携帯機に限らず、車載無線機や
基地局送信機などの送信回路のアップコンバータについ
ても、本発明と同様の構成で集積化すれば、同様の効果
が得られることはいうまでもない。さらに、送信回路の
場合は、低消費電力化より歪特性が重要視される場合が
あるので、非線形素子を4個以上用いたダブルバランス
ドミキサ(DBM:複平衡形ミキサ)が有用である。Although the above embodiments of the present invention have been described as down converters of the receiving circuit of the portable device, the mixer is also used for transmission, and is not limited to the portable device, and the on-vehicle radio device and the base station transmitter are not limited thereto. Needless to say, similar effects can be obtained by integrating the up-converter of the transmission circuit such as the above with the same configuration as the present invention. Further, in the case of a transmission circuit, distortion characteristics may be more important than low power consumption, so a double balanced mixer (DBM: double balanced mixer) using four or more nonlinear elements is useful.
【0043】[0043]
【発明の効果】以上詳細に説明したように、本発明を実
施することにより、次の効果が得られる。
(1)ショットキバリアダイオードを用いず、GaAs
FETまたはシリコン・バイポーラの同一プロセスのト
ランジスタをミキシングダイオードとしてシングルバラ
ンスドミキサを構成したので集積化が極めて容易であ
り、集積化したとき、小型,低歪,低変換損失,低雑
音,低消費電力,低コストの利点をすべて満足すること
ができる。
(2)ローカル注入電力が低レベルのとき歪を低くする
ための最適値を、外部からの順バイアス電圧(電流)の
操作により設定することができる。
(3)ミキサ単体の後段にノイズレス負帰還増幅器を縦
続接続して正の変換利得が得られるように構成したの
で、大規模集積化が容易で、小型化,低コストの受信機
フロントエンドの集積回路として実用上極めて大きい効
果がある。As described in detail above, the following effects can be obtained by implementing the present invention. (1) GaAs without using Schottky barrier diode
The single-balanced mixer is composed of FETs or transistors of the same process of silicon bipolar as mixing diodes, so it is extremely easy to integrate. When integrated, it is small, low distortion, low conversion loss, low noise, and low power consumption. , All the advantages of low cost can be satisfied. (2) The optimum value for reducing distortion when the local injection power is at a low level can be set by externally operating the forward bias voltage (current). (3) Since the noiseless negative feedback amplifiers are cascaded in the subsequent stage of the mixer alone to obtain a positive conversion gain, large-scale integration is easy, miniaturization, and low-cost receiver front-end integration. As a circuit, it is extremely effective in practice.
【図1】本発明が対象とするミキサのブロック図であ
る。FIG. 1 is a block diagram of a mixer targeted by the present invention.
【図2】本発明の第1の実施例を示す構成図である。FIG. 2 is a configuration diagram showing a first embodiment of the present invention.
【図3】本発明の第2の実施例を示す構成図である。FIG. 3 is a configuration diagram showing a second embodiment of the present invention.
【図4】本発明に用いる非線形素子の構成と従来素子例
との説明図である。FIG. 4 shows a configuration of a non-linear element used in the present invention and an example of a conventional element.
It is an explanatory diagram of the.
【図5】本発明の第3の実施例を示す具体的回路構成図
である。FIG. 5 is a specific circuit configuration diagram showing a third embodiment of the present invention.
【図6】従来のシングルバランスドミキサ(SBM)の
構成例図である。FIG. 6 is a diagram showing a configuration example of a conventional single balanced mixer (SBM).
【図7】従来のSBMの具体的回路例図である。FIG. 7 is a specific circuit example diagram of a conventional SBM.
【図8】従来のSBMの他の具体的回路例図である。FIG. 8 is a diagram showing another specific circuit example of the conventional SBM.
【図9】従来のダブルバランスドミキサ(DBM)の構
成例図である。FIG. 9 is a diagram showing a configuration example of a conventional double balanced mixer (DBM).
01 ミキサ 02 IFA 03 IFA付きミキサ 1 0/π変換器 2 分波器 3,4 2端子擬似ダイオード 5 低インピーダンス回路 6.7 3端子擬似ダイオード 8 ノイズレスIFA 9 コンデンサ 11 巻線トランス 12 Marchand バラン180°位相器 13 FET 14,15 コイル 16 コンデンサ 21 HPF 22 LPF 51,52 コイル 53 コンデンサ 54 抵抗器 81 FET 82,84 コイル 83 コンデンサ 85 抵抗器 01 mixer 02 IFA 03 Mixer with IFA 10 / π converter 2 demultiplexer 3,4 2-terminal pseudo diode 5 Low impedance circuit 6.7 3-terminal pseudo diode 8 Noiseless IFA 9 capacitors 11 winding transformer 12 Marchand Balun 180 ° Phaser 13 FET 14,15 coils 16 capacitors 21 HPF 22 LPF 51,52 coil 53 condenser 54 resistor 81 FET 82, 84 coils 83 Capacitor 85 resistor
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−160803(JP,A) 特開 平10−163758(JP,A) 実開 平6−81126(JP,U) 国際公開99/10756(WO,A1) (58)調査した分野(Int.Cl.7,DB名) H03D 7/12 - 7/14 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-3-160803 (JP, A) JP-A-10-163758 (JP, A) Fukukaihei 6-81126 (JP, U) International Publication 99/10756 (WO, A1) (58) Fields investigated (Int.Cl. 7 , DB name) H03D 7/ 12-7/14
Claims (6)
発振信号に変換し接地に対して対をなす2つの端子から
平衡出力する0/π変換器と、 ガリウム砒素系半導体またはシリコン系バイポーラ半導
体のいずれか一方の3端子トランジスタの該3端子のう
ちのゲート電極またはベース電極を一方の端子とし、ソ
ース電極とドレイン電極とを短絡した短絡電極またはエ
ミッタ電極とコレクタ電極とを短絡した短絡電極を他方
の端子とする受動素子として動作する2端子擬似ダイオ
ードである非線形素子2つが直列に接続されて、前記2
つの端子の間に接続された該2つの非線形素子の直列回
路と、 該直列回路の中性点に高周波信号を入力し、該中性点か
ら該高周波信号と前記局部発振信号の差周波数信号を抽
出して分波出力する分波器と、 前記0/π変換器の対をなす2つの端子の間に接続さ
れ、前記分波器から前記中性点に入力する高周波信号と
抽出する差周波数信号の帰路をなすとともに前記2つの
2端子擬似ダイオードに外部から受動素子の所要の動作
範囲を設定するための順方向バイアス電圧を印加する低
インピーダンス回路とを集積化した集積回路により構成
された周波数変換回路。1. A 0 / π converter for converting a local oscillation signal into two local oscillation signals having opposite phases and balanced output from two terminals paired with a ground, and a gallium arsenide semiconductor or a silicon bipolar transistor. A short-circuit electrode in which the gate electrode or the base electrode of the three terminals of any one of the semiconductor three-terminal transistors is used as one terminal and the source electrode and the drain electrode are short-circuited or the emitter electrode and the collector electrode are short-circuited. Two non-linear elements, which are two-terminal pseudo-diodes that operate as passive elements with the other terminal of
A series circuit of the two nonlinear elements connected between two terminals, and a high frequency signal is input to a neutral point of the series circuit, and a difference frequency signal between the high frequency signal and the local oscillation signal is input from the neutral point. A demultiplexer for extracting and demultiplexing and outputting, and a difference frequency to be extracted between the demultiplexer and a high-frequency signal input to the neutral point from the demultiplexer, which is connected between two terminals forming a pair. A frequency constituted by an integrated circuit that integrates a low impedance circuit that forms a signal return path and externally applies a forward bias voltage for setting a required operating range of a passive element to the two two-terminal pseudo diodes. Conversion circuit.
号出力端子に縦続接続され、ガリウム砒素系半導体トラ
ンジスタのソース接地増幅器のソース端子と接地との
間、またはシリコン系バイポーラジャンクション半導体
トランジスタのエミッタ接地増幅器のエミッタ端子と接
地との間に接続したインダクタンスを負帰還回路とする
増幅器が、さらに、前記集積回路に追加集積化されたこ
とを特徴とする請求項1に記載の周波数変換回路。2. A source of a gallium arsenide semiconductor transistor grounded between the source terminal and the ground of a gallium arsenide semiconductor transistor connected to the difference frequency signal output terminal of the duplexer of the frequency conversion circuit, or a silicon bipolar junction semiconductor transistor. amplifier for the inductance connected between an emitter terminal of the common emitter amplifier and the ground and the negative feedback circuit further frequency conversion circuit according to claim 1, characterized in that it has been added integrated in the integrated circuit.
号出力端子に縦続接続され、ガリウム砒素系半導体トラ
ンジスタのゲート接地増幅器のゲート端子と接地との
間、またはシリコン系バイポーラジャンクション半導体
トランジスタのベース接地増幅器のベース端子と接地と
の間に接続したキャパシタンスを負帰還回路とする増幅
器が、さらに、前記集積回路に追加集積化されたことを
特徴とする請求項1に記載の周波数変換回路。3. A differential frequency signal output terminal of a demultiplexer of the frequency conversion circuit, which is cascade-connected to a gate terminal of a gallium arsenide semiconductor transistor grounded amplifier and ground, or a silicon bipolar junction semiconductor transistor. base amplifier for the capacitance which is connected to the negative feedback circuit between the base terminal of the grounding amplifier and the ground is further frequency conversion circuit according to claim 1, characterized in that it has been added integrated in the integrated circuit.
発振信号に変換し接地に対して対をなす2つの端子から
平衡出力する0/π変換器と、 ガリウム砒素系半導体またはシリコン系バイポーラ半導
体のいずれか一方の3端子トランジスタの該3端子のう
ちのドレイン端子とソース端子間また1コレクタ端子と
エミッタ端子間の非直線性を利用する受動素子として動
作する3端子擬似ダイオードである非線形素子の2つが
直列に接続されて、前記2つの端子の間に接続された該
2つの非線形素子の直列回路と、 該直列回路の中性点に高周波信号を入力し、該中性点か
ら該高周波信号と前記局部発振信号の差周波数信号を抽
出して分波出力する分波器と、 前記3端子トランジスタのゲートまたはベースに前記受
動素子としての動作範囲を設定するバイアス電圧を外部
から供給する手段とを集積化した集積回路により構成さ
れた周波数変換回路。4. A 0 / π converter for converting a local oscillation signal into two local oscillation signals having mutually opposite phases and balanced output from two terminals paired with a ground, and a gallium arsenide semiconductor or a silicon bipolar transistor. Non-linear element that is a three-terminal pseudo diode that operates as a passive element utilizing non-linearity between the drain terminal and the source terminal and the one collector terminal and the emitter terminal among the three terminals of one of the three terminals of the semiconductor Of the two nonlinear elements connected in series and connected between the two terminals, and a high frequency signal is input to a neutral point of the series circuit, and the high frequency signal is input from the neutral point. A demultiplexer for extracting and demultiplexing a frequency difference signal between the signal and the local oscillation signal, and an operating range as the passive element is set in the gate or base of the three-terminal transistor Frequency conversion circuit constituted by an integrated circuit and means for supplying a bias voltage from an external integrated.
号出力端子に縦続接続され、ガリウム砒素系半導体トラ
ンジスタのソース接地増幅器のソース端子と接地との
間、またはシリコン系バイポーラジャンクション半導体
トランジスタのエミッタ接地増幅器のエミッタ端子と接
地との間に接続したインダクタンスを負帰還回路とする
増幅器が、さらに、前記集積回路に追加集積化されたこ
とを特徴とする請求項4に記載の周波数変換回路。5. The source of the gallium arsenide semiconductor transistor is connected in series to the difference frequency signal output terminal of the duplexer of the frequency conversion circuit and is connected between the source terminal of the source grounded amplifier of the gallium arsenide semiconductor transistor and the ground, or of the silicon bipolar junction semiconductor transistor. 5. The frequency conversion circuit according to claim 4 , wherein an amplifier having an inductance connected between the emitter terminal of the grounded-emitter amplifier and the ground as a negative feedback circuit is additionally integrated in the integrated circuit.
続接続され、ガリウム砒素系半導体トランジスタのゲー
ト接地増幅器のゲート端子と接地との間、またはシリコ
ン系バイポーラジャンクション半導体トランジスタのト
ランジスタのベース接地増幅器のベース端子と接地との
間に接続したキャパシタンスを負帰還回路とする増幅器
が、さらに、前記集積回路に追加集積化されたことを特
徴とする請求項4に記載の周波数変換回路。6. The frequency conversion circuit and a differential frequency signal output terminal of a demultiplexer of the frequency conversion circuit are cascade-connected and are connected between a gate terminal and a ground of a gate-grounded amplifier of a gallium arsenide semiconductor transistor, or silicon. An amplifier using a capacitance connected between the base terminal of the base-grounded amplifier of the transistor of the system bipolar junction semiconductor transistor and the ground as a negative feedback circuit is further additionally integrated in the integrated circuit. 4. The frequency conversion circuit according to item 4 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12950099A JP3394924B2 (en) | 1999-05-11 | 1999-05-11 | Frequency conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12950099A JP3394924B2 (en) | 1999-05-11 | 1999-05-11 | Frequency conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000323934A JP2000323934A (en) | 2000-11-24 |
JP3394924B2 true JP3394924B2 (en) | 2003-04-07 |
Family
ID=15011027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12950099A Expired - Fee Related JP3394924B2 (en) | 1999-05-11 | 1999-05-11 | Frequency conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3394924B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4527469B2 (en) | 2004-08-20 | 2010-08-18 | 三菱電機株式会社 | Diode mixer |
JP2009284059A (en) | 2008-05-20 | 2009-12-03 | Toshiba Corp | Filter circuit, radio transmitter and radio receiver |
-
1999
- 1999-05-11 JP JP12950099A patent/JP3394924B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000323934A (en) | 2000-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6057714A (en) | Double balance differential active ring mixer with current shared active input balun | |
US6348830B1 (en) | Subharmonic double-balanced mixer | |
US5884154A (en) | Low noise mixer circuit having passive inductor elements | |
US7580693B2 (en) | Passive reflection mixer | |
US6850753B2 (en) | Tunable low noise amplifier and current-reused mixer for a low power RF application | |
US7088169B2 (en) | Low-noise, high-linearity analog multiplier | |
US6539216B1 (en) | Microwave frequency converting receiver | |
KR19990008262A (en) | Compensation ring mixer | |
US5606738A (en) | Frequency conversion circuit with linear feedback | |
US7509112B2 (en) | Wideband image rejection mixer | |
JP3394924B2 (en) | Frequency conversion circuit | |
US8190117B2 (en) | Mixer circuit and radio communication device using the same | |
Meng et al. | Compact 5.2-GHz GaInP/GaAs HBT Gilbert upconverter using lumped rat-race hybrid and current combiner | |
JP3853604B2 (en) | Frequency conversion circuit | |
Huang et al. | A mm-Wave Blocker-Tolerant Harmonic-Resilient N-Path Mixer-First Receiver with 6.2 dB NF and 5 dBm OOB-B1dB | |
CN101297477B (en) | Transconductance device | |
US7049878B2 (en) | Down-converter using an on-chip bias circuit for enhancing symmetry and linearity and testing device thereof | |
US9912293B2 (en) | Sub-harmonic mixer and a method therein for converting radio frequency signals to intermediate frequency signals | |
JP3560774B2 (en) | Even harmonic mixer, quadrature mixer, image rejection mixer, receiver, and phase locked oscillator | |
JP3412399B2 (en) | Even harmonic mixer, quadrature mixer, image rejection mixer, double balanced mixer, receiving device, transmitting device, and phase locked oscillator | |
Kim et al. | High-performance V-band cascode HEMT mixer and downconverter module | |
Meng et al. | A fully integrated 5.2 GHz GaInP/GaAs HBT upconversion micromixer with output LC current combiner and oscillator | |
KR100345456B1 (en) | Frequency Mixer for Microwave Monolithic Integrated Circuits | |
Ye et al. | A 1 V, 1.9 GHz, low distortion dual-gate CMOS on SOI mixer | |
Wooten et al. | A decade bandwidth, low voltage, medium power Class B push-pull Si/SiGe HBT power amplifier employing through-wafer vias |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140131 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |