JP3394010B2 - ガス放電パネル表示装置及びガス放電パネルの駆動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータやテ
レビ等に用いられるＰＤＰ表示装置をはじめとするガス
放電パネル表示装置及びガス放電パネルの駆動方法に関
する。

【０００２】

【従来の技術】近年、ハイビジョンをはじめとする高品
位で大画面のテレビに対する期待が高まっている中で、
ＣＲＴ，液晶ディスプレイ（ＬＣＤ），プラズマディス
プレイパネル（Plasma Display Panel，以下ＰＤＰと記
載する）といった各ディスプレイの分野において、これ
に適したディスプレイの開発が進められている。

【０００３】従来からテレビのディスプレイとして広く
用いられているＣＲＴは、解像度・画質の点で優れてい
るが、画面の大きさに伴って奥行き及び重量が大きくな
る点で４０インチ以上の大画面には不向きである。ま
た、ＬＣＤは、消費電力が少なく、駆動電圧も低いとい
う優れた性能を有しているが、大画面を作製するのに技
術上の困難性があり、視野角にも限界がある。

【０００４】また、投射型ディスプレイは複雑な光学系
を使用するため、精密な光軸調整が必要であるので製造
コストが高くなり、また光学歪みの影響を受けて画質の
劣化が大きく、空間周波数に対する解像度特性も悪くな
り、精密度の高い映像表示には適していない。これに対
して、ＰＤＰは、小さい奥行きでも大画面を実現するこ
とが可能であって、既に５０インチクラスの製品も開発
されている。

【０００５】ＰＤＰは、大別して直流型（ＤＣ型）と交
流型（ＡＣ型）とに分けられるが、現在では大型化に適
したＡＣ型が主流となっている。一般的な交流面放電型
ＰＤＰは、フロントカバープレートとバックプレートと
が隔壁を介して平行に配され、隔壁で仕切られた放電空
間内には放電ガスが封入されている。そして、フロント
カバープレート上には走査電極と維持電極が平行配設さ
れ、その上が鉛ガラスからなる誘電体層で覆われ、バッ
クプレート上には、アドレス電極と隔壁と、赤または緑
または青の紫外線励起蛍光体からなる蛍光体層とが配設
されている。

【０００６】このようなＰＤＰは、駆動時において、各
電極に駆動回路でパルスを印加することによって放電を
発生させると、それに伴って放電ガスから紫外線が放出
され、蛍光体層の蛍光体粒子（赤，緑，青）がこの紫外
線を受けて励起発光するようになっている。ところで、
各放電セルは元来、点灯か消灯の２階調しか表現できな
いため、赤（Ｒ），緑（Ｇ），青（Ｂ）の各色につい
て、１フィールドを複数のサブフィールドに分割して点
灯時間を時分割し、その組み合わせによって中間階調を
表現する方法（フィールド内時分割階調表示方式）が用
いられている。

【０００７】各サブフィールドは、走査電極全体にパル
ス電圧を印加してセットアップするセットアップ期間
と、走査電極にパルス電圧を順次印加すると共にアドレ
ス電極の中の選択された電極にパルス電圧を印加して点
灯しようとするセルに壁電荷を蓄積するアドレス期間
と、走査電極と維持電極間にパルス電圧を印加して放電
維持を行う放電維持期間とから構成され、１サブフィー
ルドにおいては、この一連の動作により所定の放電維持
期間だけＰＤＰに画像表示するようになっている。

【０００８】なお、ＮＴＳＣ方式のテレビ映像において
は、１秒間あたり６０枚のフィールドで映像が構成され
ているため、１フィールドの時間は１６．７ｍｓに設定
されている。

【０００９】

【発明が解決しようとする課題】現在の４０〜４２イン
チクラスのテレビ用のＰＤＰでは、ＮＴＳＣの画素レベ
ル（画素６４０×４８０個，セルピッチ０．４３ｍｍ×
１．２９ｍｍ，１セルの面積０．５５ｍｍ²）の場合、
１．２ ｌｍ／ｗのパネル効率及び４００ｃｄ／ｍ²程
度の画面輝度が得られているが（例えば、ＦＬＡＴ−Ｐ
ＡＮＥＬ ＤＩＳＰＬＡＹ１９９７ Ｐａｒｔ５−１
Ｐ１９８）、更なる高輝度化が望まれる。

【００１０】また、近年実用化されつつあるハイビジョ
ンテレビでは、フルスペックで画素数が１９２０×１０
８０と高精細であるが、他のディスプレイパネルと同
様、ＰＤＰにおいてもこのような高精細なディスプレイ
が望まれている。ところが、ＰＤＰにおいては、高精細
にするほど走査電極の数が多くなるので、それだけアド
レスに要する時間は長くなる。ここで、１フィールドの
時間が一定でセットアップに要する時間も一定とすれ
ば、アドレス期間が長くなる分、１フィールド内に占め
る放電維持期間の割合を小さく設定せざるを得ない。

【００１１】従って、高精細にすればするほど、１フィ
ールド内に占める放電維持期間の割合は小さくなってし
まう。ＰＤＰのパネル輝度は、放電維持期間の占める時
間の割合に比例するので、高精細にするほどパネル輝度
は低下してしまう。よって、高精細のＰＤＰを実現する
ためには、パネル輝度を向上させる必要性が一層高まる
ことになる。

【００１２】このような課題に対して、例えば、蛍光体
層の発光効率を向上させるなどの方法でセルの発光効率
を上げパネル輝度を向上させる技術、あるいは、アドレ
ス時にダブル（デュアル）スキャン方式で走査を行うこ
とによって走査ラインの数は同じでもアドレス時間を１
／２程度に短縮する技術も知られている。これらの技術
は上記課題に対してある程度有効ではあるが、それだけ
で高精細で且つ高輝度のＰＤＰに対する要請に十分応え
られるとは言い得ず、別の方面からの解決策も合わせて
用いることが望まれる。

【００１３】本発明は、このような課題に鑑み、精細な
構造で且つ高輝度を実現することのできるガス放電パネ
ル表示装置並びにガス放電パネルの駆動方法を提供する
ことを目的とする。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、ガス放電パネルをＡＤＳ方式で駆動す
る際に、走査電極群とアドレス電極群との間に電圧を印
加してセットアップする際の電圧波形として、１００Ｖ
以上且つ放電開始電圧未満の第１電圧まで短時間（１０
μｓｅｃ以下）で上昇する第１区間と、第１区間の後
に、第１区間における電圧上昇の傾斜より小さい傾斜
（９Ｖ／μｓｅｃ以下）で、放電開始電圧以上の第２電
圧まで上昇する第２区間と、第２区間の後に、第２電圧
から放電開始電圧未満の第３電圧まで短時間（１０μｓ
ｅｃ以下）で下降する第３区間と、第３区間の後に、第
３区間における電圧下降の傾斜より小さい傾斜で第３電
圧から更に（１００〜２５０μｓｅｃの間）下降する第
４区間とを有し、且つ電圧波形全体の期間が３６０μｓ
ｅｃ以下に設定されたものを用いることとした。

【００１５】セットアップ時にこのような電圧波形を用
いれば、電圧が緩やかに上昇する期間及び下降する期間
（即ち、電圧変化の傾斜が９Ｖμｓｅｄ以下の期間）に
おいて効率よく壁電荷が蓄積されるので、セットアップ
時に放電開始電圧に近い壁電圧をかけることが可能とな
る。そして、このように放電開始電圧に近い壁電圧をか
けることにより、アドレス時において印加するパルスの
時間幅を短く（１．５μｓｅｃ以下に）設定しても、確
実に壁電荷を蓄積してアドレッシングを行うことができ
る。

【００１６】また、第１区間と第３区間では、短時間
（１０μｓｅｃ以下）で電圧変化させているので、この
セットアップ電圧が印加される全体期間を３６０μｓｅ
ｃ以下という比較的短時間に抑えることができ、これに
よって駆動時間中におけるセットアップの時間割合（１
フィールド内におけるセットアップの時間割合）を比較
的小さくすることができる。

【００１７】これらの結果、従来と比べて、セットアッ
プ期間とアドレス期間との合計時間を短くし、その分、
放電維持期間の時間を長く設定することが可能となる。
また、セットアップ期間とアドレス期間との合計時間は
従来と同等にしながら、走査電極枝の数を従来より多く
してガス放電パネルの高精細化も可能となる。特に、隔
壁群の高さが８０〜１１０μｍの範囲内にあるガス放電
パネルにおいては、セットアップ時に上記電圧波形を用
いて駆動を行うことが、良好な表示を実現する上で有効
である。

【００１８】

【発明の実施の形態】〔ＰＤＰの構成、製法及び駆動方
法についての全体的説明〕図１は、本発明の一実施の形
態に係る交流面放電型ＰＤＰの概略構成を示す斜視図で
ある。このＰＤＰは、前面ガラス基板１１上に走査電極
群１２ａ，維持電極群１２ｂ、誘電体層１３、保護層１
４が配されてなる前面パネル１０と、背面ガラス基板２
１上にアドレス電極群２２、誘電体層２３が配された背
面パネル２０とが、電極群１２ａ，１２ｂとアドレス電
極群２２とを対向させた状態で間隔をおいて互いに平行
に配されて構成されている。そして、前面パネル１０と
背面パネル２０との間隙は、ストライプ状の隔壁３０で
仕切られることによって放電空間４０が形成され、当該
放電空間４０内には放電ガスが封入されている。

【００１９】また、この放電空間４０内において、背面
パネル２０側には、蛍光体層３１が配設されている。こ
の蛍光体層３１は、赤，緑，青の順で繰返し並べられて
いる。走査電極群１２ａ，維持電極群１２ｂ及びアドレ
ス電極群２２は、共にストライプ状であって、走査電極
枝１２ａ，維持電極枝１２ｂは隔壁３０と直交する方向
に、アドレス電極枝２２は隔壁３０と平行に配されてい
る。

【００２０】走査電極群１２ａ，維持電極群１２ｂ，ア
ドレス電極群２２は、銀，金，銅，クロム，ニッケル，
白金等の金属単独で形成してもよいが、走査電極群１２
ａ，維持電極群１２ｂについては、ＩＴＯ，ＳｎＯ₂ ，
ＺｎＯ等の導電性金属酸化物からなる幅広の透明電極の
上に幅細の銀電極を積層させた組み合わせ電極を用いる
ことが、セル内の放電面積を広く確保する上で好まし
い。

【００２１】そして、電極枝１２ａ，１２ｂとアドレス
電極枝２２が交差するところに、赤，緑，青の各色を発
光するセルが形成されたパネル構成となっている。誘電
体層１３は、前面ガラス基板１１の電極群１２ａ，１２
ｂが配された表面全体を覆って配設された誘電物質から
なる層であって、一般的に、鉛系低融点ガラスが用いら
れているが、ビスマス系低融点ガラス、或は鉛系低融点
ガラスとビスマス系低融点ガラスの積層物で形成しても
良い。

【００２２】保護層１４は、酸化マグネシウム（Ｍｇ
Ｏ）からなる薄層であって、誘電体層１３の表面全体を
覆っている。隔壁３０は、背面パネル２０の誘電体層２
３の表面上に突設されている。このような構成のＰＤＰ
は、以下のように作製される。 前面パネルの作製：前面パネル１０は、前面ガラス基板
１１上に電極群１２ａ，１２ｂを形成し、その上から鉛
系のガラスを塗布し焼成することにより誘電体層１３を
形成し、更に誘電体層１３の表面に保護層１４を形成す
ることによって作製する。

【００２３】電極群１２ａ，１２ｂは、ＩＴＯをスパッ
タ法にて成膜後、必要部分以外をエッチングし、その後
で銀電極用のペーストをスクリーン印刷した後に焼成す
る一般的な方法で形成することもできるが、電極材料を
含むインキをノズルから吐出しながら走査する方法でも
比較的容易に高精細の電極を形成することができる。ま
た、鉛系の誘電体層１３の組成は、例えば、酸化鉛［Ｐ
ｂＯ］７０重量％，酸化硼素［Ｂ₂Ｏ₃］１５重量％，酸
化硅素［ＳｉＯ₂］１５重量％であって、スクリーン印
刷法と焼成によって形成することができる。更に具体的
には、有機バインダー［α−ターピネオールに１０％の
エチルセルロースを溶解したもの］に混合してなる組成
物を、スクリーン印刷法で塗布した後、５８０℃で１０
分間焼成することによって形成することができる。

【００２４】保護層１４は、アルカリ土類の酸化物（こ
こでは酸化マグネシウム［ＭｇＯ］）からなり、（１０
０）面配向或は（１１０）面配向された緻密な結晶構造
の膜である。このような保護層は、例えば蒸着法を用い
て形成することができる。 背面パネルの作製：背面ガラス基板２１上に、銀電極用
のペーストをスクリーン印刷しその後焼成する方法によ
ってアドレス電極群２２を形成し、その上に前面パネル
１０の場合と同様にスクリーン印刷法と焼成によって鉛
系のガラスからなる誘電体層２３を形成する。次にガラ
ス製の隔壁３０を所定のピッチで固着する。そして、隔
壁３０に挟まれた各空間内に、赤色蛍光体，緑色蛍光
体，青色蛍光体の中の１つを塗布して焼成することによ
って蛍光体層３１を形成する。各色の蛍光体としては、
一般的にＰＤＰに用いられている蛍光体を用いることが
できるが、その具体例として次の蛍光体を挙げることが
できる。

【００２５】 赤色蛍光体： （Ｙ_xＧｄ_1-x）ＢＯ₃：Ｅｕ³⁺ 緑色蛍光体： ＢａＡｌ12Ｏ19：Ｍｎ 青色蛍光体： ＢａＭｇＡｌ₁₄Ｏ₂₃：Ｅｕ²⁺ パネル張り合わせによるＰＤＰの作製：次に、このよう
に作製した前面パネルと背面パネルとを封着用ガラスを
用いて貼り合せると共に、隔壁３０で仕切られた放電空
間４０内を高真空（１×１０^-4Ｐａ程度）に排気した
後、所定の組成（例えば、ネオン−キセノンやヘリウム
−キセノン）の放電ガスを所定の圧力で封入することに
よってＰＤＰを作製する。

【００２６】なお、放電ガスの封入圧力は、一般的には
大気圧以下であって、通常は１×１０⁴〜７×１０⁴Ｐａ
程度の範囲に設定されているものが多いが、大気圧より
高い圧力（８×１０⁴Ｐａ以上の圧力）範囲に設定する
ことよって、パネル輝度及び発光効率を向上させること
もできる。図２は、このＰＤＰの電極マトリックスを示
す図である。各電極枝１２ａ、１２ｂと、各アドレス電
極枝２２とは、互いに直交して配設されており、前面ガ
ラス基板１１及び背面ガラス基板２１間の空間におい
て、電極枝が交差するところに放電セルが形成されてい
る。隣り合う放電セルの間は隔壁３０で仕切られて、隣
接する放電セルへの放電拡散が遮断されるようになって
いるため、解像度の高い表示を行うことができる。

【００２７】このＰＤＰは、フィールド内時分割階調表
示方式を用いて駆動される。図３は、２５６階調を表現
する場合における１フィールドの分割方法を示す図であ
って、横方向は時間、斜線部は放電維持期間を示してい
る。例えば、図３に示される分割方法の例では、１フィ
ールドは、８個のサブフィールドで構成され、各サブフ
ィールドの放電維持期間の比は、１，２，４，８，１
６，３２，６４，１２８に設定されており、この８ビッ
トバイナリの組み合わせによって２５６階調を表現でき
る。なお、ＮＴＳＣ方式のテレビ映像においては、１秒
間あたり６０枚のフィールド画像で映像が構成されてい
るため、１フィールドの時間は１６．７ｍｓに設定され
ている。

【００２８】各サブフィールドは、セットアップ期間、
アドレス期間、放電維持期間という一連のシーケンスで
構成されており、１サブフィールド分の動作を８回繰返
すことによって、１フィールドの画像表示が行われる。
図４は、本実施形態において、１つのサブフィールドに
おいて各電極にパルスを印加するときのタイミングチャ
ートである。

【００２９】各期間における動作については後で詳述す
る。なお、アドレス期間においては、複数本の走査電極
枝に順次パルスを印加し、それに合わせて、複数のアド
レス電極枝の選択されたものに印加していくが、便宜
上、図４では走査電極枝及びアドレス電極枝の各１つだ
けについて記載している。 〔駆動装置及び駆動方法についての詳細な説明〕図５
は、駆動装置１００の構成を示すブロック図である。

【００３０】この駆動装置１００は、外部の映像出力器
から入力されてくる映像データを処理するプリプロセッ
サ１０１、処理された映像データを格納するフレームメ
モリ１０２、フィールド毎及びサブフィールド毎に同期
パルスを生成する同期パルス生成部１０３、走査電極群
１２ａにパルスを印加するスキャンドライバ１０４、維
持電極群１２ｂにパルスを印加するサステインドライバ
１０５、アドレス電極群２２にパルスを印加するデータ
ドライバ１０６から構成されている。

【００３１】プリプロセッサ１０１は、入力されてくる
映像データからフィールド毎の映像データ（フィールド
映像データ）を抽出し、抽出したフィールド映像データ
から各サブフィールドの映像データ（サブフィールド映
像データ）を作成してフレームメモリ１０２に格納す
る。また、フレームメモリ１０２に格納されているカレ
ントサブフィールド映像データから１ラインづつデータ
ドライバ１０６にデータを出力したり、入力される映像
データから水平同期信号、垂直同期信号などの同期信号
を検出し、同期パルス生成部１０３にフィールドごと及
びサブフィールドごとに同期信号を送ることも行う。

【００３２】フレームメモリ１０２は、フィールド毎
に、各サブフィールド映像データを分割して格納できる
ものである。具体的には、フレームメモリ１０２は、１
フィールド分のメモリ領域（８個のサブフィールド映像
を記憶）を２個備える２ポートフレームメモリであっ
て、一方のメモリ領域にフィールド映像データを書き込
みながら、他方のメモリ領域から、これに書き込まれて
いるフィールド映像データを読み出す動作を交互に行う
ことができるようになっている。

【００３３】同期パルス生成部１０３は、プリプロセッ
サ１０１からフィールドごと及びサブフィールドごとに
送られて来る同期信号を参照して、セットアップパル
ス，走査パルス，維持パルス，消去パルスを立ち上がら
せるタイミングを指示するトリガ信号を生成して、各ド
ライバ１０４〜１０６に送る。スキャンドライバ１０４
は、同期パルス生成部１０３から送られてくるトリガ信
号に呼応して、セットアップパルス、走査パルス、維持
パルスを生成して印加する。

【００３４】図６は、スキャンドライバ１０４の構成を
示すブロック図である。セットアップパルス，維持パル
スは、全ての走査電極枝１２ａに共通して印加されるも
のである。そのため、図６に示すように、スキャンドラ
イバ１０４には、各パルスを発生するためセットアップ
パルス発生器１１１、維持パルス発生器１１２ａが備え
られている。そして、これらのパルス発生器は、フロー
ティンググラウンド方式で直列に接続され、同期パルス
生成部１０３からのトリガ信号に応じて作動することに
よって、セットアップパルス，維持パルスが択一的に、
走査電極群１２ａに印加されるようになっている。

【００３５】またスキャンドライバ１０４は、走査電極
枝１２ａ1，１２ａ2…１２ａNに順に走査パルスを印加
するために、ここでは図６に示すように、走査パルス発
生器１１４と、これに接続されたマルチプレクサ１１５
とを備え、同期パルス生成部１０３からのトリガ信号に
応じて、走査パルス発生器１１４でパルスを発生すると
共にマルチプレクサ１１５で切り換えて出力する方式を
とっているが、各走査電極枝１２ａ毎に個別に走査パル
ス発生回路を設けた構成とすることも可能である。

【００３６】そして、上記パルス発生器１１１，１１２
からの出力と、走査パルス発生器１１４からの出力と
を、択一的に走査電極群１２ａに印加するためにスイッ
チＳＷ1及びＳＷ2が設けられている。サステインドライ
バ１０５は、維持パルス発生器１１２ｂ，消去パルス発
生器１１３を備え、同期パルス生成部１０３からのトリ
ガ信号に呼応して、維持パルス並びに消去パルスを生成
して維持電極群１２ｂに印加する。

【００３７】データドライバ１０６は、シリアルに入力
される１ラインに相当するサブフィールド情報に基づい
て、データパルスをアドレス電極群２２1〜２２Mにパラ
レルに出力するものである。図７は、データドライバ１
０６の構成を示すブロック図である。データドライバ１
０６は、サブフィールド映像データを１走査ライン分づ
つ取り込む第１ラッチ回路１２１、これを記憶する第２
ラッチ回路１２２、データパルスを発生するデータパル
ス発生器１２３、各アドレス電極枝２２1〜２２Mの入口
に設けられたＡＮＤゲート１２４1〜１２４Mから構成さ
れている。

【００３８】第１ラッチ回路１２１では、プリプロセッ
サ１０１から順に送られてくるサブフィールド映像デー
タをＣＬＫ信号に同期して数ビットづつ順に取り込み、
１走査ライン分のサブフィールド映像データ（アドレス
電極枝２２1〜２２Mの各々についてデータパルスを印加
するか否かを示す情報）がラッチされたら、それを第２
ラッチ回路１２２にまとめて移動する。第２ラッチ回路
１２２は、同期パルス生成部１０３から送られてくるト
リガ信号に呼応して、ＡＮＤゲート１２４1〜１２４Mの
中でデータパルスを印加するアドレス電極に対応するも
のを開く。そして、データパルス発生器１２３では、こ
れと同期してデータパルスを発生する。これによって、
ＡＮＤゲートが開かれたものに対応するアドレス電極に
データパルスが印加される。

【００３９】このような駆動装置において、以下のよう
に、セットアップ期間，アドレス期間，放電維持期間ご
とに、各電極に電圧を印加する。 〔各期間における動作の説明〕 セットアップ期間：セットアップ期間においては、スキ
ャンドライバ１０４のスイッチＳＷ1はＯＮ、ＳＷ2はＯ
ＦＦとし、セットアップパルス発生器１１１で全ての走
査電極群１２ａに一括してセットアップパルスを印加す
ることによって、全ての放電セルでセットアップ放電を
行う。

【００４０】セットアップ放電は、３電極間、即ち走査
電極−アドレス電極間並びに走査電極−維持電極間で発
生する。このセットアップ放電によって、各放電セル内
の状態が初期化されると共に、各放電セルに壁電荷が蓄
積されて壁電圧がかけられる。それによって、次のアド
レス期間におけるアドレス放電の立ち上がりを早めるこ
とが可能となる。

【００４１】このセットアップパルスの波形は、１パル
スの時間が３６０μｓｅｃ以下の比較的短時間に、放電
開始電圧に近い壁電圧をかけるのに適した波形の特徴を
有している。この特徴の詳細については後で詳述する。
なお、セットアップ期間の後半からアドレス期間が終了
するまで、維持電極群１２ｂに正電圧が印加されてい
る。これによって、アドレス期間において、誘電体層の
表面に壁電荷を蓄積しやすくすることができる。

【００４２】アドレス期間：アドレス期間においては、
スキャンドライバ１０４のスイッチＳＷ2はＯＮ、ＳＷ1
はＯＦＦとし、走査パルス発生器１１４で発生する負電
圧の走査パルスを、第１行目の走査電極枝１２ａ1〜最
終行の走査電極枝１２ａNに対して順に印加する。そし
て、これにタイミングを合わせて、データドライバ１０
６は、アドレス電極枝２２1〜２２Mの中の点灯しようと
する放電セルに対応するものに、正電圧のデータパルス
を印加することによってアドレス放電を行い、その放電
セルに壁電荷を蓄積する。このようにして、点灯しよう
とする放電セルの誘電体層の表面に壁電荷を蓄積するこ
とによって、１画面分の潜像が書き込まれることにな
る。

【００４３】走査パルス及びデータパルスの時間幅（ア
ドレスパルス幅）は、駆動を高速にするためにはできる
だけ短く設定するのが望ましいが、アドレスパルス幅が
短か過ぎると書き込み不良（アドレス放電の不良）が生
じやすくなる。また、回路上の制約からも、パルス幅は
通常１．２５μｓｅｃ程度以上に設定する必要がある。

【００４４】なお、ダブルスキャン方式でアドレッシン
グを行う場合には、図２に示す各アドレス電極群２２を
上下に２分割して、各アドレス電極枝２２を上下別々に
駆動装置１００で印加できるようにしておく。そして、
パネルの上半分と下半分との各々で並行して、上記と同
様にしてアドレッシングを行う。 放電維持期間：放電維持期間においては、スキャンドラ
イバ１０４のスイッチＳＷ1はＯＮ、ＳＷ2はＯＦＦと
し、維持パルス発生器１１２ａで走査電極群１２ａに一
括して一定の長さ（例えば１〜５μｓｅｃ）の放電パル
スを印加する動作と、サステインドライバ１０５の維持
パルス発生器１１２ｂで維持電極群１２ｂに一括して一
定の長さの放電パルスを印加する動作を交互に繰り返
す。

【００４５】これによって、アドレス期間に壁電荷が蓄
積された放電セルにおいて、誘電体層表面の電位が放電
開始電圧を上回ることによって放電が生じ、当該放電セ
ル内では、この維持放電に伴って紫外線が発光され、こ
れが蛍光体層３１で可視光に変換されることによって蛍
光体層の色に対応する可視光の発光がなされる。そし
て、放電維持期間の最後には、点灯した放電セル内に残
っている電荷を消去するために、サステインドライバ１
０５の消去パルス発生器１１３で、立ち上がり時に３〜
９Ｖ／μｓｅｃ程度の傾斜を持った維持パルスと同等の
電圧を、維持電極群１２ｂに短時間（２０〜５０μｓｅ
ｃ程度）印加する。

【００４６】〔セットアップ期間に印加される電圧波形
について〕図８は、セットアップパルスの波形を説明す
るための図である。このパルス波形は、区間Ａ1〜Ａ7に
分けられる。本実施形態では、セットアップ期間におい
て、このような波形のセットアップパルスを走査電極群
１２ａに印加する。

【００４７】走査電極群１２ａにセットアップパルスが
印加される間、図４に示されるようにアドレス電極群２
２は電位０に保たれるので、走査電極群１２ａとアドレ
ス電極群２２との間の電位差も図８のような波形とな
る。また、維持電極群１２ｂも区間Ａ1〜Ａ5の間では電
位０に保たれるので、この区間においては、走査電極群
１２ａと維持電極群１２ｂとの間の電位差も図８のよう
な波形となる。

【００４８】このセットアップパルス波形は、放電開始
電圧に近い壁電圧に相当する壁電荷をできるだけ短時間
で誘電体層に蓄積することを考慮して、以下のように設
定されたものである。区間Ａ1は、タイミングを調整す
る期間である。区間Ａ2では、放電開始電圧Ｖｆに近い
レベルの電圧Ｖ1までできるだけ短時間（１０μｓｅｃ
以下）で上昇させる。ここで、電圧Ｖ1は１００≦Ｖ1＜
Ｖｆの範囲内で設定する。ただし、Ｖｆは、外部（駆動
装置側）から見た放電開始電圧である。

【００４９】この放電開始電圧Ｖｆは、ＰＤＰの構成に
よって決まる固有値であって、例えば次のようにして測
定することができる。ガス放電パネルを目で観察しなが
ら、パネル駆動装置からガス放電パネルの走査電極群１
２ａ−維持電極群１２ｂ間に印加する電圧をわずかずつ
増加させる。そして、ガス放電パネルの放電セルの一つ
或は規定個数（例えば３個）以上が点灯し始めたときの
印加電圧を読み取ってこれを放電開始電圧として記録す
る。

【００５０】次に、区間Ａ3では、電圧Ｖ2までゆっくり
電圧を上昇させ、区間Ａ4では、電圧Ｖ2に維持する。こ
こで、電圧Ｖ2は、放電開始電圧Ｖｆよりも高い値であ
るが、あまり高くしすぎると、電圧が立ち下がる時に自
己消去放電を起こす可能性があるので、自己放電を起こ
させないような電圧に設定する（４５０〜４８０Ｖ程
度）。

【００５１】区間Ａ3における電圧上昇の勾配は、９Ｖ
／μｓｅｃ以下とし、１．７〜７Ｖ／μｓｅｃとするこ
とが好ましい。このようにゆっくりと電圧を上昇させる
ことによって、Ｉ−Ｖ正特性領域での弱い放電が発生
し、ほぼ低電圧モードでの放電がなされ、セル内部は放
電電圧Ｖｆよりもやや低い値Ｖｆ*付近に保たれるの
で、走査電極群１２ａ上の誘電体層の表面には、この電
位差（Ｖ2−Ｖｆ*）に対応して負の壁電荷が蓄積され
る。

【００５２】この区間Ａ3に割り当てられる時間の目安
は、１００〜２５０μｓｅｃであって、好ましくは１０
０〜１５０μｓｅｃ程度である。波形の頂部に相当する
区間Ａ4の時間はできるだけ短く設定することが好まし
いが、実際はパネル駆動装置の回路上、数μｓｅｃは必
要となる。次に、区間Ａ5では、５０Ｖ以上で放電開始
電圧Ｖｆ以下の電圧Ｖ3まで、できるだけ短時間（１０
μｓｅｃ以下）で下降させる。

【００５３】そして、区間Ａ6では、ゆっくり電圧を下
降させる。この区間Ａ6における電圧下降の勾配は、９
Ｖ／μｓｅｃ以下とし、０．６〜３Ｖ／μｓｅｃとする
ことが好ましい。このようにゆっくりと電圧を下降させ
ることによって、走査電極群１２ａ上の誘電体層の表面
の電位が、セル内部の真の放電開始電圧を越えたとき
に、正特性領域での弱い放電が発生し、セル内部は放電
開始電圧Ｖｆよりもやや低い値Ｖｆ*に保たれるので、
走査電極群１２ａ上の誘電体層の表面に、放電開始電圧
Ｖｆ*に対応した負の壁電荷が蓄積された状態が保たれ
る。

【００５４】区間Ａ7は、タイミングを調整する期間で
ある。上記のようにセットアップパルスの電圧波形を設
定することによって、３６０μｓｅｃ以下の比較的短い
パルス印加時間で、各放電セル内部に放電開始電圧に近
い壁電圧を効率よくかけることが可能となる。また、ア
ドレス期間に印加するパルス幅を１．５μｓｅｃ以下の
短い時間に設定しても、放電遅れが生じることなく、ア
ドレッシングに必要な壁電荷を蓄積することができる。

【００５５】この結果、走査線数が１０８０本の高精細
画像も、走査線数が４８０本程度のＶＧＡ画素レベルの
ＰＤＰと同様の放電維持期間を確保して画像表示するこ
とが可能になる。ここで、図８のような本実施形態のセ
ットアップ波形を用いる場合と、従来のいくつかのセッ
トアップ波形を用いる場合とを比較する。

【００５６】先ず、図８のセットアップ波形において
は、区間Ａ3及び区間Ａ6では、強い放電が発生しないよ
うに電圧をゆっくり上昇・下降させてさせることによっ
て壁電荷を多く蓄積している。それと共に、区間Ａ2及
び区間Ａ5では、電圧を急激に上昇・下降させても壁電
荷の蓄積に差し支えないので、電圧の傾斜を大きく設定
することによって所要時間を小さく抑えている。これに
よって、セットアップパルス全体の時間幅は３６０μｓ
ｅｃ以下で且つ十分な壁電荷が蓄積されるようになって
いる。

【００５７】これに対して、セットアップ時において、
図９（ａ）のような単純な矩形波を用いた場合、あるい
は図９（ｂ）のように指数・対数関数の波形を用いた場
合は、区間Ａ3及び区間Ａ6に相当するところで急激な電
圧の上昇・下降を伴うので、強い放電が起き、そのため
本実施形態のように壁電荷を蓄積することはできない。

【００５８】このようにセットアップ時において壁電荷
があまり蓄積されなかった場合、アドレスパルスの時間
幅を１．５μｓｅｃ程度に設定すると、アドレス放電が
放電遅れにより不確実となる結果、画面がちらつくこと
になる。この場合、アドレス放電を確実に行うために
は、アドレスパルスの幅を２．５μｓｅｃ程度以上に設
定する必要があるので、走査ライン数が１０８０本であ
るとするとアドレシングに要する時間は２．７ｍｓｅｃ
以上となる。

【００５９】一方、セットアップ波形として、図９
（ｃ）のように電圧が緩やかに上昇・下降する台形状の
波形（ＵＳＰ５，７４５，０８６参照）を用いた場合、
壁電荷を蓄積して放電開始電圧に近い壁電圧をかけるこ
とは可能であるが、セットアップ自体に時間がかかり、
３６０μｓｅｃ程度に抑えることは不可能である。これ
に対して、図８のセットアップ波形では、放電開始電圧
に近い壁電圧をかけることができるので、アドレスのパ
ルス幅をかなり小さく１．２５μｓｅｃ以下にしても安
定したアドレッシングを行うことができる。従って、走
査ライン数を１０８０本とすると、アドレシングを１３
５０μｓｅｃ以下で行うことができ、セットアップ波形
全体の時間が３６０μｓｅｃ以下であるため、セットア
ップとアドレシングの合計時間も１７１０μｓｅｃ以下
に抑えることができる。

【００６０】これによって、サブフィールド数を８にし
ても、１フィールド内の放電維持時間の合計として、１
６．７−（１．７１×８）＝３．０ｍｓｅｃ以上の時間
が残り、十分に放電維持期間に充当できることになる。
以上の考察より、本実施形態のようなセットアップ波形
を用いることにより、セットアップとアドレスとの合計
時間を従来より小さく抑えることができることがわか
る。

【００６１】これは、言い換えれば、走査電極の数を従
来より増やしても、セットアップとアドレスとの合計時
間を従来と同等に抑え、これによって、放電維持時間に
占める割合を従来と同等に確保できることになる。従っ
て、高詳細でパネル輝度の優れたＰＤＰを実現するのに
有効である。また更に、アドレッシングをダブルスキャ
ン方式で行う場合には、シングルスキャン方式で行う場
合と比べて更に放電維持時間の割合を増やすことができ
る。

【００６２】例えば、走査ライン数１０８０本で、アド
レス時のパルス幅が１．２５μｓｅｃの場合、ダブルス
キャン方式で行うと、６倍モードで８サブフィールドを
実現することができ、３倍モードならば１２サブフィー
ルド、１倍モードならば１５サブフィールドを実現する
ことができる。ここで、ｎ倍モードというのは、放電維
持期間において、維持パルスを１倍モードの場合のｎ倍
の回数だけ印加する方式であって、モード倍率に応じて
パネルの輝度も高くなる。

【００６３】〔セットアップパルスの波形を形成する回
路について〕上記のような特徴を持った波形をセットア
ップパルスとして走査電極群１２ａに印加するために
は、図６に示すセットアップパルス発生器１１１に、図
１０に示すようなパルス発生回路を用いればよい。図１
０に示すパルス発生回路は、緩勾配で立ち上がる第１パ
ルスを発生させるパルス発生回路Ｕ１と、緩勾配で立ち
下がる第２パルスを発生させるパルス発生回路Ｕ２と
が、フローティンググラウンド方式で接続されて構成さ
れている。

【００６４】パルス発生回路Ｕ１及びパルス発生回路Ｕ
２は、同期パルス生成部１０３から送られてくるトリガ
信号に呼応して、第１パルス及び第２パルスを発生す
る。ここで、図１１に示すように、パルス発生回路Ｕ１
では、立ち上がりの緩やかな台形状の第１パルスを発生
し、パルス発生回路Ｕ２では、これと時間的に重なるよ
うに、立ち下がりが緩やかな台形状の第２パルスを発生
する。また、第１パルスの立ち上がり開始時は第２パル
スの立ち上がり時とほぼ一致し、第２パルスの立ち下が
り開始時は第１パルスの立ち上がり時とほぼ一致するよ
うに設定されている。そして、この２つのパルスの電圧
が加算されて出力パルスが形成されることによって、上
記図８と同様の特徴を持つパルス波形が形成される。

【００６５】図１２（ａ）及び図１３（ａ）は、パルス
発生回路Ｕ１及びパルス発生回路Ｕ２の構成を示すブロ
ック図である。パルス発生回路Ｕ１及びパルス発生回路
Ｕ２は、以下のような構成である。図１２（ａ）に示す
ように、パルス発生回路Ｕ１は、プルアップＦＥＴ（Ｑ
１）とプルダウンＦＥＴ（Ｑ２）とが接続されてなるプ
ッシュプル回路に、３相ブリッジドライバであるＩＣ１
（例えば、International Recifier製ＩＲ−２１１
３）が接続され、プルアップＦＥＴ（Ｑ１）のゲートと
ドレイン間にはコンデンサＣ1が介挿され、ＩＣ１のＨo
端子とプルアップＦＥＴ（Ｑ１）のゲートとの間に電流
制限素子Ｒ１が介挿されて構成されている。そしてこの
プルアップ回路に対しては、一定の電圧Ｖset1が印加さ
れている。この電圧Ｖset1は、図８のところで説明した
電圧Ｖ2−電圧Ｖ1に相当する電圧値である。

【００６６】このパルス発生回路Ｕ１において、プルア
ップＦＥＴ（Ｑ１）、コンデンサＣ1及び電流制限素子
Ｒ１によってミラー積分回路が形成されており、これに
よって立ち上がりの勾配が緩やかな波形が形成されるよ
うになっている。図１２（ｂ）は、パルス発生回路Ｕ１
によって第１パルスが形成される様子を示す図である。

【００６７】上記パルス発生回路Ｕ１において、図１２
（ｂ）に示されるように、ＩＣ１のＨin端子にはパルス
信号ＶHin1が、Ｌin端子にはこれと逆極性のパルス信号
ＶLin1が入力されると、ＩＣ１による制御のもとにプッ
シュプル回路が作動して、出力端子ＯＵＴ1からは、緩
勾配で電圧Ｖset1まで立ち上がる台形状の第１パルスが
出力される。

【００６８】ここで、第１パルスにおける緩勾配の立ち
上がリ時間長ｔ1は、コンデンサＣ１の容量Ｃ1、電圧Ｖ
set1、ＩＣ１における端子Ｈo−端子Ｖs間の電位差Ｖ
H、電流制限素子Ｒ１の抵抗値Ｒ1との間に次のような関
係がある。 ｔ1 ＝（Ｃ1・Ｖset1）／〔（Ｖset1−ＶH）／Ｒ1〕 ＝Ｃ1・Ｒ1・Ｖset1／（Ｖset1−ＶH） 従って、コンデンサＣ１の容量Ｃ1あるいは電流制限素
子Ｒ１の抵抗値Ｒ1を変えることによって、立ち上がリ
時間長ｔ1を調整することが可能である。

【００６９】一方、図１３（ａ）に示すように、パルス
発生回路Ｕ２は、プルアップＦＥＴ（Ｑ３）とプルダウ
ンＦＥＴ（Ｑ４）とからなるプッシュプル回路に、３相
ブリッジドライバであるＩＣ２（例えば、Internationa
l Recifier製ＩＲ−２１１３）が接続され、プルダウ
ンＦＥＴ（Ｑ４）のゲートとドレイン間にはコンデンサ
Ｃ2が介挿され、ＩＣ２のＨo端子とプルダウンＦＥＴ
（Ｑ４）のゲートとの間に電流制限素子Ｒ２が介挿され
て構成されている。そしてこのプッシュプル回路に対し
ては、一定の電圧Ｖset2が印加されている。この電圧Ｖ
set2は、図８のところで説明した電圧Ｖ1に相当する電
圧値である。

【００７０】このパルス発生回路Ｕ２において、プルダ
ウンＦＥＴ（Ｑ４）、コンデンサＣ２及び電流制限素子
Ｒ２によってミラー積分回路が形成されており、これに
よって立ち下がりの勾配が緩やかな波形が形成されるよ
うになっている。図１３（ｂ）は、パルス発生回路Ｕ２
によって第２パルスが形成される様子を示す図である。

【００７１】上記パルス発生回路Ｕ２において、図１３
（ｂ）に示されるように、ＩＣ２のＨin端子にはパルス
信号ＶHin2が、Ｌin端子にはこれと逆極性のパルス信号
ＶLin2が入力されると、ＩＣ２による制御のもとにプッ
シュプル回路が作動して、出力端子ＯＵＴ２からは、電
圧Ｖset2から緩勾配で立ち下がる台形状の第２パルスが
出力される。

【００７２】ここで、第２パルスにおける緩勾配の立ち
下がり時間長ｔ2は、コンデンサＣ２の容量Ｃ2、電圧Ｖ
set2、ＩＣ２における端子Ｌoの電位ＶL、電流制限素子
Ｒ２の抵抗値Ｒ2との間に次のような関係がある。 ｔ2 ＝（Ｃ2・Ｖset2）／〔（Ｖset2−ＶL）／Ｒ2〕 ＝Ｃ2・Ｒ2・Ｖset2／（Ｖset2−ＶL） 従って、コンデンサＣ２の容量Ｃ2あるいは電流制限素
子Ｒ２の抵抗値Ｒ2を変えることによって、立ち下がり
時間長ｔ2を調整することが可能である。

【００７３】〔隔壁の高さ、隔壁ピッチ等についての考
察〕パネルの走査ラインの数が１０８０本程度の高詳細
のＰＤＰにおいて、上記のセットアップ時のパルス波形
を用いて駆動する場合、アドレッシングを安定して行う
ことをはじめ、良好にＰＤＰを駆動を行うために、以下
のようにパネルの各構成要素を設計することが望まし
い。

【００７４】＊隔壁３０の高さは、８０〜１１０μｍの
範囲内で設定するのが好ましい。これは、隔壁３０の高
さを１１０μｍ以下の低い値にすると、上記のようにア
ドレッシングのパルス幅を１．５μｓｅｃ以下に設定し
ても安定したアドレシングを行うことができるが、８０
μｍ未満では、放電空間が狭すぎてアドレシング不安定
になりやすいためである。

【００７５】そして、隔壁３０の高さが８０〜１１０μ
ｍの範囲内に設定されている場合、アドレスパルスの幅
を１．２５μｓｅｃ程度とかなり小さくしても、安定し
たアドレッシングを行うことができることが確認されて
いる。 ＊隔壁３０のピッチとしては１００〜２００μｍの範囲
（特に１４０〜２００μｍの範囲）が適当である。

【００７６】これは、ピッチが２００μｍを越えると、
パネルサイズが大きくなって各電極のライン抵抗値が高
くなるので、均一性の高い放電ができにくくなる一方、
ピッチが１４０μｍ未満（特に１００μｍ未満）だと、
放電空間が狭くなり、アドレッシング放電が不安定にな
リやすいためである。 ＊走査電極枝１２ａと維持電極枝１２ｂとの間隙は５０
〜９０μｍの範囲が適当である。

【００７７】これは、この間隙を５０μｍ未満に設定す
ると製造技術上ショートが発生しやすくなり、この間隙
が９０μｍを越えると高速駆動での放電が難しくなるた
めである。 ＊蛍光体層３１は、その底部の厚さを１５〜３０μｍの
範囲（特に１５〜２５μｍの範囲）に設定することが好
ましい。

【００７８】これは、この底部厚さが１５μｍ未満であ
ると、紫外線の可視光ヘの変換効率が低くなる一方、２
５μｍを越えると（特に３０μｍを越えると）放電空間
が狭くなり紫外線発生量が低くなるためである。 ＊アドレス電極枝２２の幅は、隔壁３０のピッチの４０
〜６０％の範囲（特に３０〜６０％の範囲）に設定する
ことが好ましい。

【００７９】これは、４０％未満（特に３０％未満）で
あると幅が小さすぎて安定なアドレス放電がされにくい
一方、６０％を越えると隣のセルとの間でクロストーク
が発生しやすくなるためである。 ＊誘電体層１３の膜厚は３５〜４５μｍの範囲に設定す
ることが好ましい。これは、誘電体層１３の膜厚が３５
μｍ未満であると、電荷が逃げやすくなり安定したアド
レッシングがしにくくなる一方、４５μｍを越えると駆
動電圧が高くなるためである。

【００８０】＊誘電体層２３の膜厚は５〜１５μｍの範
囲（特に５〜１０μｍの範囲）に設定することが好まし
い。これも、誘電体層２３の膜厚が５μｍ未満である
と、電荷が逃げやすくなり安定したアドレッシングがし
にくくなる一方、１０μｍを越える（特に１５μｍを越
える）と駆動電圧が高くなるためである。

【００８１】（本実施の形態についての変形例などにつ
いて）本実施の形態では、図４に示したように、セット
アップ期間において、走査電極１２ａに上記特徴のパル
ス波形を印加し、アドレス電極群２２には電圧を印加せ
ず（セットアップ期間におけるアドレス電極２２の電位
は０）、維持電極群１２ｂにも区間Ａ1〜Ａ5では電圧を
印加しない例を示したが、セットアップ期間における走
査電極群１２ａとアドレス電極群２２との間の電位差波
形、並びに走査電極群１２ａと維持電極群１２ｂとの間
の電位差波形が上記と同様の特徴を持つようにすれば、
同様の効果を奏する。

【００８２】例えば、セットアップ期間において、図１
４に示すように、走査電極群１２ａに正の電圧値Ｖ1を
有する台形状の電圧パルスを印加すると共に、これにタ
イミングを合わせて、アドレス電極群２２に負の電圧値
（Ｖ1−Ｖ2）を有する台形状のパルスを印加する。ここ
で、電圧値Ｖ1，Ｖ2は、実施の形態で述べたのと同じ意
味を持つ。この場合も、走査電極群１２ａ−維持電極群
１２ｂ間に印加される電位差波形は、上記図８で説明し
たものと同様の特徴を有することになるので、本実施の
形態と同様の効果を奏する。

【００８３】また、本実施形態では、走査電極群１２ａ
とアドレス電極群２２との間のセットアップ期間におけ
る電位差波形、並びに走査電極群１２ａと維持電極群１
２ｂとの間のセットアップ期間における電位差波形が、
共に図８で説明したような特徴を持つようにした例を示
したが、走査電極群１２ａとアドレス電極群２２との間
のセットアップ期間における電位差波形が図８で説明し
たような特徴を持つようにすれば、各放電セルにはこの
電圧波形に近い特徴を有する電圧波形が印加されるの
で、ほぼ同様の効果を奏する。

【００８４】例えば、走査電極群１２ａと維持電極群１
２ｂとの両方に、図８で説明したような特徴をもつ電圧
波形を印加して、走査電極群１２ａとアドレス電極群２
２との間及び維持電極群１２ｂとアドレス電極群２２と
の間でセットアップ放電を生じさせてもほぼ同様の効果
を奏するものと考えられる。本発明は、上記実施の形態
で説明したようなタイプのＰＤＰを駆動する場合に限ら
ず、パルスメモり方式で駆動するガス放電パネル表示装
置において広く適用可能であって、セットアップ期間−
アドレス期間−放電維持期間という一連のシーケンスで
ガス放電パネルを駆動する際に、セットアップ期間にお
いて、上記図８で説明したのと同様の特徴を有する電圧
波形を各放電セルに印加するようにすれば、本実施形態
と同様の効果を奏するものと考えられる。

【００８５】

【実施例】（実施例）

【００８６】

【表１】

【００８７】表１の資料Ｎｏ．１〜１１（資料Ｎｏ．２
を除く）は、ＰＤＰにおける「走査ライン数」、「アド
レス方式」、「サブフィールド数」、「モード数」、
「アドレスパルス幅」、「セットアップパルス幅」をい
ろいろな値に設定した場合、割り当て可能な「放電維持
期間」、並びに「残時間」を示すものである。表１に示
される「アドレス方式」は、シングルスキャンかダブル
スキャンかであって、資料Ｎｏ．１〜４ではシングルス
キャン方式、資料Ｎｏ．５〜１１ではダブルスキャン方
式となっている。

【００８８】「走査ライン数」は、１アドレス期間に加
えられるアドレスパルス数を示している。ＰＤＰのパネ
ルに設けられている走査ラインの総数は、資料Ｎｏ．１
では４８０本、資料Ｎｏ．２〜１０では１０８０本であ
るが、表１に示すように、ダブルスキャン方式で駆動す
る資料Ｎｏ．５〜１１では「走査ライン数」が半分の１
０８０÷２＝５４０本となっている。

【００８９】表１に記載されている「セットアップ期
間」（μｓｅｃ）の数値は、１フィールド（１６．７ｍ
ｓｅｃ）中に占めるセットアップ期間の合計時間であっ
て、セットアップ時のパルス幅にサブフィールド数を乗
じた値である。表１中の「アドレス期間」（μｓｅｃ）
の数値は、１フィールド中に占めるアドレス期間の合計
時間であって、アドレス時のパルス幅×走査ライン数×
サブフィールド数に相当する値である。ただし、表１の
アドレス期間の値には、放電維持パルスの印加終了直後
に消去パルスが印加される期間も含まれている。

【００９０】表１中の「放電維持期間」（μｓｅｃ）の
数値は、１フィールド中に割り当てられる放電維持期間
の合計時間である。表１に記載されている残期間（μｓ
ｅｃ）の数値は、１フィールドの時間（１６．７ｍｓｅ
ｃ）から、セットアップ期間，アドレス期間，放電維持
期間の時間を引いたものである。

【００９１】なお、資料Ｎｏ．２では、アドレス期間が
１フィールドの時間の時間より大きい値となっており、
残期間は負の値である。従って、この資料Ｎｏ．２の条
件では実際に駆動することはできない。上記実施の形態
に基づいて、表１の資料Ｎｏ．２を除く各資料Ｎｏ．の
条件でＰＤＰを駆動し、画像表示した。その結果、上記
資料Ｎｏ．３〜１１の条件で駆動したものは、いずれも
良好な画像表示がなされた。

【００９２】（比較例）比較例として、セットアップパ
ルスに、従来の矩形波を用いる例を示す。本比較例で
は、ＰＤＰにおける走査ラインの数を４８０本とし、ダ
ブルスキャン方式とし、１フィールド（１６．７ｍｓｅ
ｃ）のサブフィールド数を１２、１フィールド当りのセ
ットアップ期間の合計を４．５４ｍｓｅｃとする。

【００９３】また、アドレス時のパルス幅は２．５μｓ
ｅｃとする。この場合、１フィールド当りのアドレス期
間の合計は、２．５μｓｅｃ×１２（サブフィールド）
×２４０（ライン）＝７．２ｍｓｅｃとなる。この場合
１フィールド内の放電維持期間は、上記資料Ｎｏ．１０
と同じ３．８２５ｍｓｅｃとることができ、残期間は１
１３５μｓｅｃとなる。

【００９４】上記実施例の資料Ｎｏ．１０と本比較例と
を比べると、１フィールド中で放電維持期間の占める割
合は同等であるが、実施例の資料Ｎｏ．１０の方は走査
ライン数は２倍程度と高精細であることがわかる。即ち
本実施例から、走査線数の多い高精細のＰＤＰでも、本
発明を適用することによって、走査線数の少ない従来の
ＰＤＰと同等の輝度を得ることができることがわかる。

【００９５】なお、ここでは、本発明を走査線数が多い
ＰＤＰに適用する場合の効果を主として述べたが、パネ
ルサイズが小さく走査線数が少ないＰＤＰに本発明を適
用する場合には、その分維持放電期間を長くとることが
できるので、従来のＰＤＰよりもパネル輝度を向上させ
ることができるといった効果、或は、駆動方式をシング
ルスキャンにしても、十分にパネル輝度を確保すること
ができるといった効果を奏するということが言える。

【００９６】

【発明の効果】以上のように、本発明のＰＤＰ装置及び
ＰＤＰの駆動方法によれば、ガス放電パネルをＡＤＳメ
モリ方式で駆動するに際して、走査電極群とアドレス電
極群との間に電圧を印加してセットアップする際の電圧
波形として、１００Ｖ以上且つ放電開始電圧未満の第１
電圧まで短時間（１０μｓｅｃ以下）で上昇する第１区
間と、第１区間の後に、第１区間における電圧上昇の傾
斜より小さい傾斜（９Ｖ／μｓｅｃ以下）で、放電開始
電圧以上の第２電圧まで上昇する第２区間と、第２区間
の後に、第２電圧から放電開始電圧未満の第３電圧まで
短時間（１０μｓｅｃ以下）で下降する第３区間と、第
３区間の後に、第３区間における電圧下降の傾斜より小
さい傾斜で第３電圧から更に（１００〜２５０μｓｅｃ
の間）下降する第４区間とを有し、且つ電圧波形全体の
期間が３６０μｓｅｃ以下に設定されたものを用いるこ
とによって、アドレス時において印加するパルスの時間
幅を短く（１．５μｓｅｃ以下に）設定しても、確実に
アドレッシングを行うことができるので、従来と比べ
て、放電維持期間の時間を長く設定してパネル輝度を向
上させたり、パネル輝度は同等で高精細化することが可
能となる。

【００９７】また本発明は、ガス放電パネルにおいて、
輝度を向上させるための蛍光体改良などの技術やダブル
スキャン方式などの技術と組み合わせて適用することが
できるので、高詳細のガス放電パネルを実現する上で極
めて有用である。

【図面の簡単な説明】

【図１】実施の形態に係る交流面放電型ＰＤＰの概略構
成を示す斜視図である。

【図２】上記ＰＤＰの電極マトリックスを示す図であ
る。

【図３】フィールド内時分割階調表示方式で２５６階調
を表現する場合において１フィールドの分割方法を示す
図である。

【図４】実施の形態において、１サブフィールドにおい
て各電極にパルスを印加するときのタイミングチャート
である。

【図５】上記ＰＤＰを駆動する駆動装置の構成を示すブ
ロック図である。

【図６】図５中のスキャンドライバの構成を示すブロッ
ク図である。

【図７】図５中のデータドライバの構成を示すブロック
図である。

【図８】実施の形態にかかるセットアップパルスの波形
を説明する図である。

【図９】セットアップ時に印加するパルス波形の比較図
である。

【図１０】実施の形態にかかるセットアップパルスを形
成するパルス合成回路のブロック図である。

【図１１】上記パルス合成回路で、第１パルス，第２パ
ルスが合成される様子を示す図である。

【図１２】パルス発生回路Ｕ１の構成を示すブロック図
及びこの回路によって第１パルスが形成される様子を示
す図である。

【図１３】パルス発生回路Ｕ２の構成を示すブロック図
及びこの回路によって第２パルスが形成される様子を示
す図である。

【図１４】実施の形態のＰＤＰ駆動方法の一変形例を示
す図である。

【符号の説明】

１０ 前面パネル １１ 前面ガラス基板 １２ａ 走査電極群 １２ｂ 維持電極群 １３ 誘電体層 １４ 保護層 ２０ 背面パネル ２１ 背面ガラス基板 ２２ アドレス電極群 ２３ 誘電体層 ３０ 隔壁 ３１ 蛍光体層 ４０ 放電空間 １００ 駆動装置 １０４〜１０６ ドライバ １１１ セットアップパルス発生器 １１２ａ，１１２ｂ 維持パルス発生器 １１３ 消去パルス発生器 １１４ 走査パルス発生器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｇ０９Ｇ 3/28 Ｂ Ｊ (72)発明者 関澤 卓 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 宮下 加奈子 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 大河 政文 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平９−237580（ＪＰ，Ａ) 特開 平８−212930（ＪＰ，Ａ) 特開 昭63−192092（ＪＰ，Ａ) 特開2000−75835（ＪＰ，Ａ) 特開 平10−301529（ＪＰ，Ａ) 特開 平10−91116（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/28 G09G 3/20 621 G09G 3/20 641 G09G 3/20 642 G09G 3/288

Claims (18)

(57)【特許請求の範囲】
1. 【請求項１】 １対の基板間に、隔壁群で仕切られ蛍光
   体が配されてなる複数の放電セルがマトリックス状に形
   成されたガス放電パネルと、 前記複数の放電セルに電圧を印加してセットアップする
   セットアップ部、前記複数の放電セルにアドレスパルス
   を印加することによって画像を書き込むアドレス部と、
   前記複数の放電セルに維持電圧を印加することによって
   放電維持を行う放電維持部とからなる駆動回路とを備
   え、放電維持期間において前記放電パネルが画像を表示
   するパネル表示装置であって、 前記セットアップ部が前記複数の放電セルに印加する電
   圧波形は、 １００Ｖ以上且つ放電開始電圧未満の第１電圧まで上昇
   する第１区間と、 前記第１区間の後に、当該第１区間における電圧上昇の
   傾斜より小さい９Ｖ/μｓｅｃ以下の傾斜で、放電開始
   電圧以上の第２電圧まで上昇する第２区間と、 前記第２区間の後に、前記第２電圧から放電開始電圧未
   満の第３電圧まで下降する第３区間と、 前記第３区間の後に、当該第３区間における電圧下降の
   傾斜より小さい９Ｖ/μｓｅｃ以下の傾斜で、前記第３
   電圧から更に下降する第４区間とを有し、当該電圧波形全体の期間が３６０μｓｅｃ以下に設定さ
   れている ことを特徴とするガス放電パネル表示装置。
2. 【請求項２】 第１パネル基板及び第２パネル基板が、
   間隙をおいて互いに平行に配設され、第２パネル基板と
   対向する第１パネル基板の表面上には、誘電体層で覆わ
   れた複数の電極枝からなる第１電極群及び複数の電極枝
   からなる第２電極群が、互いの電極枝を平行に隣接させ
   た状態で配設され、第１パネル基板と対向する第２パネ
   ル基板の表面上には、誘電体層で覆われ第１電極群と直
   交する複数の電極枝からなる第３電極群が配設され、前
   記間隙は、隔壁群で仕切られていると共に、当該隔壁間
   に蛍光体が配設されているガス放電パネルと、 前記第１電極群と第３電極群との間に電圧を印加してセ
   ットアップするセットアップ部と、前記第１電極群に電
   圧を順次印加しながら第３電極群の中の選択された電極
   枝に電圧を印加して画像を書き込むアドレス部と、前記
   第１電極群と第２電極との間に電圧を印加して放電維持
   を行う放電維持部とからなる駆動回路とを備えるガス放
   電パネル表示装置であって、 前記セットアップ部が、第１電極群と第３電極群との間
   に印加する電圧波形は、 １００Ｖ以上且つ放電開始電圧未満の第１電圧まで上昇
   する第１区間と、 前記第１区間の後に、当該第１区間における電圧上昇の
   傾斜より小さい９Ｖ/μｓｅｃ以下の傾斜で、放電開始
   電圧以上の第２電圧まで上昇する第２区間と、 前記第２区間の後に、前記第２電圧から放電開始電圧未
   満の第３電圧まで下降する第３区間と、 前記第３区間の後に、当該第３区間における電圧下降の
   傾斜より小さい９Ｖ/μｓｅｃ以下の傾斜で前記第３電
   圧から更に下降する第４区間とを有し、当該電圧波形全体の期間が３６０μｓｅｃ以下に設定さ
   れている ことを特徴とするガス放電パネル表示装置。
3. 【請求項３】 前記第１電極群の電極枝と第２電極群の
   電極枝との間隙が５０〜９０μｍであることを特徴とす
   る請求項２記載のガス放電パネル表示装置。
4. 【請求項４】 前記第１電極群及び第２電極群の少なく
   とも一方は、 その電極枝が、 透明性導電膜と非透明性導電膜とが積層されて構成され
   ていることを特徴とする請求項２記載のガス放電パネル
   表示装置。
5. 【請求項５】 前記隔壁群は、等ピッチで配された複数
   の隔壁からなり、 前記第３電極群の各電極枝は、 隣り合う隔壁の間隙に配設されており、 その幅が、リブピッチの３０〜６０％であることを特徴
   とする請求項２記載のガス放電パネル表示装置。
6. 【請求項６】 前記第１電極群及び第２電極群の電極枝
   を覆う誘電体層は、 その厚さが２０〜４５μｍであることを特徴とする請求
   項２記載のガス放電パネル表示装置。
7. 【請求項７】 前記第３電極群の電極枝を覆う誘電体
   は、 その膜厚が５〜１５μｍであることを特徴とする請求項
   ２記載のガス放電パネル表示装置。
8. 【請求項８】 前記セットアップ部によって印加される
   電圧波形は、 前記第１区間及び前記第３区間の時間は共に１０μｓｅ
   ｃ以下、 前記第４区間の時間は１００〜２５０μｓｅｃに設定さ
   れていることを特徴とする請求項１〜７のいずれか記載
   のガス放電パネル表示装置。
9. 【請求項９】 前記アドレス部によって印加される電圧
   パルス１つあたりの時間幅は、１．５μｓｅｃ以下であ
   ることを特徴とする請求項８記載のガス放電パネル表示
   装置。
10. 【請求項１０】 前記隔壁群の高さが１１０μｍ以下で
    あることを特徴とする請求項８記載のガス放電パネル表
    示装置。
11. 【請求項１１】 前記隔壁群の高さが８０μｍ以上であ
    ることを特徴とする請求項１０記載のガス放電パネル表
    示装置。
12. 【請求項１２】 前記隔壁群は、 ストライプ状であって、そのリブピッチが２００μｍ以
    下であることを特徴とする請求項１１記載のガス放電パ
    ネル表示装置。
13. 【請求項１３】 前記隔壁群のリブピッチが１００μｍ
    以上であることを特徴とする請求項１２記載のガス放電
    パネル表示装置。
14. 【請求項１４】 前記隔壁群のリブピッチが１４０μｍ
    以上であることを特徴とする請求項１２記載のガス放電
    パネル表示装置。
15. 【請求項１５】 前記蛍光体の少なくとも一部は、 第１パネル基板と対向する第２パネル基板の表面上に蛍
    光体層として配設されており、 当該蛍光体層の厚さが１５〜３０μｍであることを特徴
    とする請求項８記載のガス放電パネル表示装置。
16. 【請求項１６】 １対の基板間に、隔壁群で仕切られ蛍
    光体が配されてなる複数の放電セルがマトリックス状に
    形成されたガス放電パネルを、 前記複数の放電セルに電圧を印加してセットアップする
    セットアップステップと、前記複数の放電セルにアドレ
    スパルスを印加することによって画像を書き込むアドレ
    スステップと、前記複数の放電セルに維持電圧を印加す
    ることによって放電維持を行う放電維持ステップとから
    なる一連の動作を繰り返して画像表示する駆動方法であ
    って、 前記セットアップステップで前記複数の放電セルに印加
    される電圧波形は、 １００Ｖ以上且つ放電開始電圧未満の第１電圧まで上昇
    する第１区間と、 前記第１区間の後に、当該第１区間における電圧上昇の
    傾斜より小さい９Ｖ/μｓｅｃ以下の傾斜で、放電開始
    電圧以上の第２電圧まで上昇する第２区間と、 前記第２区間の後に、前記第２電圧から放電開始電圧未
    満の第３電圧まで下降する第３区間と、 前記第３区間の後に、当該第３区間における電圧下降の
    傾斜より小さい９Ｖ/μｓｅｃ以下の傾斜で前記第３電
    圧から更に下降する第４区間とを有し、当該電圧波形全体の期間が３６０μｓｅｃ以下に設定さ
    れている ことを特徴とするガス放電パネルの駆動方法。
17. 【請求項１７】 前記セットアップステップで印加され
    る電圧波形は、 前記第１区間及び前記第３区間の時間は共に１０μｓｅ
    ｃ以下、 前記第４区間の時間は１００〜２５０μｓｅｃに設定さ
    れていることを特徴とする請求項１６記載のガス放電パ
    ネルの駆動方法。
18. 【請求項１８】 前記アドレスステップにおいて印加さ
    れる電圧パルス１つあたりの時間幅は１．５μｓｅｃ以
    下であることを特徴とする請求項１７記載のガス放電パ
    ネル表示装置。