JP3375473B2 - 表示装置及びその駆動方法 - Google Patents
表示装置及びその駆動方法Info
- Publication number
- JP3375473B2 JP3375473B2 JP28297395A JP28297395A JP3375473B2 JP 3375473 B2 JP3375473 B2 JP 3375473B2 JP 28297395 A JP28297395 A JP 28297395A JP 28297395 A JP28297395 A JP 28297395A JP 3375473 B2 JP3375473 B2 JP 3375473B2
- Authority
- JP
- Japan
- Prior art keywords
- subframes
- sub
- signal
- display
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
法によって多階調表示を行う表示装置、例えばプラズマ
・ディスプレイ・パネルや液晶表示パネル等を用いた表
示装置におけるマルチスキャン化に対応するための表示
制御手段の改良及び駆動方法の改良に関する。
省スペース化を満たすものとして、プラズマ・ディスプ
レイ・パネル(以下PDPと称する。)や液晶表示パネ
ル(以下LCDと称する。)を利用した表示装置が研究
開発され、商品化されている。
つ、つまり点灯と消灯或いは明の状態と暗の状態しかな
い。従って、RGB信号を利用してフルカラーを実現す
るために、フレーム内分割法を利用して多階調表示が行
なわれる。このフレーム内分割法とは、垂直同期信号に
同期した1フレームが1/60秒の周期の場合に、その
1/60秒(約16.7msec)の1フレームの期間
の間に明るさに応じた回数の点灯動作をさせることによ
り、明るさの差を表現するようにする方法である。
られている技術であるが、本発明を説明する為に、PD
P表示装置を例にして以下にて簡単に説明する。
図であり、図15はそのPDPの1つの放電セル10に
おける詳細な断面構造である。図14、図15に示され
るように、一方のガラス基板13上に全セル共通のX電
極14と個別にスキャン駆動されるY電極15が平行に
設けられ、また他方のガラス基板12上にはX,Y電極
と直交し個別に駆動可能なアドレス電極16が設けられ
ている。そして、X電極14、Y電極15及びそれと直
交するアドレス電極16とで形成されるセル領域10を
囲むように壁部17が格子状に形成されていて、放電空
間20が画定される。X電極14とY電極15は誘電体
層18とその上の保護層21により被覆されている。ま
た、ガラス基板12上の壁部17に囲まれた領域には、
赤、青、緑(RGB)に対応した発光体19が形成され
ている。そして、図14にあるように、例えばRGBの
3つのセル10により、表示装置としての1画素が構成
される。図14中の3はY電極共通の駆動回路であり、
それぞれのY電極駆動回路41−4nを通してY電極1
5をスキャンドライブする。また5はX電極14の駆動
回路、6はアドレス電極16の駆動回路である。
動動作を説明する波形図である。図16に示されるよう
に、垂直同期信号Vsyncに同期した1フレームが、例え
ば6つのサブフレームSF1−SF6に分割されてい
る。そして、それぞれのサブフレームSFは、書き込み
・消去するリセット期間S1と、表示したいセル10に
点灯するためのアドレス期間S2と、その点灯したセル
に明るさを与えるための維持放電期間S3とから構成さ
れる。
動作を説明する。先ず、リセット期間S1にて、X電極
14とY電極15との間にプラズマ放電に必要な高い電
圧を印加するために書き込みパルスWPをX電極14に
印加し、全てのセルでプラズマ放電を生じさせる。そし
てその直後に、全てのY電極15とX電極14に消去パ
ルスを印加して一旦全てのセルのプラズマ放電を消去す
る。これにより、以前書き込まれていたセルも書き込ま
れていなかったセルも同じように壁電荷が多少存在する
状態になる。その結果、次のアドレス期間S2でのアド
レスパルスによっては放電をするが、維持放電期間S3
での維持放電パルス(サステインパルス)によっては放
電しない状態になる。
いセルに対応するアドレス電極16−1乃至16−mに
アドレスパルスADPを印加させながらY電極15にス
キャンパルスSCPを印加させてスキャンドライブす
る。この結果、画面全面のセルの内点灯させたいセル領
域でプラズマ放電が発生する。そして、続く維持放電期
間S3にて、維持放電パルスがX電極14と全Y電極1
5に印加されることで、アドレス期間S2で点灯したセ
ルに対して所定の明るさが供給される。
に2枚のパネル間に放電をするかしないかの2つの状態
しかないので、多階調表示を実現する為に、図16に示
されるようにそれぞれ維持放電期間S3が異なる6つの
サブフレームSF1−SF6で1フレームを構成してい
る。即ち、重み付け法により1、2、4、8、16、3
2の重みの明るさを表現できる6つのサブフレームSF
1−SF6から構成されるのである。こうすることで、
図17に示されるように、0から63までの階調を表現
することができるのである。つまり、階調1ではサブフ
レームSF1でのみ点灯し、階調5ではサブフレームS
F1とSF3とを点灯し、また階調63では全てのサブ
フレームSF1−SF6を点灯する等である。
るのは、例えば前述したアドレス期間S2でのスキャン
動作にかなりの時間を要し、例えば2msecを要する
場合では、各サブフレームSFでのリセット期間S1や
放電維持期間S3を考慮すれば、前述した16.7ms
ecの1フレームの場合には、6つのサブフレーム程度
が限界になるからである。従って、例えばアドレス期間
S2が更に短くなる場合は、それより多い7つのサブフ
レーム、或いは8つのサブフレームで多階調を表現する
ことが可能になる。従って、6つのサブフレームとは一
例にしか過ぎない。
ムを点灯させると、フリッカや色偽輪郭の問題などがあ
り、同等の輝度に対応する重み付けを持つサブフレーム
を複数有し、1つのフレーム内で駆動するサブフレーム
の順番を分散させる重ね合わせ法等も提案されている。
この点については、後に適宜説明する。
(National Television Stan
dard Committee)やVGA(Video
Graphic Array)等に於ける標準的な垂
直同期信号の周波数である60Hzを前提にしてサブフ
レームの数を決定している。そして、そのサブフレーム
の数に対応して、1フレーム内のサブフレームの種類や
順番を決定している。
ィスプレイ装置は、単に映像表示だけではなく、コンピ
ュータ等に接続されて情報の表示にも使用されるように
なってきた。その場合には、コンピュータの能力によっ
ては60Hz以上の垂直同期周波数を使ってマルチスキ
ャン表示を行うことが要求される。例えば、70Hz、
120Hz等である。その場合には、1フレームの期間
が短くなる為、上記した様なフレーム内時分割表示方法
の場合には、60Hzを前提にして決定していた数のサ
ブフレームを全て駆動することができなくなるという問
題を招くことになる。
駆動できない場合は、予定していた階調の輝度が得られ
ないことになる。また、サブフレームの駆動シーケンス
が途中で途切れた場合には、前述したPDPの放電シー
ケンスが途中で途切れる為、不要電荷のチャージやディ
スチャージ等によるパネルの破壊等につながる。
スキャン化に伴う高い垂直同期周波数に対しても、柔軟
に対応することができる表示装置を提供することにあ
る。
の垂直同期信号に対応してサブフレームの数を変更する
ことができる表示装置を提供することにある。
の垂直同期信号に対応して決定されたサブフレームの数
に応じて、疑似階調処理、重ね合わせ変換処理、サブフ
レーム駆動処理などを変更することができる表示装置を
提供することにある。
よれば、階調の重みに応じて時分割した複数のサブフレ
ームを多重して構成するフレームにより多階調の表示を
行なう表示装置において、入力される垂直同期信号の周
波数に応じてフレーム内で表示制御可能な前記サブフレ
ームの数を選定し、サブフレーム選定信号を出力するサ
ブフレーム選定手段と、該サブフレーム選定信号を入力
し、該選定されたサブフレーム数に応じて表示制御を行
なう表示制御手段とを有することを特徴とする表示装置
を提供することにより達成される。
の重みに応じて時分割した複数のサブフレームを多重し
て構成するフレームにより多階調の表示を行なう表示装
置において、入力される垂直同期信号の周波数に応じて
フレーム内で表示制御可能な前記サブフレームの数を選
定し、サブフレーム選定信号を出力するステップと、該
サブフレーム選定信号を表示制御手段に入力し、該選定
されたサブフレーム数に応じて表示制御を行なうステッ
プとを有することを特徴とする表示装置の駆動方法を提
供することにより達成される。
CDなどのパネル表示装置に入力される垂直同期信号の
周波数に応じて、最適なサブフレーム数を選定して表示
制御を行なうことができる。
は、選定されたサブフレーム数に応じて種々の可変設定
が行なえるようにする。例えば、現在表示中のサブフレ
ームの番号を出力するサブフレームカウンタに、サブフ
レーム選定信号によって選択される初期値を入力する。
これにより、単に初期値を変更設定するだけで表示制御
を行なうことができる。また、入力表示データ信号より
も少ないビット数で入力階調を疑似的に表現する疑似階
調信号を出力する疑似階調処理部では、選定されたサブ
フレーム数に応じて疑似階調信号の出力ビット数を可変
設定する。更に、階調信号から所定のサブフレームの組
み合わせからなる表示データ信号に変換する表示データ
変換部を設けて画質の向上を図る場合は、変換テーブル
を選定されたサブフレーム数に応じて変更する。これは
駆動できるサブフレーム数が決定されることに伴い、そ
のサブフレーム数のビット数の表示データ信号を出力す
る必要があるからである。
ブフレーム内でのサステイン期間内でのサステインパル
スの数も可変設定される必要がある。その場合は、表示
データ変換部から出力されるサブフレームの輝度に対応
する重み付け度に対応するサステインパルス数を選定す
る。
て図面に従って説明する。
実施の形態のフラット・パネル表示装置1の全体構成図
である。以下、フラット・パネル表示装置をPDP表示
装置を例にして説明を進めていくが、本発明がPDP表
示装置だけでなくLCD装置等のフラット・パネル表示
装置全般に適用できるのはいうまでもない。
Y電極15を共通に駆動するY共通ドライバ,4がY電
極15をスキャン駆動するYスキャンドライバ、5がX
電極14を駆動するX共通ドライバ、6がアドレス電極
16を駆動するアドレスドライバである点は、図14と
同様である。
て、それらへの表示制御を行なう表示制御回路部35が
設けられ、それは表示データ制御部36と表示パネル駆
動制御部38とを有する。この二つの制御部36、37
はそれぞれ密接に関係しあっている。表示データ制御部
36は、例えばシステム側から赤緑青の三原色の階調を
示す入力表示データ信号R7-0,G7-0,B7-0 が入力され
後述する前処理を行なう表示データ前処理部43と、そ
の処理された表示データを記憶するフレームメモリ44
と、そのフレームメモリ44に書き込みアドレスや読み
出しアドレスを供給するフレームメモリ42とを有す
る。フレームメモリ44に記憶された表示データは、ア
ドレスデータA−DATAとしてアドレスドライバ6に
出力され、前述したY電極のスキャン駆動により所望の
セル領域が点灯される。
同期信号、水平同期信号、ブランキング信号及びドット
クロックが供給され、それらの信号から各種のタイミン
グ信号を生成するPDPタイミング発生部45、アドレ
スドライバ制御部41、スキャンドライバ制御部39及
び共通ドライバ制御部40等を有する。
ネル駆動制御部38の一部を詳述した回路例である。上
部のブロック部分381は、PDPタイミング発生部と
ドライバ制御部を意味し、ブロック部分381以外の部
分がPDPタイミング発生部45の一部である。
る。サブフレーム選定手段51には垂直同期信号Vsync
とクロックCLKとが入力されている。垂直同期信号V
syncの立ち下がりタイミングでタイマ501がクリアさ
れ、クロック信号CLKを計測し、再度垂直同期信号V
syncの立ち下がりのタイミングでタイマ501内の計測
値がフリップ・フロップ502にラッチされる。従っ
て、フリップ・フロップ502の出力は、例えば垂直同
期信号Vsyncの周波数となる。そして、この周波数fF
に応じたサブフレーム選定信号SELがデコーダ503
から出力される。
ム数は予め決められている。例えば、図3に示される通
りである。通常のNTSCの標準である60Hz近傍で
は、例えばサブフレーム数は7個に設定される。これ
は、16.7msecの1フレームの期間に7個のサブ
フレームが含まれることを意味する。従って、供給され
る垂直同期信号がさらに高くなる場合には、それに応じ
てサブフレームの個数は減少することになる。図3の様
な対応関係が決定されると、それに応じてデコーダ50
3が形成される。即ち、検出した周波数fF が入力され
ると、図3に示す様に対応するサブフレーム選定信号S
ELが出力される。このサブフレーム選定信号SELに
より各種の選定処理が行なわれる。
数によってサブフレームの数を適宜変更することが基本
的な考えである。従って、上記の様に垂直同期信号の周
波数を検出して対応するサブフレーム数が決定すると、
まずサブフレームカウンタの初期値を選定されたサブフ
レーム数に対応する値にする必要がある。サブフレーム
カウンタとは、1つのフレーム期間内で現在駆動中のサ
ブフレームw 何番目であるかを管理するための回路で
ある。特に、複数のサブフレームにそれぞれ異なる重み
付けを行なって多重化するフレーム内分割法による表示
方法の場合は、何番目のサブフレームかにより、輝度に
対応する重み付けが異なる。具体的には、サステイン期
間にX電極とY電極に与えられるサステインパルスの数
がサブフレーム毎に異なることになる。従って、例えば
かかるサステインパルスの数を制御するためにサブフレ
ームカウンタの出力が利用される。
ELを供給されてサブフレームカウンタ52に初期値を
供給するサブフレーム数設定ROM51が設けられてい
る。サブフレーム数設定値は、例えば図3に示された通
りである。従って、60Hzの周波数の場合は、サブフ
レーム数が7個となり、サブフレーム数設定値はその逆
数である1となり、サブフレームカンウタ52にロード
される。従って、7つカウントアップするとキャリ信号
CAが出力されることになり、次のフレーム期間で再度
カウントアップを繰り返すことになる。
ROMで、サステインカンウタ52のカウント値とサブ
フレーム選定信号SELと輝度信号BCをアドレス入力
とし、サステイン期間における必要なサステインパルス
の数を出力する。そして、アップカンウンタ54の出力
と比較回路55で比較され、一致した時点で一致信号S
Eが出力される。
チであり、その設定されたY電極数はY電極のスキャン
をカウントするYカウンタ56の出力と比較回路58に
て比較され、一致した時に一致信号YEが出力される。
駆動する時の波形を駆動信号として出力する波形ROM
383が設けられ、この波形ROM383を制御する波
形ROM制御回路382によりアドレスが供給される。
そして、波形の駆動信号とリセット期間、アドレス期間
及びサステイン期間に駆動する電極を指定する信号とに
より、X電極とY電極とが駆動されることになる。
合はサブフレーム期間は、全てのX,Y電極に書き込み
パルスと消去パルスを印加するリセット期間S1と、Y
電極をスキャンしながらアドレス電極から表示データを
印加して点火していくアドレス期間S2と、サブフレー
ムの輝度に対応する重み付け分のサステインパルスを
X,Y電極に繰り返し印加するサステイン期間S3とか
らなる。従って、波形ROM制御回路382では、リセ
ット期間S1中に書き込みパルスと消去パルスを波形R
OM383から出力させ、アドレス期間S2では、スキ
ャンパルスを繰り返しY電極の数だけ波形ROM383
から出力させ、そしてアドレス期間S3では、サステイ
ンパルスを繰り返し重み付け値分の数だけ波形ROM3
83から出力させる様にアドレス信号ADDを出力す
る。
ミングチャート図を参照して説明する。先ず垂直同期信
号Vsyncからフレームの始まりを示すクロックVCを生
成する。このクロックVCがロードパルスとしてサブフ
レームカウンタ52に印加されると、サブフレーム数設
定ROM51から図3の表に示されたサブフレーム設定
値がサブフレームカウンタ52にロードされる。従っ
て、サブフレームカウンタ52は以降選定されたサブフ
レーム数に対応したカウント値を出力する。図4では、
60Hzの周波数に対応して7個のサブフレームの場合
である。
S1である。従って、波形ROM制御回路382では、
クロックVCに始動されてリセット期間中の書き込みパ
ルスと消去パルスを出力するよう波形ROM383を制
御する。そして、その次のアドレス期間AD(S2)で
は、Yカウンタ56をリセットしてスイッチ57に設定
したY電極数にカウントアップするまで、波形ROM制
御回路382は波形ROM383が繰り返しスキャンパ
ルスを出力する様に制御する。具体的には、一致信号Y
Eを受信するまで一連のアドレス信号を繰り返し波形R
OM383に供給する。そして、比較回路58から一致
信号YEを受信すると、次のサステイン期間SUS(S
3)に移行する。
よりアップカウンタ54がカウントアップを始める。一
方、サステイン波数設定ROM53では、サブフレーム
選定信号SELとサブフレーム番号SFN及び輝度信号
BCのアドレス信号から導かれるサステイン波数信号S
FWを出力する。後述する様に、サブフレームの数と何
番目かのサブフレームかによって予めそれぞれのサステ
イン波数(パルス数)がROMに設定される。サブフレ
ームの数が多くなれば、より重み付けの重いサブフレー
ムを多数配置することができるし、サブフレームの数が
少ない場合は、より軽いサブフレームだけになる。従っ
て、サブフレーム数の選定に応じてこのサステイン波数
は決定される。
は、同じサステインパルスを繰り返し印加することにな
るので、波形ROM制御回路382では、比較回路55
の一致信号SEが出力されるまで、繰り返し波形ROM
383からサステインパルスを出力する様に制御する。
即ち、一連のアドレス信号を波形ROM383に供給す
る。
れたサブフレーム数だけ繰り返されると、サブフレーム
カウンタ52からキャリー信号CAが出力され、次のフ
レーム期間の始まりまで待機することになる。
置に供給される表示データは、通常それぞれ8ビットの
赤、緑、青の階調信号である。8ビットあれば256階
調を表現でき、所謂自然色を表現することができるから
である。ところが、供給される垂直同期信号の周波数が
高くなると、1つのフレーム内で駆動できるサブフレー
ムの数を8個よりも少なくする必要がある。複数のサブ
フレームを時分割して点灯しているので、物理的に時間
が足りなくなるからである。その結果、8ビットの入力
される表示データ信号を、疑似階調処理を行なってそれ
より少ないビット数の表示データ信号に変換し、疑似的
に256階調を表現することが行なわれる。
ミリ機またはプリンタなどでも行なわれており、一般的
によく知られている手法であるので、ここでは詳しい説
明は行なわない。この疑似階調処理には、誤差拡散法や
ディザ法などが知られている。例えば、「An Adaptive
Algorithm for Spetial Greyscale, Floyd and Steiber
g, 75-77頁」等に誤差拡散法が紹介されている。
の表示データを5ビットの表示データに変換する場合
は、下位の3ビット分の階調が失われることになる。そ
こで、その下位の3ビット分の誤差を隣接する画素に配
分または拡散させて、誤差が一定以上蓄積された場合
は、その画素の階調を一つ上げるようにするというのが
誤差拡散法のアルゴリズムである。図5の説明図に従っ
て説明すると、例えば現在の画素の位置がFの場合に
は、画素Fの誤差はそれに続く画素A’,B’,C’,
D’に一定の割合で配分される。一方画素Fに対して
は、その前の画素A,B,C,Dの誤差が例えば図中の
数式の如く一定の割合で加算される。
れるとその数に応じて疑似階調処理部での出力ビット数
が決定されなければならない。従って、本発明の様に垂
直同期信号の周波数によってサブフレームの数を選定す
る場合は、それに応じて疑似階調処理部での処理回路も
変更される必要がある。
ータ前処理部43の概略を示すブロック図である。入力
される8ビットの表示データDinは、疑似階調処理部4
31によりサブフレーム数に対応するビット数の表示デ
ータDedに変換される。この画素単位で供給された表示
データDedは、データ配列変換部432でサブフレーム
に対応した少なくとも1ライン毎のアドレスデータに配
列が変換され、フレームメモリに書き込まれる。フレー
ムメモリ制御回路部42では書き込み用のアドレスWA
と読み出し用のアドレスRAとが供給されて、最適のサ
ブフレームの順番でアドレスデータA−DATAがアド
レスドライバに供給される。
7,図8及び図9に従って説明する。図7は疑似階調処
理部431の全体の構造図であり、表示データDinを入
力し疑似階調処理後の表示データDedを出力する誤差拡
散回路433と、その誤差拡散回路433にサブフレー
ム選定信号SELに従ってデコードされた制御信号EN
AとENBを生成するデコーダ回路434と制御タイミ
ング発生部435とからなる。そして、誤差拡散回路4
33は、図8に示される様に、誤差拡散演算回路436
と誤差加算演算回路437から構成される。
出力される制御信号ENA,ENBの真理値表と、図8
内の誤差加算演算回路437内の誤差抽出部440の真
理値表とを示す。
による場合の疑似階調処理部431の動作を説明する。
先ず入力される8ビットの表示データ信号Dinの内、誤
差となる可能性がある下位ビットDin 6-0は遅延フリッ
プ・フロップ439を介して誤差抽出部440とAND
回路群441に供給される。また、最上位のDin 7はそ
のまま加算回路443に供給される。誤差抽出部440
では、サブフレーム選定信号SELによって、図9の表
3に示す論理で表示データDin 6-0を誤差拡散演算回路
436の加算回路446に供給する。
て、5ビットの疑似階調処理後の表示データを得る場合
について説明する。サブフレーム数が仮に5ビットとす
ると、サブフレーム選定信号SELは(H,L,L)で
ある。従って、図9の表3によれば、下位の3ビットの
D2,D1,D0 が誤差データYとして誤差拡散演算回路4
36に供給される。即ち、図5に示した様に画素Fが自
分自身の画素に誤差を供給する場合である。そして、誤
差拡散演算回路436部分では、遅延フリップフロップ
回路447,448,451、行遅延回路452及びA
ND回路449,450等によりそれぞれ他の画素A,
B,C,D等の誤差も加算回路446に供給され、加算
回路の出力F値は、図8中の演算式になるよう演算され
る。
ダ434からの制御信号ENAに従って誤差にならない
上位ビットの表示データ信号がAND回路群441を通
過して加算回路443のY値に供給される。5ビット出
力の場合は、図9の表1にある通り、上位ビットのDin
6,5,4,3については、制御信号ENAのHレベル信号に
よりAND回路441を通過し、下位ビットは制御信号
ENAのLレベル信号によりマスクされる。
442により、加算回路443のX値として加算され
る。即ち、自分自身の誤差Eと隣接する画素A,B,
C,Dの誤差の累積が所定値を越えると加算回路446
からキャリー信号がHレベルとして出力される。従っ
て、このキャリー分を5ビット出力の最下位ビットに追
加して輝度の補正を行なう必要がある。そこで、図9の
表2に示される様に、最下位のX3のビットにキャリー
信号が反映されるような制御信号ENBがデコーダ43
4で生成される。そして、加算回路443で入力された
上位ビットの表示データに誤差の累積に伴うキャリー信
号分が加算されてZ信号として遅延フリップフロップ4
45を通じて出力される。この例では、出力信号Dedの
うち上位の5ビットのみが有効な表示データとなる。
1から出力されるビット数に応じて、内部の演算回路が
適宜演算できるような制御信号が全てサブフレーム選定
信号SELから生成される。従って、垂直同期信号の周
波数に応じてサブフレーム数を変更しても、それに伴っ
て疑似階調処理部でも適宜演算処理を行なうことができ
る。
知られた誤差拡散演算を通常の回路で構成したもので、
ここでの詳細な説明は省略する。
ためにフレーム内時分割法による表示制御が行なわれ
る。しかしながら、図18に示す様に、例えば5つのサ
ブフレームにより階調31と32を交互に表示すると、
見かけ上全てのサブフレームを点灯した場合(点)と全
てのサブフレームを点灯しない場合(滅)とが交互に繰
り返されることになり、フリッカの原因となる。また同
様に、図19に示した様に、5つのサブフレームにより
階調15と16を交互に表示する場合でも、同様の現象
が生じることになる。
本件の発明者等は重ね合わせ法という表示制御の方法を
提案した。例えば、特許出願平成6年264244号、
その対応米国出願368002号等である。この重ね合
わせ法では、疑似階調処理を行なった表示データを更に
分解して、例えば少なくとも同じ重み付けを行なったサ
ブフレームを複数有する一組のサブフレームのデータに
変換する。そして、その分解した一組のサブフレームの
順番を、フリッカや色偽輪郭の発生を抑えることができ
る最適な順番にする。
ルの例を示している。例えば、図12はサブフレーム数
が7個の場合の変換テーブルの例である。この例では、
0から43までの中間調レベルを重み付けが(1,2,
4,8,8,16)の7個のサブフレームのセットに変
換している。そして、サブフレームの表示の順番を、
(4,8,2,16,1,8,4)とすることで、時間
軸上で輝度が分散されるようにされている。即ち、輝度
が高いサブフレームを中央部に配置し、同じ輝度を有す
る複数のサブフレームを離して配置するようにしてい
る。この結果、例えば階調15と16のサブフレームを
交互に繰り返した場合には、図20に示した通り、点灯
するサブフレームと点灯しないサブフレームとが分散さ
れるため、図18や19のようなフリッカの原因となる
現象を防止することができる。
ブフレームの数が決定すると、そのサブフレーム数で最
適な変換テーブルが予め決められることになる。例え
ば、サブフレーム数が8個の場合は図11の変換テーブ
ル、サブフレーム数が7個の場合は図12の変換テーブ
ル、サブフレーム数が6個の場合は図13の変換テーブ
ルという具合である。従って、サブフレーム数が選定さ
れると、それに最適な変換テーブルが選定されると、疑
似階調処理部からの出力表示データのビット数も同時に
選定されることになる。尚、図11、12、13に示し
た変換テーブルは、一つの例であって、本発明はこれら
の変換テーブルに限定されるものではないことは明らか
である。
る表示データ前処理部43を示すブロック図である。8
ビットの表示データ信号Dinが疑似階調処理部431に
入力されて変換された表示データ信号Dedが出力される
点は前述の通りである。そして、この表示データDedが
表示データ変換部446にて、図11,12,13の如
き変換テーブルに従ってサブフレームに対応した表示デ
ータDQ に変換されて出力される。表示データ変換部4
46は、原理的にはルックアップテーブルの如きメモリ
によって構成される。従って、表示データDedはそのメ
モリの入力アドレスとなる。 以上の説明で明白な通
り、サブフレーム数が垂直同期信号の周波数によって変
更される場合には、表示データ変換部の変換テーブルの
データもそれに伴って変更される必要がある。そして、
その変換テーブルの入力アドレスDedのビット数に応じ
て、疑似階調処理部431の出力信号のビット数も変更
される必要がある。
レーム選定信号SELが追加の入力アドレス信号として
表示データ変換部446に供給される。従って、表示デ
ータ変換部446には、例えば図11,12,13に示
した変換テーブルのデータが少なくとも変更されるサブ
フレーム数の分だけメモリ内に記憶されている。そし
て、サブフレーム選定信号SELに従って、採用される
変換テーブルのデータが変更されることになる。
部431の出力表示データDedのビット数は、中間調レ
ベルが64階調であるから6ビットになる。従って、前
述した図7,8,9で説明した回路に従って、出力表示
データDedが6ビットになるように制御信号等が生成さ
れる。表示データ変換部446を設けた場合は、サブフ
レーム数と疑似階調処理部431の出力表示データのビ
ット数とは必ずしも一致しない場合がある。具体的に
は、図11、12、13の変換テーブルの例にある通
り、サブフレーム数よりも表示データ変換部に入力され
る疑似階調処理された表示データ信号Dedのビット数の
方が少なくなる。従って、その場合には、予め決められ
た変換テーブルに従ってサブフレーム選定信号SELを
修正した信号SEL2を疑似階調処理部431に供給す
る必要がある。その場合は、例えば、単に図2中のデコ
ーダ503からのサブフレーム選定信号SELと修正し
た信号SEL2の両方を出力する様にすれば良い。ま
た、サブフレーム選定信号SELは修正せずに、単に図
7中のデコーダ434の構成を変更するだけでも良い。
レームの重み付け値も変更されるので、図2にて説明し
たサステイン波数設定ROM53内の波数も連動して変
更しておく必要がある。何れにしても、垂直同期信号の
周波数からサブフレーム数が選定されると、そのサブフ
レーム数に応じて、表示データ変換テーブルが選定さ
れ、疑似階調処理部の出力ビット数が選定され、サステ
イン波数が選定され、更にサブフレームカウンタの初期
値が選定されることになる。従って、マルチスキャン化
に伴って垂直同期信号の周波数がより高くなっても、表
示装置は柔軟に対応することができる。
ステム側のマルチスキャン化に伴うより高い周波数の垂
直同期信号により表示データが供給されても、その周波
数から最適のサブフレーム数を選定して、表示制御に必
要な部分を変更設定することができるので、異なる周波
数またはより高い周波数の垂直同期信号による表示デー
タでも、画質に支障をきたすことなく表示することがで
きる。
置の全体構成図である。
例である。
例である
例である。
る。
Claims (8)
- 【請求項1】階調の重みに応じて時分割した複数のサブ
フレームを多重して構成するフレームにより多階調の表
示を行なう表示装置において、 入力される垂直同期信号の周波数に応じてフレーム内で
表示制御可能な前記サブフレームの数を選定し、サブフ
レーム選定信号を出力するサブフレーム選定手段と、 該サブフレーム選定信号を入力し、該選定されたサブフ
レーム数に応じて表示制御を行なう表示制御手段とを有
することを特徴とする表示装置。 - 【請求項2】請求項1において、 前記表示制御手段は、 表示中のサブフレーム番号を出力するサブフレームカウ
ンタを有し、前記選定されたサブフレーム数に応じた初
期値が該サブフレームカウンタにロードされることを特
徴とする表示装置。 - 【請求項3】請求項1において、 前記表示制御手段は、 所定の階調を表す所定ビット数の入力表示データ信号を
入力し、前記所定ビットより少ない出力ビット数であっ
て該入力階調を疑似的に表現する疑似階調信号を出力す
る疑似階調処理部を有し、 該疑似階調処理部は、前記選定されたサブフレーム数に
応じて当該出力ビット数が可変設定されることを特徴と
する表示装置。 - 【請求項4】請求項1において、 前記サブフレームは、表示データに応じて点灯したい画
素に対応するセル領域を点灯させるアドレス期間と当該
点灯したセル領域に輝度の重みに応じた回数だけサステ
インパルスを供給するサステイン期間とを有し、 前記表示制御手段は、前記選定されたサブフレーム数に
応じて選定される前記サステイン回数を出力するサステ
イン回数設定部を有し、当該出力されるサステイン回数
に従って前記サステインパルスを出力することを特徴と
する表示装置。 - 【請求項5】請求項1において、 前記表示制御手段は、 入力される入力表示データ信号から前記選定された数の
サブフレームの組み合わせからなる表示データ信号に変
換して出力する表示データ変換部を有し、当該変換テー
ブルが前記選定されたサブフレーム数により可変設定さ
れることを特徴とする表示装置。 - 【請求項6】請求項1において、 前記サブフレームは、表示データに応じて点灯したい画
素に対応するセル領域を点灯させるアドレス期間と当該
点灯したセル領域に輝度の重みに応じた回数だけサステ
インパルスを供給するサステイン期間とを有し、 前記表示制御手段は、 所定ビット数の入力表示データ信号を入力し、前記所定
ビットより少ない出力ビット数であって入力階調を疑似
的に表現する疑似階調信号を出力し、当該出力ビット数
が前記選定されたサブフレーム数に応じて可変設定され
る疑似階調処理部と、該疑似階調処理部から前記疑似階
調信号を供給され、該疑似階調信号から前記選定された
数のサブフレームの組み合わせからなる表示データ信号
に変換して出力し、当該変換テーブルが前記選定された
サブフレーム数により可変設定される表示データ変換部
と、 前記選定されたサブフレーム数に応じて選定される前記
サステイン回数を出力するサステイン回数設定部と、 当該出力されるサステイン回数に従って前記サステイン
パルスを出力する表示パネル駆動制御部とを有すること
を特徴とする表示装置。 - 【請求項7】請求項6において、 前記疑似階調処理部は、 前記表示データ変換部により変換された表示データ信号
のビット数が当該入力される疑似階調信号のビット数よ
りも多い場合は、前記疑似階調信号の出力ビット数が前
記選定されたサブフレーム数及び前記変換テーブルに応
じて可変設定されることを特徴とする表示装置。 - 【請求項8】階調の重みに応じて時分割した複数のサブ
フレームを多重して構成するフレームにより多階調の表
示を行なう表示装置において、 入力される垂直同期信号の周波数に応じてフレーム内で
表示制御可能な前記サブフレームの数を選定し、サブフ
レーム選定信号を出力するステップと、 該サブフレーム選定信号を表示制御手段に入力し、該選
定されたサブフレーム数に応じて表示制御を行なうステ
ップとを有することを特徴とする表示装置の駆動方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28297395A JP3375473B2 (ja) | 1995-10-31 | 1995-10-31 | 表示装置及びその駆動方法 |
US08/654,261 US5818419A (en) | 1995-10-31 | 1996-05-28 | Display device and method for driving the same |
TW085106922A TW315455B (ja) | 1995-10-31 | 1996-06-08 | |
KR1019960026616A KR100263960B1 (ko) | 1995-10-31 | 1996-07-01 | 디스플레이 장치 및 그 구동 방법 |
FR9612695A FR2740598B1 (fr) | 1995-10-31 | 1996-10-18 | Dispositif d'affichage et procede d'excitation de celui-ci |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28297395A JP3375473B2 (ja) | 1995-10-31 | 1995-10-31 | 表示装置及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09127911A JPH09127911A (ja) | 1997-05-16 |
JP3375473B2 true JP3375473B2 (ja) | 2003-02-10 |
Family
ID=17659543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28297395A Expired - Lifetime JP3375473B2 (ja) | 1995-10-31 | 1995-10-31 | 表示装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3375473B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW371386B (en) | 1996-12-06 | 1999-10-01 | Matsushita Electric Ind Co Ltd | Video display monitor using subfield method |
KR100397355B1 (ko) * | 1997-10-14 | 2003-11-01 | 주식회사 대우일렉트로닉스 | Pdp 텔레비전의 수직동기구간에서의 오동작 방지방법 |
JP2994630B2 (ja) | 1997-12-10 | 1999-12-27 | 松下電器産業株式会社 | 明るさによるサブフィールド数調整可能な表示装置 |
JP2994631B2 (ja) | 1997-12-10 | 1999-12-27 | 松下電器産業株式会社 | Pdp表示の駆動パルス制御装置 |
JP2994632B1 (ja) | 1998-09-25 | 1999-12-27 | 松下電器産業株式会社 | 発光中心変動防止のためのpdp表示の駆動パルス制御装置 |
JP4703892B2 (ja) * | 2001-06-15 | 2011-06-15 | パナソニック株式会社 | ディスプレイパネルの駆動方法 |
KR20030045214A (ko) * | 2001-12-01 | 2003-06-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
KR100552969B1 (ko) | 2003-09-29 | 2006-02-15 | 삼성에스디아이 주식회사 | 필드순차구동방식의 액정표시장치 |
JP4629096B2 (ja) * | 2005-03-18 | 2011-02-09 | シャープ株式会社 | 画像表示装置、画像表示モニター、およびテレビジョン受像機 |
EP1785973A1 (en) * | 2005-11-10 | 2007-05-16 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for power level control in a display device |
JP6705208B2 (ja) * | 2016-02-26 | 2020-06-03 | 日亜化学工業株式会社 | 表示方法 |
-
1995
- 1995-10-31 JP JP28297395A patent/JP3375473B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09127911A (ja) | 1997-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5818419A (en) | Display device and method for driving the same | |
US6297788B1 (en) | Half tone display method of display panel | |
JP2795124B2 (ja) | ディスプレイパネルの中間調画像表示方法 | |
US5898414A (en) | Display method for intermediate gray scale and display apparatus for expressing intermediate gray scale | |
KR100467447B1 (ko) | 플라즈마 디스플레이 패널의 화상 표시 방법 및 그 장치 | |
KR100312362B1 (ko) | 불량동화상윤곽을보정하면서동화상을디스플레이하는방법및장치 | |
JPH08286636A (ja) | プラズマディスプレイパネルにおける輝度調整装置 | |
US7327333B2 (en) | Method and apparatus for reducing flicker when displaying pictures on a plasma display panel | |
JPH10274961A (ja) | プラズマディスプレイ装置及びプラズマディスプレイ駆動方法 | |
JP2001092409A (ja) | プラズマディスプレイ装置 | |
JPH10301531A (ja) | ディスプレイパネルの中間調表示方法 | |
US7233300B2 (en) | Apparatus and method for displaying gray scales of plasma display panel | |
US6924778B2 (en) | Method and device for implementing subframe display to reduce the pseudo contour in plasma display panels | |
JPH1098662A (ja) | 自発光表示器の駆動装置 | |
JP3345184B2 (ja) | マルチスキャン適応型プラズマディスプレイ装置及びその駆動方法 | |
JP3375473B2 (ja) | 表示装置及びその駆動方法 | |
KR20020089247A (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
JPH0832903A (ja) | プラズマディスプレイ装置 | |
JPH09311662A (ja) | フレーム内時分割型中間調表示方法及びフレーム内時分割型表示装置 | |
JPH0968945A (ja) | 画像表示装置 | |
JP2002323872A (ja) | プラズマディスプレイパネルの駆動方法及びプラズマ表示装置 | |
JP2008116894A (ja) | ディスプレイパネルの駆動方法 | |
JP3408680B2 (ja) | 表示装置及びその駆動方法 | |
JPH09212127A (ja) | フラット型表示装置の階調駆動方法 | |
JP4287004B2 (ja) | プラズマディスプレイパネルの階調表示処理装置及びその処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021119 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131129 Year of fee payment: 11 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ03 | Written request for cancellation of trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z03 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131129 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |