JPH0968945A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH0968945A JPH0968945A JP7225408A JP22540895A JPH0968945A JP H0968945 A JPH0968945 A JP H0968945A JP 7225408 A JP7225408 A JP 7225408A JP 22540895 A JP22540895 A JP 22540895A JP H0968945 A JPH0968945 A JP H0968945A
- Authority
- JP
- Japan
- Prior art keywords
- line
- sustain
- display data
- sustain discharge
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
位置にある複数の表示セル中に対し選択的に発光表示を
行う3電極型プラズマディスプレイ装置等の画像表示装
置に関し、ライン毎の表示データ量に依存してライン間
輝度差が生ずるのを防止すると共に良好な多階調表示を
行うことを目的とする。 【解決手段】 第1の電極または第2の電極のいずれか
一方と第3の電極により複数の表示セル中から選択され
た表示セルの書き込み放電を行い、第1および第2の電
極の対により維持放電を行うことで表示データの表示を
行う場合、各ライン毎に検出した表示データ量を計数す
るライン毎表示データ量計数手段7を備え、各ライン毎
の計数手段7による表示データ量の計数結果と維持放電
制御信号の計数結果とを比較し、両方の計数結果が一致
した時点で生成されるイネイブル信号に基づきライン毎
に維持放電の回数を制御するように構成される。
Description
置された複数の電極の交点の位置に形成される複数の表
示セル中から選択された表示セルに対し、メモリ機能を
利用したデータ表示を行う画像表示装置に関する。さら
に詳しくいえば、本発明は、メモリ機能を有する表示素
子である表示セルの集合によって構成される表示パネ
ル、例えば、プラズマディスプレイパネルを備えたプラ
ズマディスプレイ装置のような平面マトリクス型の画像
表示装置において、所定の表示データを表示するための
プラズマディスプレイパネルを駆動する技術に係り、特
に、表示セルのメモリ機能を利用して多階調表示を行う
機能を備えたAC(交流)型のプラズマディスプレイ装
置(プラズマディスプレイ装置は、通常、PDPと略記
される)に関するものである。
ディスプレイパネルは、2本の維持放電電極(以下、場
合によっては、「維持放電」を「サスティン」と称する
こともある)に、交互に電圧波形を印加することで放電
を持続し、発光表示を行うものである。1度の放電は、
パルス印加後、数μsで終了する。放電によって発生し
た正電荷であるイオンは、負の電圧が印加されている電
極上の絶縁層に蓄積され、同様に負電荷である電子は、
正の電圧が印加されている電極上の絶縁層に蓄積され
る。
圧)のパルス(書き込みパルス)で放電させて壁電荷を
生成した後、極性の異なる前回よりも低い電圧(維持放
電電圧:サスティン電圧とも称する)のパルス(維持放
電パルス:サスティンパルスとも称する)を印加する
と、前に蓄積された壁電荷がサスティン電圧に重畳さ
れ、放電空間に対する電圧は大きなものとなり、放電電
圧のしきい値を越えて放電を開始する。換言すれば、一
度書き込み放電を行い壁電荷を生成した表示セルは、そ
の後、維持放電パルスを交互に印加することによって放
電を持続するという性質がある。このようなAC型PD
Pの性質は、メモリ効果、またはメモリ機能とよばれ、
AC型PDPは、上記のメモリ機能を利用してカラー表
示および多階調表示を実現するものである。
おいては、HDTVやEDTV−II等の高品位な放送規
格によるテレビジョンや、一般のNTSC(National T
elevision System Committee)方式によるワイド型のテ
レビジョンに合わせるために、受像器の大型化が要求さ
れる傾向にある。ただし、これまでのブラウン管方式に
よる受像器では大型化の限界があるので、次世代のテレ
ビジョンの本命として、上記のようなカラー表示用のP
DPが提供されている。この種のPDPには、2本の電
極間で選択書き込み放電(すなわち、アドレス放電)お
よび維持放電を行う2電極型と、平行に配置された第1
の電極および第2の電極の対と第3の電極による面放電
を利用して選択書き込み放電および維持放電を行う3電
極型とが存在するが、多階調表示可能なカラー表示用の
PDPでは、放電による衝撃が回避されパネル前面の蛍
光体の長寿命が保証される3電極型のAC型PDPが一
般に使用される傾向にある。
DPにおいては、平面マトリクス状に配置した複数のア
ドレスデータ電極(第3の電極)と、複数のXサスティ
ン電極(第1の電極)および複数のYスキャン電極(第
2の電極)によってPDPを駆動しているため、必然的
に電極が長くなる。それゆえに、PDP自体の面積が大
きくなり、電極上の表示セル数(表示ドット数)が増え
るほど、維持放電を行う際に各々のXサスティン電極お
よびYスキャン電極の対により形成される1ライン上の
表示データ量に依存してライン間輝度差が増大してしま
う。
の平面マトリクス型の画像表示装置の画像において、P
DP上の各ラインの表示データ量(負荷)に依存してラ
イン間輝度差が生ずるのを防止し、PDP上の表示デー
タに関する均一な輝度を実現するための一方策について
言及するものである。
示すブロック図である。ここでは、従来の画像表示装置
の代表例として、3電極・面放電型のAC型プラズマデ
ィスプレイ装置(AC型PDP)の構成を説明すること
とする。図10に示すプラズマディスプレイ装置11内
のプラズマディスプレイパネル21においては、X電極
群42を構成するサスティン電極X等からなる第1の電
極、および、Y電極群53を構成するスキャン電極Y
1、Y2、Y3、…、Yn(nは任意の正の整数)等か
らなる第2の電極の対がライン毎に平行に配置される。
さらに、アドレス電極群32を構成するアドレスデータ
電極D1、D2、D3、…、Dn等からなる第3の電極
を、第1および第2の電極の対と対向する位置であって
第1および第2の電極と直交する状態に配置することに
よって、上記の第1および第2の電極の対と第3の電極
との交点の位置に平面マトリクス状の複数の表示セル2
2が形成される。
ディスプレイ装置におけるプラズマディスプレイパネル
21内の表示セル22を駆動するための複数種のドライ
バ回路や、これらのドライバ回路を制御するための制御
回路部の構成を説明することとする。図10におけるド
ライバ回路として、上記表示セルのアドレス放電を目的
として1ライン分のアドレス電極群32のデータ駆動を
行うアドレスデータドライバ回路31と、上記表示セル
の維持放電を目的としてX電極群42に対し共通の維持
放電駆動(すなわち、サスティン駆動)を行うX共通ド
ライバ回路40とが設けられている。さらに、選択書き
込み放電を行うアドレス期間では、スキャン電極Y1〜
Yn(例えば、n=480)のY電極群53に対し上記
アドレスデータドライバ回路31にてセットされた1ラ
イン分のデータに関して順次データ走査(スキャン)を
行い、維持放電期間(すなわち、サスティン期間)にな
るとサスティン駆動を行うY共通ドライバ回路50が設
けられている。さらに、このY共通ドライバ回路50に
はYスキャンドライバ55が接続されている。このYス
キャンドライバ55は、Y共通ドライバ回路50によっ
て、自身の供給電源そのものにサスティンパルスを印加
して上記Y電極群53に対し共通のサスティン駆動を行
うものである。
スデータドライバ回路31、X共通ドライバ回路40、
Y共通ドライバ回路50、Yスキャンドライバ回路5
5、およびプラズマディスプレイパネル21を含むプラ
ズマディスプレイ装置11の動作をすべて制御する制御
回路部61が設けられている。この制御回路部61の主
要部は、複数の表示セルのアドレス放電により表示デー
タの制御を行う表示データ制御部62と、上記の各種の
ドライバ回路によるプラズマディスプレイパネル21内
の表示セル22を駆動するタイミングを制御する駆動タ
イミング制御部63とから構成される。
タ制御部62は、外部から入力されるカラー表示用の表
示データの列(赤色表示データR7〜0、緑色表示デー
タG7〜0、青色表示データB7〜0)を、プラズマデ
ィスプレイ装置11を駆動するためのデータに並び替え
る表示データ前処理部621と、並べ替えた表示データ
の列を一旦格納しておき、アドレス期間にアドレス放電
制御用の表示データ信号A−DATAとして順次アドレ
スデータドライバ回路31に転送するフレームメモリ部
622と、このフレームメモリ部622を適正なタイミ
ングでリード/ライト(R/W)動作させるフレームメ
モリ制御回路部623とを有している。
63は、アドレスドライバ、外部から入力されるドット
クロックCLK、ブランキング信号XBLNK、垂直同
期信号XVsync、および水平同期信号XHsync等の各種
信号を、プラズマディスプレイ装置11の表示を行うた
めの内部制御信号に変換するためのPDPタイミング発
生回路部631を有している。このPDPタイミング発
生回路部631により入力表示データを制御することに
よって、X共通ドライバ回路40、Y共通ドライバ回路
50およびYスキャンドライバ回路55に対する駆動シ
ーケンスが与えられる。
は、アドレス放電制御用のクロック信号A−CLKを出
力してアドレスデータドライバ回路31を駆動するアド
レスドライバ制御部632と、Yスキャンドライバ回路
40を駆動するYスキャンドライバ制御部633と、X
共通ドライバ回路40およびY共通ドライバ回路55を
駆動する共通ドライバ制御部634とを有している。代
表的に、Yスキャンドライバ回路55には、Y電極群5
3を構成するスキャン電極Y1〜Ynのデータ走査に係
る複数ビットのスキャンデータ信号Y−DATA、およ
び、上記データ走査に係るクロック信号Y−CLKが入
力される。
プレイ装置に使用されるプラズマディスプレイパネルに
おいて複数のサブフレームを形成した状態を示す図であ
り、図12は、上記の従来のプラズマディスプレイ装置
における1サブフレーム内の駆動波形を示すタイミング
チャートである。ここでは、図11および図12に示す
ように、例えば、16.7msec(ミリ秒)の期間を
有する一つのフレームを分割して形成されるサブフレー
ム(SFと略記することもある)の数は、8に設定して
いる。すなわち、これらのサブフレームを適当に組み合
わせて駆動シーケンスを規定することにより、例えばノ
ンインタレース駆動時には256階調を表示することが
できるようにしている。各々のサブフレームは、このサ
ブフレームの重みに応じた表示データの書き込みを行う
アドレス期間と、アドレス指定がなされた表示データを
表示するサスティン期間とに分かれており、各サブフレ
ームを重ね合わせて1フレーム画像を表示している。
ムのアドレス期間のステップ1では、X電極群側のサス
ティン電極Xに対し、すべての表示セルを初期状態にす
るための消去放電電圧Ve のイレーズパルス(消去放電
パルス)を印加する。さらに、ステップ2では、Y電極
群側のすべてのラインのスキャン電極(サスティン電極
としても機能する)Y1〜Y480に対し、書き込み放
電を生じさせる書き込み電圧Vw の書き込みパルスを印
加する。さらに、ステップ3では、X電極群側のサステ
ィン電極Xに対し、各ラインの表示セル内に壁電荷を均
一に蓄積するためのイレーズパルスを再度印加する。さ
らに、ステップ4では、アドレスデータ電極D1〜Dn
にアドレス電圧Va のアドレスパルスを印加すると共
に、表示すべき表示データに応じてスキャン制御用の電
源電圧Vscを有するデータスキャンパルスを選択的に印
加する。上記のステップ1〜ステップ4に従って各種電
極を駆動することにより、PDP内の表示セルの選択書
き込み放電が実行される。
では、X電極群側のサスティン電極X、および、Y電極
群側の各ラインのスキャン電極Y1〜Y480に対し、
前述の書き込み電圧Vw よりも低い維持放電制御用の電
源電圧Vs を有するサスティンパルスを印加する。この
ようにして、一度書き込み放電を行い壁電荷を生成した
表示セルは、その後、サスティンパルスを交互に印加す
ることによって発光放電を持続させることができる。
ンドライバの構成を示す回路図である。図13に示すス
キャンドライバは、図10のY共通ドライバ回路50お
よびYスキャンドライバ回路55を含む。図中、521
はスキャンデータ・シフト回路、523はスキャン出力
回路、524は、Y電極群を構成するスキャン電極Y1
〜Y480への高圧出力回路、525はスキャン電極Y
1〜Y480の全ラインを共通に駆動する共通サスティ
ン出力回路である。
ト回路部521により各ライン毎のスキャンデータSC
D1、…、SCDk、…、SCD480(1≦k≦48
0)が選択され、各々のスキャン出力回路523に入力
される。これらのスキャンデータSCD1、…、SCD
k、…、SCD480中の特定のスキャンデータにより
選択されたラインのみ、スキャン出力回路523からス
キャンパルス(SC1、…、SCk、…、SC480)
が生成され、後段の複数の高圧出力回路524に出力さ
れる。これらの高圧出力回路524には、共通サスティ
ン出力回路525により全ラインの高圧出力回路524
を共通にサスティン駆動するための共通サスティン駆動
信号SU、SDが、共通サスティン出力回路525から
供給される。これらの共通サスティン駆動信号SU、S
Dは、上記のスキャンパルスと合成された後、Y電極群
へと出力される(出力信号DO1…、DOk、…、DO
480)。
ば、プラズマディスプレイ装置11においては、Y電極
群中の全ラインが共通にサスティン駆動されるため、ラ
イン間での負荷依存による輝度差の発生を補償すること
ができなかった。さらに、従来のプラズマディスプレイ
装置11においては、アドレスデータドライバ回路(A
データドライバ回路と略記することもある)31により
書き込まれたX電極群側のサスティン電極、Y電極群側
のサスティン電極(すなわち、スキャン電極)上の各表
示セルに対し、X共通ドライバ回路40およびY共通ド
ライバ回路55によって全画面共通にサスティンパルス
を印加して表示駆動を行っている。
AC型のプラズマディスプレイ装置11では、X電極群
側の共通のサスティン電極と、Y電極群側の各スキャン
電極により構成される電極の対によって、1ラインで複
数の表示セルを駆動していた。この場合、各ラインの表
示データの表示用電流は当該表示セル中の表示データ量
(負荷)にほぼ比例する。各々の電極には抵抗成分が分
布しており、電極が長くなるほど電極の抵抗値も大きく
なる。したがって、この電極の抵抗成分により、表示用
電流を供給する際に電圧降下(電圧ドロップ)が生じ
る。この電圧降下の量は、表示データ量に依存すること
になる。さらに、電極間には元々浮遊容量が存在するの
で、この浮遊容量により電荷が不必要に蓄積されていく
ために、同様に電圧降下が生じる。このため、表示デー
タ量が多くなるほど電極上の両端での電位が異なってし
まい、ライン間での表示輝度に差を生じることとなる。
輝度差が生ずる様子を図14の模式図に示す。図14に
おいて、X電極群側のサスティン電極とY電極群側のス
キャン電極は、交互にかつ反対側に引き出されているた
め、X側電極の場所C1〜C2′上の輝度の変化とY側
電極の場所C2〜C1′上の輝度の変化とを比較すれば
明らかなように、同一ライン上の表示セル同士の表示輝
度は平均化される。このため、表示データ量の多少に関
係なく、同一ライン上の表示セル間の輝度差はほとんど
生じない。しかしながら、例えば、X側電極の場所C3
〜C4′上、および、Y側電極の場所C3′〜C4′上
のラインでは、前述のラインよりも表示データがはるか
に少ない。このように、表示データ量の多いラインと少
ないラインとの間では、図14のグラフから明らかなよ
うにライン間輝度差が生じることになる。すなわち、表
示データ量の多いライン(例えばC1〜C2)では、負
荷が多いために低くなって暗くなり、表示データ量の少
ないライン(例えばC3〜C4)では、輝度が高くなっ
て明るくなる。
毎の輝度のライン負荷特性を示すグラフであり、図16
は、従来技術における輝度対階調特性の負荷による変動
の様子を示すグラフである。前述の図14では、ある一
つのサブフレームに関しライン間輝度差を生じる過程を
説明したが、複数のサブフレームを重ねて多階調表示を
行う場合には、1段階の輝度差よりも、負荷の違い{各
サブフレームにおける負荷は、図15におけるSF2〜
SF6(SF6が最上位ビットMSBに対応する}のラ
イン負荷特性中に矢印(↑)でもって示す)による輝度
差のほうが大きくなるおそれが生じてくる。この結果、
図15に示す各サブフレーム内での負荷特性によって本
来なだらかに表現されるべき階調が、図16に太線矢印
で示すように、何回も階調逆転現象を起こしたかのよう
な不連続な輝度特性となって現れるという問題が発生す
る。
であり、プラズマディスプレイ装置等の平面マトリクス
型の表示パネルにおいて、ライン毎の表示データ量に依
存して各サブフレームのライン間輝度差が生ずるのを防
止し、画像上の表示データに関する均一な輝度を保証し
てフリッカが発生するのを防止すると共に、表示パネル
上で表示データの階調をより忠実に表示することが可能
な画像表示装置を提供することを目的とする。
を示すブロック図である。ただし、ここでは、画像表示
装置として、特に、3電極・面放電型のAC型プラズマ
ディスプレイ装置(AC型PDP)を代表して示すこと
とする。なお、これ以降、前述した構成要素と同様のも
のについては、同一の参照番号を付して表すこととす
る。
2においては、従来の構成と同じように、複数の第1の
電極(例えば、サスティン電極X1、X2、…、Xn)
14、および、複数の第2の電極(例えば、スキャン電
極Y1、Y2、…、Yn)15により形成される各電極
の対がライン毎に平行に配置される。さらに、複数の第
3の電極(例えば、アドレスデータ電極D1、D2、
…、Dn)13を、第1および第2の電極の対と対向す
る位置であって第1および第2の電極と直交する状態に
配置することによって、上記の第1および第2の電極の
対と第3の電極との交点の位置(交差位置)に平面マト
リクス状の複数の表示セルが形成される。
の複数種のドライバ回路として、第1の電極14の各々
に維持放電制御等に用いる第1の制御信号Sc1を供給
し、維持放電等の駆動を行う第1電極側ドライバ回路部
4、第2の電極15の各々に維持放電制御用等に用いる
第2の制御信号Sc2を供給し維持放電等の駆動を行う第
2電極側ドライバ回路部5、および、第3の電極にアド
レス放電制御用の制御信号(例えば、表示データ信号A
−DATA、クロック信号A−CLK)を供給し、デー
タ選択書き込みを行うデータドライバ回路部3が設けら
れている。このデータドライバ回路部3の構成は、前述
の図10の従来例におけるアドレスデータドライバ回路
31の構成とほぼ同じなので、ここでは、その説明を省
略することとする。
も、基本的には、前述の図10の従来例における制御回
路部の構成と同じなので、ここでは、その説明を省略す
ることとする。上記の問題点を解決するために、本発明
の画像表示装置は、1ライン毎に表示すべき表示データ
を検出し、検出した表示データ量を計数するライン毎表
示データ量計数手段7を設けている。さらに、各々のラ
インにて、表示データ量計数手段7により表示データ量
を計数した結果に基づき、第1および第2の電極14、
15の対による維持放電の回数を設定してこの維持放電
の回数を制御するようにしている。
らに、維持放電を行うために上記の各ラインの第1およ
び第2の電極14、15の対毎に印加される維持放電制
御信号を計数する維持放電制御信号計数手段を備えてい
る。さらに、上記表示データ量計数手段7による表示デ
ータ量の計数結果と、上記維持放電回数計数手段による
維持放電制御信号のパルスの計数結果とを比較し、両方
の計数結果が一致した時点で維持放電を有効にするため
のイネイブル信号を生成し、このイネイブル信号と上記
維持放電制御信号との論理演算を行うことによって上記
ライン毎の維持放電の回数を制御するようにしている。
記の各ラインの第1および第2の電極14、15に対
し、維持放電を行うための維持放電制御信号をそれぞれ
供給する第1電極側ドライバ回路部4および第2電極側
ドライバ回路部5と、上記ライン毎に表示すべき表示デ
ータに対応する複数ビットのディジタル信号を検出し、
これらのディジタル信号のパルスをカウントすることに
より上記表示データの表示データ量を計数するライン毎
表示データ量計数手段7とを備えている。さらに、第1
電極側ドライバ回路部4および第2電極側ドライバ回路
部5の少なくとも一方は、維持放電制御信号SUSのパ
ルスを計数する維持放電制御信号カウンタ、この維持放
電制御信号カウンタから出力される維持放電制御信号計
数データと、上記ライン毎表示データ量計数手段7から
出力される表示データ量計数データとを比較し、上記の
維持放電制御信号計数データと表示データ量計数データ
とが一致したか否かを判定する一致判定回路部、両デー
タが一致した時点で、維持放電を無効にするディセイブ
ル信号と、別途入力された維持放電の開始を規定する維
持放電開始信号に基づいて維持放電を有効にするための
イネイブル信号を生成するイネイブル信号生成器部、お
よび、このイネイブル信号と上記維持放電制御信号との
論理演算を行うことにより上記ライン毎に表示データ量
に応じて維持放電の回数を設定し、この維持放電の回数
を制御するための論理回路部を内蔵している。
および第2電極側ドライバ回路部5の少なくとも一方
は、さらに、複数ビットのディジタル信号を駆動するた
めの複数の高電圧出力段と、これらの複数ビットのディ
ジタル信号の出力ビット数に応じた複数の維持放電制御
信号によって複数の高電圧出力段が駆動される場合に、
維持放電の期間になってから、すべての複数ビットに対
し維持放電制御信号に応じた維持放電の回数だけ一度に
維持放電を行えるように、予め走査した上記ライン毎の
表示データ量に関するデータを保持するためのデータカ
ウンタ・レジスタとを内蔵している。さらに、上記高電
圧出力段およびデータカウンタ・レジスタにより、上記
複数ビットのディジタル信号を一度に駆動させるように
している。
回路部4または第2電極側ドライバ回路部5のいずれか
一方の外部にスイッチ回路を設けている。この第1電極
側ドライバ回路部4または第2電極側ドライバ回路部5
のいずれか一方により、上記ライン毎に表示セルに対す
るデータ走査を行うことを可能にするスキャン制御と維
持放電を行うことを可能にする維持放電制御とを兼ねて
実行する場合に、上記のスキャン制御時の電源電圧Vsc
と上記の維持放電制御時の電源電圧Vs とを共通の電源
ラインから供給し、上記スイッチ回路によって上記2種
の電源電圧Vsc、Vs を切り換え、上記の一方のドライ
バ回路部でもって、スキャン制御による表示セルの駆動
と維持放電制御による表示セルの駆動の両方を行うよう
にしている。
存性によるライン間の輝度差を補償するように、上記ラ
イン毎に維持放電の回数が制御される。さらに好ましく
は、本発明の画像表示装置は、表示データの階調の重み
に応じて一つのフレームを時分割することにより複数の
サブフレームを形成し、これらの複数のサブフレームの
各々の輝度を組み合わせることによって多階調表示を行
う機能を有しており、上記の各サブフレーム単位で上記
表示データ量の依存性によるライン間の輝度差を補償す
るように、上記ライン毎に維持放電の回数の制御を行う
ような構成にしている。
3電極・面放電型のAC型プラズマディスプレイ装置に
おいては、表示パネル内の第1の電極(例えば、X電極
群側のサスティン電極X1〜Xn)14と第2の電極
(例えば、Y電極群側のスキャン電極Y1〜Yn)15
の対を、ライン毎に別個に駆動するようにしている。
計数するライン毎表示データ量計数手段、例えば、1ラ
イン表示データ量カウント回路を設け、この1ライン表
示データ量カウント回路により、複数ビットの表示デー
タ量計数データを生成するようにしている。さらに、維
持放電のための駆動を行う第1電極側ドライバ回路部4
および第2電極側ドライバ回路部5内で維持放電制御信
号のパルスを計数して得られる維持放電制御信号計数デ
ータと、上記の表示データ量計数データとを比較し、維
持放電制御信号計数データと表示データ量計数データと
が一致した時点で、維持放電を無効にするディセイブル
信号と、維持放電の開始を規定する維持放電開始信号に
基づいて維持放電を有効にするためのイネイブル信号を
生成する。さらに、このイネイブル信号と維持放電制御
信号との論理演算(例えば、論理積演算)を行うことに
より各ラインにつながっている表示データ量に応じて維
持放電の回数をライン毎に設定し、この維持放電の回数
を適当に調整するようにしている。
のラインに対し表示データ量計数データと維持放電制御
信号計数データとが一致するところまで維持放電の動作
を続けるという駆動を行い、表示データ量が多く輝度が
低下したラインに対する維持放電の回数を他のラインよ
り多くすることによりライン間の輝度差を零にするよう
にしている。
ドライバ回路により駆動していたために、1ラインに接
続される負荷が揃わない場合、負荷の違いによる輝度差
が階調の1段階の輝度差よりも大きくなることがあっ
た。これに対し、本発明のドライバ回路によれば、複数
のラインの電極の対をそれぞれ別個に駆動するようにし
ているので、輝度が低下したラインに対する維持放電の
回数を他のラインより多くしてライン間の輝度差を零に
することができる。換言すれば、本発明においては、第
1の電極14と第2の電極15の電極対毎に、この電極
対に接続されるラインの表示データ量に応じた維持放電
の回数をイネイブル信号によって設定し、当該ラインの
負荷に相当する表示データ量が多いことにより輝度低下
を起こしたラインの維持放電の回数、すなわち、サステ
ィン回数を増やして表示データ量が少ないラインとの輝
度差を補償するようにしている。
複数のサブフレームに分割する場合に、各サブフレーム
でのライン毎の発光表示の輝度が、ライン毎の負荷に対
応する表示データ量に依存することなく本来出したい一
定の値の輝度に調整されるため、各サブフレームのライ
ン間で輝度差が生じなくなり、表示パネル上の表示デー
タに関する均一な輝度が実現されると共に、階調逆転や
不連続性のない直線性の優れた多階調表示を行うことが
可能になる。
の実施例を詳細に説明する。図2は、本発明の一実施例
の構成を示すブロック図である。ただし、ここでは、本
発明の画像表示装置1の代表例として、3電極・面放電
型のAC型のプラズマディスプレイ装置(PDP)11
の構成を説明することとする。
内のプラズマディスプレイパネル21においては、第1
の電極としてのX電極群42を構成するサスティン電極
X1、X2、…Xk …、X480、および、第2の電極
としてのY電極群53を構成するスキャン電極Y1、Y
2、…Yk …、Y480が、表示ライン毎に対になって
平行に配置される。この場合、スキャン電極Y1、Y
2、…Yk …、Y480は、サスティン電極としての機
能も有している。さらに、第3の電極としてのアドレス
電極群32を構成するアドレスデータ電極D1、D2、
D3、…、Dnが、X電極側のサスティン電極とY電極
側のスキャン電極との電極対と対向する位置であってサ
スティン電極およびスキャン電極と直交する状態に配置
される。このような電極対とアドレスデータ電極との交
点の位置に平面マトリクス状の複数の表示セル22が形
成される。
11におけるプラズマディスプレイパネル21を駆動す
るためのデータドライバ回路部3(図1)、第1電極側
ドライバ回路部4(図1)および第2電極側ドライバ回
路部5(図1)の構成、ならびにこれらのドライバ回路
部を制御するための制御回路部61の構成を説明するこ
ととする。
部4として、従来の場合(図10)と同じように、複数
の表示セル22のアドレス放電を目的として1ライン分
のアドレス電極群32のデータ駆動を行うアドレスデー
タドライバ回路31を設けている。さらに、第1電極側
ドライバ回路部4として、上記表示セル22の維持放電
を目的としてX電極群42の各サスティン電極X1〜X
480に対しサスティン駆動を行うXサスティンドライ
バ回路41を設けている。
て、選択書き込み放電を行うアドレス期間では、Y電極
群53の各スキャン電極Y1〜Y480に対し上記アド
レスデータドライバ回路31にてセットされた1ライン
分のデータに関して順次データ走査を行い、サスティン
期間になるとサスティン駆動を行うYスキャンドライバ
回路51を設けている。
は、維持放電制御(すなわち、サスティン制御)時の電
源電圧、すなわち、サスティン電圧Vs と消去放電制御
時の電源電圧、すなわち、イレーズ電圧Ve とを切り換
えるためのスイッチ回路43が設けられている。また一
方で、Yスキャンドライバ回路51には、上記サスティ
ン電圧Vs と、スキャン制御時の電源電圧、すなわち、
スキャン電圧Vscとを切り換えるためのスイッチ回路5
4が設けられている。このスイッチ回路54では、ライ
ン毎に表示セル22に対するデータ走査を行うことを可
能にするスキャン制御とサスティン制御とを兼ねて実行
する場合に、上記のサスティン電圧Vsと電源電圧Vs
スキャン制御時の電源電圧サスティン電圧Vs とスキャ
ン電圧Vscとを切り換えることにより、一つのYスキャ
ンドライバ回路51でもって、スキャン制御による表示
セル22の駆動とサスティン制御による表示セル22の
駆動の両方を行うようにしている。
データドライバ回路31、Xサスティンドライバ回路4
1およびYスキャンドライバ回路を含むプラズマディス
プレイ装置11の動作をすべて制御する制御回路部61
が設けられている。この制御回路部61の主要部は、前
述の図10の場合と同じように、複数の表示セル22の
アドレス放電により表示データの制御を行う表示データ
制御部62と、上記の各種のドライバ回路によるプラズ
マディスプレイパネル21内の表示セル22を駆動する
タイミングを制御する駆動タイミング制御部63とから
構成される。
タ制御部62は、外部から入力されるカラー表示用の表
示データの列(赤色表示データR7〜0、緑色表示デー
タG7〜0、青色表示データB7〜0)を、プラズマデ
ィスプレイ装置11を駆動するためのデータに並び替え
る表示データ前処理部621と、並び替えた表示データ
の列を一旦格納しておき、アドレス期間にアドレス放電
制御用の表示データ信号A−DATAとして順次アドレ
スデータドライバ回路31に転送するフレームメモリ部
622と、このフレームメモリ部622を適正なタイミ
ングでリード/ライト動作させるフレームメモリ制御回
路部623とを有している。
63は、外部から入力されるドットクロックCLK、ブ
ランキング信号XBLNK、垂直同期信号XVsync、お
よび水平同期信号XHsync等の各種信号を、プラズマデ
ィスプレイ装置11の表示を行うための内部制御信号に
変換するためのPDPタイミング発生回路部631を有
している。このPDPタイミング発生回路部631によ
り入力表示データを制御することによって、X共通ドラ
イバ回路40、Y共通ドライバ回路50およびYスキャ
ンドライバ回路55に対する駆動シーケンスが与えられ
る。
は、アドレス放電制御用のクロック信号A−CLKを出
力してアドレスデータドライバ回路31を駆動するアド
レスドライバ制御部632と、Xサスティンドライバ回
路41を駆動するXサスティンドライバ制御部635
と、Yスキャンドライバ回路51を駆動するYスキャン
ドライバ制御部633とを有している。
X電極群42を構成するサスティン電極X1〜X480
に印加される維持放電制御信号(すなわち、サスティン
制御信号)X−SUS、および、サスティン制御信号X
−SUSの発生開始の時期を規定する維持放電開始信号
(すなわち、サスティン開始信号)SUSSTが生成さ
れ、Xサスティンドライバ回路41に送出される。
33では、Y電極群53を構成するスキャン電極Y1〜
Y480のデータ走査に係る複数ビットのスキャンデー
タ信号Y−DATA、上記データ走査に係るクロック信
号Y−CLK、上記スキャン電極Y1〜Y480に印加
されるサスティン制御信号Y−SUS、および、サステ
ィン制御信号Y−SUSの発生開始の時期を規定するサ
スティン開始信号SUSSTが生成され、Yスキャンド
ライバ回路51に送出される。
あるライン毎表示データ量計数手段7(図1)として、
フレームメモリ部622からのアドレス放電制御用の表
示データ信号A−DATAに基づき、各々のラインの表
示データ量を計数する1ライン表示データ量カウント回
路71を設けている。この1ライン表示データ量カウン
ト回路71は、各々のラインの表示データ量のカウント
数に対応する複数ビット(ここでは8ビット)のディジ
タル出力を有する。このディジタル出力、すなわち、表
示データ量出力データ信号DACは、サスティン駆動を
行うXサスティンドライバ回路41およびYスキャンド
ライバ回路51内の維持放電制御信号計数手段によりカ
ウントされたサスティン制御信号のパルスの数(サステ
ィンパルスの数)と比較される。さらに、Xサスティン
ドライバ回路41およびYスキャンドライバ回路51
は、上記の表示データ量出力データ信号DACが示す表
示データ量のカウント数とサスティンパルスの数とが一
致するところまで維持放電の動作(サスティン動作)を
続けるという駆動を行う。このようにして、表示データ
量の多いラインに対するサスティン数を他のラインより
多くすることによりライン間輝度差を補償することが可
能になる。
フレーム内の駆動波形を示すタイミングチャートであ
る。図3に示すサブフレームは、前述の図12の場合と
同じように、各サブフレームの重みに応じた表示データ
の書き込みを行うアドレス期間と、アドレス指定がなさ
れた表示データを表示するサスティン期間とに分かれて
おり、各SFを重ね合わせて1フレーム画像を表示して
いる。
のアドレス期間内の初期化期間は、前述の図12のステ
ップ1からステップ3までの動作がなされる。さらに詳
しく説明すると、初めに、各ラインのサスティン電極X
1〜X480に対し、このサスティン電極に接続された
表示セル22を初期状態にするための消去放電電圧Ve
のイレーズパルスが印加される。次に、各ラインのスキ
ャン電極Y1〜Y480に対し、書き込み放電を生じさ
せる書き込み電圧Vw の書き込みパルスが印加される。
さらに、サスティン電極X1〜X480に対し、各ライ
ンの表示セル内に壁電荷を均一に蓄積するためのイレー
ズパルスが再度印加される。その後のアドレス期間で
は、前述の図12のステップ4の動作と同じように、ア
ドレスデータ電極D1〜Dnにアドレス電圧Va のアド
レスパルスを印加すると共に、表示すべき表示データに
応じてスキャン電圧Vscを有するデータスキャンパルス
が選択的に印加される。
では、各ラインのサスティン電極X1〜X480、およ
び、各ラインのスキャン電極Y1〜Y480に対し、前
述の書き込み電圧Vw よりも低いサスティン電圧Vs を
有するサスティンパルスが印加される。すなわち、各ラ
インのサスティン電極とスキャン電極の対に対してサス
ティン動作を行うことにより、選択された表示セル中の
発光放電を持続させることができる。
に点線で描かれている部分は、各ラインのサスティン電
極X1〜X480およびスキャン電極(サスティン電極
としても機能する)Y1〜Y480に対するイネイブル
信号SUSEにより発生回数が調整されたサスティンパ
ルスを示すものである。上記の各ラインにおけるイネイ
ブル信号SUSEは、サスティンパルスを無効にするデ
ィセイブル信号SUSDと、維持放電の開始を規定する
サスティン開始信号SUSSTに基づいてライン毎に生
成される制御信号である。このように、本発明の一実施
例では、ライン毎の表示データ量の計数結果に応じてイ
ネイブル信号SUSEを生成することにより、各サブフ
レームにより規定された期間内でのサスティンパルス数
をライン単位で適宜減らすことができる。それゆえに、
PDP上のすべてのラインにわたって均一な輝度を達成
することが容易に可能になると共に、ライン毎の表示デ
ータ量による負荷が揃っていなくても階調逆転や不連続
性を生じることなく直線性の良好な多階調表示を行うこ
とが可能になる。
ンドライバ中の、ライン毎SUS制御回路の一構成例を
示す回路図である。この場合、スキャンドライバは、図
2のYスキャンドライバ回路51を含む 図4に示すライン毎SUS制御回路は、その内部に、サ
スティン制御信号SUSのパルスを計数し、かつ、この
パルスの計数結果と表示データ量出力データ信号DAC
とを比較する維持放電制御信号計数手段を備えている。
は、データカウンタ・レジスタ511を備えている。こ
のデータカウンタ・レジスタ511では、図2中に示し
た1ライン表示データ量カウント回路71から8ビット
の映像信号の形式で出力される表示データ量出力データ
信号DACをアドレス期間に受け、データ走査の対象と
なるライン数分順次入力される表示データを順に格納し
ておく。さらに、上記データカウンタ・レジスタ511
は、アドレス期間からサスティン期間に移行するとき
に、格納しておいた8ビットの表示データをライン毎に
一斉に出力する機能を有する。
信号計数手段は、サスティン期間に入って印加されるサ
スティンパルスを計数する維持放電制御信号カウンタ
(以下、SUSカウンタと略記する)512を含む。さ
らに、この維持放電制御信号カウンタ512の出力側
に、一致判定回路部513が設けられている。この一致
判定回路部513は、データカウンタ・レジスタ511
およびSUSカウンタ512から出力される8ビットの
出力信号をライン毎に入力し、両方の出力信号が一致し
た時点でサスティン制御信号SUSを無効にするディセ
イブル信号SUSDをイネイブル信号生成器部514に
入力するものである。なお、ここでは、ライン毎の表示
データ量に依存してディセイブル信号SUSDが異なる
ので、それぞれのラインに対応するディセイブル信号S
USDを、SUSD1、SUSD2、…SUSDk…、
SUSD480のように表すこととする。上記のイネイ
ブル信号生成器部514は、すべてのラインに共通なサ
スティン期間の開始を規定するサスティン開始信号SU
SSTと、ライン毎に異なるディセイブル信号SUSD
1〜SUSD480との間の期間だけサスティン制御信
号SUSをイネイブル状態にするためのイネイブル信号
SUSEを生成する。なお、このイネイブル信号SUS
Eもライン毎に異なるので、SUSE1、SUSE2、
…SUSEk…、SUSE480のように表すこととす
る。イネイブル信号生成器部514から出力されるイネ
イブル信号SUSE1、SUSE2、…SUSEk…、
SUSE480と、サスティン制御信号SUSは、AN
D回路部等からなる論理回路部515を通すことによ
り、複数のスキャン電極Y1〜Y480に対応するライ
ンにそれぞれ供給すべきライン毎サスティン制御信号S
USO1、SUSO2、…SUSOk…、SUSO48
0が生成される。さらに、これらのライン毎サスティン
制御信号SUSO1〜SUSO480は、ライン毎の高
圧出力段のゲートに入力される。
ンドライバの構成を示す回路図である。既に述べたとお
り、図5においても、図13に示したものと同様の構成
要素は、同一の参照番号を付して表している。図5に示
すスキャンドライバの高圧出力段は、複数のスキャン電
極Y1〜Y480を別個に駆動することができるよう
に、ライン毎に独立して設けられている。
示したライン毎SUS制御回路である。このライン毎S
US制御回路は、図2に示した1ライン表示データ量カ
ウント回路71からのカウント信号に相当する表示デー
タ量出力データ信号DAC(ここでは8ビット)と、サ
スティン期間の開始を示すサスティン開始信号SUSS
Tと、イネイブル信号SUSEとを生成するものであ
る。522はライン毎のイネイブル信号SUSEとサス
ティン制御信号SUSの論理回路によるライン毎高圧出
力制御回路であり、後段の高圧出力回路524のサステ
ィン駆動を制御している。
は、ライン毎高圧出力制御回路522によって駆動され
るサスティン駆動信号SU1、SD1、…、SUk、S
Dk、…、SU480、SD480と、前述のスキャン
出力回路523によって駆動されるスキャンパルスSC
1、…、SCk、…、SC480とが高圧出力回路52
4により合成された後、Y電極群へと出力される(出力
信号DO1…、DOk、…、DO480)。このため、
各ライン毎の負荷(表示データ量)に応じた個別のサス
ティン制御が可能となり、ライン間の輝度差を補償した
表示が実現できる。
ャンドライバ回路51の高圧出力段における表示データ
信号DATAの入力部を論理固定(例えば“L”レベ
ル)とすることにより、上記の高圧出力段を、ライン毎
のデータ走査を行わないXサスティンドライバ回路41
と共通に使用することが可能である。図6は、本発明の
一実施例における1ライン表示データ量カウント回路の
一構成例を示す回路図である。ここでは、図2に示した
1ライン表示データ量カウント回路71の具体的な回路
構成例を詳細に示すこととする。
レームにおける表示データ量を1ラインの単位で計数す
るカウント回路部である。このカウント回路部711か
ら出力されるカウント値を示す信号、すなわち、表示デ
ータ量信号mn を、例えば上位6ビットの信号とする。
さらに、図6において、712はRAM等からなる記憶
手段である。この記憶手段712は、サブフレームの状
態を表す信号SFS*(例えば、SFS0、SFS1、
SFS2等)と、表示データの格納アドレスを指定する
ための少なくとも1本以上のアドレス信号ADR*をロ
ードすると共に、演算係数an およびb n をロードする
ものである。
ータ量信号mn と、例えば6ビットの演算係数bn の乗
算(bn ×mn )を行う乗算器である。714は、71
3による乗算結果(例えば上位8ビットの信号)と演算
係数an との加算(an +b n ×mn )を行う加算器で
ある。715、716および717はデータラッチ回路
であり、511は図4に示したものと同一のデータカウ
ンタ・レジスタである。
におけるカラー表示用の緑色、青色および赤色の表示デ
ータ信号をそれぞれRn 、Gn およびBn とした場合、
カウント回路部711において、水平同期信号XHsync
に同期した状態で1ライン毎の表示データ量が計数さ
れ、カウント出力信号が生成される。このカウント出力
信号の内、例えば上位6ビットの信号を取って表示デー
タ量信号mn とした場合、この表示データ量信号mn と
記憶手段712よりロードされる演算係数an 、bn と
に基づき、乗算器713および加算器714によってS
mn =an +bn×mn の演算が行われる。
持放電の回数、すなわち、サスティン回数Smn は、例
えば、8ビットの表示データ量出力データ信号DACと
してデータカウンタ・レジスタ511に格納される。さ
らに、このデータカウンタ・レジスタ511の後段で、
実際のサスティン動作の実行回数値と比較してライン毎
の輝度補償が実現される。また一方で、記憶手段712
には、該当するサブフレームにおける表示データ量とサ
スティン回数との関係を決める演算係数an 、bn が格
納されている。この記憶手段712に対し、サブフレー
ムの状態を表す信号SFS*とアドレス信号ADR*を
入力してアドレス指定を行うことによりデータのロード
が実行される。このようにして記憶手段712にロード
されたデータは、データラッチ回路715および716
のデータラッチ回路により、乗算器713および加算器
714にそれぞれ入力される。また、データラッチ回路
717は、演算のタイミングを合わせるためのものであ
る。
の演算の手順を詳しく説明することとする。あるSFn
(n番目のサブフレーム)における表示データ量信号m
n が示す1ライン上の表示データ数(ここでは、説明の
便宜上、表示データ数をmn で表す)と発光輝度Bmn
の間には、次のような関係がある。
a )/ma (≡const.(一定)) ただし、Bo :1ライン上で、一つの表示セル(1ドッ
ト)のみを表示したときの輝度、 Ba :1ライン上のすべての表示セルを表示したときの
輝度、 ma :1ライン上のすべての表示セル数 である。この場合、説明を簡単にするため、発光輝度B
mn は、当該ライン上の表示データ数mn に単純に反比
例して低下するものと仮定している。
との関係式から明らかなように、同一サブフレーム内に
おけるライン間で表示セル数が異なっている場合、本来
同じ発光輝度となるべきものに輝度差を生じてしまうこ
ととなる。この輝度差をΔBとすると、 ΔB=α×Δm(Δm:表示すべき表示セル数の差) この輝度差ΔBを補償するため、ライン間でサスティン
回数を制御して輝度Bo の値を変えようとするのが本発
明の主旨である。
o とサスティン回数Sとの間には次式の関係がある。 Bo =β×S (β≡const.:1回のサスティン動作に
よる発光輝度) ただし、ここでは、説明を簡単にするため、発光輝度は
単純にサスティン回数に比例するものとする。このサス
ティン回数が1に比べて充分大きい場合には、画像の背
景の発光輝度は無視できることから、上記の関係式で
は、背景の発光輝度輝度を省略して考えている。
たとき、発光輝度はBo →Bo +ΔBo となり、次式の
関係が成立する。 ΔBo =β×ΔS 輝度差の補償としてΔB=ΔBo とすれば、 α×Δm=β×ΔS ∴ΔS=(α/β)×Δm ただし、α=(Bo −Ba )/ma 、 β=Bo /So である。表示データ量mn =1のときのサスティン回数
S=So を基準とすると、表示データ量mn に対するサ
スティン回数Smn は、 Smn =(α/β)×(mn −1)+So =bn ×mn +an と記述することができる。
ン表示データ量カウント回路の他の構成例を示す回路図
である。図7においては、本実施例の構成の一部である
1ライン表示データ量カウント回路71の他の具体的な
回路構成例が示されている。図7に示すカウント回路部
711は、前述の図6のカウント回路部と同じものであ
り、n番目のサブフレームにおける表示データ量を1ラ
イン単位で計数するものである。この場合、前述の図6
の場合と同じように、カウント回路部711から出力さ
れるカウント値を示す信号、すなわち、表示データ量信
号mn を、例えば上位6ビットの信号とする。712′
は、1ラインの表示データ量mn とサブフレームの状態
を表す信号SFS*(例えば、SFS0、SFS1、S
FS2等)とを入力アドレスとして、その入力アドレス
に対応するサスティン回数のデータが格納されている記
憶手段である。
においては、前述の図6において演算器を用いて行った
乗算や加算等の演算を記憶手段712′のプログラム内
に組み込むようにしている。この記憶手段712′から
出力されるサスティン回数Smn は、図6の場合と同じ
ように、例えば、8ビットの表示データ量出力データ信
号DACとしてデータカウンタ・レジスタ511に格納
される。すなわち、図7の1ライン表示データ量カウン
ト回路では、記憶手段712′のPROMやRAM等に
記憶された表示データ量に関するデータをソフト的に読
み替えるようにしているので、回路構成の簡略化が図れ
る。
極・面放電型のAC型プラズマディスプレイ装置に適用
した場合の回路構成および動作を説明してきたが、本発
明の画像表示装置は、AC型プラズマディスプレイ装置
ばかりでなく、2電極型のAC型プラズマディスプレイ
装置、DC(直流)型プラズマディスプレイ装置および
液晶表示装置等にも適用することも可能である。
プレイ装置に適用した例を示すブロック図である。図8
に示す2電極型プラズマディスプレイ装置12では、前
述の3電極・面放電型プラズマディスプレイ装置と異な
り、2種類の電極、例えば、X電極群側の複数のアドレ
ス電極X1′〜X640′とY電極群側の複数のサステ
ィン電極Y1′〜Yn′(ここでは、n=480)によ
り、プラズマディスプレイパネル21′上の複数の表示
セルが構成される。
数の表示セルは、Xデータドライバ回路41′およびY
スキャンドライバ回路51′の2種類のドライバ回路に
より駆動される。前者のXデータドライバ回路41′
は、選択された表示セルのアドレス放電を目的として、
複数のアドレス電極の駆動を実行する。後者のYスキャ
ンドライバ回路51′は、上記表示セルのデータ走査お
よび維持放電を目的として、1ライン分のサスティン電
極の駆動を実行する。
ドライバ回路41′およびYスキャンドライバ回路5
1′を含む2電極型プラズマディスプレイ装置12の動
作をすべて制御する制御回路部61′が設けられてい
る。この制御回路部61′の主要部は、複数の表示セル
のアドレス放電により表示データの制御を行う表示デー
タ制御部62′と、上記2種のドライバ回路によりプラ
ズマディスプレイパネル21′内の表示セルを駆動する
タイミングを制御する駆動タイミング制御部63とから
構成される。
タ制御部62′は、外部から入力される表示データDi
〜0を、2電極型プラズマディスプレイ装置12を駆動
するためのデータに並び替える表示データ前処理部62
1′と、並び替えた表示データDi〜0を一旦格納して
おき、アドレス放電制御用の表示データ信号X−DAT
Aとして順次Xサスティンドライバ回路41に転送する
フレームメモリ部622′と、このフレームメモリ部6
22′を適正なタイミングでリード/ライト動作させる
フレームメモリ制御回路部623′とを有している。
63′は、外部から入力されるドットクロックCLK、
ブランキング信号XBLNK、垂直同期信号XVsync
(サブフレーム同期信号XSFsync)、および水平同期
信号XHsync等の各種信号を、2電極型プラズマディス
プレイ装置12の表示を行うための内部制御信号に変換
するためのPDPタイミング発生回路部631′を有し
ている。このPDPタイミング発生回路部631′によ
り入力表示データを制御することによって、Xデータド
ライバ回路41′およびYスキャンドライバ回路51′
に対する駆動シーケンスが与えられる。
3′は、アドレス放電制御用のクロック信号X−CL
K、サスティン制御信号X−SUS、およびサスティン
制御開始信号SUSSTを含む制御信号をXデータドラ
イバ回路41′に送出するXデータドライバ制御部63
3′を有している。さらに、上記の駆動タイミング制御
部63′は、サスティン電極Y1′〜Y480′のデー
タ走査に係るスキャンデータ信号Y−DATA、上記デ
ータ走査に係るクロック信号Y−CLK、上記サスティ
ン電極Y1′〜Y480′に印加されるサスティン制御
信号Y−SUS、および、サスティン開始信号SUSS
Tを含む制御信号をYスキャンドライバ回路51′に送
出するYスキャンドライバ制御部634′を有してい
る。
レイ装置における1サブフレーム内の駆動波形を示すタ
イミングチャートである。図9に示す1サブフレーム期
間においては、X電極群側の複数のアドレス電極X1′
〜X640′に対し、これらのアドレス電極X1′〜X
480′に接続された表示セルを初期状態にしてから、
各ラインのサスティン電極Y1′〜Y480′に対し、
書き込み放電を生じさせる書き込みパルスが印加され
る。さらに、サスティン電極Y1′〜Y480′に対
し、各ラインの表示セルを選択するためのイレーズパル
スが印加される。このイレーズパルスに対応して、アド
レス電極X1′〜X640′にアドレス放電制御用のア
ドレスパルスが印加される。
すべてのアドレス電極X1′〜X640′に対し、書き
込み電圧よりも低いサスティン電圧を有するサスティン
パルスが印加されると共に、各ラインのサスティン電極
Y1′〜Y480′に対し同じ電圧のサスティンパルス
が印加される。すなわち、各ラインのサスティン電極Y
1′〜Y480′に対してサスティン動作を行うことに
より、選択された表示セル中の発光放電を持続させるこ
とができる。
1′〜X640′、および各ラインのサスティン電Y
1′〜Y480′に対するイネイブル信号*SUSE1
〜*SUSEn(n=480)により、サスティンパル
スの発生回数が適宜調整される上記の2電極型プラズマ
ディスプレイ装置12においては、Xデータドライバ回
路41′が、前述の図2のアドレスデータドライバ回路
31およびXサスティンドライバ回路41の両方の機能
を有していることになる。
量カウント回路71は、前述の図2の場合と同じよう
に、表示データX−DATAが示す各ラインの表示デー
タ量のカウント数に対応する8ビットのディジタル出力
を有する。このディジタル出力、すなわち、表示データ
量出力データ信号DACは、Xデータドライバ回路4
1′およびYスキャンドライバ回路51′内でカウント
されたサスティンパルスの数と比較される。さらに、X
データドライバ回路41′およびYスキャンドライバ回
路51′は、ライン毎のイネイブル信号*SUSE1〜
*SUSE480に基づき、表示データ量出力データ信
号DACが示す表示データ量のカウント数とサスティン
パルスの数とが一致するところまでサスティン動作を続
けるという駆動を行う。このようにして、図9の2電極
型プラズマディスプレイ装置12においても、前述の図
2の場合と同じように、表示データ量の多いラインに対
するサスティンパルスの数を他のラインより多くするこ
とによりライン間輝度差を補償することが可能になる。
装置によれば、第1に、特に3電極型のプラズマディス
プレイ装置における第1の電極および第2の電極の対に
より構成される各ライン毎に表示すべき表示データを検
出し、表示データ量を計数した結果に基づき、第1およ
び第2の電極による維持放電の回数を設定してその回数
を適宜調整するようにしているので、ラインの負荷に相
当する表示データ量が多いことにより輝度低下を起こし
たラインの維持放電の回数を増やして表示データ量が少
ないラインとの輝度差を補償することが可能になり、表
示パネル上のすべてのラインにわたって均一な輝度を達
成することができる。
第2に、第1の電極および第2の電極の対により構成さ
れる各ライン毎に印加される維持放電制御信号を計数し
た結果と、各ライン毎の表示データ量の計数結果とを比
較し、両方の計数結果が一致した時点で生成されるイネ
イブル信号に基づいてライン毎の維持放電のためのサス
ティンパルス数を制御するようにしているので、簡単な
制御回路を用いて表示データ量が少ないラインのサステ
ィンパルス数を減らすことが可能になり、異なるライン
間での表示データ量の違いによる輝度差を零にすること
ができる。
第3に、第1の電極および第2の電極をそれぞれ駆動す
る第1電極側ドライバ回路部および第2電極側ドライバ
回路部の少なくとも一方に、維持放電制御信号カウン
タ、維持放電制御信号の計数結果と各ライン毎の表示デ
ータ量の計数結果との一致を検出するか否かを判定する
一致判定部回路部、両データが一致した時点でイネイブ
ル信号を生成するイネイブル信号生成器部、および、こ
のイネイブル信号と維持放電制御信号との論理演算を行
う論理回路部を内蔵しているので、上記のドライバ回路
部を集積化することにより、各ライン毎に表示データ量
に応じてサスティンパルスの数を設定し、かつ、ライン
間での表示データ量の違いによる輝度差を補償する機能
を有する小型のドライバ回路を容易に実現することがで
きる。
第4に、第1電極側ドライバ回路部および第2電極側ド
ライバ回路部の少なくとも一方に、複数ビットの表示デ
ータに対応するディジタル信号を駆動する複数の高電圧
出力段と、維持放電のためのサスティン期間に、すべて
のディジタル信号に対し維持放電制御信号に応じた維持
放電の回数だけ一度に維持放電を行えるように、予め走
査したライン毎の表示データ量に関するデータを保持す
るデータカウンタ・レジスタとを内蔵させているので、
表示データの総和量が多い場合でも上記複数ビットのデ
ィジタル信号を一度に駆動させることが可能になり、大
型画面上のライン間の表示データ量の違いによる輝度差
を速やかに補償することができる。さらに、本発明の画
像表示装置によれば、第5に、第1電極側ドライバ回路
部第1電極側ドライバ回路部または第2電極側ドライバ
回路部のいずれか一方において、スキャン制御時の電源
電圧と維持放電制御時の電源電圧とを共通の電源ライン
から供給し、スイッチ回路によって上記2種の電源電圧
を切り換えることにより、一つのドライバ回路部でもっ
てスキャン制御による表示セルの駆動と維持放電制御に
よる表示セルの駆動の両方を行うようにしているので、
電源回路構成を複雑にすることなくライン間の表示デー
タ量の違いによる輝度差を正しく補償することができ
る。
ては、あるサブフレーム内、あるいは、異なるサブフレ
ーム間での表示データ分布の偏りがあるような表示情報
に対しても、各ラインの表示データ量を検出して各ライ
ン毎に維持放電の回数を適宜調整することにより表示デ
ータ量の多いラインの輝度低下を補償するようにしてい
る。この輝度低下補償を行うことにより、サブフレーム
内のライン間輝度差が補償されると共に、異なるサブフ
レーム間での階調のアンバランスや不連続性に対しても
直線性をもつように修正されるために、表示データ量に
依存しない多階調表示を行うことが可能になり、特に3
電極型プラズマディスプレイ装置のようなカラー表示装
置の性能向上に寄与するところが大きい。
る。
駆動波形を示すタイミングチャートである。
の、ライン毎SUS制御回路の一構成例を示す回路図で
ある。
構成を示す回路図である。
量カウント回路の一構成例を示す回路図である。
量カウント回路の他の構成例を示す回路図である。
適用した例を示すブロック図である。
の駆動波形を示すタイミングチャートである。
である。
て複数のサブフレームを形成した状態を示す図である。
駆動波形を示すタイミングチャートである。
構成を示す回路図である。
間輝度差が生ずる様子を示す模式図である。
イン負荷特性を示すグラフである。
る変動の様子を示すグラフである。
Claims (9)
- 【請求項1】 第1の電極(14)および第2の電極
(15)の対を平行に配置すると共に、該第1および第
2の電極(14、15)の対と対向する位置であって該
第1および第2の電極(14、15)と直交する状態に
複数の第3の電極(13)を配置し、前記第1および第
2の電極(14、15)の対と前記第3の電極との交点
の位置に表示セルを形成し、前記第1および第2の電極
(14、15)の対で、書き込み放電によって書き込ま
れた表示データを維持するための維持放電を行い、デー
タの発光表示がなされる画像表示装置において、 前記ライン毎に表示データを検出し、該検出した表示デ
ータの表示データ量を計数するライン毎表示データ量計
数手段(7)を備え、 前記の各ラインにて該表示データ量計数手段(7)によ
り前記表示データ量を計数した結果に基づき、前記第1
および第2の電極(14、15)の対による前記維持放
電の回数を設定して該維持放電の回数を制御することを
特徴とする画像表示装置。 - 【請求項2】 前記画像表示装置が、さらに、 前記維持放電を行うために前記の各ラインの第1および
第2の電極(14、15)の対毎に印加される維持放電
制御信号(SUS)を計数する維持放電制御信号計数手
段を備え、 前記表示データ量計数手段(7)による前記表示データ
量の計数結果と、該維持放電回数計数手段による前記維
持放電制御信号のパルスの計数結果とを比較し、両方の
計数結果が一致した時点で前記維持放電を有効にするた
めのイネイブル信号(SUSE)を生成し、該イネイブ
ル信号(SUSE)と前記維持放電制御信号(SUS)
との論理演算を行うことによって前記ライン毎の前記維
持放電の回数を制御する請求項1記載の画像表示装置。 - 【請求項3】 前記表示データ量の依存性による前記の
ライン間の輝度差を補償するように、前記ライン毎に前
記維持放電の回数が制御される請求項1または2記載の
画像表示装置。 - 【請求項4】 前記画像表示装置が、前記表示データの
階調の重みに応じて一つのフレームを時分割することに
より複数のサブフレームを形成し、該複数のサブフレー
ムの各々の輝度を組み合わせることによって多階調表示
を行う機能を有しており、 前記の各サブフレーム単位で前記表示データ量の依存性
による前記のライン間の輝度差を補償するように、前記
ライン毎に前記維持放電の回数の制御を行う請求項1ま
たは2記載の画像表示装置。 - 【請求項5】 第1の電極(14)および第2の電極
(15)の対を平行に配置すると共に、該第1および第
2の電極(14、15)の対と対向する位置であって該
第1および第2の電極(14、15)と直交する状態に
複数の第3の電極(13)を配置し、前記第1および第
2の電極(14、15)の対と前記第3の電極との交点
の位置に表示セルを形成し、前記第1および第2の電極
(14、15)の対で、該書き込み放電によって書き込
まれた表示データを維持するための維持放電を行い、デ
ータの発光表示がなされる画像表示装置において、 前記の各ラインの第1および第2の電極(14、15)
に対し、前記維持放電を行うための前記維持放電制御信
号(SUS)をそれぞれ供給する第1電極側ドライバ回
路部(4)および第2電極側ドライバ回路部(5)と、 前記ライン毎に表示データ量に対応する複数ビットのデ
ィジタル信号を検出し、該ディジタル信号のパルスをカ
ウントすることにより前記表示データの表示データ量を
計数するライン毎表示データ量計数手段(7)とを備
え、 前記第1電極側ドライバ回路部(4)および第2電極側
ドライバ回路部(5)の少なくとも一方は、 前記維持放電制御信号(SUS)のパルスを計数する維
持放電制御信号カウンタと、 該維持放電制御信号カウンタから出力される維持放電制
御信号計数データと、前記ライン毎表示データ量計数手
段(7)から出力される表示データ量計数データとを比
較し、該維持放電制御信号計数データと該表示データ量
計数データとが一致したか否かを判定する一致判定回路
部と、 該維持放電制御信号計数データと該表示データ量計数デ
ータとが一致した時点で、前記維持放電を無効にするデ
ィセイブル信号(SUSD)と、別途入力された前記維
持放電の開始を規定する維持放電開始信号(SUSS
T)に基づいて前記維持放電を有効にするためのイネイ
ブル信号(SUSE)を生成するイネイブル信号生成器
部と、 該イネイブル信号(SUSE)と前記維持放電制御信号
(SUS)との論理演算を行うことにより前記ライン毎
に前記表示データ量に応じて前記維持放電の回数を設定
し、該維持放電の回数を制御するための論理回路部とを
内蔵することを特徴とする画像表示装置。 - 【請求項6】 前記第1電極側ドライバ回路部(4)お
よび前記第2電極側ドライバ回路部(5)の少なくとも
一方が、さらに、 前記複数ビットのディジタル信号を駆動するための複数
の高電圧出力段と、 該複数ビットのディジタル信号の出力ビット数に応じた
複数の維持放電制御信号(SUS)によって該複数の高
電圧出力段が駆動される場合に、前記維持放電の期間に
なってから、すべての前記複数ビットに対し前記維持放
電制御信号(SUS)に応じた維持放電の回数だけ一度
に該維持放電を行えるように、予め走査した前記ライン
毎の前記表示データ量に関するデータを保持するための
データカウンタ・レジスタとを内蔵し、 前記高電圧出力段および前記データカウンタ・レジスタ
により、前記複数ビットのディジタル信号を一度に駆動
させる請求項5記載の画像表示装置。 - 【請求項7】 前記第1電極側ドライバ回路部(4)ま
たは前記第2電極側ドライバ回路部(5)のいずれか一
方の外部にスイッチ回路を設け、 該第1電極側ドライバ回路部(4)または該第2電極側
ドライバ回路部(5)のいずれか一方により、前記ライ
ン毎に前記表示セルに対するデータ走査を行うことを可
能にするスキャン制御と前記維持放電を行うことを可能
にする維持放電制御とを兼ねて実行する場合に、 前記のスキャン制御時の電源電圧(Vsc)と前記の維持
放電制御時の電源電圧(Vs )とを共通の電源ラインか
ら供給し、前記スイッチ回路によって前記の2種の電源
電圧(Vsc、Vs )を切り換え、 前記の一方のドライバ回路部でもって、前記スキャン制
御による前記表示セルの駆動と前記維持放電制御による
前記表示セルの駆動の両方を行う請求項5または6記載
の画像表示装置。 - 【請求項8】 前記表示データ量の依存性による前記の
ライン間の輝度差を補償するように、前記ライン毎に前
記維持放電の回数が制御される請求項5、6または7記
載の画像表示装置。 - 【請求項9】 前記画像表示装置が、前記表示データの
階調の重みに応じて一つのフレームを時分割することに
より複数のサブフレームを形成し、該複数のサブフレー
ムの各々の輝度を組み合わせることによって多階調表示
をする機能を有しており、 前記の各サブフレーム単位で前記表示データ量の依存性
による前記のライン間の輝度差を補償するように、前記
ライン毎に前記維持放電の回数の制御を行う請求項5、
6または7記載の画像表示装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22540895A JP3611377B2 (ja) | 1995-09-01 | 1995-09-01 | 画像表示装置 |
US08/641,894 US6100859A (en) | 1995-09-01 | 1996-05-02 | Panel display adjusting number of sustaining discharge pulses according to the quantity of display data |
TW085105417A TW300987B (ja) | 1995-09-01 | 1996-05-07 | |
FR9606721A FR2738377B1 (fr) | 1995-09-01 | 1996-05-31 | Dispositif d'affichage a panneau dans lequel le nombre d'impulsions de decharge d'entretien est ajuste en fonction de la quantite de donnees d'affichage, et procede d'excitation de ce dispositif |
KR1019960019493A KR100286051B1 (ko) | 1995-09-01 | 1996-06-01 | 표시데이터량에 따라 유지방전 펄스수를 조정하는 패널표시장치 및 패널표시장치의 구동방법 |
US09/358,117 US6104362A (en) | 1995-09-01 | 1999-07-21 | Panel display in which the number of sustaining discharge pulses is adjusted according to the quantity of display data, and a driving method for the panel display |
KR1020000049732A KR100436452B1 (ko) | 1995-09-01 | 2000-08-25 | 표시데이터량에 따라 유지방전펄스 수를 조정하는 패널표시장치 및 그 구동방법 |
KR1020010086201A KR100415431B1 (ko) | 1995-09-01 | 2001-12-27 | 패널표시장치 및 표시패널의 구동방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22540895A JP3611377B2 (ja) | 1995-09-01 | 1995-09-01 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0968945A true JPH0968945A (ja) | 1997-03-11 |
JP3611377B2 JP3611377B2 (ja) | 2005-01-19 |
Family
ID=16828907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22540895A Expired - Fee Related JP3611377B2 (ja) | 1995-09-01 | 1995-09-01 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3611377B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6313814B1 (en) * | 1998-09-30 | 2001-11-06 | Mitsubishi Denki Kabushiki Kaisha | Display control circuit for display panel |
US6331843B1 (en) | 1997-12-10 | 2001-12-18 | Matsushita Electric Industrial Co., Ltd. | Display apparatus capable of adjusting the number of subframes to brightness |
US6411268B1 (en) | 1998-12-25 | 2002-06-25 | Nec Corporation | Plasma display unit with number of simultaneously energizable pixels reduced to half |
US6429834B1 (en) | 1998-12-08 | 2002-08-06 | Fujitsu Limited | Plasma display device |
KR100388843B1 (ko) * | 1997-07-15 | 2003-06-25 | 후지쯔 가부시끼가이샤 | 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치 |
JP2005257754A (ja) * | 2004-03-09 | 2005-09-22 | Pioneer Electronic Corp | 表示装置 |
KR100492950B1 (ko) * | 1997-07-25 | 2005-10-27 | 엘지전자 주식회사 | 에이씨피디피구동시스템 |
EP1667094A1 (en) | 2004-12-03 | 2006-06-07 | Fujitsu Hitachi Plasma Display Limited | Image display apparatus and driving method thereof |
JP2006301556A (ja) * | 2005-03-25 | 2006-11-02 | Pioneer Electronic Corp | 表示装置 |
KR100681653B1 (ko) * | 2003-03-31 | 2007-02-09 | 주식회사 대우일렉트로닉스 | 피디피의 라인 픽춰 디스토션 방지방법 |
JP2007516471A (ja) * | 2003-12-17 | 2007-06-21 | トムソン ライセンシング | 行負荷効果を軽減するための方法および装置 |
CN100458888C (zh) * | 2004-07-15 | 2009-02-04 | 富士通日立等离子显示器股份有限公司 | 驱动电路 |
WO2009139152A1 (ja) * | 2008-05-14 | 2009-11-19 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
KR101219478B1 (ko) * | 2008-10-01 | 2013-01-11 | 주식회사 오리온 | 플라즈마 디스플레이 패널의 구동방법 |
-
1995
- 1995-09-01 JP JP22540895A patent/JP3611377B2/ja not_active Expired - Fee Related
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100388843B1 (ko) * | 1997-07-15 | 2003-06-25 | 후지쯔 가부시끼가이샤 | 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치 |
KR100388842B1 (ko) * | 1997-07-15 | 2003-06-25 | 후지쯔 가부시끼가이샤 | 플라즈마 디스플레이 패널의 구동 방법 |
KR100492950B1 (ko) * | 1997-07-25 | 2005-10-27 | 엘지전자 주식회사 | 에이씨피디피구동시스템 |
US6388645B2 (en) | 1997-12-10 | 2002-05-14 | Matsushita Electric Industrial Co. Ltd. | Display apparatus capable of adjusting subfield number according to brightness |
US6351253B2 (en) | 1997-12-10 | 2002-02-26 | Matsushita Electric Industrial Co., Ltd. | Display apparatus capable of adjusting subfield number according to brightness |
US6400346B2 (en) | 1997-12-10 | 2002-06-04 | Matsushita Electric Industrial Co., Ltd. | Display apparatus capable of adjusting subfield number according to brightness |
US6331843B1 (en) | 1997-12-10 | 2001-12-18 | Matsushita Electric Industrial Co., Ltd. | Display apparatus capable of adjusting the number of subframes to brightness |
US6384803B2 (en) | 1997-12-10 | 2002-05-07 | Matsushita Electric Industrial Co., Ltd. | Display apparatus capable of adjusting subfield number according to brightness |
US6353424B2 (en) | 1997-12-10 | 2002-03-05 | Matsushita Electric Industrial Co., Ltd. | Display apparatus capable of adjusting subfield number according to brightness |
US6313814B1 (en) * | 1998-09-30 | 2001-11-06 | Mitsubishi Denki Kabushiki Kaisha | Display control circuit for display panel |
US6429834B1 (en) | 1998-12-08 | 2002-08-06 | Fujitsu Limited | Plasma display device |
US6411268B1 (en) | 1998-12-25 | 2002-06-25 | Nec Corporation | Plasma display unit with number of simultaneously energizable pixels reduced to half |
KR100681653B1 (ko) * | 2003-03-31 | 2007-02-09 | 주식회사 대우일렉트로닉스 | 피디피의 라인 픽춰 디스토션 방지방법 |
JP2007516471A (ja) * | 2003-12-17 | 2007-06-21 | トムソン ライセンシング | 行負荷効果を軽減するための方法および装置 |
US8441415B2 (en) | 2003-12-17 | 2013-05-14 | Thomson Licensing | Method and device for reducing line load effect |
JP2005257754A (ja) * | 2004-03-09 | 2005-09-22 | Pioneer Electronic Corp | 表示装置 |
US7701415B2 (en) | 2004-03-09 | 2010-04-20 | Panasonic Corporation | Display device |
CN100458888C (zh) * | 2004-07-15 | 2009-02-04 | 富士通日立等离子显示器股份有限公司 | 驱动电路 |
EP1667094A1 (en) | 2004-12-03 | 2006-06-07 | Fujitsu Hitachi Plasma Display Limited | Image display apparatus and driving method thereof |
US7903050B2 (en) | 2004-12-03 | 2011-03-08 | Fujitsu Hitachi Plasma Display Limited | Image display apparatus and driving method thereof |
JP2006301556A (ja) * | 2005-03-25 | 2006-11-02 | Pioneer Electronic Corp | 表示装置 |
WO2009139152A1 (ja) * | 2008-05-14 | 2009-11-19 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
KR101219478B1 (ko) * | 2008-10-01 | 2013-01-11 | 주식회사 오리온 | 플라즈마 디스플레이 패널의 구동방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3611377B2 (ja) | 2005-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100415431B1 (ko) | 패널표시장치 및 표시패널의 구동방법 | |
JP3672697B2 (ja) | プラズマディスプレイ装置 | |
US6414658B1 (en) | Method for driving a plasma display panel | |
US6175194B1 (en) | Method for driving a plasma display panel | |
US6507327B1 (en) | Continuous illumination plasma display panel | |
US6278422B1 (en) | Method of driving plasma display panel and display apparatus | |
US7233300B2 (en) | Apparatus and method for displaying gray scales of plasma display panel | |
US6483248B2 (en) | Display device | |
JPH0968945A (ja) | 画像表示装置 | |
US7142175B2 (en) | Method and apparatus for displaying grayscale of plasma display panel | |
JPH0876716A (ja) | マルチスキャン適応型プラズマディスプレイ装置 | |
US7053870B2 (en) | Drive method for plasma display panel and plasma display device | |
US6392616B1 (en) | Method for driving a plasma display panel | |
US20040212568A1 (en) | Plasma display panel driving method and apparatus, and plasma display apparatus | |
KR20060022288A (ko) | 플라즈마 디스플레이 장치 및 그 구동 방법 | |
KR100267216B1 (ko) | 플라즈마디스플레이패널의구동장치 | |
US20030038758A1 (en) | Display apparatus | |
US20050093775A1 (en) | Method of driving a plasma display panel | |
KR100279045B1 (ko) | Pdp의유지방전펄스수증가에따른밝기보상방법 | |
KR100493620B1 (ko) | 플라즈마 디스플레이 패널의 서스테인전류 분산방법 및 장치 | |
KR100209794B1 (ko) | 피디피 디스플레이 장치의 휘도 보정방법 | |
KR100280887B1 (ko) | 플라즈마디스플레이패널의구동장치 | |
KR100556695B1 (ko) | 플라즈마 디스플레이 패널의 어드레스 방법 및 장치 | |
KR100397355B1 (ko) | Pdp 텔레비전의 수직동기구간에서의 오동작 방지방법 | |
WO2009090685A1 (ja) | プラズマディスプレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040921 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |