JP3372176B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP3372176B2 JP3372176B2 JP32700896A JP32700896A JP3372176B2 JP 3372176 B2 JP3372176 B2 JP 3372176B2 JP 32700896 A JP32700896 A JP 32700896A JP 32700896 A JP32700896 A JP 32700896A JP 3372176 B2 JP3372176 B2 JP 3372176B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- semiconductor device
- diffusion layer
- type impurity
- channel stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 117
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000012535 impurity Substances 0.000 claims description 154
- 238000009792 diffusion process Methods 0.000 claims description 149
- 238000000034 method Methods 0.000 claims description 33
- 239000010410 layer Substances 0.000 description 180
- 210000004027 cell Anatomy 0.000 description 54
- 239000000758 substrate Substances 0.000 description 32
- 238000005468 ion implantation Methods 0.000 description 20
- 230000002093 peripheral effect Effects 0.000 description 19
- 230000015556 catabolic process Effects 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- -1 boron ions Chemical class 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 210000001744 T-lymphocyte Anatomy 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置セルの
外周囲に、リング状の不純物拡散層であるガードリング
を有する半導体装置の耐圧構造に関する。
外周囲に、リング状の不純物拡散層であるガードリング
を有する半導体装置の耐圧構造に関する。
【０００２】
【従来の技術】図８に、パワー用半導体装置のひとつで
あるＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅ Ｂｉｐｏ
ｌａｒ Ｔｒａｎｓｉｓｔｏｒ）半導体装置の従来構造
を示す。
あるＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅ Ｂｉｐｏ
ｌａｒ Ｔｒａｎｓｉｓｔｏｒ）半導体装置の従来構造
を示す。
【０００３】同図は、装置断面の一部を示しており、図
中右側が装置中央部に相当する。同図に示すように、中
央のセル領域Ａに複数のＩＧＢＴセルが形成されてい
る。ｐ型単結晶基板１０１をコレクタ領域とし、その上
に形成されたｎ- 型エピタキシャル層１０２をｎ- ベー
ス領域とする。ｐ型単結晶基板１０１の裏面にはコレク
タ電極１２０が形成されている。
中右側が装置中央部に相当する。同図に示すように、中
央のセル領域Ａに複数のＩＧＢＴセルが形成されてい
る。ｐ型単結晶基板１０１をコレクタ領域とし、その上
に形成されたｎ- 型エピタキシャル層１０２をｎ- ベー
ス領域とする。ｐ型単結晶基板１０１の裏面にはコレク
タ電極１２０が形成されている。
【０００４】セル領域Ａ内のｎ- 型エピタキシャル層１
０２の表面層にはｐ+ 型ベース領域１０３が形成されて
おり、さらにこのｐ+ 型ベース領域１０３の表面領域に
ｎ+型エミッタ領域１０４が形成されている。
０２の表面層にはｐ+ 型ベース領域１０３が形成されて
おり、さらにこのｐ+ 型ベース領域１０３の表面領域に
ｎ+型エミッタ領域１０４が形成されている。
【０００５】ｐ+ 型ベース領域１０３とｎ+ 型エミッタ
領域１０４上には、ゲート酸化膜１０５を介してゲート
１０６が形成されている。ゲート１０６は、隣接する２
つのｐ+ 型ベース領域１０３にまたがるように形成され
ている。
領域１０４上には、ゲート酸化膜１０５を介してゲート
１０６が形成されている。ゲート１０６は、隣接する２
つのｐ+ 型ベース領域１０３にまたがるように形成され
ている。
【０００６】ゲート１０６上には絶縁膜１０７、さらに
その上部には電極１０８が形成されている。電極１０８
は各ゲートの間隙部に露出したｐ型ベース領域１０３と
Ｎ型エミッタ領域１０４と電気的に接続されている。
その上部には電極１０８が形成されている。電極１０８
は各ゲートの間隙部に露出したｐ型ベース領域１０３と
Ｎ型エミッタ領域１０４と電気的に接続されている。
【０００７】ＩＧＢＴの構造は基板としてｐ+ 単結晶基
板を用いる点を除いては一般のＭＯＳＦＥＴの構造とほ
ぼ共通している。基板としてｐ+ 基板を用いることによ
り、動作時にｐ+ 単結晶基板１０１からｎ- 型エピタキ
シャル層１０２に、小数キャリヤであるホールが注入さ
れ、伝導度変調が生じｎ- 型エピタキシャル層１０２の
オン抵抗を低減できるという特長を有する。
板を用いる点を除いては一般のＭＯＳＦＥＴの構造とほ
ぼ共通している。基板としてｐ+ 基板を用いることによ
り、動作時にｐ+ 単結晶基板１０１からｎ- 型エピタキ
シャル層１０２に、小数キャリヤであるホールが注入さ
れ、伝導度変調が生じｎ- 型エピタキシャル層１０２の
オン抵抗を低減できるという特長を有する。
【０００８】一般に、パワー用半導体装置では、耐圧性
を上げる為に、中央のセル領域の外周囲に「ガードリン
グ」と呼ばれるリング状の深い不純物拡散層が設けられ
る。図８に示すように、従来のパワー用ＩＧＢＴ半導体
装置においても、中央のセル領域Ａの外周囲に複数のｐ
型不純物拡散層であるガードリング１１０ａ〜１１０ｃ
が形成されている。さらに、これらのガードリング領域
Ｇの外周である半導体装置の外周端部（チップの外周
端）には、ガードリングとは反対の導電型を有する、チ
ャネルストッパと呼ばれる不純物拡散層１１１（以下チ
ャネルストッパ１１１と記す）が形成される。
を上げる為に、中央のセル領域の外周囲に「ガードリン
グ」と呼ばれるリング状の深い不純物拡散層が設けられ
る。図８に示すように、従来のパワー用ＩＧＢＴ半導体
装置においても、中央のセル領域Ａの外周囲に複数のｐ
型不純物拡散層であるガードリング１１０ａ〜１１０ｃ
が形成されている。さらに、これらのガードリング領域
Ｇの外周である半導体装置の外周端部（チップの外周
端）には、ガードリングとは反対の導電型を有する、チ
ャネルストッパと呼ばれる不純物拡散層１１１（以下チ
ャネルストッパ１１１と記す）が形成される。
【０００９】図８においてｎ- 型エピタキシャル層１０
２中に示した破線は、装置の動作時における空乏層の広
がりを示したものである。ＩＧＢＴ半導体装置の耐圧限
界は、この空乏層のブレークダウン電圧で決まる。ブレ
ークダウン電圧値は、主に空乏層の幅と半導体層の不純
物濃度に依存する。また、ブレークダウンは、空乏層が
狭い箇所や、或いは空乏層の境界線の曲率が大きく、電
界集中が起こりやすい場所で発生しやすい。
２中に示した破線は、装置の動作時における空乏層の広
がりを示したものである。ＩＧＢＴ半導体装置の耐圧限
界は、この空乏層のブレークダウン電圧で決まる。ブレ
ークダウン電圧値は、主に空乏層の幅と半導体層の不純
物濃度に依存する。また、ブレークダウンは、空乏層が
狭い箇所や、或いは空乏層の境界線の曲率が大きく、電
界集中が起こりやすい場所で発生しやすい。
【００１０】ガードリング１１０ａ〜１１０ｃは、空乏
層の幅を広げるとともに、空乏層の境界線の曲率を小さ
くし、ブレークダウンの発生を抑制することで、ＩＧＢ
Ｔ装置の耐圧特性を向上させる効果を有している。
層の幅を広げるとともに、空乏層の境界線の曲率を小さ
くし、ブレークダウンの発生を抑制することで、ＩＧＢ
Ｔ装置の耐圧特性を向上させる効果を有している。
【００１１】空乏層がチップ端面に達すると、さらにこ
の空乏層がチップ端面からｐ型コレクタ領域１０１まで
達する。こうなるとｐ型のガードリング１１０ａ〜１１
０ｃ、Ｎ- 型ベース領域１０２およびｐ型コレクタ領域
１０１との間で寄生のｐｎｐトランジスタが形成され、
この寄生トランジスタを流れる電流がリーク電流とな
り、ブレークダウン電圧を、低下させてしまう。このよ
うな現象の発生を抑制するため、チップの外周端に形成
されるチャネルストッパ１１１は、空乏層の広がりをチ
ップ端面に達しないように抑制する機能を有している。
の空乏層がチップ端面からｐ型コレクタ領域１０１まで
達する。こうなるとｐ型のガードリング１１０ａ〜１１
０ｃ、Ｎ- 型ベース領域１０２およびｐ型コレクタ領域
１０１との間で寄生のｐｎｐトランジスタが形成され、
この寄生トランジスタを流れる電流がリーク電流とな
り、ブレークダウン電圧を、低下させてしまう。このよ
うな現象の発生を抑制するため、チップの外周端に形成
されるチャネルストッパ１１１は、空乏層の広がりをチ
ップ端面に達しないように抑制する機能を有している。
【００１２】
【発明が解決しようとする課題】上述するように、図８
に示す従来のＩＧＢＴ半導体装置において、空乏層の
幅、即ち空乏層の縦方向と横方向の厚みは、装置の耐圧
特性を左右する。なお、空乏層の横方向の厚みとは、基
板表面領域における最外周ガードリング周囲に形成され
る空乏層の幅を指し、最外周に位置するガードリング１
１０とチャネルストッパ１１１との距離Ｌｃで決まる。
に示す従来のＩＧＢＴ半導体装置において、空乏層の
幅、即ち空乏層の縦方向と横方向の厚みは、装置の耐圧
特性を左右する。なお、空乏層の横方向の厚みとは、基
板表面領域における最外周ガードリング周囲に形成され
る空乏層の幅を指し、最外周に位置するガードリング１
１０とチャネルストッパ１１１との距離Ｌｃで決まる。
【００１３】一般に、空乏層の縦方向の厚みを比較的大
きく設定することは可能であるので、半導体装置の耐圧
特性は主に空乏層の横方向の厚み、即ち最外周部に位置
するガードリング１１０ｃの表面近傍の横方向の空乏層
の厚みに依存する場合が多い。
きく設定することは可能であるので、半導体装置の耐圧
特性は主に空乏層の横方向の厚み、即ち最外周部に位置
するガードリング１１０ｃの表面近傍の横方向の空乏層
の厚みに依存する場合が多い。
【００１４】現在、ガードリング１１０ａ〜１１０ｃと
チャネルストッパ１１１は、いずれもまずイオン注入法
を用いて不純物の注入を行い、その後アニールを行うこ
とにより形成される。
チャネルストッパ１１１は、いずれもまずイオン注入法
を用いて不純物の注入を行い、その後アニールを行うこ
とにより形成される。
【００１５】しかしながら、アニール工程の温度や時間
の制御性は必ずしも良好ではないため、製品ロットごと
に最外周ガードリング１１０ｃとチャネルストッパ１１
１間の距離Ｌｃがばらついてしまう。
の制御性は必ずしも良好ではないため、製品ロットごと
に最外周ガードリング１１０ｃとチャネルストッパ１１
１間の距離Ｌｃがばらついてしまう。
【００１６】例えば、図８に示すようなＩＧＢＴ半導体
装置において、ガードリング１１０ａ〜１１０ｃ、およ
びチャネルストッパ１１１の深さを５μｍ、距離Ｌｃを
５０μｍと設計した場合、製造工程のばらつきの影響の
為、実際に得られる距離Ｌｃは製品間で±２〜４μｍ程
度のばらつきが発生してしまう。この距離Ｌｃのばらつ
きは、例えば５００Ｖの耐圧設計値に対し±５０Ｖの耐
圧特性のばらつきを伴うことになる。
装置において、ガードリング１１０ａ〜１１０ｃ、およ
びチャネルストッパ１１１の深さを５μｍ、距離Ｌｃを
５０μｍと設計した場合、製造工程のばらつきの影響の
為、実際に得られる距離Ｌｃは製品間で±２〜４μｍ程
度のばらつきが発生してしまう。この距離Ｌｃのばらつ
きは、例えば５００Ｖの耐圧設計値に対し±５０Ｖの耐
圧特性のばらつきを伴うことになる。
【００１７】本発明の目的は、製品間での耐圧特性のば
らつきの幅が少ない半導体装置とその製造方法を提供す
ることである。
らつきの幅が少ない半導体装置とその製造方法を提供す
ることである。
【００１８】
【００１９】
【００２０】
【課題を解決するための手段】本発明の半導体装置の第
１の特徴は、１または複数の半導体装置セルが形成され
たセル領域と、前記セル領域の外側に形成された、１ま
たは複数の第１導電型の不純物拡散層で構成される、１
または複数のガードリングと、最も外側にある前記ガー
ドリングの外側に形成された第２導電型の不純物拡散層
であるチャネルストッパとを有する半導体装置におい
て、前記チャネルストッパの内側に隣接するように、前
記チャネルストッパより浅く形成された、第２導電型の
不純物拡散層を有することである。
１の特徴は、１または複数の半導体装置セルが形成され
たセル領域と、前記セル領域の外側に形成された、１ま
たは複数の第１導電型の不純物拡散層で構成される、１
または複数のガードリングと、最も外側にある前記ガー
ドリングの外側に形成された第２導電型の不純物拡散層
であるチャネルストッパとを有する半導体装置におい
て、前記チャネルストッパの内側に隣接するように、前
記チャネルストッパより浅く形成された、第２導電型の
不純物拡散層を有することである。
【００２１】上記半導体装置の第１の特徴によれば、チ
ャネルストッパの内側に隣接して横方向のサイズばらつ
きが小さい浅い不純物拡散層を形成するので、最の外側
のガードリングとチャネルストッパ間の実質的な距離Ｌ
ｃのばらつきの幅を小さくできる。
ャネルストッパの内側に隣接して横方向のサイズばらつ
きが小さい浅い不純物拡散層を形成するので、最の外側
のガードリングとチャネルストッパ間の実質的な距離Ｌ
ｃのばらつきの幅を小さくできる。
【００２２】本発明の半導体装置の第２の特徴は、１ま
たは複数の半導体装置セルが形成されたセル領域と、前
記セル領域の外側に形成された、１または複数の第１導
電型の不純物拡散層で構成される、１または複数のガー
ドリングと、最も外側にある前記ガードリングの外側に
形成された第２導電型の不純物拡散層であるチャネルス
トッパとを有する半導体装置において、最も外側にある
前記ガードリングの外側に隣接するように、前記ガード
リングより浅く形成された、第１導電型の不純物拡散層
を有し、且つ前記チャネルストッパの内側に隣接するよ
うに、前記チャネルストッパより浅く形成された、第２
導電型の不純物拡散層を有することである。
たは複数の半導体装置セルが形成されたセル領域と、前
記セル領域の外側に形成された、１または複数の第１導
電型の不純物拡散層で構成される、１または複数のガー
ドリングと、最も外側にある前記ガードリングの外側に
形成された第２導電型の不純物拡散層であるチャネルス
トッパとを有する半導体装置において、最も外側にある
前記ガードリングの外側に隣接するように、前記ガード
リングより浅く形成された、第１導電型の不純物拡散層
を有し、且つ前記チャネルストッパの内側に隣接するよ
うに、前記チャネルストッパより浅く形成された、第２
導電型の不純物拡散層を有することである。
【００２３】上記半導体装置の第２の特徴によれば、最
も外側のガードリングの外側と、チャネルストッパの内
側とにそれぞれ隣接して横方向のサイズばらつきが小さ
い浅い不純物拡散層を形成するので、最も外側のガード
リングとチャネルストッパ間の実質的な距離Ｌｃのばら
つきの幅をより小さくできる。
も外側のガードリングの外側と、チャネルストッパの内
側とにそれぞれ隣接して横方向のサイズばらつきが小さ
い浅い不純物拡散層を形成するので、最も外側のガード
リングとチャネルストッパ間の実質的な距離Ｌｃのばら
つきの幅をより小さくできる。
【００２４】本発明の半導体装置の第３の特徴は、上記
第２の特徴を有する半導体装置において、前記第１導電
型の不純物拡散層が、最も外側にある前記ガードリング
に沿って、連続して形成されていることである。
第２の特徴を有する半導体装置において、前記第１導電
型の不純物拡散層が、最も外側にある前記ガードリング
に沿って、連続して形成されていることである。
【００２５】上記半導体装置の第３の特徴によれば、よ
り確実にしかも簡易な構成で上記第２の特徴による効果
を得ることができる。
り確実にしかも簡易な構成で上記第２の特徴による効果
を得ることができる。
【００２６】本発明の半導体装置の第４の特徴は、上記
第１と第２の特徴を有する半導体装置において、前記第
２導電型の不純物拡散層が、前記チャネルストッパに沿
って、連続して形成されていることである。
第１と第２の特徴を有する半導体装置において、前記第
２導電型の不純物拡散層が、前記チャネルストッパに沿
って、連続して形成されていることである。
【００２７】上記半導体装置の第４の特徴によれば、よ
り確実にしかも簡易な構成で上記第１と第２の特徴によ
る効果を得ることができる。
り確実にしかも簡易な構成で上記第１と第２の特徴によ
る効果を得ることができる。
【００２８】本発明の半導体装置の第５の特徴は、上記
第２の特徴を有する半導体装置において、前記第１導電
型の不純物拡散層が、最も外側にあるガードリングと一
部重複するように形成されていることである。
第２の特徴を有する半導体装置において、前記第１導電
型の不純物拡散層が、最も外側にあるガードリングと一
部重複するように形成されていることである。
【００２９】上記半導体装置の第５の特徴によれば、最
も外側にあるガードリングとこれに隣接して形成される
浅い第１導電型の不純物拡散層の周囲に形成される空乏
層の形状を、電界集中が発生しにくい連続的な形状に形
成できる。
も外側にあるガードリングとこれに隣接して形成される
浅い第１導電型の不純物拡散層の周囲に形成される空乏
層の形状を、電界集中が発生しにくい連続的な形状に形
成できる。
【００３０】本発明の半導体装置の第６の特徴は、上記
第１と第２の特徴を有する半導体装置において、前記第
２導電型の不純物拡散層は、前記チャネルストッパと一
部重複するように形成されていることである。
第１と第２の特徴を有する半導体装置において、前記第
２導電型の不純物拡散層は、前記チャネルストッパと一
部重複するように形成されていることである。
【００３１】上記半導体装置の第６の特徴によれば、よ
り確実にしかも簡易な構成で上記第１と第２の特徴によ
る効果を得ることができる。
り確実にしかも簡易な構成で上記第１と第２の特徴によ
る効果を得ることができる。
【００３２】本発明の半導体装置の第７の特徴は、上記
第１と第２の特徴を有する半導体装置において、前記セ
ル領域が、１または複数の第１導電型の不純物拡散層を
有し、前記第１導電型の不純物拡散層が、前記セル領域
が有する１または複数の前記第１導電型の不純物拡散層
の少なくともいずれか１と同じ深さを有することであ
る。
第１と第２の特徴を有する半導体装置において、前記セ
ル領域が、１または複数の第１導電型の不純物拡散層を
有し、前記第１導電型の不純物拡散層が、前記セル領域
が有する１または複数の前記第１導電型の不純物拡散層
の少なくともいずれか１と同じ深さを有することであ
る。
【００３３】上記半導体装置の第７の特徴によれば、セ
ル領域に第１導電型の不純物拡散層を形成する際に、同
一工程を用いて同時に最も外側のガードリングに隣接す
る第１導電型の不純物拡散層を形成できる。
ル領域に第１導電型の不純物拡散層を形成する際に、同
一工程を用いて同時に最も外側のガードリングに隣接す
る第１導電型の不純物拡散層を形成できる。
【００３４】本発明の半導体装置の第８の特徴は、上記
第１と第２の特徴を有する半導体装置において、前記セ
ル領域が、１または複数の第２導電型の不純物拡散層を
有し、前記第２導電型の不純物拡散層が、前記セル領域
が有する１または複数の前記第２導電型の不純物拡散層
の少なくともいずれか１と同じ深さを有することであ
る。
第１と第２の特徴を有する半導体装置において、前記セ
ル領域が、１または複数の第２導電型の不純物拡散層を
有し、前記第２導電型の不純物拡散層が、前記セル領域
が有する１または複数の前記第２導電型の不純物拡散層
の少なくともいずれか１と同じ深さを有することであ
る。
【００３５】上記半導体装置の第８の特徴によれば、セ
ル領域に第２導電型の不純物拡散層を形成する際に、同
一工程を用いて同時にチャネルストッパの内周囲に隣接
する第２導電型の不純物拡散層を形成できる。
ル領域に第２導電型の不純物拡散層を形成する際に、同
一工程を用いて同時にチャネルストッパの内周囲に隣接
する第２導電型の不純物拡散層を形成できる。
【００３６】なお、上記セル領域に形成される前記半導
体装置セルは、ＩＧＢＴセルでも、ＭＯＳＦＥＴセルで
も、バイポーラトランジスタセルであってもよい。
体装置セルは、ＩＧＢＴセルでも、ＭＯＳＦＥＴセルで
も、バイポーラトランジスタセルであってもよい。
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】本発明の半導体装置の製造方法における第
１の特徴は、１または複数の半導体装置セルを形成する
領域であるセル領域の外側に形成された、１または複数
の第１導電型の不純物拡散層で構成される、１または複
数のガードリングを形成する工程と、最も外側にある前
記ガードリングの外側に、第２導電型の不純物拡散層で
あるチャネルストッパを形成する工程と、前記チャネル
ストッパの内側に隣接するように、前記チャネルストッ
パより浅い第２導電型の不純物拡散層を形成する工程と
を有することである。
１の特徴は、１または複数の半導体装置セルを形成する
領域であるセル領域の外側に形成された、１または複数
の第１導電型の不純物拡散層で構成される、１または複
数のガードリングを形成する工程と、最も外側にある前
記ガードリングの外側に、第２導電型の不純物拡散層で
あるチャネルストッパを形成する工程と、前記チャネル
ストッパの内側に隣接するように、前記チャネルストッ
パより浅い第２導電型の不純物拡散層を形成する工程と
を有することである。
【００４２】上記製造方法の第１の特徴によれば、チャ
ネルストッパの内側に隣接して横方向のサイズばらつき
が小さい浅い不純物拡散層を形成するので、最も外側の
ガードリングとチャネルストッパ間の実質的な距離Ｌｃ
のばらつきの幅を小さくできる。
ネルストッパの内側に隣接して横方向のサイズばらつき
が小さい浅い不純物拡散層を形成するので、最も外側の
ガードリングとチャネルストッパ間の実質的な距離Ｌｃ
のばらつきの幅を小さくできる。
【００４３】本発明の半導体装置の製造方法における第
２の特徴は、上記第１の特徴を有する半導体装置の製造
方法において、前記第２導電型の不純物拡散層を形成す
る工程が、前記セル領域内に前記半導体装置セルを構成
する第２導電型の不純物拡散層を形成する工程と同時に
行われることである。
２の特徴は、上記第１の特徴を有する半導体装置の製造
方法において、前記第２導電型の不純物拡散層を形成す
る工程が、前記セル領域内に前記半導体装置セルを構成
する第２導電型の不純物拡散層を形成する工程と同時に
行われることである。
【００４４】上記製造方法の第２の特徴によれば、製造
工程の負担をかけずに上記第２導電型の不純物拡散層を
形成できる。
工程の負担をかけずに上記第２導電型の不純物拡散層を
形成できる。
【００４５】本発明の半導体装置の製造方法における第
３の特徴は、１または複数の半導体装置セルを形成する
領域であるセル領域の外側に形成された、１または複数
の第１導電型の不純物拡散層で構成される、１または複
数のガードリングを形成する工程と、最も外側にある前
記ガードリングの外側に形成された第２導電型の不純物
拡散層であるチャネルストッパを形成する工程と、最も
外側にある前記ガードリングの外側に隣接するように、
前記ガードリングより浅い第１導電型の不純物拡散層を
形成する工程と、前記チャネルストッパの内側に隣接す
るように、前記チャネルストッパより浅い第２導電型の
不純物拡散層を形成する工程とを有することである。
３の特徴は、１または複数の半導体装置セルを形成する
領域であるセル領域の外側に形成された、１または複数
の第１導電型の不純物拡散層で構成される、１または複
数のガードリングを形成する工程と、最も外側にある前
記ガードリングの外側に形成された第２導電型の不純物
拡散層であるチャネルストッパを形成する工程と、最も
外側にある前記ガードリングの外側に隣接するように、
前記ガードリングより浅い第１導電型の不純物拡散層を
形成する工程と、前記チャネルストッパの内側に隣接す
るように、前記チャネルストッパより浅い第２導電型の
不純物拡散層を形成する工程とを有することである。
【００４６】上記製造方法の第３の特徴によれば、最も
外側のガードリングの外側とチャネルストッパの内側に
それぞれ隣接して横方向のサイズばらつきが小さい浅い
不純物拡散層を形成するので、最も外側のガードリング
とチャネルストッパ間の実質的な距離Ｌｃのばらつきの
幅をより小さくできる。
外側のガードリングの外側とチャネルストッパの内側に
それぞれ隣接して横方向のサイズばらつきが小さい浅い
不純物拡散層を形成するので、最も外側のガードリング
とチャネルストッパ間の実質的な距離Ｌｃのばらつきの
幅をより小さくできる。
【００４７】本発明の半導体装置の製造方法における第
４の特徴は、上記第３の特徴を有する半導体装置の製造
方法において、前記第１導電型の不純物拡散層を形成す
る工程が、前記セル領域内に、前記半導体装置セルを構
成する第１導電型の不純物拡散層を形成する工程と同時
に行われ、且つ前記第２導電型の不純物拡散層を形成す
る工程が、前記セル領域内に、前記半導体装置セルを構
成する第２導電型の不純物拡散層を形成する工程と同時
に行われることである。
４の特徴は、上記第３の特徴を有する半導体装置の製造
方法において、前記第１導電型の不純物拡散層を形成す
る工程が、前記セル領域内に、前記半導体装置セルを構
成する第１導電型の不純物拡散層を形成する工程と同時
に行われ、且つ前記第２導電型の不純物拡散層を形成す
る工程が、前記セル領域内に、前記半導体装置セルを構
成する第２導電型の不純物拡散層を形成する工程と同時
に行われることである。
【００４８】上記製造方法の第４の特徴によれば、製造
工程の負担をかけずに上記第１導電型の不純物拡散層と
第２導電型の不純物拡散層を形成できる。
工程の負担をかけずに上記第１導電型の不純物拡散層と
第２導電型の不純物拡散層を形成できる。
【００４９】
（第１の実施の形態）本発明の第１の実施の形態につい
て図１〜図４を参照して説明する。
て図１〜図４を参照して説明する。
【００５０】図１は、本発明の第１の実施の形態である
ＩＧＢＴ半導体装置の部分断面図である。まず同図を参
照し、第１の実施の形態であるＩＧＢＴ半導体装置の構
成について説明する。
ＩＧＢＴ半導体装置の部分断面図である。まず同図を参
照し、第１の実施の形態であるＩＧＢＴ半導体装置の構
成について説明する。
【００５１】従来のパワー用ＩＧＢＴ半導体装置と同様
に、単結晶のｐ型Ｓｉ基板１１上にｎ-型のエピタキシ
ャル層１２が形成される。
に、単結晶のｐ型Ｓｉ基板１１上にｎ-型のエピタキシ
ャル層１２が形成される。
【００５２】装置中央のセル領域Ａには、複数のＩＧＢ
Ｔセルが形成される。ＩＧＢＴの各単位セルは、エピタ
キシャル層１２の表面上にゲート酸化膜３２を介して形
成された各ゲート３３、および各ゲート３３の両端部の
エピタキシャル層１２の表面領域に形成されたｐ型ベー
ス領域４１、ｐ型ベース領域４１内の表面層に形成され
たｎ型エミッタ領域５１を有する。ｎ型エミッタ領域５
１は、エミッタ電極６２ｂに電気的に接続される。ゲー
ト３３の表面および側面は、層間絶縁膜６１により覆わ
れ、ゲート３３とエミッタ電極６２ｂとは絶縁されてい
る。
Ｔセルが形成される。ＩＧＢＴの各単位セルは、エピタ
キシャル層１２の表面上にゲート酸化膜３２を介して形
成された各ゲート３３、および各ゲート３３の両端部の
エピタキシャル層１２の表面領域に形成されたｐ型ベー
ス領域４１、ｐ型ベース領域４１内の表面層に形成され
たｎ型エミッタ領域５１を有する。ｎ型エミッタ領域５
１は、エミッタ電極６２ｂに電気的に接続される。ゲー
ト３３の表面および側面は、層間絶縁膜６１により覆わ
れ、ゲート３３とエミッタ電極６２ｂとは絶縁されてい
る。
【００５３】セル領域Ａに形成されるセルの数は、デバ
イスの電流値に依存するが、例えば数百個の単位セル
が、それぞれ図面の前面および裏面方向に延在するよう
に並列に配置される。
イスの電流値に依存するが、例えば数百個の単位セル
が、それぞれ図面の前面および裏面方向に延在するよう
に並列に配置される。
【００５４】セル領域Ａ周囲のエピタキシャル層の表面
領域には、ガードリング１４ｂ1 〜１４ｂ3 が形成され
る。ガードリングの数は設計耐圧にあわせて選択され
る。ガードリング１４ｂ1 〜１４ｂ3 は、ｐ型ベース領
域４１と同じ導電型を有する不純物拡散層であり、ガー
ドリングの底部の深さはいずれもセル領域に形成される
ｐ型ベース領域４１より深い。
領域には、ガードリング１４ｂ1 〜１４ｂ3 が形成され
る。ガードリングの数は設計耐圧にあわせて選択され
る。ガードリング１４ｂ1 〜１４ｂ3 は、ｐ型ベース領
域４１と同じ導電型を有する不純物拡散層であり、ガー
ドリングの底部の深さはいずれもセル領域に形成される
ｐ型ベース領域４１より深い。
【００５５】セル領域Ａに隣接するガードリング１４ｂ
1 の内側には、浅いｐ型不純物拡散層４２が形成されて
いる。この浅いｐ型不純物拡散層４２は、拡散層の深さ
を漸次的に変化させ、セル領域とガードリングの境界部
に空乏層のなだらかな分布を形成する目的とともに、装
置誤動作の要因となるセル領域境界部での装置のオンオ
フに伴うホール動作のアンバランスの発生を抑制する目
的の為に形成される。
1 の内側には、浅いｐ型不純物拡散層４２が形成されて
いる。この浅いｐ型不純物拡散層４２は、拡散層の深さ
を漸次的に変化させ、セル領域とガードリングの境界部
に空乏層のなだらかな分布を形成する目的とともに、装
置誤動作の要因となるセル領域境界部での装置のオンオ
フに伴うホール動作のアンバランスの発生を抑制する目
的の為に形成される。
【００５６】図示されないが、セル領域Ａ内の各ゲート
３３は、ガードリング１４ｂ1 上のゲート３３と連続し
ており、ゲート電極６２ａに電気的に接続されている。
３３は、ガードリング１４ｂ1 上のゲート３３と連続し
ており、ゲート電極６２ａに電気的に接続されている。
【００５７】ガードリング１４ｂ1 上の層間絶縁膜６１
は一部がエッチング除去されており、エミッタ電極６２
ｂとガードリング１４ｂ1 が電気的に接続されている。
は一部がエッチング除去されており、エミッタ電極６２
ｂとガードリング１４ｂ1 が電気的に接続されている。
【００５８】最外周にあるガードリング１４ｂ3 上の層
間絶縁膜６１も一部エッチングされており、エミッタ電
極６２ｂとガードリング１４ｂ3 が電気的に接続されて
いる。
間絶縁膜６１も一部エッチングされており、エミッタ電
極６２ｂとガードリング１４ｂ3 が電気的に接続されて
いる。
【００５９】装置の外周端部には、最外周ガードリング
１４ｂ3 を囲むように、リング状のチャネルストッパ２
２が形成されている。チャネルストッパ２２上の層間絶
縁膜６１はエッチング除去され、チャネルストッパ２２
上には電極６２が形成されている。動作時の電極６２
は、コレクタ電極６３と同電位に保持される。
１４ｂ3 を囲むように、リング状のチャネルストッパ２
２が形成されている。チャネルストッパ２２上の層間絶
縁膜６１はエッチング除去され、チャネルストッパ２２
上には電極６２が形成されている。動作時の電極６２
は、コレクタ電極６３と同電位に保持される。
【００６０】第１の実施の形態におけるＩＧＢＴデバイ
スの主たる特徴は、最外周ガードリング１４ｂ3 の外周
囲に隣接して、ガードリング１４ｂ3 より浅いｐ型不純
物拡散層４３が形成されていることである。さらに、半
導体装置の外周端部に設けられるチャネルストッパ２２
の内周囲に、チャネルストッパ２２より浅いｎ型不純物
拡散層５２が形成されていることである。
スの主たる特徴は、最外周ガードリング１４ｂ3 の外周
囲に隣接して、ガードリング１４ｂ3 より浅いｐ型不純
物拡散層４３が形成されていることである。さらに、半
導体装置の外周端部に設けられるチャネルストッパ２２
の内周囲に、チャネルストッパ２２より浅いｎ型不純物
拡散層５２が形成されていることである。
【００６１】例えば、最外周ガードリング１４ｂ3 を約
５μｍの深さとする場合、これに隣接して形成する浅い
ｐ型不純物拡散層４３の深さを約１μｍとする。また、
チャネルストッパ２２を約５μｍの深さとする場合、浅
いｎ型不純物拡散層５２の深さを約１μｍとする。
５μｍの深さとする場合、これに隣接して形成する浅い
ｐ型不純物拡散層４３の深さを約１μｍとする。また、
チャネルストッパ２２を約５μｍの深さとする場合、浅
いｎ型不純物拡散層５２の深さを約１μｍとする。
【００６２】従来最外周ガードリング１４ｂ3 とチャネ
ルストッパ２２との距離Ｌｃを５０μｍと設計していた
が、上述の第１の実施の態様におけるＩＧＢＴ半導体装
置では、浅いｐ型不純物拡散層４３と浅いｎ型不純物拡
散層５２との距離を距離Ｌｃとし、これを５０μｍとす
る。
ルストッパ２２との距離Ｌｃを５０μｍと設計していた
が、上述の第１の実施の態様におけるＩＧＢＴ半導体装
置では、浅いｐ型不純物拡散層４３と浅いｎ型不純物拡
散層５２との距離を距離Ｌｃとし、これを５０μｍとす
る。
【００６３】従来は、距離Ｌｃを５０μｍと設計して
も、製造工程のばらつきの影響の為、実際に得られる距
離Ｌｃもばらつきが生じていた。距離Ｌｃのばらつき
は、両側に形成される不純物拡散層の幅のばらつきに依
存しており、通常、不純物拡散層の幅のばらつきは不純
物拡散層の深さの±約２０％程度となる。例えば、従来
のように深さ５μｍのガードリングを形成する場合、ガ
ードリングの幅のばらつきは±１μｍになっていた。
も、製造工程のばらつきの影響の為、実際に得られる距
離Ｌｃもばらつきが生じていた。距離Ｌｃのばらつき
は、両側に形成される不純物拡散層の幅のばらつきに依
存しており、通常、不純物拡散層の幅のばらつきは不純
物拡散層の深さの±約２０％程度となる。例えば、従来
のように深さ５μｍのガードリングを形成する場合、ガ
ードリングの幅のばらつきは±１μｍになっていた。
【００６４】しかし、上述の第１の実施の形態において
は、深さ約１μｍの浅いｐ型不純物拡散層４３と浅いｎ
型不純物拡散層５２とで距離Ｌｃを形成するので、それ
ぞれの不純物拡散層のばらつきを±０．２μｍに抑制で
き、結果として距離Ｌｃのばらつきを抑制することがで
きる。
は、深さ約１μｍの浅いｐ型不純物拡散層４３と浅いｎ
型不純物拡散層５２とで距離Ｌｃを形成するので、それ
ぞれの不純物拡散層のばらつきを±０．２μｍに抑制で
き、結果として距離Ｌｃのばらつきを抑制することがで
きる。
【００６５】高い耐圧特性を得る上では、ガードリング
１４ｂ1 〜１４ｂ3 やチャネルストッパ２２の深さは、
ある程度深く設定することが望まれる為、そのものを浅
くすることは好ましいことではない。しかし、上述の第
１の実施の形態におけるＩＧＢＴ半導体装置に示すよう
に、最外周ガードリング１４ｂ3 とチャネルストッパ２
２に隣接して浅いｐ型不純物拡散層４３と浅いｎ型不純
物拡散層５２を形成すれば、実質的に距離Ｌｃのばらつ
きの範囲は、２つの浅い不純物拡散層のスケールで決ま
り、ばらつきの幅が抑制できる。
１４ｂ1 〜１４ｂ3 やチャネルストッパ２２の深さは、
ある程度深く設定することが望まれる為、そのものを浅
くすることは好ましいことではない。しかし、上述の第
１の実施の形態におけるＩＧＢＴ半導体装置に示すよう
に、最外周ガードリング１４ｂ3 とチャネルストッパ２
２に隣接して浅いｐ型不純物拡散層４３と浅いｎ型不純
物拡散層５２を形成すれば、実質的に距離Ｌｃのばらつ
きの範囲は、２つの浅い不純物拡散層のスケールで決ま
り、ばらつきの幅が抑制できる。
【００６６】次に、図２（ａ）〜図４（ｂ）を参考にし
て、図１に示した第１の実施の形態におけるＩＧＢＴ半
導体装置の製造方法の一例について説明する。
て、図１に示した第１の実施の形態におけるＩＧＢＴ半
導体装置の製造方法の一例について説明する。
【００６７】まず、図２（ａ）に示すように、（１０
０）の結晶面を有するｐ型Ｓｉ基板１１上に気相成長法
を用いて、厚み約４０μｍのｎ- 型のエピタキシャル層
１２を形成する。気相成長法の条件としては、例えば減
圧下で、基板温度を約１２００℃、反応ガスとしてモノ
シラン（ＳｉＨ4 ）ガス、ドーピングガスとしてホスフ
ィン（ＰＨ3 ）を用いる。エピタキシャル層１２中に含
まれるＰの添加量は、５×１０14／ｃｍ3 とする。
０）の結晶面を有するｐ型Ｓｉ基板１１上に気相成長法
を用いて、厚み約４０μｍのｎ- 型のエピタキシャル層
１２を形成する。気相成長法の条件としては、例えば減
圧下で、基板温度を約１２００℃、反応ガスとしてモノ
シラン（ＳｉＨ4 ）ガス、ドーピングガスとしてホスフ
ィン（ＰＨ3 ）を用いる。エピタキシャル層１２中に含
まれるＰの添加量は、５×１０14／ｃｍ3 とする。
【００６８】エピタキシャル層１２上に熱酸化膜１３を
形成する。通常のポジレジストを使用したフォトリソグ
ラフィ法を用いて、熱酸化膜１３をパターニングし、ガ
ードリングを形成する領域のエピタキシャル層１２の表
面を露出させる。この熱酸化膜１３のパターンをマスク
として用い、イオン注入法によりボロンイオン（Ｂ+）
を注入し、注入層１４ａ1 〜１４ａ3 を形成する。イオ
ン注入条件は、イオン注入エネルギを５０ｋｅＶ、ドー
ズ量を１〜５×１０15／ｃｍ2 とする。注入後、マスク
として用いた熱酸化膜１３はエッチング除去する。
形成する。通常のポジレジストを使用したフォトリソグ
ラフィ法を用いて、熱酸化膜１３をパターニングし、ガ
ードリングを形成する領域のエピタキシャル層１２の表
面を露出させる。この熱酸化膜１３のパターンをマスク
として用い、イオン注入法によりボロンイオン（Ｂ+）
を注入し、注入層１４ａ1 〜１４ａ3 を形成する。イオ
ン注入条件は、イオン注入エネルギを５０ｋｅＶ、ドー
ズ量を１〜５×１０15／ｃｍ2 とする。注入後、マスク
として用いた熱酸化膜１３はエッチング除去する。
【００６９】図２（ｂ）に示すように、再びエピタキシ
ャル層１２の表面に熱酸化膜２１を形成する。フォトリ
ソグラフィ法を用いて、熱酸化膜２１を選択的にエッチ
ングし、半導体装置の外周端部のエピタキシャル層１２
表面のみを露出させる。
ャル層１２の表面に熱酸化膜２１を形成する。フォトリ
ソグラフィ法を用いて、熱酸化膜２１を選択的にエッチ
ングし、半導体装置の外周端部のエピタキシャル層１２
表面のみを露出させる。
【００７０】熱酸化膜２１のパターンをマスクとして使
用し、イオン注入法を用いてリンイオン（Ｐ+）を注入
し、イオン注入層２２ａを形成する。イオン注入条件
は、イオン注入エネルギを５０ｋｅＶ、ドーズ量を１×
１０15／ｃｍ2 とする。
用し、イオン注入法を用いてリンイオン（Ｐ+）を注入
し、イオン注入層２２ａを形成する。イオン注入条件
は、イオン注入エネルギを５０ｋｅＶ、ドーズ量を１×
１０15／ｃｍ2 とする。
【００７１】この後、基板温度１１００℃で７〜８時
間、基板をアニールする。イオン注入操作によりアモル
ファス化した注入層１４ａ1 〜１４ａ3 およびイオン注
入層２２ａが再結晶化し、注入された不純物が活性化す
る。また、注入された不純物が熱拡散し、注入層より深
いガードリング１４ｂ1 〜１４ｂ3 、およびチャネルス
トッパ２２が形成される。それぞれの不純物拡散層の深
さを約５μｍとする。この後、熱酸化膜２１をエッチン
グ除去する。
間、基板をアニールする。イオン注入操作によりアモル
ファス化した注入層１４ａ1 〜１４ａ3 およびイオン注
入層２２ａが再結晶化し、注入された不純物が活性化す
る。また、注入された不純物が熱拡散し、注入層より深
いガードリング１４ｂ1 〜１４ｂ3 、およびチャネルス
トッパ２２が形成される。それぞれの不純物拡散層の深
さを約５μｍとする。この後、熱酸化膜２１をエッチン
グ除去する。
【００７２】次に図３（ａ）に示すように、基板表面全
面に、熱酸化膜３１を形成する。装置中央のＩＧＢＴセ
ル形成領域表面の熱酸化膜３１をエッチング除去する。
この後ＣＶＤ法（気相成長法）を用いて膜厚約１００ｎ
ｍのゲート酸化膜３２を基板表面に形成する。続いて、
減圧ＣＶＤ法を用いて、膜厚約５００ｎｍの多結晶シリ
コン膜（Ｓｉ膜）を形成する。
面に、熱酸化膜３１を形成する。装置中央のＩＧＢＴセ
ル形成領域表面の熱酸化膜３１をエッチング除去する。
この後ＣＶＤ法（気相成長法）を用いて膜厚約１００ｎ
ｍのゲート酸化膜３２を基板表面に形成する。続いて、
減圧ＣＶＤ法を用いて、膜厚約５００ｎｍの多結晶シリ
コン膜（Ｓｉ膜）を形成する。
【００７３】フォトリソグラフィ法を用いてゲート酸化
膜３２および多結晶Ｓｉ膜をそれぞれ選択的にエッチン
グし、多結晶Ｓｉ膜によるゲート３３とゲートとほぼ同
一平面形状を有するゲート酸化膜３２のパターンを形成
する。
膜３２および多結晶Ｓｉ膜をそれぞれ選択的にエッチン
グし、多結晶Ｓｉ膜によるゲート３３とゲートとほぼ同
一平面形状を有するゲート酸化膜３２のパターンを形成
する。
【００７４】図３（ｂ）に示すように、フォトリソグラ
フィ法を用いて、ガードリング１４ｂ3 に隣接するリン
グ状領域の絶縁膜３１を選択的にエッチング除去し、エ
ピタキシャル層１２の表面を露出させる。
フィ法を用いて、ガードリング１４ｂ3 に隣接するリン
グ状領域の絶縁膜３１を選択的にエッチング除去し、エ
ピタキシャル層１２の表面を露出させる。
【００７５】ゲート３３のパターンおよび絶縁膜３１を
マスクとして使用し、イオン注入法を用いてＢ+ を基板
表面層に注入する。ゲート３３の間隙部および最外周ガ
ードリング１４ｂ3 に隣接するエピタキシャル層１２の
表面層領域に、破線で示す注入層が形成される。イオン
注入の条件は、イオン注入エネルギを５０ｋｅＶ、ドー
ズ量を８×１０13／ｃｍ2 とする。
マスクとして使用し、イオン注入法を用いてＢ+ を基板
表面層に注入する。ゲート３３の間隙部および最外周ガ
ードリング１４ｂ3 に隣接するエピタキシャル層１２の
表面層領域に、破線で示す注入層が形成される。イオン
注入の条件は、イオン注入エネルギを５０ｋｅＶ、ドー
ズ量を８×１０13／ｃｍ2 とする。
【００７６】イオン注入後、基板温度１１００℃で約１
時間基板をアニールする。注入層は再結晶化され、注入
不純物が活性化される。同時に注入不純物が周囲に熱拡
散し、不純物拡散層が形成される。セル形成領域には複
数のｐ型ベース領域４１、最も内側のガードリング１４
ｂ1 の内側には浅いｐ型不純物拡散層４２、最も外側の
ガードリング１４ｂ3 の外側には浅いｐ型不純物拡散層
４３が同時に形成される。各拡散領域の深さは約３μｍ
とする。
時間基板をアニールする。注入層は再結晶化され、注入
不純物が活性化される。同時に注入不純物が周囲に熱拡
散し、不純物拡散層が形成される。セル形成領域には複
数のｐ型ベース領域４１、最も内側のガードリング１４
ｂ1 の内側には浅いｐ型不純物拡散層４２、最も外側の
ガードリング１４ｂ3 の外側には浅いｐ型不純物拡散層
４３が同時に形成される。各拡散領域の深さは約３μｍ
とする。
【００７７】図４（ａ）に示すように、フォトリソグラ
フィ法を用いて、絶縁膜３１を選択的にエッチングし、
チャネルストッパ２２に隣接する内側のエピタキシャル
層１２の表面を露出させる。表面にレジスト膜５３を形
成し、フォトリソグラフィ法を用いて、レジスト膜５３
をパターニングする。このレジスト膜５３のパターンを
マスクとして砒素イオン（Ａｓ+ ）の注入を行い、チャ
ネルストッパ２２に隣接する内側のエピタキシャル層１
２の表面領域、およびＩＧＢＴセルを形成するゲート３
３の両脇にあたるエピタキシャル層１２の表面領域にイ
オン注入層を形成する。イオン注入条件は、イオン注入
エネルギを４０ｋｅＶ、ドーズ量を５×１０15／ｃｍ2
とする。
フィ法を用いて、絶縁膜３１を選択的にエッチングし、
チャネルストッパ２２に隣接する内側のエピタキシャル
層１２の表面を露出させる。表面にレジスト膜５３を形
成し、フォトリソグラフィ法を用いて、レジスト膜５３
をパターニングする。このレジスト膜５３のパターンを
マスクとして砒素イオン（Ａｓ+ ）の注入を行い、チャ
ネルストッパ２２に隣接する内側のエピタキシャル層１
２の表面領域、およびＩＧＢＴセルを形成するゲート３
３の両脇にあたるエピタキシャル層１２の表面領域にイ
オン注入層を形成する。イオン注入条件は、イオン注入
エネルギを４０ｋｅＶ、ドーズ量を５×１０15／ｃｍ2
とする。
【００７８】イオン注入後、基板温度１０００℃で、約
３０分間、基板のアニールを行う。深さ約０．３μｍの
浅いｎ型不純物拡散層５２とｎ型エミッタ領域５１が同
時に形成される。この後、絶縁膜３１はエッチング除去
する。
３０分間、基板のアニールを行う。深さ約０．３μｍの
浅いｎ型不純物拡散層５２とｎ型エミッタ領域５１が同
時に形成される。この後、絶縁膜３１はエッチング除去
する。
【００７９】図４（ｂ）に示すように、基板表面にＣＶ
Ｄ法を用いて、膜厚約１００ｎｍの層間絶縁膜６１を形
成する。フォトリソグラフィ法を用いて、層間絶縁膜６
１にコンタクトホールを形成する。
Ｄ法を用いて、膜厚約１００ｎｍの層間絶縁膜６１を形
成する。フォトリソグラフィ法を用いて、層間絶縁膜６
１にコンタクトホールを形成する。
【００８０】スパッタリング法を用いて、膜厚約４μｍ
のアルミニウム膜を（Ａｌ）膜を基板表面に形成する。
フォトリソグラフィ法を用いてＡｌ膜をパターニング
し、ゲート電極６２ａ、エミッタ電極６２ｂ、ｎ型不純
物拡散層電極６２ｃを形成する。
のアルミニウム膜を（Ａｌ）膜を基板表面に形成する。
フォトリソグラフィ法を用いてＡｌ膜をパターニング
し、ゲート電極６２ａ、エミッタ電極６２ｂ、ｎ型不純
物拡散層電極６２ｃを形成する。
【００８１】スパッタリング法を用いて、ｐ型Ｓｉ基板
１１裏面に、膜厚約１００ｎｍの金（Ａｕ）膜を形成
し、コレクタ電極６３とする。
１１裏面に、膜厚約１００ｎｍの金（Ａｕ）膜を形成
し、コレクタ電極６３とする。
【００８２】この後に続く工程は、一般の半導体装置と
同様である。基板表面にパッシベーション膜を形成し、
さらにウエハを個々のチップにダイシングする。
同様である。基板表面にパッシベーション膜を形成し、
さらにウエハを個々のチップにダイシングする。
【００８３】以上に、第１の実施の形態におけるＩＧＢ
Ｔ半導体装置の製造方法の一例を説明した。上述した製
造方法では、最外周ガードリングの外周囲に形成する浅
いｐ型不純物拡散層４３をＩＧＢＴセル中のｐ型ベース
領域４１と同時に形成し、チャネルストッパ２２の内周
囲に形成する浅いｎ型不純物拡散層５２をＩＧＢＴセル
中のｎ型エミッタ領域５１と同時に形成している。この
方法によれば従来の製造方法に対して新たな工程の負担
をほとんどかけないで、耐圧特性の安定性が高いＩＧＢ
Ｔ半導体装置を作製することができる。
Ｔ半導体装置の製造方法の一例を説明した。上述した製
造方法では、最外周ガードリングの外周囲に形成する浅
いｐ型不純物拡散層４３をＩＧＢＴセル中のｐ型ベース
領域４１と同時に形成し、チャネルストッパ２２の内周
囲に形成する浅いｎ型不純物拡散層５２をＩＧＢＴセル
中のｎ型エミッタ領域５１と同時に形成している。この
方法によれば従来の製造方法に対して新たな工程の負担
をほとんどかけないで、耐圧特性の安定性が高いＩＧＢ
Ｔ半導体装置を作製することができる。
【００８４】また、これら浅い不純物拡散層を、最外周
ガードリング１４ｂ3 またはチャネルストッパ２２と一
部重複せずに形成しても、従来と比較し、耐圧特性のば
らつきを抑制することができる。但し、一部重複させた
場合は、所望の空乏層の幅を得るにあたり、最もチップ
面積を少なくできる構成となる。
ガードリング１４ｂ3 またはチャネルストッパ２２と一
部重複せずに形成しても、従来と比較し、耐圧特性のば
らつきを抑制することができる。但し、一部重複させた
場合は、所望の空乏層の幅を得るにあたり、最もチップ
面積を少なくできる構成となる。
【００８５】また、最外周ガードリング１４ｂ3 、また
は、チャネルストッパ２２それぞれに隣接する浅い不純
物拡散層を、不連続部をもつように形成しても、従来と
比較し、耐圧特性のばらつきを抑制することができる。
この場合、電界集中を防止できるように、不連続部分の
距離を小さくする、または、不連続部分を規則的に（例
えば点線状に）形成する必要がある。
は、チャネルストッパ２２それぞれに隣接する浅い不純
物拡散層を、不連続部をもつように形成しても、従来と
比較し、耐圧特性のばらつきを抑制することができる。
この場合、電界集中を防止できるように、不連続部分の
距離を小さくする、または、不連続部分を規則的に（例
えば点線状に）形成する必要がある。
【００８６】尚、浅い不純物拡散層を、最外周ガードリ
ング１４ｂ3 、または、チャネルストッパ２２の周りに
沿って連続するように形成した場合は、製造プロセス・
設計上においては簡便な構成となる。
ング１４ｂ3 、または、チャネルストッパ２２の周りに
沿って連続するように形成した場合は、製造プロセス・
設計上においては簡便な構成となる。
【００８７】上述の方法で形成される浅いｐ型不純物拡
散層４３の深さは約３μｍ、浅いｎ型不純物拡散層５２
の深さは約０．３μｍである。よって、両不純物拡散層
間の距離Ｌｃのばらつきを±１μｍ未満に抑制すること
が可能となる。この結果、耐圧５００Ｖの設計値に対し
て、従来±５０Ｖ発生していたばらつき範囲を±２０〜
３０Ｖの範囲内に押さえることができる。
散層４３の深さは約３μｍ、浅いｎ型不純物拡散層５２
の深さは約０．３μｍである。よって、両不純物拡散層
間の距離Ｌｃのばらつきを±１μｍ未満に抑制すること
が可能となる。この結果、耐圧５００Ｖの設計値に対し
て、従来±５０Ｖ発生していたばらつき範囲を±２０〜
３０Ｖの範囲内に押さえることができる。
【００８８】勿論、浅いｐ型不純物拡散層４３と浅いｎ
型不純物拡散層５２をセル領域の不純物拡散層とは独立
に形成することも可能である。この場合は、ＩＧＢＴセ
ル中のｐ型ベース領域４１とｎ型エミッタ領域５１とは
別個に拡散領域の深さを定めることができるのでより浅
い不純物拡散層を形成することも可能である。
型不純物拡散層５２をセル領域の不純物拡散層とは独立
に形成することも可能である。この場合は、ＩＧＢＴセ
ル中のｐ型ベース領域４１とｎ型エミッタ領域５１とは
別個に拡散領域の深さを定めることができるのでより浅
い不純物拡散層を形成することも可能である。
【００８９】例えば、最外周ガードリングに隣接して形
成する浅いｐ型不純物拡散層４３の形成条件として、イ
オン注入エネルギーを４０ｋｅＶ、ドーズ量を５×１０
13／ｃｍ2 としてＢ+ を注入し、この後基板温度１００
０℃で３０分間、基板のアニールを行うと、浅いｐ型不
純物拡散層４３の深さを１μｍ程度にすることができ
る。一方、上述の方法と同様な条件を用いて深さ０．３
μｍの浅いｎ型不純物拡散層５２を形成すれば、両拡散
領域間の距離のばらつきを±０．３μｍ以下に抑制する
ことも可能となる。
成する浅いｐ型不純物拡散層４３の形成条件として、イ
オン注入エネルギーを４０ｋｅＶ、ドーズ量を５×１０
13／ｃｍ2 としてＢ+ を注入し、この後基板温度１００
０℃で３０分間、基板のアニールを行うと、浅いｐ型不
純物拡散層４３の深さを１μｍ程度にすることができ
る。一方、上述の方法と同様な条件を用いて深さ０．３
μｍの浅いｎ型不純物拡散層５２を形成すれば、両拡散
領域間の距離のばらつきを±０．３μｍ以下に抑制する
ことも可能となる。
【００９０】上述したＩＧＢＴ半導体装置では、浅いｐ
型不純物拡散層４３を最外周ガードリング１４ｂ3 と一
部重複させている。しかし、図５に示すように、装置動
作時に形成される空乏層の広がり形状（図中、破線で示
す）が、ガードリング１４ｂ3 と浅いｐ型不純物拡散層
４３の間で比較的なめらかに空乏層の形状が変化し、特
に電界集中の発生要因とならなければ、浅いｐ型不純物
拡散層４３をガードリング１４ｂ3 と独立に形成しても
よい。
型不純物拡散層４３を最外周ガードリング１４ｂ3 と一
部重複させている。しかし、図５に示すように、装置動
作時に形成される空乏層の広がり形状（図中、破線で示
す）が、ガードリング１４ｂ3 と浅いｐ型不純物拡散層
４３の間で比較的なめらかに空乏層の形状が変化し、特
に電界集中の発生要因とならなければ、浅いｐ型不純物
拡散層４３をガードリング１４ｂ3 と独立に形成しても
よい。
【００９１】なお、上述の第１の実施の形態において
は、ベース領域をｐ型、エミッタ領域をｎ型としている
が、各領域の導電型を全て逆にしてもよい。
は、ベース領域をｐ型、エミッタ領域をｎ型としている
が、各領域の導電型を全て逆にしてもよい。
【００９２】また、上述の実施の形態においては、最外
周ガードリング１４ｂ3 およびチャネルストッパ２２そ
れぞれに隣接して浅い不純物拡散層を形成しているが、
いずれか一方にのみに浅い不純物拡散層を形成しても、
従来に比較し、耐圧特性のばらつきを抑制することがで
きる。
周ガードリング１４ｂ3 およびチャネルストッパ２２そ
れぞれに隣接して浅い不純物拡散層を形成しているが、
いずれか一方にのみに浅い不純物拡散層を形成しても、
従来に比較し、耐圧特性のばらつきを抑制することがで
きる。
【００９３】（第２の実施の形態）図６は、本発明の第
２の実施の形態であるパワー用ＭＯＳＦＥＴ半導体装置
の構成を示す断面図である。
２の実施の形態であるパワー用ＭＯＳＦＥＴ半導体装置
の構成を示す断面図である。
【００９４】パワー用ＭＯＳＦＥＴ半導体装置と上述し
たパワー用ＩＧＢＴ半導体装置の構造上での相違は、Ｉ
ＧＢＴではｐ型単結晶Ｓｉ基板上にｎ型エピタキシャル
層を形成するのに対して、ＭＯＳＦＥＴではｎ+ 型単結
晶Ｓｉ基板１１Ｍ上にｎ型エピタキシャル層が形成され
る点である。これ以外のｐ型ベース領域４１Ｍ、ｎ型ソ
ース領域５１Ｍ等の構成はほぼ同じである。
たパワー用ＩＧＢＴ半導体装置の構造上での相違は、Ｉ
ＧＢＴではｐ型単結晶Ｓｉ基板上にｎ型エピタキシャル
層を形成するのに対して、ＭＯＳＦＥＴではｎ+ 型単結
晶Ｓｉ基板１１Ｍ上にｎ型エピタキシャル層が形成され
る点である。これ以外のｐ型ベース領域４１Ｍ、ｎ型ソ
ース領域５１Ｍ等の構成はほぼ同じである。
【００９５】ＭＯＳＦＥＴ半導体装置においても、ＩＧ
ＢＴ半導体装置と同様、最外周ガードリングとチャネル
ストッパとの間の距離のばらつきは装置の耐圧特性のば
らつきの要因となる。よって、図６に示すように、最外
周ガードリング１４ｂ3 Ｍの外周囲に隣接して浅いｐ型
不純物拡散層４３Ｍを形成し、チャネルストッパ２２Ｍ
の内周囲に隣接して、浅いｎ型不純物拡散層５２Ｍを形
成することで耐圧特性のばらつきの幅を低減することが
できる。
ＢＴ半導体装置と同様、最外周ガードリングとチャネル
ストッパとの間の距離のばらつきは装置の耐圧特性のば
らつきの要因となる。よって、図６に示すように、最外
周ガードリング１４ｂ3 Ｍの外周囲に隣接して浅いｐ型
不純物拡散層４３Ｍを形成し、チャネルストッパ２２Ｍ
の内周囲に隣接して、浅いｎ型不純物拡散層５２Ｍを形
成することで耐圧特性のばらつきの幅を低減することが
できる。
【００９６】なお、ＭＯＳＦＥＴ半導体装置において
も、セル領域にｐ型ベース領域４１Ｍを形成する際に同
時に浅いｐ型不純物拡散層４３Ｍを形成し、ｎ型ソース
領域５１Ｍを形成する際に同時に浅いｎ型不純物拡散層
５２Ｍを形成すれば、あらたな工程の負担を伴わずに図
６に示すＭＯＳＦＥＴ半導体装置を作製することができ
る。
も、セル領域にｐ型ベース領域４１Ｍを形成する際に同
時に浅いｐ型不純物拡散層４３Ｍを形成し、ｎ型ソース
領域５１Ｍを形成する際に同時に浅いｎ型不純物拡散層
５２Ｍを形成すれば、あらたな工程の負担を伴わずに図
６に示すＭＯＳＦＥＴ半導体装置を作製することができ
る。
【００９７】（第３の実施の形態）図７は、本発明の第
３の実施の形態であるバイポーラトランジスタ半導体装
置の構成を示す断面図である。
３の実施の形態であるバイポーラトランジスタ半導体装
置の構成を示す断面図である。
【００９８】バイポーラトランジスタセルの周囲にガー
ドリングを１本のみ有する半導体装置の例を示す。以
下、同図を参考に、バイポーラトランジスタ半導体装置
の構造について、簡単に説明する。
ドリングを１本のみ有する半導体装置の例を示す。以
下、同図を参考に、バイポーラトランジスタ半導体装置
の構造について、簡単に説明する。
【００９９】同図に示すように、ｎ+ 型Ｓｉ基板１１Ｂ
上に、気相成長法を用いてｎ- 型エピタキシャル層１２
Ｂが形成されている。ｎ- 型のエピタキシャル層１２Ｂ
基板中央部の表面領域には、不純物拡散層であるｐ型ベ
ース領域８２が形成されており、ｐ型ベース領域８２の
表面領域には、表面が露出するように、ｎ型エミッタ領
域８１が形成されている。それぞれの領域には、層間絶
縁膜１００中に形成されたコンタクトホールを介して、
ベース電極９１、エミッタ電極９２に電気的に接続され
ている。
上に、気相成長法を用いてｎ- 型エピタキシャル層１２
Ｂが形成されている。ｎ- 型のエピタキシャル層１２Ｂ
基板中央部の表面領域には、不純物拡散層であるｐ型ベ
ース領域８２が形成されており、ｐ型ベース領域８２の
表面領域には、表面が露出するように、ｎ型エミッタ領
域８１が形成されている。それぞれの領域には、層間絶
縁膜１００中に形成されたコンタクトホールを介して、
ベース電極９１、エミッタ電極９２に電気的に接続され
ている。
【０１００】バイポーラトランジスタセルの周囲のｎ-
型のエピタキシャル層１２Ｂの表面層には、ベース領域
と同じ導電型を有するリング状の不純物拡散層であるガ
ードリング８４が形成されている。さらにその周囲であ
る装置外周縁に、一定の間隔を保ってやはりリング状の
チャネルストッパ８７が形成されている。
型のエピタキシャル層１２Ｂの表面層には、ベース領域
と同じ導電型を有するリング状の不純物拡散層であるガ
ードリング８４が形成されている。さらにその周囲であ
る装置外周縁に、一定の間隔を保ってやはりリング状の
チャネルストッパ８７が形成されている。
【０１０１】第１の実施の形態と同様に、ガードリング
８４に隣接する外周囲には、同じ導電型を有する浅いｐ
型不純物拡散層８５が形成され、ｎ型不純物拡散層８７
に隣接する内周囲には同じｎ型の導電型を有する浅いｎ
型不純物拡散層８６が形成されている。
８４に隣接する外周囲には、同じ導電型を有する浅いｐ
型不純物拡散層８５が形成され、ｎ型不純物拡散層８７
に隣接する内周囲には同じｎ型の導電型を有する浅いｎ
型不純物拡散層８６が形成されている。
【０１０２】図７に示すバイポーラトランジスタ装置の
耐圧特性の安定性も、第１の実施の形態と同様に、動作
時の空乏層の横方向の大きさのばらつきに左右されるの
で、浅いｎ型不純物拡散層８７と浅いｐ型不純物拡散層
８５を形成することにより、より安定な耐圧特性を提供
することができる。
耐圧特性の安定性も、第１の実施の形態と同様に、動作
時の空乏層の横方向の大きさのばらつきに左右されるの
で、浅いｎ型不純物拡散層８７と浅いｐ型不純物拡散層
８５を形成することにより、より安定な耐圧特性を提供
することができる。
【０１０３】以上、第１〜第３の実施の形態に沿って本
発明を説明したが、本発明はこれらに制限されるもので
はない。例えば、セル領域に形成する半導体構造は、上
述の構造以外にも各種のトランジスタやサイリスタ等を
形成してもよい。
発明を説明したが、本発明はこれらに制限されるもので
はない。例えば、セル領域に形成する半導体構造は、上
述の構造以外にも各種のトランジスタやサイリスタ等を
形成してもよい。
【０１０４】浅い不純物拡散層を形成する方法として、
イオン注入を用いた方法のみについて説明したが、注入
に用いるイオン種は上述したものに限られない。浅い注
入層を形成するためにはより拡散長が短いイオンを選択
することが好ましい。また、イオン注入法以外にも、例
えばドーピング材を含むガラス層を基板面にあらかじめ
形成し、ドーピング材を熱拡散させることで不純物拡散
層を形成することもできる。その他種々の変更、改良、
組み合わせ等が可能なことは当業者に自明であろう。
イオン注入を用いた方法のみについて説明したが、注入
に用いるイオン種は上述したものに限られない。浅い注
入層を形成するためにはより拡散長が短いイオンを選択
することが好ましい。また、イオン注入法以外にも、例
えばドーピング材を含むガラス層を基板面にあらかじめ
形成し、ドーピング材を熱拡散させることで不純物拡散
層を形成することもできる。その他種々の変更、改良、
組み合わせ等が可能なことは当業者に自明であろう。
【０１０５】
【０１０６】
【発明の効果】本発明の半導体装置の第１の特徴によれ
ば、チャネルストッパの内側に隣接して横方向のサイズ
ばらつきが小さい浅い不純物拡散層を形成するので、上
述の第１の特徴による効果と同様に、最も外側のガード
リングとチャネルストッパ間の実質的な距離Ｌｃのばら
つきの幅を小さくし、この距離Ｌｃによって定まる最も
外側のガードリングの横方向に形成される空乏層の幅の
ばらつきが抑制され、この空乏層の幅により左右される
装置の耐圧特性を安定なものとすることができる。
ば、チャネルストッパの内側に隣接して横方向のサイズ
ばらつきが小さい浅い不純物拡散層を形成するので、上
述の第１の特徴による効果と同様に、最も外側のガード
リングとチャネルストッパ間の実質的な距離Ｌｃのばら
つきの幅を小さくし、この距離Ｌｃによって定まる最も
外側のガードリングの横方向に形成される空乏層の幅の
ばらつきが抑制され、この空乏層の幅により左右される
装置の耐圧特性を安定なものとすることができる。
【０１０７】本発明の半導体装置の第２の特徴によれ
ば、最も外側のガードリングの外側とチャネルストッパ
の内側にそれぞれ隣接して横方向のサイズばらつきが小
さい浅い不純物拡散層を形成するので、距離Ｌｃのばら
つきの幅をより小さくし、空乏層の幅により左右される
装置の耐圧特性をより安定なものとすることができる。
ば、最も外側のガードリングの外側とチャネルストッパ
の内側にそれぞれ隣接して横方向のサイズばらつきが小
さい浅い不純物拡散層を形成するので、距離Ｌｃのばら
つきの幅をより小さくし、空乏層の幅により左右される
装置の耐圧特性をより安定なものとすることができる。
【０１０８】
【０１０９】
【０１１０】本発明の半導体装置の製造方法における第
１の特徴によれば、上記半導体装置の第１の特徴を有す
る半導体装置を形成できる。
１の特徴によれば、上記半導体装置の第１の特徴を有す
る半導体装置を形成できる。
【０１１１】本発明の半導体装置の製造方法における第
２の特徴によれば、製造工程の負担をかけずに前記第２
導電型の不純物拡散層を形成でき、装置の耐圧特性の安
定化を図ることができる。
２の特徴によれば、製造工程の負担をかけずに前記第２
導電型の不純物拡散層を形成でき、装置の耐圧特性の安
定化を図ることができる。
【０１１２】本発明の半導体装置の製造方法における第
３の特徴によれば、最も外側のガードリングの外側とチ
ャネルストッパの内側にそれぞれ隣接して横方向のサイ
ズばらつきが小さい浅い不純物拡散層を形成するので、
最も外側のガードリングとチャネルストッパ間の実質的
な距離Ｌｃのばらつきの幅をより小さくできる。よっ
て、この距離Ｌｃによって定まる最も外側のガードリン
グの横方向に形成される空乏層の幅のばらつきが抑制さ
れ、この空乏層の幅により左右される装置の耐圧特性を
安定なものとすることができる。
３の特徴によれば、最も外側のガードリングの外側とチ
ャネルストッパの内側にそれぞれ隣接して横方向のサイ
ズばらつきが小さい浅い不純物拡散層を形成するので、
最も外側のガードリングとチャネルストッパ間の実質的
な距離Ｌｃのばらつきの幅をより小さくできる。よっ
て、この距離Ｌｃによって定まる最も外側のガードリン
グの横方向に形成される空乏層の幅のばらつきが抑制さ
れ、この空乏層の幅により左右される装置の耐圧特性を
安定なものとすることができる。
【０１１３】本発明の半導体装置の製造方法における第
４の特徴によれば、製造工程の負担を伴うことなく、上
記第１導電型の不純物拡散層と上記第２導電型の不純物
拡散層を有する半導体装置を形成することができる。
４の特徴によれば、製造工程の負担を伴うことなく、上
記第１導電型の不純物拡散層と上記第２導電型の不純物
拡散層を有する半導体装置を形成することができる。
【図１】本発明の第１の実施の形態におけるＩＧＢＴ半
導体装置の構成を示す部分断面図である。
導体装置の構成を示す部分断面図である。
【図２】本発明の第１の実施の形態におけるＩＧＢＴ半
導体装置の製造工程を説明する途中工程の装置の部分断
面図である。
導体装置の製造工程を説明する途中工程の装置の部分断
面図である。
【図３】本発明の第１の実施の形態におけるＩＧＢＴ半
導体装置の製造工程を説明する途中工程の装置の部分断
面図である。
導体装置の製造工程を説明する途中工程の装置の部分断
面図である。
【図４】本発明の第１の実施の形態におけるＩＧＢＴ半
導体装置の製造工程を説明する途中工程の装置の部分断
面図である。
導体装置の製造工程を説明する途中工程の装置の部分断
面図である。
【図５】本発明の第１の実施の形態におけるＩＧＢＴ半
導体装置の別の構成を示す部分断面図である。
導体装置の別の構成を示す部分断面図である。
【図６】本発明の第２の実施の形態におけるＭＯＳＦＥ
Ｔ半導体装置の部分断面図である。
Ｔ半導体装置の部分断面図である。
【図７】本発明の第３の実施の形態におけるバイポーラ
トランジスタ半導体装置の断面図である。
トランジスタ半導体装置の断面図である。
【図８】従来のＩＧＢＴ半導体装置の構成を示す装置の
部分断面図である。
部分断面図である。
１１ Ｓｉ基板
１２ エピタキシャル層
１３ 酸化膜
１４ｂ1 〜１４ｂ3 ガードリング
２２ チャネルストッパ
３２ ゲート酸化膜
３３ ゲート
４１ ｐ型ベース領域
４３ 浅いｐ型不純物拡散層
５１ ｎ型エミッタ領域
５２ 浅いｎ型不純物拡散層
６１ 層間絶縁膜
６２ａ ゲート電極
６２ｂ エミッタ電極
６３ コレクタ電極
フロントページの続き
(56)参考文献 特開 平３−180074（ＪＰ，Ａ)
特開 平４−152570（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/78
H01L 21/336
H01L 29/06
Claims (15)
- 【請求項１】 １または複数の半導体装置セルが形成さ
れたセル領域と、 前記セル領域の外側に形成された、１または複数の第１
導電型の不純物拡散層で構成される、１または複数のガ
ードリングと、 最も外側にある前記ガードリングの外側に形成された第
２導電型の不純物拡散層であるチャネルストッパとを有
する半導体装置において、 前記チャネルストッパの内側に隣接するように、前記チ
ャネルストッパより浅く形成された、第２導電型の不純
物拡散層を有することを特徴とする半導体装置。 - 【請求項２】 １または複数の半導体装置セルが形成さ
れたセル領域と、 前記セル領域の外側に形成された、１または複数の第１
導電型の不純物拡散層で構成される、１または複数のガ
ードリングと、 最も外側にある前記ガードリングの外側に形成された第
２導電型の不純物拡散層であるチャネルストッパとを有
する半導体装置において、 最も外側にある前記ガードリングの外側に隣接するよう
に、前記ガードリングより浅く形成された、第１導電型
の不純物拡散層を有し、 且つ前記チャネルストッパの内側に隣接するように、前
記チャネルストッパより浅く形成された、第２導電型の
不純物拡散層を有することを特徴とする半導体装置。 - 【請求項３】 前記第１導電型の不純物拡散層は、最も
外側にある前記ガードリングに沿って、連続して形成さ
れていることを特徴とする請求項２に記載の半導体装
置。 - 【請求項４】 前記第２導電型の不純物拡散層が、前記
チャネルストッパに沿って、連続して形成されているこ
とを特徴とする請求項１または請求項２に記載の半導体
装置。 - 【請求項５】 前記第１導電型の不純物拡散層が、最も
外側にあるガードリングと一部重複するように形成され
ていることを特徴とする請求項２に記載の半導体装置。 - 【請求項６】 前記第２導電型の不純物拡散層は、前記
チャネルストッパと一部重複するように形成されている
ことを特徴とする請求項１または請求項２に記載の半導
体装置。 - 【請求項７】 前記セル領域が、１または複数の第１導
電型の不純物拡散層を有し、 前記第１導電型の不純物拡散層が、前記セル領域が有す
る１または複数の前記第１導電型の不純物拡散層の少な
くともいずれか１と同じ深さを有することを特徴とする
請求項２に記載の半導体装置。 - 【請求項８】 前記セル領域が、１または複数の第２導
電型の不純物拡散層を有し、 前記第２導電型の不純物拡散層が、前記セル領域が有す
る１または複数の前記第２導電型の不純物拡散層の少な
くともいずれか１と同じ深さを有することを特徴とする
請求項１または請求項２に記載の半導体装置。 - 【請求項９】 前記セル領域に形成される前記半導体装
置セルが、ＩＧＢＴセルであることを特徴とする請求項
１から請求項８のいずれか１に記載の半導体装置。 - 【請求項１０】 前記セル領域に形成される前記半導体
装置セルが、ＭＯＳＦＥＴセルであることを特徴とする
請求項１から請求項８のいずれか１に記載の半導体装
置。 - 【請求項１１】 前記セル領域に形成される前記半導体
装置セルが、バイポーラトランジスタセルであることを
特徴とする請求項１から請求項８のいずれか１に記載の
半導体装置。 - 【請求項１２】 １または複数の半導体装置セルを形成
する領域であるセル領域の外側に形成された、１または
複数の第１導電型の不純物拡散層で構成される、１また
は複数のガードリングを形成する工程と、 最も外側にある前記ガードリングの外側に、第２導電型
の不純物拡散層であるチャネルストッパを形成する工程
と、 前記チャネルストッパの内側に隣接するように、前記チ
ャネルストッパより浅い第２導電型の不純物拡散層を形
成する工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項１３】 前記第２導電型の不純物拡散層を形成
する工程が、 前記セル領域内に前記半導体装置セルを構成する第２導
電型の不純物拡散層を形成する工程と同時に行われるこ
とを特徴とする請求項１２に記載の半導体装置の製造方
法。 - 【請求項１４】 １または複数の半導体装置セルを形成
する領域であるセル領域の外側に形成された、１または
複数の第１導電型の不純物拡散層で構成される、１また
は複数のガードリングを形成する工程と、 最も外側にある前記ガードリングの外側に形成された第
２導電型の不純物拡散層であるチャネルストッパを形成
する工程と、 最も外側にある前記ガードリングの外側に隣接するよう
に、前記ガードリングより浅い第１導電型の不純物拡散
層を形成する工程と、 前記チャネルストッパの内側に隣接するように、前記チ
ャネルストッパより浅い第２導電型の不純物拡散層を形
成する工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項１５】前記第１導電型の不純物拡散層を形成す
る工程が、 前記セル領域内に、前記半導体装置セルを構成する第１
導電型の不純物拡散層を形成する工程と同時に行われ、 且つ前記第２導電型の不純物拡散層を形成する工程が、 前記セル領域内に、前記半導体装置セルを構成する第２
導電型の不純物拡散層を形成する工程と同時に行われる
ことを特徴とする請求項１４に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32700896A JP3372176B2 (ja) | 1996-12-06 | 1996-12-06 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32700896A JP3372176B2 (ja) | 1996-12-06 | 1996-12-06 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10173174A JPH10173174A (ja) | 1998-06-26 |
| JP3372176B2 true JP3372176B2 (ja) | 2003-01-27 |
Family
ID=18194295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32700896A Expired - Fee Related JP3372176B2 (ja) | 1996-12-06 | 1996-12-06 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3372176B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4736180B2 (ja) | 2000-11-29 | 2011-07-27 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP4749665B2 (ja) * | 2003-12-12 | 2011-08-17 | ローム株式会社 | 半導体装置 |
| JP4942367B2 (ja) * | 2006-03-02 | 2012-05-30 | 新電元工業株式会社 | 半導体装置 |
| JP5286706B2 (ja) * | 2007-07-10 | 2013-09-11 | 三菱電機株式会社 | 電力用半導体装置とその製造方法 |
| JP5358963B2 (ja) * | 2008-02-04 | 2013-12-04 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP2012004466A (ja) * | 2010-06-21 | 2012-01-05 | Hitachi Ltd | 半導体装置 |
| JP5806129B2 (ja) * | 2012-01-17 | 2015-11-10 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
| JPWO2014155565A1 (ja) * | 2013-03-27 | 2017-02-16 | トヨタ自動車株式会社 | 縦型半導体装置 |
| US11011631B2 (en) | 2017-07-04 | 2021-05-18 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device |
| WO2019043867A1 (ja) | 2017-08-31 | 2019-03-07 | 新電元工業株式会社 | 半導体装置 |
-
1996
- 1996-12-06 JP JP32700896A patent/JP3372176B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10173174A (ja) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5904544A (en) | Method of making a stable high voltage semiconductor device structure | |
| KR100957584B1 (ko) | 트렌치 ｍｏｓｆｅｔ 디바이스 및 이 디바이스를 형성하는 방법 | |
| JP5089284B2 (ja) | 省スペース型のエッジ構造を有する半導体素子 | |
| JP2766240B2 (ja) | 高耐圧半導体装置 | |
| JP4874516B2 (ja) | トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ | |
| US6236099B1 (en) | Trench MOS device and process for radhard device | |
| US11824090B2 (en) | Back side dopant activation in field stop IGBT | |
| US5382536A (en) | Method of fabricating lateral DMOS structure | |
| JP2004522319A (ja) | ショットキー障壁を持つ半導体デバイスの製造 | |
| WO1996007200A1 (en) | Process for manufacture of mos gated device with reduced mask count | |
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| US10923571B2 (en) | Semiconductor device suppressing electric field concentration and method for manufacturing | |
| KR100214408B1 (ko) | 반도체 소자의 터미네이션 구조 및 그 제조방법 | |
| US7482205B2 (en) | Process for resurf diffusion for high voltage MOSFET | |
| JP3372176B2 (ja) | 半導体装置とその製造方法 | |
| US6207974B1 (en) | Process for manufacture of a p-channel MOS gated device with base implant through the contact window | |
| WO2004032244A1 (ja) | 半導体装置、半導体装置の製造方法 | |
| JP3357804B2 (ja) | 半導体装置とその製造方法 | |
| JP2000188397A (ja) | 半導体装置及びその製造方法 | |
| JP3551251B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| KR100392699B1 (ko) | 반도체장치및그의제조방법 | |
| WO2006082618A1 (ja) | 半導体装置およびその製造方法 | |
| JP3869581B2 (ja) | 半導体装置およびその製法 | |
| JP4792689B2 (ja) | 半導体素子 | |
| AU698654C (en) | Process for manufacture of mos gated device with reduced mask count |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20081122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |