JP3360970B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3360970B2 JP3360970B2 JP12221595A JP12221595A JP3360970B2 JP 3360970 B2 JP3360970 B2 JP 3360970B2 JP 12221595 A JP12221595 A JP 12221595A JP 12221595 A JP12221595 A JP 12221595A JP 3360970 B2 JP3360970 B2 JP 3360970B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- polysilicon
- trench
- region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000000034 method Methods 0.000 title description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 54
- 229920005591 polysilicon Polymers 0.000 claims description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 26
- 238000002955 isolation Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
- H10D10/421—Vertical BJTs having both emitter-base and base-collector junctions ending at the same surface of the body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/137—Collector regions of BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、たとえば素子分離用
のトレンチを設けてなる半導体装置の製造方法におい
て、特にトレンチ分離してなるＮＰＮトランジスタに用
いられるものである。 【０００２】 【従来の技術】図１３は、従来のトレンチ分離してなる
ＮＰＮトランジスタの概略構成を示すものである。な
お、同図（ａ）はＮＰＮトランジスタの断面図であり、
同図（ｂ）はフィールド酸化膜（素子分離領域）を形成
する際に用いられるマスクパターンを模式的に示す図で
ある。 【０００３】以下に、図１３（ａ）に示されたＮＰＮト
ランジスタを例に、その製造プロセスについて説明す
る。まず、Ｐ+ 基板１０１上の素子領域に、Ｎ+ 埋込層
１０２およびＮ- エピタキシャル層１０３を形成する。
そして、素子領域の外側にトレンチ用の窓を開口し、内
部にポリシリコン１０４を埋め込んで素子分離用のトレ
ンチ１０５を形成する。 【０００４】次いで、図１３（ｂ）に示すようなマスク
（レジストパターン）１２０を用いて、フィールド酸化
膜１０６の形成が行われる。フィールド酸化膜１０６を
形成した後、ポリシリコンをデポジットし、そこにボロ
ンをイオン注入する。さらに、その上にシリコン酸化膜
をデポジットし、ベース電極部を残してシリコン酸化膜
と上記ポリシリコンとをエッチングして、ベースポリシ
リコン１０７を形成する。 【０００５】次いで、熱拡散処理を行って、外部ベース
領域（Ｐ+ ）１０８を形成する。また、上記ベースポリ
シリコン１０７を窓にボロンのイオン注入を行って、内
部ベース領域（Ｐ）１０９を形成する。 【０００６】次いで、シリコン酸化膜をデポジットし、
それをエッチングして、上記ベースポリシリコン１０７
の内壁にサイドウォール１１０を形成する。次いで、保
護膜１１１をデポジットするとともに、エミッタ電極部
の保護膜１１１をエッチングにより除去する。この後、
ポリシリコンをデポジットしてヒ素をイオン注入し、エ
ミッタ電極部を残してエッチングしてエミッタポリシリ
コン１１２を形成する。また、熱拡散処理を行って、エ
ミッタ領域（Ｎ+ ）１１３を形成する。 【０００７】そして、コレクタ電極部の保護膜１１１を
エッチングした後、コレクタ領域となるディープＮ+ 層
１１４を形成する。最後に、ベース電極部の保護膜１１
１を除去するとともに、アルミニウムなどによる配線を
行って、ベース電極１１５、エミッタ電極１１６、およ
びコレクタ電極１１７をそれぞれ形成する。 【０００８】このようなプロセスを経ることにより、図
１３（ａ）に示すような、トレンチ分離してなるＮＰＮ
トランジスタは構成される。しかしながら、上記した従
来のＮＰＮトランジスタは、トレンチ１０５および素子
分離領域上に形成されるフィールド酸化膜１０６が、素
子領域にまで入り込んだ形となっているため、トレンチ
１０５に隣接する素子領域との境界部からフィールド酸
化膜１０６の先端までの間にスペース（距離）ができ
る。したがって、そのスペースの分だけ素子面積が大き
くなり、それによって寄生容量（Ｃｊｓ）が大きくなっ
て回路を構成した場合に消費電流が多くなるなどの問題
があった。 【０００９】 【発明が解決しようとする課題】上記したように、従来
においては、フィールド酸化膜の先端が素子領域にまで
入り込んだ形となっているため、そのフィールド酸化膜
の先端からトレンチまでの間のスペースの分だけ素子面
積が大きくなり、寄生容量の増大とともに、回路として
の消費電流が多くなるといった問題があった。 【００１０】そこで、この発明は、素子面積の大幅な縮
小により、高集積，高速動作が可能となり、寄生容量も
低減でき、回路の低消費電流化を達成することが可能な
半導体装置の製造方法を提供することを目的としてい
る。 【００１１】 【００１２】 【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置の製造方法にあっては、半
導体基板上に、熱酸化膜、シリコン窒化膜、および、シ
リコン酸化膜を順に積層する工程と、前記熱酸化膜、前
記シリコン窒化膜、および、前記シリコン酸化膜の一部
をそれぞれエッチングして除去した後、前記半導体基板
の表面に開口部を形成する工程と、前記開口部内に、熱
酸化膜を介して、ポリシリコンを埋め込む工程と、前記
ポリシリコンおよび前記シリコン酸化膜を、前記シリコ
ン窒化膜をストッパにエッチングして除去し、前記ポリ
シリコンおよび前記シリコン窒化膜の表面を平坦化する
工程と、前記開口部内に埋め込まれたポリシリコンの表
面に熱酸化膜を形成して、素子分離用のトレンチを形成
する工程と、前記トレンチの一部を覆うようにして素子
領域上にレジストをパターニングする工程と、素子分離
領域の表面に露出する、前記シリコン窒化膜を除去する
工程と、この後、少なくとも前記トレンチの形成部およ
び前記素子分離領域にわたって素子分離用の絶縁膜を形
成する工程とを備えて構成されている。 【００１３】 【作用】この発明は、上記した手段により、素子分離用
の絶縁膜の先端からトレンチまでの間のスペースをなく
すことができるようになるため、素子面積の大幅な縮小
化が可能となるものである。 【００１４】 【実施例】以下、この発明の実施例について図面を参照
して説明する。図１は、本発明の第１の実施例にかかる
ＮＰＮトランジスタの構成を概略的に示すものである。 【００１５】すなわち、このＮＰＮトランジスタは、Ｐ
+ 基板１１上の素子領域にＮ+ 埋込層１２およびＮ- エ
ピタキシャル層１３が積層され、その素子領域の外周
に、ポリシリコン１４が埋め込まれてなるトレンチ１５
が形成されて、素子分離された構成となっている。 【００１６】また、トレンチ１５の上部、およびその外
側の素子分離領域、ならびに素子領域内の所定部位に
は、それぞれフィールド酸化膜１６が形成されている。
このフィールド酸化膜１６のうち、トレンチ１５の上部
からその外側の素子分離領域にわたって形成されるフィ
ールド酸化膜１６は、素子領域内にはみ出さないように
して形成されて、フィールド酸化膜１６の先端からトレ
ンチ１５までの間のスペースの減少化が図られている。 【００１７】上記Ｎ- エピタキシャル層１３の表面に
は、各電極部にそれぞれ対応して、外部ベース領域（た
とえば、濃度５×１０18）１７、内部ベース領域（たと
えば、濃度１×１０17）１８、エミッタ領域（たとえ
ば、濃度１×１０20）１９、およびコレクタ領域となる
ディープＮ+ 層（たとえば、濃度５×１０19）２０が形
成されている。 【００１８】また、ベース電極部には、上記外部ベース
領域１７につながるベースポリシリコン２１、およびシ
リコン酸化膜２２を介して、上記ベースポリシリコン２
１につながるベース電極２３が形成されている。 【００１９】エミッタ電極部には、上記ベースポリシリ
コン２１とシリコン酸化膜２２との側面に設けられるサ
イドウォール２４を介して、上記エミッタ領域１９につ
ながるエミッタポリシリコン２５、およびこのエミッタ
ポリシリコン２５につながるエミッタ電極２６が形成さ
れている。 【００２０】コレクタ電極部には、シリコン酸化膜２７
を介して、上記ディープＮ+ 層２０につながるコレクタ
電極２８が形成されている。このような構造のＮＰＮト
ランジスタによれば、フィールド酸化膜１６の先端から
トレンチ１５までの間のスペースの減少によって素子面
積を大幅に縮小化でき、寄生容量（Ｃｊｓ）を大きく低
減することが可能となる。 【００２１】次に、上記したＮＰＮトランジスタの製造
方法について説明する。図２〜図６は、第１の実施例に
かかるＮＰＮトランジスタの製造プロセスの概略を示す
ものである。 【００２２】まず、Ｐ+ 基板１１上の素子領域にＮ+ 埋
込層１２およびＮ- エピタキシャル層１３を順に形成す
る。また、そのＰ+ 基板１１を熱酸化処理して熱酸化膜
３１を形成し、さらに、Ｓｉ3 Ｎ4 膜３２をデポジット
する。そして、シリコン酸化膜３３をデポジットした
後、これらの膜３１，３２，３３をエッチングしてトレ
ンチの窓を開口する（図２）。 【００２３】次いで、開口部の側壁を熱酸化処理後、開
口部内を埋めるためのポリシリコン１４をデポジットす
る。そして、そのポリシリコン１４とシリコン酸化膜３
３とをエッチングして除去し、表面を平坦化する。ま
た、熱酸化処理を行って、ポリシリコン１４の表面に熱
酸化膜３１を形成する。 【００２４】こうして、ポリシリコン１４を埋め込んで
なる素子分離用のトレンチ１５が形成される（図３）。
次いで、トレンチ１５にかかるように、フィールド酸化
膜１６を形成するためのレジスト３４のパターニングを
行う（図４）。 【００２５】次いで、Ｓｉ3 Ｎ4 膜３２をエッチングし
て除去した後、ロコス酸化を行ってフィールド酸化膜１
６を形成する（図５）。このとき、フィールド酸化膜１
６はトレンチ１５を窓に形成される、つまり、トレンチ
１５および素子分離領域にわたって形成されるフィール
ド酸化膜１６は、素子領域にまではみ出さないように形
成される。 【００２６】次いで、素子領域に残る熱酸化膜３１を除
去した後、コレクタ領域にリンのイオン注入を行い、熱
酸化処理により、ディープＮ+ 層２０を形成する。ま
た、ポリシリコンをデポジットし、ボロンのイオン注入
を行った後、シリコン酸化膜２２をデポジットする。そ
して、それらをベース電極部を残してエッチングし、ベ
ースポリシリコン２１を形成する。 【００２７】さらに、約９５０℃の温度で熱拡散処理を
行い、外部ベース領域１７を形成する（図６）。次い
で、ベースポリシリコン２１を窓にボロンをイオン注入
し、内部ベース領域１８を形成する。 【００２８】また、シリコン酸化膜をデポジットし、エ
ッチングを行ってサイドウォール２４を形成する。そし
て、ポリシリコンをデポジットしてヒ素のイオン注入を
行った後、エミッタ電極部を残してポリシリコンをエッ
チングし、エミッタポリシリコン２５を形成する。さら
に、熱拡散処理によってエミッタ領域１９を形成する。 【００２９】最後に、シリコン酸化膜２７をデポジット
し、コレクタ電極部をエッチングして除去するととも
に、ベース電極部のシリコン酸化膜２２を除去した後、
アルミニウムなどによる配線の形成を行って、ベース電
極２３、エミッタ電極２６、およびコレクタ電極２８を
それぞれ形成する。 【００３０】このようにして、図１に示した、トレンチ
分離してなるＮＰＮトランジスタは製造される。次に、
本発明の他の実施例について説明する。 【００３１】図７は、本発明の第２の実施例にかかるＮ
ＰＮトランジスタの構成を概略的に示すものである。す
なわち、このＮＰＮトランジスタは、Ｐ+ 基板４１上の
素子領域にＮ+ 埋込層４２およびＮ- エピタキシャル層
４３が積層され、その素子領域の外周に、ポリシリコン
４４が埋め込まれてなるトレンチ４５が形成されて、素
子分離された構成となっている。 【００３２】また、トレンチ４５の上部およびその外側
の素子分離領域には、それぞれフィールド酸化膜４６が
形成されている。この、トレンチ４５の上部からその外
側の素子分離領域にわたって形成されるフィールド酸化
膜４６は、素子領域内にはみ出さないようにして形成さ
れて、フィールド酸化膜４６の先端からトレンチ４５ま
での間のスペースの減少化が図られている。 【００３３】上記Ｎ- エピタキシャル層４３の表面に
は、各電極部にそれぞれ対応して、外部ベース領域４
７、内部ベース領域４８、エミッタ領域４９、およびコ
レクタ領域となるディープＮ+ 層５０が形成されてい
る。 【００３４】また、エミッタ電極部には、上記エミッタ
領域４９につながるエミッタポリシリコン５１、および
シリコン酸化膜５２と保護膜５３とを介して、上記エミ
ッタポリシリコン５１につながるエミッタ電極５４が形
成されている。 【００３５】コレクタ電極部には、上記ディープＮ+ 層
５０につながるコレクタポリシリコン５５、およびシリ
コン酸化膜５２と保護膜５３とを介して、上記コレクタ
ポリシリコン５５につながるコレクタ電極５６が形成さ
れている。 【００３６】ベース電極部には、上記エミッタポリシリ
コン５１とシリコン酸化膜５２との側面、および上記コ
レクタポリシリコン５５とシリコン酸化膜５２との側面
に設けられるサイドウォール５７を介して、上記外部ベ
ース領域４７につながるベースポリシリコン５８が形成
され、さらに、保護膜５３を介して、このベースポリシ
リコン５８につながるベース電極５９が形成されてい
る。 【００３７】このような構造のＮＰＮトランジスタによ
っても、フィールド酸化膜４６の先端からトレンチ４５
までの間のスペースの減少によって素子面積を大幅に縮
小化でき、寄生容量（Ｃｊｓ）を大きく低減することが
可能である。 【００３８】また、この第２の実施例素子の場合、外部
ベース領域４７を、コレクタ，エミッタの各電極部（ポ
リシリコン５１，５５）のセルフアラインにより形成す
ることが可能となっている。 【００３９】図８〜図１２を参照して、上記した第２の
実施例にかかるＮＰＮトランジスタの製造プロセスにつ
いて説明する。まず、Ｐ+ 基板４１上の素子領域にＮ+
埋込層４２およびＮ- エピタキシャル層４３を順に形成
する。また、そのＰ+ 基板４１を熱酸化処理して熱酸化
膜６１を形成し、さらに、Ｓｉ3 Ｎ4 膜６２をデポジッ
トする。そして、シリコン酸化膜６３をデポジットした
後、これらの膜６１，６２，６３をエッチングしてトレ
ンチの窓を開口する。 【００４０】また、、トレンチの窓を開けた後、コレク
タ領域のみに選択的にリンのイオン注入を行って、熱拡
散処理し、ディープＮ+ 層５０を形成する（図８）。次
いで、開口部の側壁を熱酸化処理後、開口部内を埋める
ためのポリシリコン４４をデポジットする。そして、そ
のポリシリコン４４とシリコン酸化膜６３とをエッチン
グする。 【００４１】また、熱酸化処理を行って熱酸化膜６１を
形成し、上述した第１の実施例素子と同様に、トレンチ
４５の分離工程を行う（図９）。次いで、フィールド酸
化膜４６を形成するためのレジスト６４のパターニング
を行う（図１０）。 【００４２】次いで、Ｓｉ3 Ｎ4 膜６２をエッチングし
て除去した後、トレンチ４５を窓にロコス酸化を行っ
て、トレンチ４５の上部および素子分離領域に、素子領
域にはみ出さないようにフィールド酸化膜４６を形成す
る（図１１）。 【００４３】次いで、素子領域に残る熱酸化膜６１を除
去した後、選択的にボロンをイオン注入し、内部ベース
領域４８を形成する。また、ポリシリコンをデポジット
してヒ素のイオン注入を行った後、シリコン酸化膜５２
をデポジットする。そして、それらをアニール処理して
エミッタ領域４９を形成するとともに、パターニングし
てエミッタポリシリコン５１およびコレクタポリシリコ
ン５５を形成する（図１２）。 【００４４】次いで、エミッタポリシリコン５１および
コレクタポリシリコン５５のセルフアラインにより、外
部ベース領域４７を形成する。また、シリコン酸化膜を
デポジットし、エッチングを行ってサイドウォール５７
を形成する。 【００４５】さらに、ポリシリコンをデポジットし、ボ
ロンのイオン注入を行った後、ベース電極部を残してパ
ターニングし、ベースポリシリコン５８を形成する。最
後に、保護膜５３をデポジットし、各電極部をエッチン
グして除去した後、アルミニウムなどによる配線の形成
を行って、ベース電極５９、エミッタ電極５４、および
コレクタ電極５６をそれぞれ形成する。 【００４６】このようにして、図７に示した、トレンチ
分離してなるＮＰＮトランジスタは製造される。上記し
たように、フィールド酸化膜の先端からトレンチまでの
間のスペースをなくすことができるようにしている。 【００４７】すなわち、トレンチを窓にフィールド酸化
膜の形成を行うようにしている。これにより、素子領域
内にはみ出さないようにフィールド酸化膜を形成できる
ようになるため、素子面積の大幅な縮小化が可能とな
る。したがって、寄生容量を大きく低減することがで
き、低消費電流で動作する回路を実現できるようになる
ものである。 【００４８】なお、上記実施例においては、いずれもベ
ース、エミッタ、コレクタの各電極部をポリシリコンに
よって形成した場合を例に説明したが、これに限らず、
たとえばシリサイド化することも可能であり、同様な効
果が期待できる。その他、この発明の要旨を変えない範
囲において、種々変形実施可能なことは勿論である。 【００４９】 【発明の効果】以上、詳述したようにこの発明によれ
ば、素子面積の大幅な縮小により、高集積，高速動作が
可能となり、寄生容量も低減でき、回路の低消費電流化
を達成することが可能な半導体装置の製造方法を提供で
きる。
のトレンチを設けてなる半導体装置の製造方法におい
て、特にトレンチ分離してなるＮＰＮトランジスタに用
いられるものである。 【０００２】 【従来の技術】図１３は、従来のトレンチ分離してなる
ＮＰＮトランジスタの概略構成を示すものである。な
お、同図（ａ）はＮＰＮトランジスタの断面図であり、
同図（ｂ）はフィールド酸化膜（素子分離領域）を形成
する際に用いられるマスクパターンを模式的に示す図で
ある。 【０００３】以下に、図１３（ａ）に示されたＮＰＮト
ランジスタを例に、その製造プロセスについて説明す
る。まず、Ｐ+ 基板１０１上の素子領域に、Ｎ+ 埋込層
１０２およびＮ- エピタキシャル層１０３を形成する。
そして、素子領域の外側にトレンチ用の窓を開口し、内
部にポリシリコン１０４を埋め込んで素子分離用のトレ
ンチ１０５を形成する。 【０００４】次いで、図１３（ｂ）に示すようなマスク
（レジストパターン）１２０を用いて、フィールド酸化
膜１０６の形成が行われる。フィールド酸化膜１０６を
形成した後、ポリシリコンをデポジットし、そこにボロ
ンをイオン注入する。さらに、その上にシリコン酸化膜
をデポジットし、ベース電極部を残してシリコン酸化膜
と上記ポリシリコンとをエッチングして、ベースポリシ
リコン１０７を形成する。 【０００５】次いで、熱拡散処理を行って、外部ベース
領域（Ｐ+ ）１０８を形成する。また、上記ベースポリ
シリコン１０７を窓にボロンのイオン注入を行って、内
部ベース領域（Ｐ）１０９を形成する。 【０００６】次いで、シリコン酸化膜をデポジットし、
それをエッチングして、上記ベースポリシリコン１０７
の内壁にサイドウォール１１０を形成する。次いで、保
護膜１１１をデポジットするとともに、エミッタ電極部
の保護膜１１１をエッチングにより除去する。この後、
ポリシリコンをデポジットしてヒ素をイオン注入し、エ
ミッタ電極部を残してエッチングしてエミッタポリシリ
コン１１２を形成する。また、熱拡散処理を行って、エ
ミッタ領域（Ｎ+ ）１１３を形成する。 【０００７】そして、コレクタ電極部の保護膜１１１を
エッチングした後、コレクタ領域となるディープＮ+ 層
１１４を形成する。最後に、ベース電極部の保護膜１１
１を除去するとともに、アルミニウムなどによる配線を
行って、ベース電極１１５、エミッタ電極１１６、およ
びコレクタ電極１１７をそれぞれ形成する。 【０００８】このようなプロセスを経ることにより、図
１３（ａ）に示すような、トレンチ分離してなるＮＰＮ
トランジスタは構成される。しかしながら、上記した従
来のＮＰＮトランジスタは、トレンチ１０５および素子
分離領域上に形成されるフィールド酸化膜１０６が、素
子領域にまで入り込んだ形となっているため、トレンチ
１０５に隣接する素子領域との境界部からフィールド酸
化膜１０６の先端までの間にスペース（距離）ができ
る。したがって、そのスペースの分だけ素子面積が大き
くなり、それによって寄生容量（Ｃｊｓ）が大きくなっ
て回路を構成した場合に消費電流が多くなるなどの問題
があった。 【０００９】 【発明が解決しようとする課題】上記したように、従来
においては、フィールド酸化膜の先端が素子領域にまで
入り込んだ形となっているため、そのフィールド酸化膜
の先端からトレンチまでの間のスペースの分だけ素子面
積が大きくなり、寄生容量の増大とともに、回路として
の消費電流が多くなるといった問題があった。 【００１０】そこで、この発明は、素子面積の大幅な縮
小により、高集積，高速動作が可能となり、寄生容量も
低減でき、回路の低消費電流化を達成することが可能な
半導体装置の製造方法を提供することを目的としてい
る。 【００１１】 【００１２】 【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置の製造方法にあっては、半
導体基板上に、熱酸化膜、シリコン窒化膜、および、シ
リコン酸化膜を順に積層する工程と、前記熱酸化膜、前
記シリコン窒化膜、および、前記シリコン酸化膜の一部
をそれぞれエッチングして除去した後、前記半導体基板
の表面に開口部を形成する工程と、前記開口部内に、熱
酸化膜を介して、ポリシリコンを埋め込む工程と、前記
ポリシリコンおよび前記シリコン酸化膜を、前記シリコ
ン窒化膜をストッパにエッチングして除去し、前記ポリ
シリコンおよび前記シリコン窒化膜の表面を平坦化する
工程と、前記開口部内に埋め込まれたポリシリコンの表
面に熱酸化膜を形成して、素子分離用のトレンチを形成
する工程と、前記トレンチの一部を覆うようにして素子
領域上にレジストをパターニングする工程と、素子分離
領域の表面に露出する、前記シリコン窒化膜を除去する
工程と、この後、少なくとも前記トレンチの形成部およ
び前記素子分離領域にわたって素子分離用の絶縁膜を形
成する工程とを備えて構成されている。 【００１３】 【作用】この発明は、上記した手段により、素子分離用
の絶縁膜の先端からトレンチまでの間のスペースをなく
すことができるようになるため、素子面積の大幅な縮小
化が可能となるものである。 【００１４】 【実施例】以下、この発明の実施例について図面を参照
して説明する。図１は、本発明の第１の実施例にかかる
ＮＰＮトランジスタの構成を概略的に示すものである。 【００１５】すなわち、このＮＰＮトランジスタは、Ｐ
+ 基板１１上の素子領域にＮ+ 埋込層１２およびＮ- エ
ピタキシャル層１３が積層され、その素子領域の外周
に、ポリシリコン１４が埋め込まれてなるトレンチ１５
が形成されて、素子分離された構成となっている。 【００１６】また、トレンチ１５の上部、およびその外
側の素子分離領域、ならびに素子領域内の所定部位に
は、それぞれフィールド酸化膜１６が形成されている。
このフィールド酸化膜１６のうち、トレンチ１５の上部
からその外側の素子分離領域にわたって形成されるフィ
ールド酸化膜１６は、素子領域内にはみ出さないように
して形成されて、フィールド酸化膜１６の先端からトレ
ンチ１５までの間のスペースの減少化が図られている。 【００１７】上記Ｎ- エピタキシャル層１３の表面に
は、各電極部にそれぞれ対応して、外部ベース領域（た
とえば、濃度５×１０18）１７、内部ベース領域（たと
えば、濃度１×１０17）１８、エミッタ領域（たとえ
ば、濃度１×１０20）１９、およびコレクタ領域となる
ディープＮ+ 層（たとえば、濃度５×１０19）２０が形
成されている。 【００１８】また、ベース電極部には、上記外部ベース
領域１７につながるベースポリシリコン２１、およびシ
リコン酸化膜２２を介して、上記ベースポリシリコン２
１につながるベース電極２３が形成されている。 【００１９】エミッタ電極部には、上記ベースポリシリ
コン２１とシリコン酸化膜２２との側面に設けられるサ
イドウォール２４を介して、上記エミッタ領域１９につ
ながるエミッタポリシリコン２５、およびこのエミッタ
ポリシリコン２５につながるエミッタ電極２６が形成さ
れている。 【００２０】コレクタ電極部には、シリコン酸化膜２７
を介して、上記ディープＮ+ 層２０につながるコレクタ
電極２８が形成されている。このような構造のＮＰＮト
ランジスタによれば、フィールド酸化膜１６の先端から
トレンチ１５までの間のスペースの減少によって素子面
積を大幅に縮小化でき、寄生容量（Ｃｊｓ）を大きく低
減することが可能となる。 【００２１】次に、上記したＮＰＮトランジスタの製造
方法について説明する。図２〜図６は、第１の実施例に
かかるＮＰＮトランジスタの製造プロセスの概略を示す
ものである。 【００２２】まず、Ｐ+ 基板１１上の素子領域にＮ+ 埋
込層１２およびＮ- エピタキシャル層１３を順に形成す
る。また、そのＰ+ 基板１１を熱酸化処理して熱酸化膜
３１を形成し、さらに、Ｓｉ3 Ｎ4 膜３２をデポジット
する。そして、シリコン酸化膜３３をデポジットした
後、これらの膜３１，３２，３３をエッチングしてトレ
ンチの窓を開口する（図２）。 【００２３】次いで、開口部の側壁を熱酸化処理後、開
口部内を埋めるためのポリシリコン１４をデポジットす
る。そして、そのポリシリコン１４とシリコン酸化膜３
３とをエッチングして除去し、表面を平坦化する。ま
た、熱酸化処理を行って、ポリシリコン１４の表面に熱
酸化膜３１を形成する。 【００２４】こうして、ポリシリコン１４を埋め込んで
なる素子分離用のトレンチ１５が形成される（図３）。
次いで、トレンチ１５にかかるように、フィールド酸化
膜１６を形成するためのレジスト３４のパターニングを
行う（図４）。 【００２５】次いで、Ｓｉ3 Ｎ4 膜３２をエッチングし
て除去した後、ロコス酸化を行ってフィールド酸化膜１
６を形成する（図５）。このとき、フィールド酸化膜１
６はトレンチ１５を窓に形成される、つまり、トレンチ
１５および素子分離領域にわたって形成されるフィール
ド酸化膜１６は、素子領域にまではみ出さないように形
成される。 【００２６】次いで、素子領域に残る熱酸化膜３１を除
去した後、コレクタ領域にリンのイオン注入を行い、熱
酸化処理により、ディープＮ+ 層２０を形成する。ま
た、ポリシリコンをデポジットし、ボロンのイオン注入
を行った後、シリコン酸化膜２２をデポジットする。そ
して、それらをベース電極部を残してエッチングし、ベ
ースポリシリコン２１を形成する。 【００２７】さらに、約９５０℃の温度で熱拡散処理を
行い、外部ベース領域１７を形成する（図６）。次い
で、ベースポリシリコン２１を窓にボロンをイオン注入
し、内部ベース領域１８を形成する。 【００２８】また、シリコン酸化膜をデポジットし、エ
ッチングを行ってサイドウォール２４を形成する。そし
て、ポリシリコンをデポジットしてヒ素のイオン注入を
行った後、エミッタ電極部を残してポリシリコンをエッ
チングし、エミッタポリシリコン２５を形成する。さら
に、熱拡散処理によってエミッタ領域１９を形成する。 【００２９】最後に、シリコン酸化膜２７をデポジット
し、コレクタ電極部をエッチングして除去するととも
に、ベース電極部のシリコン酸化膜２２を除去した後、
アルミニウムなどによる配線の形成を行って、ベース電
極２３、エミッタ電極２６、およびコレクタ電極２８を
それぞれ形成する。 【００３０】このようにして、図１に示した、トレンチ
分離してなるＮＰＮトランジスタは製造される。次に、
本発明の他の実施例について説明する。 【００３１】図７は、本発明の第２の実施例にかかるＮ
ＰＮトランジスタの構成を概略的に示すものである。す
なわち、このＮＰＮトランジスタは、Ｐ+ 基板４１上の
素子領域にＮ+ 埋込層４２およびＮ- エピタキシャル層
４３が積層され、その素子領域の外周に、ポリシリコン
４４が埋め込まれてなるトレンチ４５が形成されて、素
子分離された構成となっている。 【００３２】また、トレンチ４５の上部およびその外側
の素子分離領域には、それぞれフィールド酸化膜４６が
形成されている。この、トレンチ４５の上部からその外
側の素子分離領域にわたって形成されるフィールド酸化
膜４６は、素子領域内にはみ出さないようにして形成さ
れて、フィールド酸化膜４６の先端からトレンチ４５ま
での間のスペースの減少化が図られている。 【００３３】上記Ｎ- エピタキシャル層４３の表面に
は、各電極部にそれぞれ対応して、外部ベース領域４
７、内部ベース領域４８、エミッタ領域４９、およびコ
レクタ領域となるディープＮ+ 層５０が形成されてい
る。 【００３４】また、エミッタ電極部には、上記エミッタ
領域４９につながるエミッタポリシリコン５１、および
シリコン酸化膜５２と保護膜５３とを介して、上記エミ
ッタポリシリコン５１につながるエミッタ電極５４が形
成されている。 【００３５】コレクタ電極部には、上記ディープＮ+ 層
５０につながるコレクタポリシリコン５５、およびシリ
コン酸化膜５２と保護膜５３とを介して、上記コレクタ
ポリシリコン５５につながるコレクタ電極５６が形成さ
れている。 【００３６】ベース電極部には、上記エミッタポリシリ
コン５１とシリコン酸化膜５２との側面、および上記コ
レクタポリシリコン５５とシリコン酸化膜５２との側面
に設けられるサイドウォール５７を介して、上記外部ベ
ース領域４７につながるベースポリシリコン５８が形成
され、さらに、保護膜５３を介して、このベースポリシ
リコン５８につながるベース電極５９が形成されてい
る。 【００３７】このような構造のＮＰＮトランジスタによ
っても、フィールド酸化膜４６の先端からトレンチ４５
までの間のスペースの減少によって素子面積を大幅に縮
小化でき、寄生容量（Ｃｊｓ）を大きく低減することが
可能である。 【００３８】また、この第２の実施例素子の場合、外部
ベース領域４７を、コレクタ，エミッタの各電極部（ポ
リシリコン５１，５５）のセルフアラインにより形成す
ることが可能となっている。 【００３９】図８〜図１２を参照して、上記した第２の
実施例にかかるＮＰＮトランジスタの製造プロセスにつ
いて説明する。まず、Ｐ+ 基板４１上の素子領域にＮ+
埋込層４２およびＮ- エピタキシャル層４３を順に形成
する。また、そのＰ+ 基板４１を熱酸化処理して熱酸化
膜６１を形成し、さらに、Ｓｉ3 Ｎ4 膜６２をデポジッ
トする。そして、シリコン酸化膜６３をデポジットした
後、これらの膜６１，６２，６３をエッチングしてトレ
ンチの窓を開口する。 【００４０】また、、トレンチの窓を開けた後、コレク
タ領域のみに選択的にリンのイオン注入を行って、熱拡
散処理し、ディープＮ+ 層５０を形成する（図８）。次
いで、開口部の側壁を熱酸化処理後、開口部内を埋める
ためのポリシリコン４４をデポジットする。そして、そ
のポリシリコン４４とシリコン酸化膜６３とをエッチン
グする。 【００４１】また、熱酸化処理を行って熱酸化膜６１を
形成し、上述した第１の実施例素子と同様に、トレンチ
４５の分離工程を行う（図９）。次いで、フィールド酸
化膜４６を形成するためのレジスト６４のパターニング
を行う（図１０）。 【００４２】次いで、Ｓｉ3 Ｎ4 膜６２をエッチングし
て除去した後、トレンチ４５を窓にロコス酸化を行っ
て、トレンチ４５の上部および素子分離領域に、素子領
域にはみ出さないようにフィールド酸化膜４６を形成す
る（図１１）。 【００４３】次いで、素子領域に残る熱酸化膜６１を除
去した後、選択的にボロンをイオン注入し、内部ベース
領域４８を形成する。また、ポリシリコンをデポジット
してヒ素のイオン注入を行った後、シリコン酸化膜５２
をデポジットする。そして、それらをアニール処理して
エミッタ領域４９を形成するとともに、パターニングし
てエミッタポリシリコン５１およびコレクタポリシリコ
ン５５を形成する（図１２）。 【００４４】次いで、エミッタポリシリコン５１および
コレクタポリシリコン５５のセルフアラインにより、外
部ベース領域４７を形成する。また、シリコン酸化膜を
デポジットし、エッチングを行ってサイドウォール５７
を形成する。 【００４５】さらに、ポリシリコンをデポジットし、ボ
ロンのイオン注入を行った後、ベース電極部を残してパ
ターニングし、ベースポリシリコン５８を形成する。最
後に、保護膜５３をデポジットし、各電極部をエッチン
グして除去した後、アルミニウムなどによる配線の形成
を行って、ベース電極５９、エミッタ電極５４、および
コレクタ電極５６をそれぞれ形成する。 【００４６】このようにして、図７に示した、トレンチ
分離してなるＮＰＮトランジスタは製造される。上記し
たように、フィールド酸化膜の先端からトレンチまでの
間のスペースをなくすことができるようにしている。 【００４７】すなわち、トレンチを窓にフィールド酸化
膜の形成を行うようにしている。これにより、素子領域
内にはみ出さないようにフィールド酸化膜を形成できる
ようになるため、素子面積の大幅な縮小化が可能とな
る。したがって、寄生容量を大きく低減することがで
き、低消費電流で動作する回路を実現できるようになる
ものである。 【００４８】なお、上記実施例においては、いずれもベ
ース、エミッタ、コレクタの各電極部をポリシリコンに
よって形成した場合を例に説明したが、これに限らず、
たとえばシリサイド化することも可能であり、同様な効
果が期待できる。その他、この発明の要旨を変えない範
囲において、種々変形実施可能なことは勿論である。 【００４９】 【発明の効果】以上、詳述したようにこの発明によれ
ば、素子面積の大幅な縮小により、高集積，高速動作が
可能となり、寄生容量も低減でき、回路の低消費電流化
を達成することが可能な半導体装置の製造方法を提供で
きる。
【図面の簡単な説明】
【図１】この発明の第１の実施例にかかるＮＰＮトラン
ジスタの構成を概略的に示す断面図。 【図２】同じく、ＮＰＮトランジスタの製造プロセスを
説明するために示す概略断面図。 【図３】同じく、ＮＰＮトランジスタの製造プロセスを
説明するために示す概略断面図。 【図４】同じく、ＮＰＮトランジスタの製造プロセスを
説明するために示す概略図。 【図５】同じく、ＮＰＮトランジスタの製造プロセスを
説明するために示す概略断面図。 【図６】同じく、ＮＰＮトランジスタの製造プロセスを
説明するために示す概略断面図。 【図７】この発明の第２の実施例にかかるＮＰＮトラン
ジスタの構成を概略的に示す断面図。 【図８】同じく、ＮＰＮトランジスタの製造プロセスを
説明するために示す概略断面図。 【図９】同じく、ＮＰＮトランジスタの製造プロセスを
説明するために示す概略断面図。 【図１０】同じく、ＮＰＮトランジスタの製造プロセス
を説明するために示す概略図。 【図１１】同じく、ＮＰＮトランジスタの製造プロセス
を説明するために示す概略断面図。 【図１２】同じく、ＮＰＮトランジスタの製造プロセス
を説明するために示す概略断面図。 【図１３】従来技術とその問題点を説明するために示す
ＮＰＮトランジスタの概略構成図。 【符号の説明】 １１，４１…Ｐ+ 基板、１２，４２…Ｎ+ 埋込層、１
３，４３…Ｎ- エピタキシャル層、１４，４４…ポリシ
リコン、１５，４５…トレンチ、１６，４６…フィール
ド酸化膜、１７，４７…外部ベース領域、１８，４８…
内部ベース領域、１９，４９…エミッタ領域、２０，５
０…ディープＮ+ 層、２１，５８…ベースポリシリコ
ン、２３，５９…ベース電極、２４，５７…サイドウォ
ール、２５，５１…エミッタポリシリコン、２６，５４
…エミッタ電極、２８，５６…コレクタ電極、５５…コ
レクタポリシリコン。
ジスタの構成を概略的に示す断面図。 【図２】同じく、ＮＰＮトランジスタの製造プロセスを
説明するために示す概略断面図。 【図３】同じく、ＮＰＮトランジスタの製造プロセスを
説明するために示す概略断面図。 【図４】同じく、ＮＰＮトランジスタの製造プロセスを
説明するために示す概略図。 【図５】同じく、ＮＰＮトランジスタの製造プロセスを
説明するために示す概略断面図。 【図６】同じく、ＮＰＮトランジスタの製造プロセスを
説明するために示す概略断面図。 【図７】この発明の第２の実施例にかかるＮＰＮトラン
ジスタの構成を概略的に示す断面図。 【図８】同じく、ＮＰＮトランジスタの製造プロセスを
説明するために示す概略断面図。 【図９】同じく、ＮＰＮトランジスタの製造プロセスを
説明するために示す概略断面図。 【図１０】同じく、ＮＰＮトランジスタの製造プロセス
を説明するために示す概略図。 【図１１】同じく、ＮＰＮトランジスタの製造プロセス
を説明するために示す概略断面図。 【図１２】同じく、ＮＰＮトランジスタの製造プロセス
を説明するために示す概略断面図。 【図１３】従来技術とその問題点を説明するために示す
ＮＰＮトランジスタの概略構成図。 【符号の説明】 １１，４１…Ｐ+ 基板、１２，４２…Ｎ+ 埋込層、１
３，４３…Ｎ- エピタキシャル層、１４，４４…ポリシ
リコン、１５，４５…トレンチ、１６，４６…フィール
ド酸化膜、１７，４７…外部ベース領域、１８，４８…
内部ベース領域、１９，４９…エミッタ領域、２０，５
０…ディープＮ+ 層、２１，５８…ベースポリシリコ
ン、２３，５９…ベース電極、２４，５７…サイドウォ
ール、２５，５１…エミッタポリシリコン、２６，５４
…エミッタ電極、２８，５６…コレクタ電極、５５…コ
レクタポリシリコン。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭60−38832（ＪＰ，Ａ)
特開 平６−151578（ＪＰ，Ａ)
特開 平４−336447（ＪＰ，Ａ)
特開 平３−284849（ＪＰ，Ａ)
特開 平６−163683（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/76
H01L 21/331
H01L 29/73
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 半導体基板上に、熱酸化膜、シリコン窒
化膜、および、シリコン酸化膜を順に積層する工程と、 前記熱酸化膜、前記シリコン窒化膜、および、前記シリ
コン酸化膜の一部をそれぞれエッチングして除去した
後、前記半導体基板の表面に開口部を形成する工程と、 前記開口部内に、熱酸化膜を介して、ポリシリコンを埋
め込む工程と、 前記ポリシリコンおよび前記シリコン酸化膜を、前記シ
リコン窒化膜をストッパにエッチングして除去し、前記
ポリシリコンおよび前記シリコン窒化膜の表面を平坦化
する工程と、 前記開口部内に埋め込まれたポリシリコンの表面に熱酸
化膜を形成して、素子分離用のトレンチを形成する工程
と、 前記トレンチの一部を覆うようにして素子領域上にレジ
ストをパターニングする工程と、 素子分離領域の表面に露出する、前記シリコン窒化膜を
除去する工程と、 この後、少なくとも前記トレンチの形成部および前記素
子分離領域にわたって素子分離用の絶縁膜を形成する工
程とを備えてなることを特徴とする半導体装置の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12221595A JP3360970B2 (ja) | 1995-05-22 | 1995-05-22 | 半導体装置の製造方法 |
| US08/971,467 US6064106A (en) | 1995-05-22 | 1997-11-17 | Bipolar transistor having isolation regions |
| US09/537,214 US6156622A (en) | 1995-05-22 | 2000-03-29 | Bipolar transistor having isolation regions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12221595A JP3360970B2 (ja) | 1995-05-22 | 1995-05-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316303A JPH08316303A (ja) | 1996-11-29 |
| JP3360970B2 true JP3360970B2 (ja) | 2003-01-07 |
Family
ID=14830411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12221595A Expired - Fee Related JP3360970B2 (ja) | 1995-05-22 | 1995-05-22 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6064106A (ja) |
| JP (1) | JP3360970B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900105B2 (en) * | 2000-03-01 | 2005-05-31 | Freescale Semiconductor, Inc. | Semiconductor device and method of manufacture |
| US7977376B2 (en) * | 2001-06-27 | 2011-07-12 | Novartis Ag | Olopatadine formulations for topical nasal administration |
| DE602007004839D1 (de) * | 2007-06-29 | 2010-04-01 | Semiconductor Components Ind | Tiefgrabenisolationsstrukturen in integrierten Halbleiterbauelementen |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4228450A (en) * | 1977-10-25 | 1980-10-14 | International Business Machines Corporation | Buried high sheet resistance structure for high density integrated circuits with reach through contacts |
| US4470062A (en) * | 1979-08-31 | 1984-09-04 | Hitachi, Ltd. | Semiconductor device having isolation regions |
| JPS5743438A (en) * | 1980-08-29 | 1982-03-11 | Toshiba Corp | Semiconductor device and manufacture thereof |
| US4502913A (en) * | 1982-06-30 | 1985-03-05 | International Business Machines Corporation | Total dielectric isolation for integrated circuits |
| JPS5935445A (ja) * | 1982-08-24 | 1984-02-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| US4771328A (en) * | 1983-10-13 | 1988-09-13 | International Business Machine Corporation | Semiconductor device and process |
| GB8426897D0 (en) * | 1984-10-24 | 1984-11-28 | Ferranti Plc | Fabricating semiconductor devices |
| US4639288A (en) * | 1984-11-05 | 1987-01-27 | Advanced Micro Devices, Inc. | Process for formation of trench in integrated circuit structure using isotropic and anisotropic etching |
| US4887144A (en) * | 1985-07-26 | 1989-12-12 | Texas Instruments Incorporated | Topside substrate contact in a trenched semiconductor structure and method of fabrication |
| US4693782A (en) * | 1985-09-06 | 1987-09-15 | Matsushita Electric Industrial Co., Ltd. | Fabrication method of semiconductor device |
| US4745081A (en) * | 1985-10-31 | 1988-05-17 | International Business Machines Corporation | Method of trench filling |
| US4860085A (en) * | 1986-06-06 | 1989-08-22 | American Telephone And Telegraph Company, At&T Bell Laboratories | Submicron bipolar transistor with buried silicide region |
| US4745087A (en) * | 1987-01-13 | 1988-05-17 | Advanced Micro Devices, Inc. | Method of making fully self-aligned bipolar transistor involving a polysilicon collector contact formed in a slot with an oxide sidewall |
| JPH0797627B2 (ja) * | 1987-12-21 | 1995-10-18 | 株式会社日立製作所 | 半導体装置 |
| JP2666384B2 (ja) * | 1988-06-30 | 1997-10-22 | ソニー株式会社 | 半導体装置の製造方法 |
| US5008208A (en) * | 1988-12-07 | 1991-04-16 | Honeywell Inc. | Method of making planarized, self-aligned bipolar integrated circuits |
| US4965217A (en) * | 1989-04-13 | 1990-10-23 | International Business Machines Corporation | Method of making a lateral transistor |
| JP3145694B2 (ja) * | 1990-08-28 | 2001-03-12 | 日本電気株式会社 | 半導体装置 |
| US5406113A (en) * | 1991-01-09 | 1995-04-11 | Fujitsu Limited | Bipolar transistor having a buried collector layer |
| KR960008518B1 (en) * | 1991-10-02 | 1996-06-26 | Samsung Electronics Co Ltd | Manufacturing method and apparatus of semiconductor device |
| EP0735580B1 (en) * | 1995-03-31 | 2004-11-17 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Process for realizing trench isolation structures |
| KR0186083B1 (ko) * | 1995-08-12 | 1999-04-15 | 문정환 | 반도체 소자의 소자격리방법 |
| KR0168196B1 (ko) * | 1995-12-14 | 1999-02-01 | 김광호 | 반도체장치의 소자분리 영역 형성방법 |
| US5926717A (en) * | 1996-12-10 | 1999-07-20 | Advanced Micro Devices, Inc. | Method of making an integrated circuit with oxidizable trench liner |
-
1995
- 1995-05-22 JP JP12221595A patent/JP3360970B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-17 US US08/971,467 patent/US6064106A/en not_active Expired - Fee Related
-
2000
- 2000-03-29 US US09/537,214 patent/US6156622A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08316303A (ja) | 1996-11-29 |
| US6064106A (en) | 2000-05-16 |
| US6156622A (en) | 2000-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0224717B1 (en) | Self-aligned channel stop | |
| US4931407A (en) | Method for manufacturing integrated bipolar and MOS transistors | |
| US5319235A (en) | Monolithic IC formed of a CCD, CMOS and a bipolar element | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| KR100367049B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0557741B2 (ja) | ||
| EP0274217A1 (en) | Method of producing a semiconductor device | |
| JP2501806B2 (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| JP3360970B2 (ja) | 半導体装置の製造方法 | |
| JP3018993B2 (ja) | 半導体装置の製造方法 | |
| JP2730535B2 (ja) | 半導体装置の製造方法 | |
| JPH0148661B2 (ja) | ||
| JP2782781B2 (ja) | 半導体装置の製造方法 | |
| US5106769A (en) | Process for manufacturing bi-cmos type semiconductor integrated circuit | |
| US5830796A (en) | Method of manufacturing a semiconductor device using trench isolation | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JPH06232394A (ja) | 半導体装置の製造方法 | |
| JP2820465B2 (ja) | 半導体装置の製造方法 | |
| JP3235091B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| KR950010878B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JP2722506B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63261728A (ja) | 半導体装置の製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |