[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3340578B2 - 半導体装置の多層配線及びその製造方法 - Google Patents

半導体装置の多層配線及びその製造方法

Info

Publication number
JP3340578B2
JP3340578B2 JP03156795A JP3156795A JP3340578B2 JP 3340578 B2 JP3340578 B2 JP 3340578B2 JP 03156795 A JP03156795 A JP 03156795A JP 3156795 A JP3156795 A JP 3156795A JP 3340578 B2 JP3340578 B2 JP 3340578B2
Authority
JP
Japan
Prior art keywords
film
metal
wiring
interlayer film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03156795A
Other languages
English (en)
Other versions
JPH08204010A (ja
Inventor
敏全 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP03156795A priority Critical patent/JP3340578B2/ja
Publication of JPH08204010A publication Critical patent/JPH08204010A/ja
Application granted granted Critical
Publication of JP3340578B2 publication Critical patent/JP3340578B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体集積回路装置にお
けるアルミニウム(純アルミニウムに限らず、アルミニ
ウムに僅かのSiやCuなどを含み、半導体集積回路装
置の配線として用いられているアルミニウム合金も含め
てアルミニウム(Al)と称す)の多層配線とその製造
方法に関するものである。
【0002】
【従来の技術】アルミニウム多層配線においては、下層
のAl配線と上層のAl配線をスルーホール(ビアホー
ルともいう)を介して接続する際、Alによるスルーホ
ールの埋込みを改善するために、上層Al膜を形成する
際、基板を高温、例えば500℃程度に加熱してスパッ
タリング法により行なうAl加熱スパッタリング法がよ
いとされている。
【0003】さらに埋込みを改善するために、上層Al
膜のスパッタリング工程において、下層Al膜上や層間
絶縁膜表面での上層Al膜の濡れ性を改善するために、
上層Al膜の形成に先立ってウエッティング層としてチ
タン(Ti)膜を形成しておくことが提案されている
(1992 Symposium on VLSI Technology of Technical P
apers, 74-75 (1992 IEEE)参照)。その報告では、ホー
ル径が0.15μmでアスペクト比が4.5のスルーホー
ルに対し、Al加熱スパッタリング法によりスルーホー
ルを完全に埋め込むことができたとされている。
【0004】2層配線構造の一例を図1に示す。シリコ
ン基板2上に第1の層間膜4を形成し、層間膜4にはコ
ンタクトホールを形成する。コンタクトホール内面及び
層間膜4の上面は下層がTiで上層がTiNの2層膜6
で被い、その後コンタクトホールをタングステン層8で
埋め込む。層間膜4上には基板を強制的に加熱しないで
スパッタリング法により形成したAl無加熱スパッタリ
ング膜により形成した第1のAl配線10を形成し、A
l配線10上からは第2の層間膜12を形成し、層間膜
12にはスルーホールを形成し、そのスルーホール内面
と層間膜12上面にはTiスパッタ膜14を被着した
後、第2のAl配線16を形成する。Al配線16は下
層がAl無加熱スパッタ膜16aであり、上層が基板を
500℃程度に加熱して堆積したAl加熱スパッタ膜で
ある。Al無加熱スパッタ膜の形成時、基板を強制的に
加熱はしないが、スパッタ時に自然に温度が上がり、2
50℃程度にはなっているものと思われる。
【0005】
【発明が解決しようとする課題】スルーホールで下層A
l配線10と上層Al配線16が接するが、下層Al配
線10が無加熱スパッタ膜であるのに対し、上層Al配
線16の上層16bが加熱スパッタ膜である。スパッタ
時に基板を加熱すると、形成されるAl膜のグレインサ
イズが成長して大きくなり、下層Al配線10と上層A
l配線16との境界領域ではグレインサイズの異なるA
l膜を介して電流が流れ、エレクトロマイグレーション
耐性が悪くなることが判明した。本発明はAlを用いた
多層配線においてエレクトロマイグレーション耐性を向
上させることを目的とするものである。
【0006】
【課題を解決するための手段】本発明は半導体基板上に
形成された第1の層間膜にコンタクトホールが形成さ
れ、その第1の層間膜上にはそのコンタクトホールを介
して下地と接続される第1のメタル配線が形成され、第
1のメタル配線上には第2の層間膜が形成され、その第
2の層間膜に形成されたスルーホールを介して第1のメ
タル配線と接続される第2のメタル配線がその第2の層
間膜上に形成されている多層配線において、第1の層間
膜のコンタクトホール内面には高融点金属膜及びその上
の高融点金属窒化膜が形成され、さらにその高融点金属
窒化膜上に高融点金属層が形成されて、コンタクトホー
ルがその高融点金属層により埋め込まれており、第2の
層間膜のスルーホール内面には高融点金属膜が形成さ
れ、第1、第2のメタル配線はAl無加熱スパッタ膜と
その上のグレインサイズがAl無加熱スパッタ膜よりも
大きいAl加熱スパッタ膜との2層構造となっているも
のである。
【0007】スルーホールは多層配線構造において中間
の層間膜に穴をあけて上下の配線を接続させた部分であ
る。コンタクトホールは半導体基板又はポリシリコン電
極上に形成された層間膜に穴をあけ、その穴を介してそ
の層間膜上の配線と基板又はポリシリコン電極とを接続
させた部分である。
【0008】第1の層間膜のコンタクトホールでは高融
点金属窒化膜上に高融点金属層が形成され、コンタクト
ホールがその高融点金属層により埋め込まれている。
【0009】さらに多層の配線とする場合は、第2のメ
タル配線上に第3の層間膜が形成され、第3の層間膜に
もスルーホールが形成され、そのスルーホール内面には
高融点金属膜が形成されているとともに、第3の層間膜
上にはそのスルーホールを介して第2のメタル配線と接
続される第3のメタル配線がAl無加熱スパッタ膜とそ
の上のグレインサイズがAl無加熱スパッタ膜よりも大
きいAl加熱スパッタ膜との2層構造により形成する。
【0010】本発明の多層配線の製造方法は以下の工程
(A)から(J)を含んでいる。(A)半導体基板上に
第1の層間膜を形成する工程、(B)第1の層間膜上に
形成される第1のメタル配線と第1の層間膜の下地とを
接続する位置の第1の層間膜にコンタクトホールを形成
する工程、(C)第1の層間膜から高融点金属膜を被着
させ、RTA処理にてその高融点金属膜表面を窒化膜に
変えた後、コンタクトホール内に高融点金属層を埋め込
み、前記窒化膜上及びコンタクトホールに埋め込まれた
高融点金属層上にさらに高融点金属膜を被着させる工
程、(D)半導体基板を大気に曝すことなく、かつ半導
体基板を強制的に加熱することなく、高融点金属膜上か
らスパッタリング法によりAl膜を被着させ、続いて基
板を400℃からAlの融点までの範囲の温度に加熱し
ながらスパッタリング法によりAl膜を被着させて1層
目のメタル膜を形成する工程、(E)1層目のメタル膜
をパターン化して第1のメタル配線を形成する工程、
(F)第1のメタル配線上から第2の層間膜を形成する
工程、(G)第2の層間膜上に形成される第2のメタル
配線と第1のメタル配線とを接続する位置の第2の層間
膜にスルーホールを形成する工程、(H)第2の層間膜
上から高融点金属膜を形成して前記スルーホール内面に
も被着させる工程、(I)半導体基板を大気に曝すこと
なく、かつ半導体基板を強制的に加熱することなく、高
融点金属膜上からスパッタリング法によりAl膜を被着
させ、続いて基板を400℃からAlの融点までの範囲
の温度に加熱しながらスパッタリング法によりAl膜を
被着させて2層目のメタル膜を形成する工程、及び
(J)2層目のメタル膜をパターン化して第2のメタル
配線を形成する工程。
【0011】本発明ではスルーホールを介して接する下
層Al配線と上層Al配線は、ともに無加熱スパッタ膜
に加熱スパッタ膜が積層された2層構造となっており、
エレクトロマイグレーション(EM)耐性が向上する。
【0012】
【実施例】本発明の基礎になる半導体装置の多層配線の
構造を図2により説明する。MOSトランジスタ、バイ
ポーラトランジスタ、抵抗、コンデンサなどの素子が形
成されたシリコン基板20上に、第1の層間膜22を形
成されている。層間膜22は例えばSiO2膜やSiO2
膜上にBPSG(ボロンとリンを導入したSiO2)膜
を積層したものである。層間膜22にはシリコン基板2
0と層間膜22上のメタル配線とを接続するためのコン
タクトホール24が形成されている。コンタクトホール
24の内面及び層間膜22の表面には下層が約80nm
の厚さのTi膜で上層が約30nmの厚さのTiN膜か
らなる2層膜26が被着されている。2層膜26上には
1層目のメタル配線28が形成され、メタル配線28は
コンタクトホール24を介してシリコン基板20と接続
されている。
【0013】メタル配線28は2層のAl膜28a,2
8bからなり、その下層のAl膜28aは基板を強制加
熱しないで形成された無加熱スパッタ膜で、その膜厚が
約200nmであり、上層のAl膜28bは基板を加熱
して形成され、そのグレインサイズが下層のAl膜28
aのグレインサイズよりも大きくなっている加熱スパッ
タ膜であり、その膜厚が約400nmである。
【0014】メタル配線28上には第2の層間膜30が
形成されており、30はTEOS(Tetraethylorthosil
icate)法により形成されたSiO2膜であり、メタル配
線28とSiO2膜30上のメタル配線とを接続する位
置にはスルーホール32が形成されている。スルーホー
ル32の内面及び層間膜30の表面には厚さが約50n
mのTi膜34が被着されている。Ti膜34上には2
層目のメタル配線36が形成され、2層目のメタル配線
36はスルーホール32を介して1層目のメタル配線2
8と接続されている。メタル配線36も2層のAl膜3
6a,36bからなり、その下層Al膜36aは無加熱
スパッタ膜であり、その膜厚が約200nm、上層Al
膜36bは加熱スパッタ膜であり、その膜厚が約400
nmである。
【0015】他の構造の多層配線では、図2のコンタク
トホール24内面及び層間膜22上に被着されている膜
26は、1層目が約100nmの膜厚のTi膜、2層目
がそのTi膜を窒素中でRTA処理して形成したTiN
膜、3層目がその上に形成された約50nmの膜厚のT
i膜となった3層膜となっている。他の構成は上記に説
明した通りである。
【0016】本発明の多層配線の実施例を図3により説
明する。シリコン基板20上の1層目の層間膜22に設
けられたコンタクトホール24の内面には下層がTiで
その上層にTiN層をもつ2層膜26aが形成され、さ
らにコンタクトホール24内がタングステン層40によ
り埋め込まれている。層間膜22上にはコンタクトホー
ル内面のTiとTiNの2層膜26a上にさらにTi膜
を積層した3層膜26bが被着されており、コンタクト
ホールを埋め込んでいるタングステン層40上にはTi
膜26cが被着している。
【0017】3層膜26b及びTi膜26c上には1層
目のメタル配線28が形成され、メタル配線28上から
は第2の層間膜30が形成され、その層間膜30に形成
されたスルーホール32を介してメタル配線28と接続
される2層目のメタル配線36が形成されている。メタ
ル配線28,36及び層間膜30の材質及び配線構造は
図2に示された多層配線と同じである。実施例の多層配
線はコンタクトホール24がタングステン40で埋め込
まれている点で図2の多層配線と相違している。
【0018】実施例において、2層目のメタル配線36
上に層間膜30と同じ層間膜をさらに形成し、その層間
膜にもスルーホールを介して2層目のメタル配線36と
接続される3層目のメタル配線を形成してもよい。その
3層目のメタル配線も下層がAl無加熱スパッタ膜、上
層がAl加熱スパッタ膜の2層構造であり、メタル配線
28,36と同じ構造とする。
【0019】次に、図2の多層配線を製造する方法につ
いて説明する。 (A)素子が形成された半導体基板20のウエハ上に第
1の層間膜22をSiO2膜や、SiO2膜上にBPSG
膜を積層した膜として形成する。その層間膜22に写真
製版とドライエッチングによりコンタクトホール24を
形成する。
【0020】(B)層間膜22上から高融点金属膜とし
てTi膜を約80nmの厚さに堆積する。そのTi膜上
に連続して高融点金属窒化膜としてTiN膜を約30n
mの厚さに堆積し、2層膜26を形成する。この時点で
コンタクトホール24の内面にもその2層膜26が被着
される。
【0021】(C)次に、層間膜22上からAl膜を堆
積するが、この処理は2層膜26のTiN膜を堆積した
後、真空装置を大気に開放せずに基板ウエハを真空中で
搬送してAl配線28用のAl膜のスパッタリングを行
なう。そのAl膜スパッタリングでは、1層目のAl膜
28aを基板の加熱を行なわないで堆積速度約17nm
/秒で約200nmの厚さに堆積する。その後、さらに
真空中で基板ウエハを搬送し、その上に2層目のAl膜
28bを加熱スパッタ法により堆積する。加熱スパッタ
法では、まず基板ウエハを400℃以上でAlの融点以
下、例えば530℃で100〜120秒間加熱し、次に
その加熱を継続したままでAlを堆積速度約12nm/
秒で約400nmの厚さに堆積する。これにより、下層
が無加熱スパッタ膜で上層がAl加熱スパッタ膜となっ
た2層構造のAl膜が形成される。そのAl膜を写真製
版とドライエッチングによりパターン化してメタル配線
28とする。
【0022】(D)メタル配線28上から第2の層間膜
30を形成する。この層間膜30としては、例えばTE
OS法によるSiO2膜を形成し、その上に表面を平坦
化するためにSOG(スピン・オン・ガラス)膜を形成
し、エッチバックを施すことにより形成された、平坦化
されたTEOS−SiO2膜である。このTEOS−S
iO2膜は既に確立された技術である。
【0023】(E)層間膜30にはその下のメタル配線
28と、後で形成されるその上の2層目のメタル配線と
の接続を行なう位置に写真製版とエッチングによりスル
ーホール32を形成する。
【0024】(F)層間膜30上から高融点金属膜とし
てTi膜34を約50nmの厚さに堆積する。Ti膜3
4はスルーホール32の内面にも被着される。その状態
で、基板ウエハを大気に開放せず、真空中での搬送を行
なって2層目のAl配線用のAl膜36を形成する。A
l膜36の下層36aは基板ウエハを加熱しないで堆積
速度約17nm/秒で約200nmの厚さにスパッタ法
により堆積し、さらに真空搬送してその上に上層のAl
膜36bを今度は基板ウエハを400℃以上、例えば5
30℃で100〜120秒加熱した後、その加熱を継続
したままで堆積速度約12nm/秒で約400nmの厚
さに堆積する。その結果、2層目のAl膜36はTi層
34上に形成されたAl無加熱スパッタ膜36aとその
上のAl加熱スパッタ膜36bの2層構造となる。その
後、Al膜36を写真製版とドライエッチングによりパ
ターン化して2層目のAl配線36とする。
【0025】必要に応じ、さらにAl配線36上に層間
膜30と同じ層間膜を形成し、その層間膜にもスルーホ
ールを形成して、その層間膜30上に3層目のAl膜を
形成し、パターン化して3層目のメタル配線を形成して
もよい。
【0026】図2において膜26がTi膜、その上のT
iN膜及びさらにその上のTi膜の3層膜となっている
多層配線を製造する場合は、コンタクトホール24形成
後、まず高融点金属膜としてTi膜を約100nmの厚
さに堆積する。その後、N2雰囲気のRTA処理により
表面を窒化して、Ti層とその上のTiN層からなる2
層膜とする。この時点でコンタクトホール内面にもTi
層とTiN層の2層膜が被着される。この場合、Al配
線28用Al膜を堆積するときは、その下地が大気に開
放されずに真空中での搬送をもって行なう必要があるの
で、先にRTAにより窒化処理を施したTiとTiNの
2層膜上に、まずTi膜を約50nmの厚さに堆積した
後、大気開放せずに真空中で搬送してその上にAl無加
熱スパッタ膜28aとAl加熱スパッタ膜28bを堆積
する。
【0027】図3に示された実施例、すなわちコンタク
トホールを高融点金属層で埋め込む実施例を製造する方
法について説明する。層間膜22にコンタクトホール2
4を形成し、コンタクトホール24内面及び層間膜22
表面にTi膜とTiN膜の2層膜26aを被着した後、
コンタクトホール24を高融点金属としてのタングステ
ンで埋め込む場合は、例えば一般的なブランケットCV
D−W法によりタングステン層を堆積し、エッチバック
を施してコンタクトホール内にのみタングステン層40
を残す。このとき、タングステン層のエッチバックは一
般にオーバーエッチとなるように行なうので、コンタク
トホール24にタングステン層40が埋め込まれている
とはいえ、そのタングステン層40の表面は層間膜22
の表面よりも落ち込んだ状態となる。
【0028】次に、タングステン層40上及び層間膜2
2上にTi膜を約50nmの厚さに堆積する。これによ
り、タングステン層40上にはTi膜26c、層間膜2
2上には先に形成されたTiとTiNの2層膜26a上
にさらにTi膜26cが形成された3層膜26bが形成
される。その後、大気開放せず、真空中での搬送をもっ
て下層Al無加熱スパッタ膜28aと上層Al加熱スパ
ッタ膜28bを形成する。その後は図2の多層配線の製
造方法と同じである。
【0029】図1に示された従来の2層配線と、本発明
の基礎となる図2に示された2層配線とで、エレクトロ
マイグレーション耐性を比較した結果を図4に示す。横
軸は対数目盛りで相対的に示された時間、縦軸は累積故
障率(MTTF)(%)である。図4中、記号Aで示さ
れる直線は図1の従来の2層配線の測定結果、記号Bで
示される直線は図2の2層配線の測定結果である。この
比較結果から、本発明の基礎となる2層配線は従来の2
層配線に比べて、累積故障率で約4倍の寿命をもってい
ることが分かる。
【0030】
【発明の効果】本発明ではスルーホールを介して接続さ
れる下層のメタル配線と上層のメタル配線を、ともにA
l無加熱スパッタ膜とその上のグレインサイズがAl無
加熱スパッタ膜よりも大きいAl加熱スパッタ膜との2
層構造としたので、エレクトロマイグレーション耐性が
向上する。
【図面の簡単な説明】
【図1】従来の2層配線を示す概略断面図である。
【図2】本発明の基礎となる2層配線を示す概略断面図
である。
【図3】一実施例の2層配線を示す概略断面図である。
【図4】図1の従来例と図2の2層配線とのエレクトロ
マイグレーション耐性を比較する図である。
【符号の説明】
20 シリコン基板 22 第1の層間膜 24 コンタクトホール 26 TiとTiNの2層膜 28 1層目のAl配線 28a,36a 無加熱スパッタ膜 28b,36b Al加熱スパッタ膜 30 第2の層間膜 32 スルーホール 34 Ti膜 36 2層目のAl配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/768 H01L 21/285 301

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成された第1の層間膜
    コンタクトホールが形成され、その第1の層間膜上に
    はそのコンタクトホールを介して下地と接続される第1
    のメタル配線が形成され、第1のメタル配線上には第2
    の層間膜が形成され、その第2の層間膜に形成されたス
    ルーホールを介して第1のメタル配線と接続される第2
    のメタル配線がその第2の層間膜上に形成されている多
    層配線において、 第1の層間膜のコンタクトホール内面には高融点金属膜
    及びその上の高融点金属窒化膜が形成され、さらにその
    高融点金属窒化膜上に高融点金属層が形成されて、コン
    タクトホールがその高融点金属層により埋め込まれてお
    り、 第2の層間膜のスルーホール内面には高融点金属膜が形
    成され、 第1、第2のメタル配線はAl無加熱スパッタ膜とその
    上のグレインサイズがAl無加熱スパッタ膜よりも大き
    いAl加熱スパッタ膜との2層構造であることを特徴と
    する半導体装置の多層配線。
  2. 【請求項2】 第2のメタル配線上に第3の層間膜が形
    成され、第3の層間膜にもスルーホールが形成され、そ
    のスルーホール内面には高融点金属膜が形成されている
    とともに、第3の層間膜上にはそのスルーホールを介し
    て第2のメタル配線と接続される第3のメタル配線がA
    l無加熱スパッタ膜とその上のグレインサイズがAl無
    加熱スパッタ膜よりも大きいAl加熱スパッタ膜との2
    層構造により形成されている請求項に記載の多層配
    線。
  3. 【請求項3】 以下の工程(A)から(J)を含む多層
    配線の製造方法。(A)半導体基板上に第1の層間膜を
    形成する工程、 (B)第1の層間膜上に形成される第1のメタル配線と
    第1の層間膜の下地とを接続する位置の第1の層間膜に
    コンタクトホールを形成する工程、 (C)第1の層間膜から高融点金属膜を被着させ、RT
    A処理にてその高融点金属膜表面を窒化膜に変えた後、
    コンタクトホール内に高融点金属層を埋め込み、前記窒
    化膜上及びコンタクトホールに埋め込まれた高融点金属
    層上にさらに高融点金属膜を被着させる工程、 (D)半導体基板を大気に曝すことなく、かつ半導体基
    板を強制的に加熱することなく、高融点金属膜上からス
    パッタリング法によりAl膜を被着させ、続いて基板を
    400℃からAlの融点までの範囲の温度に加熱しなが
    らスパッタリング法によりAl膜を被着させて1層目の
    メタル膜を形成する工程、 (E)1層目のメタル膜をパターン化して第1のメタル
    配線を形成する工程、 (F)第1のメタル配線上から第2の層間膜を形成する
    工程、 (G)第2の層間膜上に形成される第2のメタル配線と
    第1のメタル配線とを接続する位置の第2の層間膜にス
    ルーホールを形成する工程、 (H)第2の層間膜上から高融点金属膜を形成して前記
    スルーホール内面にも被着させる工程、 (I)半導体基板を大気に曝すことなく、かつ半導体基
    板を強制的に加熱することなく、高融点金属膜上からス
    パッタリング法によりAl膜を被着させ、続いて基板を
    400℃からAlの融点までの範囲の温度に加熱しなが
    らスパッタリング法によりAl膜を被着させて2層目の
    メタル膜を形成する工程、 (J)2層目のメタル膜をパターン化して第2のメタル
    配線を形成する工程。
  4. 【請求項4】 工程(J)に続けてさらに次の工程
    (K)から(O)を含む請求項に記載の多層配線の製
    造方法。 (K)第2のメタル配線上から第3の層間膜を形成する
    工程、 (L)第3の層間膜上に形成される第3のメタル配線と
    第2のメタル配線とを接続する位置の第3の層間膜にス
    ルーホールを形成する工程、 (M)第3の層間膜上から高融点金属膜を形成して第3
    の層間膜のスルーホール内面にも被着させる工程、 (N)半導体基板を大気に曝すことなく、かつ半導体基
    板を強制的に加熱することなく、高融点金属膜上からス
    パッタリング法によりAl膜を被着させ、続いて基板を
    400℃からAlの融点までの範囲の温度に加熱しなが
    らスパッタリング法によりAl膜を被着させて3層目の
    メタル膜を形成する工程、 (O)3層目のメタル膜をパターン化して第3のメタル
    配線を形成する工程。
JP03156795A 1995-01-27 1995-01-27 半導体装置の多層配線及びその製造方法 Expired - Fee Related JP3340578B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03156795A JP3340578B2 (ja) 1995-01-27 1995-01-27 半導体装置の多層配線及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03156795A JP3340578B2 (ja) 1995-01-27 1995-01-27 半導体装置の多層配線及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08204010A JPH08204010A (ja) 1996-08-09
JP3340578B2 true JP3340578B2 (ja) 2002-11-05

Family

ID=12334764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03156795A Expired - Fee Related JP3340578B2 (ja) 1995-01-27 1995-01-27 半導体装置の多層配線及びその製造方法

Country Status (1)

Country Link
JP (1) JP3340578B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW503518B (en) * 2000-04-19 2002-09-21 Ibm Interconnect via structure and method

Also Published As

Publication number Publication date
JPH08204010A (ja) 1996-08-09

Similar Documents

Publication Publication Date Title
JP3353727B2 (ja) 半導体装置の配線構造の形成方法
JP3540895B2 (ja) 半導体装置の配線形成方法
JPH069200B2 (ja) 金属配線の形成方法
JP3063338B2 (ja) 半導体装置およびその製造方法
JP2000003959A (ja) 二重ダマシン型ビア・コンタクト構造を有する半導体装置およびその製造方法
JP3340578B2 (ja) 半導体装置の多層配線及びその製造方法
JPH03244126A (ja) 半導体装置の製造方法
JP2000012688A (ja) 半導体装置及びその製造方法
JP3021683B2 (ja) 集積回路用配線
JP3325714B2 (ja) 半導体装置及び半導体装置の製造方法
JPH08139190A (ja) 半導体装置の製造方法
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
JP3331756B2 (ja) 配線形成法
JPH0669205A (ja) 半導体装置の製造方法
JP3745460B2 (ja) 半導体装置の配線形成方法
JPS60196960A (ja) 半導体装置
JPH065544A (ja) 半導体装置の製造方法
JPH05251566A (ja) 多層配線構造
KR930001896B1 (ko) 반도체 장치의 금속배선구조 및 그 형성방법
JPH02186634A (ja) 集積回路装置の製造方法
JPH01255249A (ja) 半導体集積回路装置
JPH0774176A (ja) Al系配線構造及びAl系配線構造の形成方法
JPH06291194A (ja) 半導体装置の製造方法
JPH06163720A (ja) 半導体装置とその製法
JPH0786209A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130816

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350