JP3228339B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3228339B2 JP3228339B2 JP31390199A JP31390199A JP3228339B2 JP 3228339 B2 JP3228339 B2 JP 3228339B2 JP 31390199 A JP31390199 A JP 31390199A JP 31390199 A JP31390199 A JP 31390199A JP 3228339 B2 JP3228339 B2 JP 3228339B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- semiconductor chip
- reinforcing plate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】図１６に示す従来の半導体装置の一例に
ついて以下に説明する。図示しない導通パターンが形成
されている基板３１上に半導体チップ３２がフリップチ
ップ接続されて、共晶ハンダ３３により導通パターンと
電気的に接続されている。半導体チップ３２の近傍に
は、チップ状電気部品３４が共晶ハンダ３５により取り
付けられ、基板３１上の図示しない導通パターンと電気
的に接続されている。そして、半導体チップ３２の一方
の面（図面下方のデバイス形成面）と基板３１との間に
絶縁性のアンダーフィル樹脂３６が注入され、共晶ハン
ダ３３の存在しない部分に充填された後で固化されて、
半導体チップ３２と基板３１とが強固に固定されてい
る。
ついて以下に説明する。図示しない導通パターンが形成
されている基板３１上に半導体チップ３２がフリップチ
ップ接続されて、共晶ハンダ３３により導通パターンと
電気的に接続されている。半導体チップ３２の近傍に
は、チップ状電気部品３４が共晶ハンダ３５により取り
付けられ、基板３１上の図示しない導通パターンと電気
的に接続されている。そして、半導体チップ３２の一方
の面（図面下方のデバイス形成面）と基板３１との間に
絶縁性のアンダーフィル樹脂３６が注入され、共晶ハン
ダ３３の存在しない部分に充填された後で固化されて、
半導体チップ３２と基板３１とが強固に固定されてい
る。
【０００３】通常、半導体チップ３２には高温ハンダの
バンプが設けられ、高温ハンダより低温で溶融する共晶
ハンダが、半導体チップのバンプに対応して基板に設け
られており、高温ハンダの溶融しない低温で共晶ハンダ
のみを溶融させ、バンプを包み込むようにして固化させ
ている。また、基板３１の、半導体チップ３２およびチ
ップ状電気部品３４が接続されている面と反対側の面に
は、複数のハンダボール（共晶ハンダ）３７が設けられ
てＢＧＡ（Ball Grid Array）パッケージ構造となって
いる。したがって、この半導体装置の完成後に他の基板
等に接続する場合、複数のハンダボール３７を一旦溶融
させその後固化することにより接続および固着を行なう
が、このとき、基板３１を介して伝わる熱により、基板
３１と半導体チップ３２とを接続している共晶ハンダ３
３がハンダボール３７と同様に一旦溶融し、それにより
基板３１と半導体チップ３２との相対位置関係がずれる
などして接続が不安定になるおそれがある。このよう
に、基板３１と半導体チップ３２とを共晶ハンダ３３の
みで固定すると信頼性が低いので、基板３１と半導体チ
ップ３２との間にアンダーフィル樹脂３６を注入して固
化し、このアンダーフィル樹脂３６により基板３１と半
導体チップ３２とを固定する構成としている。こうする
と、共晶ハンダからなるハンダボール３７を溶融するた
めの加熱温度を、アンダーフィル樹脂３６が劣化しない
程度に低く設定することにより、基板３１と半導体チッ
プ３２との接続の信頼性が高くなる。
バンプが設けられ、高温ハンダより低温で溶融する共晶
ハンダが、半導体チップのバンプに対応して基板に設け
られており、高温ハンダの溶融しない低温で共晶ハンダ
のみを溶融させ、バンプを包み込むようにして固化させ
ている。また、基板３１の、半導体チップ３２およびチ
ップ状電気部品３４が接続されている面と反対側の面に
は、複数のハンダボール（共晶ハンダ）３７が設けられ
てＢＧＡ（Ball Grid Array）パッケージ構造となって
いる。したがって、この半導体装置の完成後に他の基板
等に接続する場合、複数のハンダボール３７を一旦溶融
させその後固化することにより接続および固着を行なう
が、このとき、基板３１を介して伝わる熱により、基板
３１と半導体チップ３２とを接続している共晶ハンダ３
３がハンダボール３７と同様に一旦溶融し、それにより
基板３１と半導体チップ３２との相対位置関係がずれる
などして接続が不安定になるおそれがある。このよう
に、基板３１と半導体チップ３２とを共晶ハンダ３３の
みで固定すると信頼性が低いので、基板３１と半導体チ
ップ３２との間にアンダーフィル樹脂３６を注入して固
化し、このアンダーフィル樹脂３６により基板３１と半
導体チップ３２とを固定する構成としている。こうする
と、共晶ハンダからなるハンダボール３７を溶融するた
めの加熱温度を、アンダーフィル樹脂３６が劣化しない
程度に低く設定することにより、基板３１と半導体チッ
プ３２との接続の信頼性が高くなる。
【０００４】半導体チップ３２の他方の面（図１６にお
いて上方に位置する面）には導電性の接着樹脂３８が塗
布され、この接着樹脂により金属製（導電性で熱伝達効
率がよい）の蓋部材３９が取り付けられている。この蓋
部材３９は、半導体チップ３２の発熱に伴う熱を逃す放
熱効果を有するとともに、半導体チップ３２からグラン
ド電位に接地する作用がある。さらに、半導体チップ３
２やチップ状電気部品３４が取り付けられている空間の
周囲を取り囲むように導電性の補強板４０が設けられて
いる。この補強板４０も導電性接着樹脂４１で接着され
ているため、半導体チップ３２やチップ状電気部品３４
が取り付けられている空間４２が、蓋部材３９および補
強板４０により電磁的にシールドされる。
いて上方に位置する面）には導電性の接着樹脂３８が塗
布され、この接着樹脂により金属製（導電性で熱伝達効
率がよい）の蓋部材３９が取り付けられている。この蓋
部材３９は、半導体チップ３２の発熱に伴う熱を逃す放
熱効果を有するとともに、半導体チップ３２からグラン
ド電位に接地する作用がある。さらに、半導体チップ３
２やチップ状電気部品３４が取り付けられている空間の
周囲を取り囲むように導電性の補強板４０が設けられて
いる。この補強板４０も導電性接着樹脂４１で接着され
ているため、半導体チップ３２やチップ状電気部品３４
が取り付けられている空間４２が、蓋部材３９および補
強板４０により電磁的にシールドされる。
【０００５】
【発明が解決しようとする課題】前記した従来例におい
て、半導体チップ３２の他方の面に塗布される蓋部材接
着用の導電性接着樹脂３８の塗布量が多すぎると、図１
７に示すようにチップ状電気部品３４にまで接着樹脂３
８が接触するおそれがある。その場合、半導体チップ３
２とチップ状電気部品３４との間、また複数のチップ状
電気部品３４同士の間で、導電性接着樹脂３８を介して
電気的に短絡してしまい、半導体装置としての機能を果
たせない。もちろん、接着樹脂３８の塗布量が少なすぎ
ると、蓋部材３９の固定が不十分で不安定になってしま
う。従って、接着樹脂３８の塗布には極めて精緻な作業
が必要とされている。
て、半導体チップ３２の他方の面に塗布される蓋部材接
着用の導電性接着樹脂３８の塗布量が多すぎると、図１
７に示すようにチップ状電気部品３４にまで接着樹脂３
８が接触するおそれがある。その場合、半導体チップ３
２とチップ状電気部品３４との間、また複数のチップ状
電気部品３４同士の間で、導電性接着樹脂３８を介して
電気的に短絡してしまい、半導体装置としての機能を果
たせない。もちろん、接着樹脂３８の塗布量が少なすぎ
ると、蓋部材３９の固定が不十分で不安定になってしま
う。従って、接着樹脂３８の塗布には極めて精緻な作業
が必要とされている。
【０００６】また、チップ状電気部品３４は共晶ハンダ
３５のみにより基板３１に固定されているので、固定強
度が低く脱落してしまうおそれがある。特に、基板３１
の、半導体チップ３２およびチップ状電気部品３４が接
続されている面と反対側の面に設けられたハンダボール
３７を用いて他部品に固着される工程において、ハンダ
リフロー時の加熱によりチップ状電気部品３４を基板３
１に固定している共晶ハンダ３５も溶融し、チップ状電
気部品３４が脱落しやすくなる。チップ状電気部品３４
を固定するハンダ３５と、同じく共晶ハンダからなるハ
ンダボール３７とは、ほぼ同時に溶融するので、ハンダ
ボール３７の溶融時にチップ状電気部品３４を固定しき
れなくなる可能性が高い。
３５のみにより基板３１に固定されているので、固定強
度が低く脱落してしまうおそれがある。特に、基板３１
の、半導体チップ３２およびチップ状電気部品３４が接
続されている面と反対側の面に設けられたハンダボール
３７を用いて他部品に固着される工程において、ハンダ
リフロー時の加熱によりチップ状電気部品３４を基板３
１に固定している共晶ハンダ３５も溶融し、チップ状電
気部品３４が脱落しやすくなる。チップ状電気部品３４
を固定するハンダ３５と、同じく共晶ハンダからなるハ
ンダボール３７とは、ほぼ同時に溶融するので、ハンダ
ボール３７の溶融時にチップ状電気部品３４を固定しき
れなくなる可能性が高い。
【０００７】そこで本発明の目的は、半導体チップやチ
ップ状電気部品の電気的短絡を防ぎ、チップ状電気部品
を脱落しにくくする半導体装置およびその製造方法を提
供することにある。
ップ状電気部品の電気的短絡を防ぎ、チップ状電気部品
を脱落しにくくする半導体装置およびその製造方法を提
供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
一方の面が基板上にフリップチップ接続されている半導
体チップと、前記基板上であって前記半導体チップの近
傍に取り付けられているチップ状電気部品と、前記チッ
プ状電気部品の全体を覆うとともに前記半導体チップの
前記一方の面と前記基板との間を埋めている絶縁性のア
ンダーフィル樹脂と、前記半導体チップの他方の面に、
導電性接着樹脂を介して固着されている蓋部材とを有す
る。
一方の面が基板上にフリップチップ接続されている半導
体チップと、前記基板上であって前記半導体チップの近
傍に取り付けられているチップ状電気部品と、前記チッ
プ状電気部品の全体を覆うとともに前記半導体チップの
前記一方の面と前記基板との間を埋めている絶縁性のア
ンダーフィル樹脂と、前記半導体チップの他方の面に、
導電性接着樹脂を介して固着されている蓋部材とを有す
る。
【０００９】そして、前記半導体チップおよび前記チッ
プ状電気部品と前記基板とは、ハンダを介して電気的接
続がとられた上で、前記ハンダによる接続部以外の部分
に充填された前記アンダーフィル樹脂により互いに固着
されていてもよい。
プ状電気部品と前記基板とは、ハンダを介して電気的接
続がとられた上で、前記ハンダによる接続部以外の部分
に充填された前記アンダーフィル樹脂により互いに固着
されていてもよい。
【００１０】前記半導体チップの前記他方の面が導電性
を有することが好ましい。
を有することが好ましい。
【００１１】前記蓋部材と前記基板との間に介在する補
強板を有することが好ましい。
強板を有することが好ましい。
【００１２】さらにこの場合、前記補強板が、前記半導
体チップおよび前記チップ状電気部品が設けられている
空間の周囲を取り囲むように設けられていることが好ま
しい。
体チップおよび前記チップ状電気部品が設けられている
空間の周囲を取り囲むように設けられていることが好ま
しい。
【００１３】さらに、前記蓋部材と前記補強板とが、導
電性を有するとともに導電性接着樹脂にて接着されてお
り、前記半導体チップを電磁的にシールドすることがよ
り好ましい。
電性を有するとともに導電性接着樹脂にて接着されてお
り、前記半導体チップを電磁的にシールドすることがよ
り好ましい。
【００１４】前記基板の、前記半導体チップおよび前記
チップ状電気部品が接続されている面と反対側の面に、
複数のハンダボールが設けられて、ＢＧＡ（Ball Grid
Array）パッケージ構造となっていてもよい。
チップ状電気部品が接続されている面と反対側の面に、
複数のハンダボールが設けられて、ＢＧＡ（Ball Grid
Array）パッケージ構造となっていてもよい。
【００１５】また、前記蓋部材の一部を除いて、前記基
板と前記半導体チップと前記チップ状電気部品とアンダ
ーフィル樹脂とをモールドするモールド樹脂と、前記基
板に接続され前記モールド樹脂の外部へ突出するリード
フレームを有する構成であってもよい。
板と前記半導体チップと前記チップ状電気部品とアンダ
ーフィル樹脂とをモールドするモールド樹脂と、前記基
板に接続され前記モールド樹脂の外部へ突出するリード
フレームを有する構成であってもよい。
【００１６】本発明の半導体装置の他の特徴は、半導体
チップが搭載された基板と、前記基板に取り付けられて
いる、前記半導体チップを取り囲む枠状の導電性の補強
板と、前記補強板上に取り付けられ前記半導体チップか
ら発生する熱を外に排出する放熱板である導電性の蓋部
材とを有し、前記補強板には板厚方向に貫通する孔部が
設けられており、該孔部に充填されている導電性接着樹
脂により、前記基板と前記補強板と前記蓋部材とが導通
しているところにある。
チップが搭載された基板と、前記基板に取り付けられて
いる、前記半導体チップを取り囲む枠状の導電性の補強
板と、前記補強板上に取り付けられ前記半導体チップか
ら発生する熱を外に排出する放熱板である導電性の蓋部
材とを有し、前記補強板には板厚方向に貫通する孔部が
設けられており、該孔部に充填されている導電性接着樹
脂により、前記基板と前記補強板と前記蓋部材とが導通
しているところにある。
【００１７】半導体装置のさらに他の特徴は、前記した
構成に加えて、半導体チップが搭載された基板と、前記
基板上であって前記半導体チップの近傍に取り付けられ
ているチップ状電気部品と、前記基板に取り付けられて
いる補強板と、前記補強板上に取り付けられ前記半導体
チップから発生する熱を外に排出する放熱板である蓋部
材とを有し、前記補強板が、前記半導体チップおよび前
記チップ状部品が設けられた領域の外形に沿って前記半
導体チップおよび前記チップ状部品を取り囲む枠状に形
成されているところにある。
構成に加えて、半導体チップが搭載された基板と、前記
基板上であって前記半導体チップの近傍に取り付けられ
ているチップ状電気部品と、前記基板に取り付けられて
いる補強板と、前記補強板上に取り付けられ前記半導体
チップから発生する熱を外に排出する放熱板である蓋部
材とを有し、前記補強板が、前記半導体チップおよび前
記チップ状部品が設けられた領域の外形に沿って前記半
導体チップおよび前記チップ状部品を取り囲む枠状に形
成されているところにある。
【００１８】本発明の半導体装置の製造方法は、フリッ
プチップ接続により半導体チップの一方の面を基板上に
取り付ける工程と、前記基板上であって前記半導体チッ
プの近傍にチップ状電気部品を取り付ける工程と、前記
チップ状電気部品の全体を覆うとともに前記半導体チッ
プの前記一方の面と前記基板との間を埋めるように絶縁
性のアンダーフィル樹脂を注入し固化する工程と、前記
半導体チップの他方の面に導電性接着樹脂を塗布する工
程と、前記導電性接着樹脂を介して前記半導体チップの
前記他方の面に蓋部材を固着する工程とを含む。
プチップ接続により半導体チップの一方の面を基板上に
取り付ける工程と、前記基板上であって前記半導体チッ
プの近傍にチップ状電気部品を取り付ける工程と、前記
チップ状電気部品の全体を覆うとともに前記半導体チッ
プの前記一方の面と前記基板との間を埋めるように絶縁
性のアンダーフィル樹脂を注入し固化する工程と、前記
半導体チップの他方の面に導電性接着樹脂を塗布する工
程と、前記導電性接着樹脂を介して前記半導体チップの
前記他方の面に蓋部材を固着する工程とを含む。
【００１９】そして、前記半導体チップの取り付け工程
にて、前記半導体チップの前記一方の面と前記基板とを
ハンダにより電気的に接続し、前記チップ状電気部品の
取り付け工程にて、前記チップ状電気部品と前記基板と
をハンダにより電気的に接続してもよい。
にて、前記半導体チップの前記一方の面と前記基板とを
ハンダにより電気的に接続し、前記チップ状電気部品の
取り付け工程にて、前記チップ状電気部品と前記基板と
をハンダにより電気的に接続してもよい。
【００２０】前記基板上には補強板が取り付けられてお
り、該補強板の上面に接着樹脂を塗布する工程を含み、
前記蓋部材の固着工程にて、前記接着樹脂を介して蓋部
材と前記補強板とを固着させてもよい。
り、該補強板の上面に接着樹脂を塗布する工程を含み、
前記蓋部材の固着工程にて、前記接着樹脂を介して蓋部
材と前記補強板とを固着させてもよい。
【００２１】前記基板の、前記半導体チップおよび前記
チップ状電気部品が接続されている面と反対側の面に、
複数のハンダボールを設ける工程を含んでもよい。
チップ状電気部品が接続されている面と反対側の面に、
複数のハンダボールを設ける工程を含んでもよい。
【００２２】また、前記基板にリードフレームを接続す
る工程と、前記蓋部材の一部と前記リードフレームの一
部とを除いて、前記基板と前記半導体チップと前記チッ
プ状電気部品とアンダーフィル樹脂とをモールド樹脂に
よりモールドする工程とを含んでもよい。
る工程と、前記蓋部材の一部と前記リードフレームの一
部とを除いて、前記基板と前記半導体チップと前記チッ
プ状電気部品とアンダーフィル樹脂とをモールド樹脂に
よりモールドする工程とを含んでもよい。
【００２３】以上のような構成によると、チップ状電気
部品が全体的に絶縁性のアンダーフィル樹脂に覆われて
いるので、チップ状電気部品同士またはチップ状電気部
品と半導体チップとの間で導電性接着樹脂を介して電気
的短絡を生じることが防げる。しかも、チップ状電気部
品がアンダーフィル樹脂により基板に強固に固定され、
リフロー時等に脱落するおそれがない。
部品が全体的に絶縁性のアンダーフィル樹脂に覆われて
いるので、チップ状電気部品同士またはチップ状電気部
品と半導体チップとの間で導電性接着樹脂を介して電気
的短絡を生じることが防げる。しかも、チップ状電気部
品がアンダーフィル樹脂により基板に強固に固定され、
リフロー時等に脱落するおそれがない。
【００２４】本発明の半導体装置の製造方法の他の特徴
は、半導体チップを基板上に取り付ける工程と、前記半
導体チップを取り囲む枠状の導電性の補強板に設けられ
ている、板厚方向に貫通する孔部内に、導電性接着樹脂
を充填させる工程と、絶縁性接着樹脂により、前記補強
板と前記基板とを接合し、絶縁性接着樹脂により、前記
補強板と、前記半導体チップから発生する熱を外に排出
する放熱板である導電性の蓋部材とを接合する工程とを
含み、前記孔部内に充填された導電性接着樹脂により、
前記蓋部材と前記補強板と前記基板とを導通させるとこ
ろにある。
は、半導体チップを基板上に取り付ける工程と、前記半
導体チップを取り囲む枠状の導電性の補強板に設けられ
ている、板厚方向に貫通する孔部内に、導電性接着樹脂
を充填させる工程と、絶縁性接着樹脂により、前記補強
板と前記基板とを接合し、絶縁性接着樹脂により、前記
補強板と、前記半導体チップから発生する熱を外に排出
する放熱板である導電性の蓋部材とを接合する工程とを
含み、前記孔部内に充填された導電性接着樹脂により、
前記蓋部材と前記補強板と前記基板とを導通させるとこ
ろにある。
【００２５】このように導電性の蓋部材および補強板を
用いる構成であると、半導体チップおよびチップ状電気
部品を電磁的にシールドして、電磁波により外部への影
響を抑えることができる。
用いる構成であると、半導体チップおよびチップ状電気
部品を電磁的にシールドして、電磁波により外部への影
響を抑えることができる。
【００２６】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００２７】図１〜３に、本発明の第１の実施形態の半
導体装置が示されている。まず、その構成について説明
する。基板１に図示しない導通パターンが形成してあ
り、この基板上にＬＳＩ等の半導体チップ２の一方の面
（図１において下方に位置する面）がフリップチップ実
装されている。具体的には、図２に拡大して示すよう
に、半導体チップ２に接続端子となる金属パッド３が設
けられ、さらにその上に高温ハンダ（約３４０度で溶
融）からなるハンダバンプ４が形成されている。一方、
このハンダバンプ４と対向する位置に、金属パッド５が
設けられ、その上に共晶ハンダ６（約２２０度で溶融）
が形成されている。この共晶ハンダ６がハンダバンプ４
を包み込むようにして固定している。また、この基板１
には、半導体チップ２の近傍に位置するように、チップ
抵抗やチップコンデンサー等のチップ状電気部品７が、
共晶ハンダ６で固定されている。
導体装置が示されている。まず、その構成について説明
する。基板１に図示しない導通パターンが形成してあ
り、この基板上にＬＳＩ等の半導体チップ２の一方の面
（図１において下方に位置する面）がフリップチップ実
装されている。具体的には、図２に拡大して示すよう
に、半導体チップ２に接続端子となる金属パッド３が設
けられ、さらにその上に高温ハンダ（約３４０度で溶
融）からなるハンダバンプ４が形成されている。一方、
このハンダバンプ４と対向する位置に、金属パッド５が
設けられ、その上に共晶ハンダ６（約２２０度で溶融）
が形成されている。この共晶ハンダ６がハンダバンプ４
を包み込むようにして固定している。また、この基板１
には、半導体チップ２の近傍に位置するように、チップ
抵抗やチップコンデンサー等のチップ状電気部品７が、
共晶ハンダ６で固定されている。
【００２８】そして、基板１と半導体チップ２との間に
はエポキシ樹脂等の絶縁性のアンダーフィル樹脂８が注
入され、ハンダによる接続部以外の部分に充填されて固
化されている。このアンダーフィル樹脂８は、基板１と
半導体チップ２との間のみならず、チップ状電気部品７
全体を覆って基板１に固定するように設けられている。
すなわち、半導体チップ２の他方の面（図１において上
方に位置する面）を除く部分と、チップ状電気部品７の
全体が、アンダーフィル樹脂８に覆われている。
はエポキシ樹脂等の絶縁性のアンダーフィル樹脂８が注
入され、ハンダによる接続部以外の部分に充填されて固
化されている。このアンダーフィル樹脂８は、基板１と
半導体チップ２との間のみならず、チップ状電気部品７
全体を覆って基板１に固定するように設けられている。
すなわち、半導体チップ２の他方の面（図１において上
方に位置する面）を除く部分と、チップ状電気部品７の
全体が、アンダーフィル樹脂８に覆われている。
【００２９】基板１上には、半導体チップ２やチップ状
電気部品７が実装されている空間９を取り囲むように、
金属（銅など）からなる補強板１０が導電性接着樹脂１
１により取り付けられている。
電気部品７が実装されている空間９を取り囲むように、
金属（銅など）からなる補強板１０が導電性接着樹脂１
１により取り付けられている。
【００３０】半導体チップ２の他方の面（図１において
上方に位置する面）には、銀ペーストなどの導電性接着
樹脂１２を介して銅板等からなる導電性の蓋部材１３が
固着されている。そして、補強板１０の上面も同様な導
電性接着樹脂１４により蓋部材と接着されている。
上方に位置する面）には、銀ペーストなどの導電性接着
樹脂１２を介して銅板等からなる導電性の蓋部材１３が
固着されている。そして、補強板１０の上面も同様な導
電性接着樹脂１４により蓋部材と接着されている。
【００３１】基板１の、半導体チップ２およびチップ状
電気部品７が形成されている面の反対側の面（図１にお
いて下方に位置する面）には、共晶ハンダからなるハン
ダボール１５が多数設けられている。図示しないが、こ
のハンダボール１５は、基板１の導通パターンからスル
ーホールや接続パターンを介して接続されており、他部
品との接続端子となるものである。
電気部品７が形成されている面の反対側の面（図１にお
いて下方に位置する面）には、共晶ハンダからなるハン
ダボール１５が多数設けられている。図示しないが、こ
のハンダボール１５は、基板１の導通パターンからスル
ーホールや接続パターンを介して接続されており、他部
品との接続端子となるものである。
【００３２】なお、本実施形態において、半導体チップ
２は一辺１３ｍｍの正方形であり、基板１と半導体チッ
プ２との間隔は約１５０μｍ、ハンダバンプ４のピッチ
は２４０μｍであり、１個の半導体チップ２に設けられ
たハンダバンプ４の数は３０００個である。
２は一辺１３ｍｍの正方形であり、基板１と半導体チッ
プ２との間隔は約１５０μｍ、ハンダバンプ４のピッチ
は２４０μｍであり、１個の半導体チップ２に設けられ
たハンダバンプ４の数は３０００個である。
【００３３】本実施形態はこのような構成であり、チッ
プ状電気部品７が全体的に絶縁性のアンダーフィル樹脂
８に覆われているので、当然その電極が導電性接着樹脂
１２と接触することはない。従って、チップ状電気部品
７同士、またチップ状電気部品７と半導体チップ２との
間で、導電性接着樹脂１２を介して電気的短絡を生じる
ことはなく、半導体装置の動作に支障をきたすことはな
い。しかも、チップ状電気部品７および半導体チップ２
は、共晶ハンダ６により基板１と接続されるのみなら
ず、アンダーフィル樹脂８により基板に固定される構成
であるので、リフロー時等にチップ状電気部品７が脱落
したり位置が狂ったりすることなく、固定の信頼性が高
い。
プ状電気部品７が全体的に絶縁性のアンダーフィル樹脂
８に覆われているので、当然その電極が導電性接着樹脂
１２と接触することはない。従って、チップ状電気部品
７同士、またチップ状電気部品７と半導体チップ２との
間で、導電性接着樹脂１２を介して電気的短絡を生じる
ことはなく、半導体装置の動作に支障をきたすことはな
い。しかも、チップ状電気部品７および半導体チップ２
は、共晶ハンダ６により基板１と接続されるのみなら
ず、アンダーフィル樹脂８により基板に固定される構成
であるので、リフロー時等にチップ状電気部品７が脱落
したり位置が狂ったりすることなく、固定の信頼性が高
い。
【００３４】半導体チップ２の他方の面（図１において
上方に位置する面）では、酸化膜が剥離されシリコンが
露出されたり、金属膜（バックメタル）が形成されるな
どして、少なくとも一部が導電性となっている。そし
て、この面が導電性接着樹脂１２を介して導電性の蓋部
材１３と接続されており、この蓋部材１３がグランド電
位の接地端子として機能している。
上方に位置する面）では、酸化膜が剥離されシリコンが
露出されたり、金属膜（バックメタル）が形成されるな
どして、少なくとも一部が導電性となっている。そし
て、この面が導電性接着樹脂１２を介して導電性の蓋部
材１３と接続されており、この蓋部材１３がグランド電
位の接地端子として機能している。
【００３５】また、導電性接着樹脂１１，１４および補
強板１０および蓋部材１３により半導体チップ２および
チップ状電気部品７の存在する空間９が囲まれて電磁的
にシールドされた状態となるので、半導体チップ２の動
作時に発生する電磁波が、外部部品等に影響を及ぼすこ
とがない。
強板１０および蓋部材１３により半導体チップ２および
チップ状電気部品７の存在する空間９が囲まれて電磁的
にシールドされた状態となるので、半導体チップ２の動
作時に発生する電磁波が、外部部品等に影響を及ぼすこ
とがない。
【００３６】次に、この半導体装置の製造方法について
簡単に説明する。
簡単に説明する。
【００３７】まず、図４に示すように、所望の大きさの
矩形状の補強板１０が導電性接着樹脂１１により取り付
けられた基板１を用意する。そして、図５に示すよう
に、この補強板に囲まれた空間９内に半導体チップ２を
フリップチップ実装するとともに、この空間９内にチッ
プ状電気部品７を取り付ける。
矩形状の補強板１０が導電性接着樹脂１１により取り付
けられた基板１を用意する。そして、図５に示すよう
に、この補強板に囲まれた空間９内に半導体チップ２を
フリップチップ実装するとともに、この空間９内にチッ
プ状電気部品７を取り付ける。
【００３８】そこで、図６に示すように、基板１と半導
体チップ２との間に充填するように、かつチップ状電気
部品７の全体を覆うように、アンダーフィル樹脂８を注
入し固化する。
体チップ２との間に充填するように、かつチップ状電気
部品７の全体を覆うように、アンダーフィル樹脂８を注
入し固化する。
【００３９】それから、図７に示すように、半導体チッ
プ２上に導電性接着樹脂１２を、補強板１０上に導電性
接着樹脂１４をそれぞれ塗布し、この導電性接着樹脂１
２，１４により蓋部材１３を固着する。
プ２上に導電性接着樹脂１２を、補強板１０上に導電性
接着樹脂１４をそれぞれ塗布し、この導電性接着樹脂１
２，１４により蓋部材１３を固着する。
【００４０】最後に、基板１の、半導体チップ２および
チップ状電気部品７が形成されている面の反対側の面
に、共晶ハンダからなる多数のハンダボール１５を設け
て、図１に示すＢＧＡ（Ball Grid Array）パッケージ
構造の半導体装置を完成させる。なお、この半導体装置
を外部基板等に取り付ける場合は、ハンダボール１５を
用いて電気的接続と機械的固定とを同時に行なう。
チップ状電気部品７が形成されている面の反対側の面
に、共晶ハンダからなる多数のハンダボール１５を設け
て、図１に示すＢＧＡ（Ball Grid Array）パッケージ
構造の半導体装置を完成させる。なお、この半導体装置
を外部基板等に取り付ける場合は、ハンダボール１５を
用いて電気的接続と機械的固定とを同時に行なう。
【００４１】次に、本発明の第２の実施形態の半導体装
置について図８を参照して説明する。なお、第１の実施
形態と同じ構成の部分については同一の符号を付与し、
説明を省略する。
置について図８を参照して説明する。なお、第１の実施
形態と同じ構成の部分については同一の符号を付与し、
説明を省略する。
【００４２】本実施形態は、マルチチップモジュール
（ＭＣＭ）型の半導体装置であり、空間９内に複数の半
導体チップ２が実装されており、それぞれに対応して、
チップ状電気部品７が取り付けられている。それ以外の
構成は、第１の実施形態と同様である。
（ＭＣＭ）型の半導体装置であり、空間９内に複数の半
導体チップ２が実装されており、それぞれに対応して、
チップ状電気部品７が取り付けられている。それ以外の
構成は、第１の実施形態と同様である。
【００４３】次に、本発明の第３の実施形態の半導体装
置について図９を参照して説明する。なお、第１の実施
形態と同じ構成の部分については同一の符号を付与し、
説明を省略する。
置について図９を参照して説明する。なお、第１の実施
形態と同じ構成の部分については同一の符号を付与し、
説明を省略する。
【００４４】本実施形態は、第１の実施形態のようなＢ
ＧＡパッケージ構造ではなく、モールドタイプの半導体
装置である。基板１上に半導体チップ２がフリップチッ
プ実装され、その近傍にチップ状電気部品７が取り付け
られ、アンダーフィル樹脂８により覆われている。半導
体チップ２には、導電性接着樹脂１２を介して蓋部材１
３が固着されている。基板１の、半導体チップ２および
チップ状電気部品７が形成されている面の反対側の面
に、金属製リードフレーム１６が取り付けられ、ワイヤ
ーボンディングにより基板１の図示しない導通パターン
と接続されている。それから、基板１、半導体チップ
２、チップ状電気部品７、アンダーフィル樹脂８を全体
的に覆うように、モールド樹脂１７によりモールドされ
ている。この時、蓋部材１３の上面とリードフレーム１
６の一部のみは外部に露出している。本実施形態では、
第１の実施形態のような補強板１０およびハンダボール
１５は設けられていない。
ＧＡパッケージ構造ではなく、モールドタイプの半導体
装置である。基板１上に半導体チップ２がフリップチッ
プ実装され、その近傍にチップ状電気部品７が取り付け
られ、アンダーフィル樹脂８により覆われている。半導
体チップ２には、導電性接着樹脂１２を介して蓋部材１
３が固着されている。基板１の、半導体チップ２および
チップ状電気部品７が形成されている面の反対側の面
に、金属製リードフレーム１６が取り付けられ、ワイヤ
ーボンディングにより基板１の図示しない導通パターン
と接続されている。それから、基板１、半導体チップ
２、チップ状電気部品７、アンダーフィル樹脂８を全体
的に覆うように、モールド樹脂１７によりモールドされ
ている。この時、蓋部材１３の上面とリードフレーム１
６の一部のみは外部に露出している。本実施形態では、
第１の実施形態のような補強板１０およびハンダボール
１５は設けられていない。
【００４５】本実施形態の半導体装置を外部基板等に取
り付ける場合は、リードフレーム１６の、モールド樹脂
１７の外部に突出している部分を外部基板等に接続する
ことにより、電気的接続と機械的固定とを行なう。
り付ける場合は、リードフレーム１６の、モールド樹脂
１７の外部に突出している部分を外部基板等に接続する
ことにより、電気的接続と機械的固定とを行なう。
【００４６】次に、本発明の第４の実施形態の半導体装
置について図１０を参照して説明する。なお、第１の実
施形態と同じ構成の部分については同一の符号を付与
し、説明を省略する。
置について図１０を参照して説明する。なお、第１の実
施形態と同じ構成の部分については同一の符号を付与
し、説明を省略する。
【００４７】本実施形態は、第１の実施形態のようなＢ
ＧＡパッケージ構造ではなく、ＬＧＡ（Land Grid Arra
y）パッケージ構造の半導体装置である。本実施形態で
は、第１の実施形態におけるハンダボール１５が設けら
れていない。本実施形態の半導体装置を外部基板１８に
取り付ける場合は、外部基板１８にソケット１９を設け
ておき、基板１に設けられているパッド状の端子２０と
ソケット１９内に設けられている端子２１とを接触させ
た状態で、加圧部材２１により両端子２０，２１を圧接
させ、基板１と外部基板１８とを互いに固定させてい
る。
ＧＡパッケージ構造ではなく、ＬＧＡ（Land Grid Arra
y）パッケージ構造の半導体装置である。本実施形態で
は、第１の実施形態におけるハンダボール１５が設けら
れていない。本実施形態の半導体装置を外部基板１８に
取り付ける場合は、外部基板１８にソケット１９を設け
ておき、基板１に設けられているパッド状の端子２０と
ソケット１９内に設けられている端子２１とを接触させ
た状態で、加圧部材２１により両端子２０，２１を圧接
させ、基板１と外部基板１８とを互いに固定させてい
る。
【００４８】次に、本発明の第５の実施形態の半導体装
置について図１１を参照して説明する。なお、第１の実
施形態と同じ構成の部分については同一の符号を付与
し、説明を省略する。
置について図１１を参照して説明する。なお、第１の実
施形態と同じ構成の部分については同一の符号を付与
し、説明を省略する。
【００４９】本実施形態では、半導体チップ２に導電性
接着樹脂１２を介して、蓋部材としてフィン付蓋部材２
２を固着させている。これにより放熱効果を高めてい
る。なお、第２〜４の実施形態と同様な構成において
も、蓋部材としてフィン付蓋部材２２を用いることによ
り放熱効果を高めることができる。
接着樹脂１２を介して、蓋部材としてフィン付蓋部材２
２を固着させている。これにより放熱効果を高めてい
る。なお、第２〜４の実施形態と同様な構成において
も、蓋部材としてフィン付蓋部材２２を用いることによ
り放熱効果を高めることができる。
【００５０】次に、本発明の第６の実施形態の半導体装
置について図１２〜１４を参照して説明する。
置について図１２〜１４を参照して説明する。
【００５１】第１〜５の実施形態と同様に、配線パター
ンが形成された基板１上に半導体チップ２が実装され、
その周囲にチップ状電気部品７が実装されている。この
基板１上に、半導体チップ２およびチップ状電気部品７
を取り囲む枠状の補強板４４が絶縁性接着樹脂４７によ
り接合されている。補強板４４には、板厚方向に貫通す
る孔部４５が設けられている。この孔部４５内に、導電
性接着樹脂４６が充填されている。導電性接着樹脂４６
は、孔部４５から溢れる程度に注入され、上部にはみ出
した状態にある。それから、図１４に示すように、半導
体チップ２から発生する熱を外に排出する放熱板である
蓋部材１３が、補強板４４の上に絶縁性接着樹脂４７に
より接合されている。
ンが形成された基板１上に半導体チップ２が実装され、
その周囲にチップ状電気部品７が実装されている。この
基板１上に、半導体チップ２およびチップ状電気部品７
を取り囲む枠状の補強板４４が絶縁性接着樹脂４７によ
り接合されている。補強板４４には、板厚方向に貫通す
る孔部４５が設けられている。この孔部４５内に、導電
性接着樹脂４６が充填されている。導電性接着樹脂４６
は、孔部４５から溢れる程度に注入され、上部にはみ出
した状態にある。それから、図１４に示すように、半導
体チップ２から発生する熱を外に排出する放熱板である
蓋部材１３が、補強板４４の上に絶縁性接着樹脂４７に
より接合されている。
【００５２】補強板４４および蓋部材１３は導電性の材
料からなる。孔部４５は、基板１に設けられた配線パタ
ーンのうちのグランド電位のコンタクト電極４８に対向
する位置に設けられている。従って、基板１のコンタク
ト電極４８、導電性接着樹脂４６、蓋部材１３の間で電
気的導通がとられ、半導体チップ２およびチップ状電気
部品７は電磁的にシールドされる。
料からなる。孔部４５は、基板１に設けられた配線パタ
ーンのうちのグランド電位のコンタクト電極４８に対向
する位置に設けられている。従って、基板１のコンタク
ト電極４８、導電性接着樹脂４６、蓋部材１３の間で電
気的導通がとられ、半導体チップ２およびチップ状電気
部品７は電磁的にシールドされる。
【００５３】なお、絶縁性接着樹脂４７は、あらかじめ
枠状の補強板４４の形状に合わせて形成しておくことが
望ましい。そして、絶縁性接着樹脂４７は、基板に形成
された配線パターンのグランド電位のコンタクト電極４
８を覆わないように、かつ孔部４５を塞がないように形
成されている。導電性接着樹脂４６は、図１３に示すよ
うに、補強板４４上端面に、孔部４５を通る直線状に塗
布されることが好ましいが、必ずしもこの塗布方法に限
定されるものではない。
枠状の補強板４４の形状に合わせて形成しておくことが
望ましい。そして、絶縁性接着樹脂４７は、基板に形成
された配線パターンのグランド電位のコンタクト電極４
８を覆わないように、かつ孔部４５を塞がないように形
成されている。導電性接着樹脂４６は、図１３に示すよ
うに、補強板４４上端面に、孔部４５を通る直線状に塗
布されることが好ましいが、必ずしもこの塗布方法に限
定されるものではない。
【００５４】ここでは詳述しないが、半導体チップ２お
よびチップ状電気部品７の基板１への実装方法や、アン
ダーフィル樹脂８を用いた固定方法等については、第１
〜４の実施形態のいずれかと同様な方法で同様な構成と
してもよい。
よびチップ状電気部品７の基板１への実装方法や、アン
ダーフィル樹脂８を用いた固定方法等については、第１
〜４の実施形態のいずれかと同様な方法で同様な構成と
してもよい。
【００５５】従来は、導電性接着樹脂を用いて基板と補
強板と接着し、その後補強板と蓋部材とを接着してい
た。しかし、導電性接着樹脂の接着強度は１０〜２０ｋ
ｇｆ／ｃｍ2程度なので、導電性接着樹脂のみでは接着
の信頼性が乏しい。そこで、ある程度高い接着強度を必
要とする場合には、１００ｋｇｆ／ｃｍ2以上の接着強
度を有する絶縁性接着樹脂で数ヶ所を固定し、その後導
電性接着樹脂で導通をとる構成とする。この場合、基板
と補強板との間の導通をとる工程と、補強板と蓋部材と
の間の導通をとる工程との２つの工程を必要とし、さら
に導電性接着樹脂の流れ出しにより実装された素子（半
導体チップやチップ状電気部品）間および電極間でショ
ートする可能性がある。
強板と接着し、その後補強板と蓋部材とを接着してい
た。しかし、導電性接着樹脂の接着強度は１０〜２０ｋ
ｇｆ／ｃｍ2程度なので、導電性接着樹脂のみでは接着
の信頼性が乏しい。そこで、ある程度高い接着強度を必
要とする場合には、１００ｋｇｆ／ｃｍ2以上の接着強
度を有する絶縁性接着樹脂で数ヶ所を固定し、その後導
電性接着樹脂で導通をとる構成とする。この場合、基板
と補強板との間の導通をとる工程と、補強板と蓋部材と
の間の導通をとる工程との２つの工程を必要とし、さら
に導電性接着樹脂の流れ出しにより実装された素子（半
導体チップやチップ状電気部品）間および電極間でショ
ートする可能性がある。
【００５６】そこで本実施形態では、補強板を貫通する
孔部に導電性接着樹脂を充填することにより、基板−補
強板−蓋部材の三者の導通をとることができるため、工
程数が削減でき、かつ導電性接着樹脂の流れ出しによる
素子間および電極間でのショートを容易に防ぐことが出
来る。
孔部に導電性接着樹脂を充填することにより、基板−補
強板−蓋部材の三者の導通をとることができるため、工
程数が削減でき、かつ導電性接着樹脂の流れ出しによる
素子間および電極間でのショートを容易に防ぐことが出
来る。
【００５７】次に、本発明の第７の実施形態の半導体装
置について図１５を参照して説明する。なお、前記の各
実施形態との相違点のみについて説明し、それ以外の部
分の構成についての説明は省略する。
置について図１５を参照して説明する。なお、前記の各
実施形態との相違点のみについて説明し、それ以外の部
分の構成についての説明は省略する。
【００５８】図１５に示すように、半導体チップ２およ
びチップ状電気部品７が実装された基板１上に、補強板
５０が接合されている。この補強板５０は、半導体チッ
プ２およびチップ状電気部品７を取り囲む枠状をなして
おり、半導体チップ２およびチップ状電気部品７が配設
された領域の全体の外形に沿うような、細かい凹凸を有
する形状をしている。
びチップ状電気部品７が実装された基板１上に、補強板
５０が接合されている。この補強板５０は、半導体チッ
プ２およびチップ状電気部品７を取り囲む枠状をなして
おり、半導体チップ２およびチップ状電気部品７が配設
された領域の全体の外形に沿うような、細かい凹凸を有
する形状をしている。
【００５９】ここでは詳述しないが、半導体チップ２お
よびチップ状電気部品７の基板１への実装方法や、アン
ダーフィル樹脂８を用いた固定方法等については、第１
〜４の実施形態のいずれかと同じ方法で同じ構成として
もよい。また、半導体チップ２およびチップ状電気部品
７を電磁的にシールドするために、第５の実施形態と同
様な孔部４５および導電性接着樹脂４６を有する構成と
してもよい。
よびチップ状電気部品７の基板１への実装方法や、アン
ダーフィル樹脂８を用いた固定方法等については、第１
〜４の実施形態のいずれかと同じ方法で同じ構成として
もよい。また、半導体チップ２およびチップ状電気部品
７を電磁的にシールドするために、第５の実施形態と同
様な孔部４５および導電性接着樹脂４６を有する構成と
してもよい。
【００６０】本実施形態によると、補強板５０の内側
が、半導体チップ２およびチップ状電気部品７が搭載さ
れている領域にそった形状となるように形成することに
より、半導体パッケージの反りを矯正できる。特に、半
導体チップ２またはチップ状電気部品７と補強板５０と
の間の隙間が５ｍｍ以上開くことがないように設計する
ことが好ましい。
が、半導体チップ２およびチップ状電気部品７が搭載さ
れている領域にそった形状となるように形成することに
より、半導体パッケージの反りを矯正できる。特に、半
導体チップ２またはチップ状電気部品７と補強板５０と
の間の隙間が５ｍｍ以上開くことがないように設計する
ことが好ましい。
【００６１】従来、素子（半導体チップやチップ状電気
部品）実装時と常温時では、その熱膨張係数の違いから
半導体パッケージ自体が反ってしまう。特に厚さ０．６
ｍｍ以下の薄い多層配線基板は、外部からの曲げの力に
弱く、厚さ０．６ｍｍより厚い（例えば１．２ｍｍ）の
基板に比べより大きく曲がるので、補強板でその形状を
維持する必要がある。しかしながら、実装されている半
導体チップおよびチップ状電気部品と補強板の間の平面
的な間隔が５ｍｍ以上になると、その効果が薄れてしま
い、補強板をもたない場合と同程度の反りを生じてしま
う。そこで間隔が５ｍｍ以上あくような場合、補強板の
内側を半導体チップおよびチップ状電気部品が搭載され
ている領域の外形に沿った形状に形成し、この補強板を
貼り付けることにより、半導体パッケージの反りを抑え
ることができる。また、半導体パッケージに占める補強
板の面積が増えるため半導体パッケージ自体の強度が向
上する。
部品）実装時と常温時では、その熱膨張係数の違いから
半導体パッケージ自体が反ってしまう。特に厚さ０．６
ｍｍ以下の薄い多層配線基板は、外部からの曲げの力に
弱く、厚さ０．６ｍｍより厚い（例えば１．２ｍｍ）の
基板に比べより大きく曲がるので、補強板でその形状を
維持する必要がある。しかしながら、実装されている半
導体チップおよびチップ状電気部品と補強板の間の平面
的な間隔が５ｍｍ以上になると、その効果が薄れてしま
い、補強板をもたない場合と同程度の反りを生じてしま
う。そこで間隔が５ｍｍ以上あくような場合、補強板の
内側を半導体チップおよびチップ状電気部品が搭載され
ている領域の外形に沿った形状に形成し、この補強板を
貼り付けることにより、半導体パッケージの反りを抑え
ることができる。また、半導体パッケージに占める補強
板の面積が増えるため半導体パッケージ自体の強度が向
上する。
【００６２】
【発明の効果】本発明によると、チップ状電気部品が全
体的に絶縁性のアンダーフィル樹脂に覆われているの
で、チップ状電気部品同士またはチップ状電気部品と半
導体チップとの間で、導電性接着樹脂を介して電気的短
絡を生じることはなく、半導体装置の動作に支障をきた
すことはない。しかも、チップ状電気部品および半導体
チップは、アンダーフィル樹脂により基板に強固に固定
され、リフロー時等にチップ状電気部品が脱落するおそ
れがない。
体的に絶縁性のアンダーフィル樹脂に覆われているの
で、チップ状電気部品同士またはチップ状電気部品と半
導体チップとの間で、導電性接着樹脂を介して電気的短
絡を生じることはなく、半導体装置の動作に支障をきた
すことはない。しかも、チップ状電気部品および半導体
チップは、アンダーフィル樹脂により基板に強固に固定
され、リフロー時等にチップ状電気部品が脱落するおそ
れがない。
【００６３】蓋部材はグランド電位の接地端子となると
ともに、導電性の蓋部材および補強板を用いる場合、半
導体チップおよびチップ状電気部品が電磁的にシールド
された状態となるので、半導体チップの動作時に発生す
る電磁波が、外部部品等に影響を及ぼすことがない。
ともに、導電性の蓋部材および補強板を用いる場合、半
導体チップおよびチップ状電気部品が電磁的にシールド
された状態となるので、半導体チップの動作時に発生す
る電磁波が、外部部品等に影響を及ぼすことがない。
【００６４】補強板を貫通する孔部に導電性接着樹脂を
充填する構成とすると、基板と補強板と蓋部材とを容易
に導通させることができる。
充填する構成とすると、基板と補強板と蓋部材とを容易
に導通させることができる。
【００６５】また、補強板を半導体チップおよびチップ
状電気部品が搭載されている領域の外形に沿った形状に
形成すると、半導体装置の強度が向上する。
状電気部品が搭載されている領域の外形に沿った形状に
形成すると、半導体装置の強度が向上する。
【図１】本発明の第１の実施形態の半導体装置の断面図
である。
である。
【図２】図１の要部拡大断面図である。
【図３】図１に示す半導体装置の蓋部材および導電性接
着樹脂およびアンダーフィル樹脂を一部切り欠いた平面
図である。
着樹脂およびアンダーフィル樹脂を一部切り欠いた平面
図である。
【図４】図１に示す半導体装置の補強板が設けられた基
板の断面図である。
板の断面図である。
【図５】図１に示す半導体装置の製造方法の半導体チッ
プおよびチップ状部品の取付工程を示す断面図である。
プおよびチップ状部品の取付工程を示す断面図である。
【図６】図１に示す半導体装置の製造方法のアンダーフ
ィル樹脂注入工程を示す断面図である。
ィル樹脂注入工程を示す断面図である。
【図７】図１に示す半導体装置の製造方法の導電性接着
樹脂塗布工程を示す断面図である。
樹脂塗布工程を示す断面図である。
【図８】本発明の第２の実施形態の半導体装置の断面図
である。
である。
【図９】本発明の第３の実施形態の半導体装置の断面図
である。
である。
【図１０】本発明の第４の実施形態の半導体装置の断面
図である。
図である。
【図１１】本発明の第５の実施形態の半導体装置の断面
図である。
図である。
【図１２】本発明の第６の実施形態の半導体装置の蓋部
材接合前の要部分解斜視図である。
材接合前の要部分解斜視図である。
【図１３】本発明の第６の実施形態の半導体装置の蓋部
材接合前の要部断面図である。
材接合前の要部断面図である。
【図１４】本発明の第６の実施形態の半導体装置の蓋部
材接合後の要部断面図である。
材接合後の要部断面図である。
【図１５】本発明の第７の実施形態の半導体装置の蓋部
材接合前の平面図である。
材接合前の平面図である。
【図１６】従来の半導体装置の断面図である。
【図１７】従来の半導体装置の電気的短絡状態を示す断
面図である。
面図である。
１ 基板 ２ 半導体チップ ３ 金属パッド ４ ハンダバンプ ５ 金属パッド ６ 共晶ハンダ ７ チップ状電気部品 ８ アンダーフィル樹脂 ９ 空間 １０ 補強板 １１，１２，１４ 導電性接着樹脂 １３ 蓋部材 １５ ハンダボール １６ リードフレーム １７ モールド樹脂 １８ 外部基板 １９ ソケット ２０，２１ 端子 ２２ フィン付蓋部材 ３１ 基板 ３２ 半導体チップ ３３ ハンダ ３４ チップ状電気部品 ３５ ハンダ ３６ アンダーフィル樹脂 ３７ ハンダボール ３８ 導電性接着樹脂 ３９ 蓋部材 ４０ 補強板 ４１ 導電性接着樹脂 ４２ 空間 ４４ 補強板 ４５ 孔部 ４６ 導電性接着樹脂 ４７ 絶縁性接着樹脂 ４８ コンタクト電極 ５０ 補強板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00
Claims (19)
- 【請求項１】 一方の面が基板上にフリップチップ接続
されている半導体チップと、 前記基板上であって前記半導体チップの近傍に取り付け
られているチップ状電気部品と、 前記チップ状電気部品の全体を覆うとともに前記半導体
チップの前記一方の面と前記基板との間を埋めている絶
縁性のアンダーフィル樹脂と、 前記半導体チップの他方の面に、導電性接着樹脂を介し
て固着されている蓋部材とを有する半導体装置。 - 【請求項２】 前記半導体チップおよび前記チップ状電
気部品と前記基板とは、ハンダを介して電気的接続がと
られた上で、前記ハンダによる接続部以外の部分に充填
された前記アンダーフィル樹脂により互いに固着されて
いる請求項１に記載の半導体装置。 - 【請求項３】 前記半導体チップの前記他方の面が導電
性を有する請求項１または２に記載の半導体装置。 - 【請求項４】 前記蓋部材と前記基板との間に介在する
補強板を有する請求項１または２に記載の半導体装置。 - 【請求項５】 前記補強板が、前記半導体チップおよび
前記チップ状電気部品が設けられている空間の周囲を取
り囲むように設けられている請求項４に記載の半導体装
置。 - 【請求項６】 前記蓋部材と前記補強板とが、導電性を
有するとともに導電性接着樹脂にて接着されており、前
記半導体チップを電磁的にシールドする請求項５に記載
の半導体装置。 - 【請求項７】 前記基板の、前記半導体チップおよび前
記チップ状電気部品が接続されている面と反対側の面
に、複数のハンダボールが設けられて、ＢＧＡ（Ball G
rid Array）パッケージ構造となっている請求項１〜６
のいずれか１項に記載の半導体装置。 - 【請求項８】 前記蓋部材の一部を除いて、前記基板と
前記半導体チップと前記チップ状電気部品とアンダーフ
ィル樹脂とをモールドするモールド樹脂と、前記基板に
接続され前記モールド樹脂の外部へ突出するリードフレ
ームを有する請求項１〜６のいずれか１項に記載の半導
体装置。 - 【請求項９】 半導体チップが搭載された基板と、前記
基板に取り付けられている、前記半導体チップを取り囲
む枠状の導電性の補強板と、前記補強板上に取り付けら
れ前記半導体チップから発生する熱を外に排出する放熱
板である導電性の蓋部材とを有し、 前記補強板には板厚方向に貫通する孔部が設けられてお
り、該孔部に充填されている導電性接着樹脂により、前
記基板と前記補強板と前記蓋部材とが導通している半導
体装置。 - 【請求項１０】 前記基板に取り付けられている、前記
半導体チップを取り囲む枠状の導電性の補強板と、前記
補強板上に取り付けられ前記半導体チップから発生する
熱を外に排出する放熱板である導電性の蓋部材とを有
し、 前記補強板には板厚方向に貫通する孔部が設けられてお
り、該孔部に充填されている導電性接着樹脂により、前
記基板と前記補強板と前記蓋部材とが導通している請求
項１〜８のいずれか１項に記載の半導体装置。 - 【請求項１１】 半導体チップが搭載された基板と、前
記基板上であって前記半導体チップの近傍に取り付けら
れているチップ状電気部品と、前記基板に取り付けられ
ている補強板と、前記補強板上に取り付けられ前記半導
体チップから発生する熱を外に排出する放熱板である蓋
部材とを有し、 前記補強板が、前記半導体チップおよび前記チップ状部
品が設けられた領域の外形に沿って前記半導体チップお
よび前記チップ状部品を取り囲む枠状に形成されている
請求項１〜１０のいずれか１項に記載の半導体装置。 - 【請求項１２】 フリップチップ接続により半導体チッ
プの一方の面を基板上に取り付ける工程と、 前記基板上であって前記半導体チップの近傍にチップ状
電気部品を取り付ける工程と、 前記チップ状電気部品の全体を覆うとともに前記半導体
チップの前記一方の面と前記基板との間を埋めるように
絶縁性のアンダーフィル樹脂を注入し固化する工程と、 前記半導体チップの他方の面に導電性接着樹脂を塗布す
る工程と、 前記導電性接着樹脂を介して前記半導体チップの前記他
方の面に蓋部材を固着する工程とを含む半導体装置の製
造方法。 - 【請求項１３】 前記半導体チップの取り付け工程に
て、前記半導体チップの前記一方の面と前記基板とをハ
ンダにより電気的に接続し、前記チップ状電気部品の取
り付け工程にて、前記チップ状電気部品と前記基板とを
ハンダにより電気的に接続する請求項１２に記載の半導
体装置の製造方法。 - 【請求項１４】 前記基板上には補強板が取り付けられ
ており、該補強板の上面に接着樹脂を塗布する工程を含
み、 前記蓋部材の固着工程にて、前記接着樹脂を介して蓋部
材と前記補強板とを固着させる請求項１２または１３に
記載の半導体装置の製造方法。 - 【請求項１５】 前記基板の、前記半導体チップおよび
前記チップ状電気部品が接続されている面と反対側の面
に、複数のハンダボールを設ける工程を含む請求項１２
〜１４のいずれか１項に記載の半導体装置の製造方法。 - 【請求項１６】 前記基板にリードフレームを接続する
工程と、 前記蓋部材の一部と前記リードフレームの一部とを除い
て、前記基板と前記半導体チップと前記チップ状電気部
品とアンダーフィル樹脂とをモールド樹脂によりモール
ドする工程とを含む請求項１２〜１５のいずれか１項に
記載の半導体装置の製造方法。 - 【請求項１７】 半導体チップを基板上に取り付ける工
程と、前記半導体チップを取り囲む枠状の導電性の補強
板に設けられている、板厚方向に貫通する孔部内に、導
電性接着樹脂を充填させる工程と、絶縁性接着樹脂によ
り、前記補強板と前記基板とを接合し、絶縁性接着樹脂
により、前記補強板と、前記半導体チップから発生する
熱を外に排出する放熱板である導電性の蓋部材とを接合
する工程とを含み、 前記孔部内に充填された導電性接着樹脂により、前記蓋
部材と前記補強板と前記基板とを導通させる半導体装置
の製造方法。 - 【請求項１８】 前記半導体チップを取り囲む枠状の導
電性の補強板に設けられている、板厚方向に貫通する孔
部内に、導電性接着樹脂を充填させる工程を含み、 前記孔部内に充填された導電性接着樹脂により、導電性
の前記蓋部材と前記補強板と前記基板とを導通させる請
求項１２〜１６のいずれか１項に記載の半導体装置の製
造方法。 - 【請求項１９】 前記基板と前記蓋部材との間に、前記
半導体チップおよび前記チップ状部品が設けられた領域
の外形に沿って前記半導体チップおよび前記チップ状部
品を取り囲む枠状に形成されている補強板を配設する請
求項１２〜１８のいずれか１項に記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31390199A JP3228339B2 (ja) | 1998-11-04 | 1999-11-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31338998 | 1998-11-04 | ||
| JP10-313389 | 1998-11-04 | ||
| JP31390199A JP3228339B2 (ja) | 1998-11-04 | 1999-11-04 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000200870A JP2000200870A (ja) | 2000-07-18 |
| JP3228339B2 true JP3228339B2 (ja) | 2001-11-12 |
Family
ID=26567538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31390199A Expired - Fee Related JP3228339B2 (ja) | 1998-11-04 | 1999-11-04 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3228339B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7923850B2 (en) | 2008-08-26 | 2011-04-12 | Advanced Micro Devices, Inc. | Semiconductor chip with solder joint protection ring |
| US8008133B2 (en) | 2008-02-11 | 2011-08-30 | Globalfoundries Inc. | Chip package with channel stiffener frame |
| US8216887B2 (en) | 2009-05-04 | 2012-07-10 | Advanced Micro Devices, Inc. | Semiconductor chip package with stiffener frame and configured lid |
| US8313984B2 (en) | 2008-03-19 | 2012-11-20 | Ati Technologies Ulc | Die substrate with reinforcement structure |
| US9867282B2 (en) | 2013-08-16 | 2018-01-09 | Ati Technologies Ulc | Circuit board with corner hollows |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278726A (ja) | 2005-03-29 | 2006-10-12 | Sharp Corp | 半導体装置モジュール及び半導体装置モジュールの製造方法 |
| JP4686318B2 (ja) | 2005-09-28 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| DE112006002635B4 (de) | 2005-10-20 | 2012-11-15 | Murata Manufacturing Co., Ltd. | Schaltungsmodul und Schaltungsvorrichtung, die ein Schaltungsmodul umfasst |
| JP4691455B2 (ja) | 2006-02-28 | 2011-06-01 | 富士通株式会社 | 半導体装置 |
| JP2009049218A (ja) | 2007-08-21 | 2009-03-05 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| US8178956B2 (en) * | 2007-12-13 | 2012-05-15 | Stats Chippac Ltd. | Integrated circuit package system for shielding electromagnetic interference |
| JP5171549B2 (ja) | 2008-10-30 | 2013-03-27 | ルネサスエレクトロニクス株式会社 | 電子装置 |
| JP5730497B2 (ja) * | 2010-04-28 | 2015-06-10 | 浜松ホトニクス株式会社 | Ｘ線発生装置 |
| KR101149021B1 (ko) | 2010-10-08 | 2012-05-24 | 엘지이노텍 주식회사 | 3차원 촬상장치와 그 제조방법 |
| JP5573645B2 (ja) * | 2010-12-15 | 2014-08-20 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1999
- 1999-11-04 JP JP31390199A patent/JP3228339B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8008133B2 (en) | 2008-02-11 | 2011-08-30 | Globalfoundries Inc. | Chip package with channel stiffener frame |
| US8405187B2 (en) | 2008-02-11 | 2013-03-26 | Globalfoundries Inc. | Chip package with channel stiffener frame |
| US8313984B2 (en) | 2008-03-19 | 2012-11-20 | Ati Technologies Ulc | Die substrate with reinforcement structure |
| US8927344B2 (en) | 2008-03-19 | 2015-01-06 | Ati Technologies Ulc | Die substrate with reinforcement structure |
| US7923850B2 (en) | 2008-08-26 | 2011-04-12 | Advanced Micro Devices, Inc. | Semiconductor chip with solder joint protection ring |
| US8216887B2 (en) | 2009-05-04 | 2012-07-10 | Advanced Micro Devices, Inc. | Semiconductor chip package with stiffener frame and configured lid |
| US9867282B2 (en) | 2013-08-16 | 2018-01-09 | Ati Technologies Ulc | Circuit board with corner hollows |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000200870A (ja) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6313521B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| JP4805901B2 (ja) | 半導体パッケージ | |
| JP2780649B2 (ja) | 半導体装置 | |
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| EP0734065B1 (en) | Chip sized semiconductor device and multi-chip-sized semiconductor device | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| KR100516816B1 (ko) | 반도체장치의 제조 방법 | |
| JP3813797B2 (ja) | 半導体装置の製造方法 | |
| JP3228339B2 (ja) | 半導体装置およびその製造方法 | |
| JP3259420B2 (ja) | フリップチップの接続構造 | |
| JP2001127186A (ja) | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 | |
| US7005320B2 (en) | Method for manufacturing flip chip package devices with a heat spreader | |
| JP2002353398A (ja) | 半導体装置 | |
| KR20080014004A (ko) | 인터포저 및 반도체 장치 | |
| JPH09260552A (ja) | 半導体チップの実装構造 | |
| JP2000022027A (ja) | 半導体装置、その製造方法およびパッケージ用基板 | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| US6335563B1 (en) | Semiconductor device, method of fabricating the same, circuit board, and electronic device | |
| JP3593833B2 (ja) | 半導体装置 | |
| JP2000077575A (ja) | 熱的及び電気的に増強された半導体パッケージ | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JP2810130B2 (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |