JP3223080B2 - 停電検出装置 - Google Patents
停電検出装置Info
- Publication number
- JP3223080B2 JP3223080B2 JP22717995A JP22717995A JP3223080B2 JP 3223080 B2 JP3223080 B2 JP 3223080B2 JP 22717995 A JP22717995 A JP 22717995A JP 22717995 A JP22717995 A JP 22717995A JP 3223080 B2 JP3223080 B2 JP 3223080B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- waveform
- power supply
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電力変換装置に使
用される商用電源の停電検出装置に関するものである。
用される商用電源の停電検出装置に関するものである。
【０００２】
【従来の技術】商用電源に接続して使用する電力変換装
置は、入力の商用電源の停電時には、これをセンシング
する停電検出装置によって異常動作を保護する機能を備
えている。電力変換装置にはＵＰＳ、インバータ、整流
器等の電源装置や、商用電源系統に流れる高調波電流を
補償するアクティブフィルタなどがある。ここでは、停
電時に高速での対応を必要とするアクティブフィルタを
例にとって説明する。
置は、入力の商用電源の停電時には、これをセンシング
する停電検出装置によって異常動作を保護する機能を備
えている。電力変換装置にはＵＰＳ、インバータ、整流
器等の電源装置や、商用電源系統に流れる高調波電流を
補償するアクティブフィルタなどがある。ここでは、停
電時に高速での対応を必要とするアクティブフィルタを
例にとって説明する。
【０００３】アクティブフィルタは、商用電源に存在す
る高調波電流を検出し、それとは逆位相の電流を電源系
統に注入して高調波電流をキャンセルする機能を持つ。
商用電源が停電した場合に、アクティブフィルタを動作
させていると、電源系統の異常電流を検出し、これを補
償する電流を流し続けるので、電源系統のインピーダン
ス及び停電時の位相によっては、アクティブフィルタの
最大出力電流を越え破壊に至ることもある。この為、電
源系統が停電した場合には、速やかにアクティブフィル
タの動作を停止させることが重要となる。ここで問題に
なるのは、商用電源の停電を検出する回路の動作遅れで
ある。
る高調波電流を検出し、それとは逆位相の電流を電源系
統に注入して高調波電流をキャンセルする機能を持つ。
商用電源が停電した場合に、アクティブフィルタを動作
させていると、電源系統の異常電流を検出し、これを補
償する電流を流し続けるので、電源系統のインピーダン
ス及び停電時の位相によっては、アクティブフィルタの
最大出力電流を越え破壊に至ることもある。この為、電
源系統が停電した場合には、速やかにアクティブフィル
タの動作を停止させることが重要となる。ここで問題に
なるのは、商用電源の停電を検出する回路の動作遅れで
ある。
【０００４】従来、電力変換装置等に使用されている単
相の電圧低下検出回路を図６及び図７によって説明す
る。電源電圧１５ａは整流回路１６によって整流されて
１６ａとなり、平滑回路１７によって平滑されて、１７
ａとなり、比較回路は平滑回路の出力と検出基準電圧
（直流電圧）１９ａとが比較される。平滑回路出力１７
ａが検出基準電圧１９ａを下回ると比較回路１８より信
号２０ａが出力され電源電圧の低下と判定する。整流回
路の出力１６ａはリップルが多く含まれているので検出
基準電圧と精度よく比較するためには、十分に平滑しな
ければならない。この平滑回路の効果を高めると異常時
の電圧値の検出精度は高まるが、一方、検出に要する時
間（遅れ時間）は長くなる。という欠点があった。
相の電圧低下検出回路を図６及び図７によって説明す
る。電源電圧１５ａは整流回路１６によって整流されて
１６ａとなり、平滑回路１７によって平滑されて、１７
ａとなり、比較回路は平滑回路の出力と検出基準電圧
（直流電圧）１９ａとが比較される。平滑回路出力１７
ａが検出基準電圧１９ａを下回ると比較回路１８より信
号２０ａが出力され電源電圧の低下と判定する。整流回
路の出力１６ａはリップルが多く含まれているので検出
基準電圧と精度よく比較するためには、十分に平滑しな
ければならない。この平滑回路の効果を高めると異常時
の電圧値の検出精度は高まるが、一方、検出に要する時
間（遅れ時間）は長くなる。という欠点があった。
【０００５】
【発明が解決しようとする課題】本発明は、上記の欠点
を改善するために提案されたもので、その目的は、検出
遅れの少ない、つまり、高速の停電検出装置を得る事に
ある。
を改善するために提案されたもので、その目的は、検出
遅れの少ない、つまり、高速の停電検出装置を得る事に
ある。
【０００６】
【課題を解決するための手段】本発明の特徴とする点
は、電源電圧の信号と、前記電源電圧に同期した基準波
形の信号とが加えられる波形比較回路と、前記波形比較
回路からの信号が与えられ、入力される波形相互の比較
では、その差は正負両方に現われるので、全波整流した
波形に相当する出力をうる絶対値回路と、前記絶対値回
路からの信号と、検出基準電圧とが与えられる比較回路
とを備え、前記比較回路から電源電圧の停電検出信号を
うる停電検出装置にある。
は、電源電圧の信号と、前記電源電圧に同期した基準波
形の信号とが加えられる波形比較回路と、前記波形比較
回路からの信号が与えられ、入力される波形相互の比較
では、その差は正負両方に現われるので、全波整流した
波形に相当する出力をうる絶対値回路と、前記絶対値回
路からの信号と、検出基準電圧とが与えられる比較回路
とを備え、前記比較回路から電源電圧の停電検出信号を
うる停電検出装置にある。
【０００７】さらに本発明は、正弦波波形が与えられる
矩形波作成回路と、前記矩形波作成回路からの信号が与
えられ、商用電源周波数の整数倍のパルスを発生するＰ
ＬＬ回路と、前記ＰＬＬ回路からの出力が与えられるカ
ウンタ回路と、前記カウンタ回路からの出力が与えられ
る、かつ正弦波に関するデジタル情報を予め書き込んだ
メモリと、ＰＬＬの出力のパルスによってメモリから読
みだしたデジタル情報を正弦波のアナログ情報に変換す
るＤ／Ａコンバータとを備える停電検出装置を特徴とす
る。
矩形波作成回路と、前記矩形波作成回路からの信号が与
えられ、商用電源周波数の整数倍のパルスを発生するＰ
ＬＬ回路と、前記ＰＬＬ回路からの出力が与えられるカ
ウンタ回路と、前記カウンタ回路からの出力が与えられ
る、かつ正弦波に関するデジタル情報を予め書き込んだ
メモリと、ＰＬＬの出力のパルスによってメモリから読
みだしたデジタル情報を正弦波のアナログ情報に変換す
るＤ／Ａコンバータとを備える停電検出装置を特徴とす
る。
【０００８】従来の停電検出装置の欠点である検出時間
の遅れは、装置の構成に平滑回路を必要としている事に
ある。本発明は平滑回路を使わずに検出装置を構成する
ものである。具体的には停電の判断の基準となる信号と
して商用電源に同期した正弦波電圧を使う。これによっ
て正弦波交流電圧の瞬時値を対象として電源電圧が正常
な範囲を逸脱しているか否かを瞬時に、つまり高速に判
断できる。本発明によれば、電源電圧が停電し、電源電
圧波形と電源電圧に同期した基準波形の差が検出基準電
圧を越えた場合、つまり、商用電源電圧が停電等で異常
になった場合、瞬時に検出できる。
の遅れは、装置の構成に平滑回路を必要としている事に
ある。本発明は平滑回路を使わずに検出装置を構成する
ものである。具体的には停電の判断の基準となる信号と
して商用電源に同期した正弦波電圧を使う。これによっ
て正弦波交流電圧の瞬時値を対象として電源電圧が正常
な範囲を逸脱しているか否かを瞬時に、つまり高速に判
断できる。本発明によれば、電源電圧が停電し、電源電
圧波形と電源電圧に同期した基準波形の差が検出基準電
圧を越えた場合、つまり、商用電源電圧が停電等で異常
になった場合、瞬時に検出できる。
【０００９】
【発明の実施の形態】本発明の特徴とする点は、電源電
圧の信号と、前記電源電圧に同期した基準波形の信号と
が加えられる波形比較回路と、前記波形比較回路からの
信号が与えられ、入力される波形相互の比較では、その
差は正負両方に現われるので、全波整流した波形に相当
する出力をうる絶対値回路と、前記絶対値回路からの信
号と、検出基準電圧とが与えられる比較回路とを備え、
前記比較回路から電源電圧の停電検出信号をうる停電検
出装置にある。
圧の信号と、前記電源電圧に同期した基準波形の信号と
が加えられる波形比較回路と、前記波形比較回路からの
信号が与えられ、入力される波形相互の比較では、その
差は正負両方に現われるので、全波整流した波形に相当
する出力をうる絶対値回路と、前記絶対値回路からの信
号と、検出基準電圧とが与えられる比較回路とを備え、
前記比較回路から電源電圧の停電検出信号をうる停電検
出装置にある。
【００１０】
【実施例】図１は本発明の停電検出装置を単相回路に適
用した実施例を示す。図２は各部の波形を示す。図１に
おいて１は電源電圧（商用電源）を示し、２は基準波形
作成回路で基準波形作成回路は、電源電圧１に同期した
基準正弦波電圧を生成する回路である。波形比較回路
は、電源電圧波形１ａと基準波形作成回路２の出力であ
る基準正弦波とを比較し、その差を出力する。４は絶対
値回路で、任意の波形同士の比較では、その差は正負両
方に現れるので、絶対値回路で変換し、全波整流した波
形に相当する出力を作る。比較回路５で絶対値回路から
の信号と検出基準電圧６（直流電圧）が比較される。絶
対値回路４の出力が検出基準電圧６を越えると比較回路
が停電検出信号を出力し系統電圧の低下を知ることがで
きる。
用した実施例を示す。図２は各部の波形を示す。図１に
おいて１は電源電圧（商用電源）を示し、２は基準波形
作成回路で基準波形作成回路は、電源電圧１に同期した
基準正弦波電圧を生成する回路である。波形比較回路
は、電源電圧波形１ａと基準波形作成回路２の出力であ
る基準正弦波とを比較し、その差を出力する。４は絶対
値回路で、任意の波形同士の比較では、その差は正負両
方に現れるので、絶対値回路で変換し、全波整流した波
形に相当する出力を作る。比較回路５で絶対値回路から
の信号と検出基準電圧６（直流電圧）が比較される。絶
対値回路４の出力が検出基準電圧６を越えると比較回路
が停電検出信号を出力し系統電圧の低下を知ることがで
きる。
【００１１】図２において１ａは電源電圧１の波形を示
す。２ａは基準波形作成回路の電圧波形を示す。３ａは
波形比較回路からの出力波形を示す。４ａは絶対値回路
からの出力波形を示す。６ａは検出基準電圧波形を示
す。５ａは比較回路５からの出力波形を示す。
す。２ａは基準波形作成回路の電圧波形を示す。３ａは
波形比較回路からの出力波形を示す。４ａは絶対値回路
からの出力波形を示す。６ａは検出基準電圧波形を示
す。５ａは比較回路５からの出力波形を示す。
【００１２】次に動作について説明する。定常状態で
は、電源電圧波形１ａと基準電圧波形２ａは一致してお
り差が生じないので、波形比較回路の出力はゼロレベル
にある。１ａと２ａに差があっても正常なレベルの範囲
であればその差は小さい。従って絶対値回路の出力４ａ
もない。よって検出基準電圧６ａに達しないため、比較
回路の停電検出信号の出力はゼロレベルにある。停電後
は、電源電圧波形が０になるので波形比較をすると基準
電圧波形との差３ａが大きくでる。絶対値に変換された
信号４ａは比較回路５で検出基準電圧６と比較され停電
検出信号５ａが生じる。比較回路での比較は、従来方式
と異なり平滑の必要がないので検出基準電圧を越えた場
合には、直ちに停電検出信号が出力される。
は、電源電圧波形１ａと基準電圧波形２ａは一致してお
り差が生じないので、波形比較回路の出力はゼロレベル
にある。１ａと２ａに差があっても正常なレベルの範囲
であればその差は小さい。従って絶対値回路の出力４ａ
もない。よって検出基準電圧６ａに達しないため、比較
回路の停電検出信号の出力はゼロレベルにある。停電後
は、電源電圧波形が０になるので波形比較をすると基準
電圧波形との差３ａが大きくでる。絶対値に変換された
信号４ａは比較回路５で検出基準電圧６と比較され停電
検出信号５ａが生じる。比較回路での比較は、従来方式
と異なり平滑の必要がないので検出基準電圧を越えた場
合には、直ちに停電検出信号が出力される。
【００１３】次に本発明の停電検出装置に用いられる基
準波形作成回路の詳細図について、図３及び図４を用い
て説明する。図３において、７は電源電圧で周波数６０
Ｈｚとしている。８は矩形波作成回路、９はＰＬＬ回路
である。１１はリセットパルス作成回路、１２はカウン
タ、１３はＲＯＭ（メモリ）、１４はＤ／Ａ変換器であ
る。次に各部について説明する。 （イ） 矩形波作成回路８について 電源電圧波形（正弦波）を、これに同期した周波数の等
しい矩形波に変換する。 （ロ） ＰＬＬ回路９について 入力の矩形波８ａのハイレベルのパルス幅の１／１０２
４の幅のパルスを作成する。入力の矩形波８ａの周波数
の変化及び位相の変化が追従可能範囲内であれば、入力
の矩形波８ａの１周期の間に１０２４パルス出力するよ
うに制御する。周波数や位相がずれた場合にも、パルス
同士の間隔を調節して１周期の間に１０２４パルス出力
するように制御し、入力の変化に追従する。即ち、商用
電源の電圧波形の変化に応じて、１周期の間に１０２４
パルス出力するように制御する。 （ハ） リセットパルス作成回路１１について 周波数が極端に変わってしまった場合、位相の変化が激
しくＰＬＬ回路で追従できない場合、ノイズその他で１
周期の間が１０２４パルスにならなかった場合などに、
１周期ごとにカウンタをリセット出来るように矩形波の
立ち上がりに同期させてリセットパルスを作成する。 （ニ） カウンタ１２について リセットパルスが入力されるごとに自己の値をクリア
し、ＰＬＬ回路から送られてくるパルスをカウントし
て、その総パルス数を０から１０２３までの２進数に変
換して出力する。リセットパルスが入力されない場合で
も１０２４パルス数えると自動的に自己の値をクリアし
て、再び０からカウントを開始する。この値によってＲ
ＯＭのアドレスを決定する。 （ホ） ＲＯＭ１３について ＲＯＭ（メモリ）には正弦波のｙ軸の値が格納されてい
る。カウンタから２進数が出力される度に、その２進数
のアドレスに格納されている正弦波のデータを出力す
る。 （ヘ） Ｄ／Ａ変換器１４について ＲＯＭから送られてくる正弦波のデータをＤ／Ａ変換し
アナログの正弦波を出力する。
準波形作成回路の詳細図について、図３及び図４を用い
て説明する。図３において、７は電源電圧で周波数６０
Ｈｚとしている。８は矩形波作成回路、９はＰＬＬ回路
である。１１はリセットパルス作成回路、１２はカウン
タ、１３はＲＯＭ（メモリ）、１４はＤ／Ａ変換器であ
る。次に各部について説明する。 （イ） 矩形波作成回路８について 電源電圧波形（正弦波）を、これに同期した周波数の等
しい矩形波に変換する。 （ロ） ＰＬＬ回路９について 入力の矩形波８ａのハイレベルのパルス幅の１／１０２
４の幅のパルスを作成する。入力の矩形波８ａの周波数
の変化及び位相の変化が追従可能範囲内であれば、入力
の矩形波８ａの１周期の間に１０２４パルス出力するよ
うに制御する。周波数や位相がずれた場合にも、パルス
同士の間隔を調節して１周期の間に１０２４パルス出力
するように制御し、入力の変化に追従する。即ち、商用
電源の電圧波形の変化に応じて、１周期の間に１０２４
パルス出力するように制御する。 （ハ） リセットパルス作成回路１１について 周波数が極端に変わってしまった場合、位相の変化が激
しくＰＬＬ回路で追従できない場合、ノイズその他で１
周期の間が１０２４パルスにならなかった場合などに、
１周期ごとにカウンタをリセット出来るように矩形波の
立ち上がりに同期させてリセットパルスを作成する。 （ニ） カウンタ１２について リセットパルスが入力されるごとに自己の値をクリア
し、ＰＬＬ回路から送られてくるパルスをカウントし
て、その総パルス数を０から１０２３までの２進数に変
換して出力する。リセットパルスが入力されない場合で
も１０２４パルス数えると自動的に自己の値をクリアし
て、再び０からカウントを開始する。この値によってＲ
ＯＭのアドレスを決定する。 （ホ） ＲＯＭ１３について ＲＯＭ（メモリ）には正弦波のｙ軸の値が格納されてい
る。カウンタから２進数が出力される度に、その２進数
のアドレスに格納されている正弦波のデータを出力す
る。 （ヘ） Ｄ／Ａ変換器１４について ＲＯＭから送られてくる正弦波のデータをＤ／Ａ変換し
アナログの正弦波を出力する。
【００１４】図４に各部の波形を示す。７ａは電源電圧
の波形、８ａは矩形波作成回路からの出力波形、１１ａ
はリセットパルス、９ａはＰＬＬ回路からの出力波形、
１４ａはＤ／Ａからの出力波形を示す。次に信号の流れ
について説明する。定常状態では、電源電圧７ａは正弦
波であり矩形波作成回路は、これに同期した周波数と位
相の等しい矩形波を出力する。リセットパルス作成回路
１１は、カウンタをクリアするために、矩形波１周期毎
に８ａの立ち上がりに同期したごく短い幅のパルスを作
成して出力する。ＰＬＬ回路９は、矩形波のハイレベル
のパルス幅の１／１０２４の幅のパルスを作成し、入力
矩形波８ａの周波数及び位相に変化があった場合でも、
追従可能範囲内では、１周期の間に１０２４パルス出力
するように制御する。カウンタ１２は、リセットパルス
で自己の保持している値をクリアした後、ＰＬＬ回路か
ら送られてくるパルスをカウントし、０から１０２３ま
で値の２進数に変換する。ＲＯＭ１３では、２進数に対
応して順次に正弦波のデータが読み出され、Ｄ／Ａ変換
されて電源電圧に同期した基準正弦波が作成される。
の波形、８ａは矩形波作成回路からの出力波形、１１ａ
はリセットパルス、９ａはＰＬＬ回路からの出力波形、
１４ａはＤ／Ａからの出力波形を示す。次に信号の流れ
について説明する。定常状態では、電源電圧７ａは正弦
波であり矩形波作成回路は、これに同期した周波数と位
相の等しい矩形波を出力する。リセットパルス作成回路
１１は、カウンタをクリアするために、矩形波１周期毎
に８ａの立ち上がりに同期したごく短い幅のパルスを作
成して出力する。ＰＬＬ回路９は、矩形波のハイレベル
のパルス幅の１／１０２４の幅のパルスを作成し、入力
矩形波８ａの周波数及び位相に変化があった場合でも、
追従可能範囲内では、１周期の間に１０２４パルス出力
するように制御する。カウンタ１２は、リセットパルス
で自己の保持している値をクリアした後、ＰＬＬ回路か
ら送られてくるパルスをカウントし、０から１０２３ま
で値の２進数に変換する。ＲＯＭ１３では、２進数に対
応して順次に正弦波のデータが読み出され、Ｄ／Ａ変換
されて電源電圧に同期した基準正弦波が作成される。
【００１５】停電が発生すると正弦波７ａはゼロレベル
になり、これに応じて矩形波作成回路の出力８ａもゼロ
レベルになる。リセットパルス１１ａは矩形波８ａの立
ち上がりに応じて作成されるので停電後は出力されなく
なる。ＰＬＬ回路は追従可能範囲内でパルスの間隔を調
節し追従しようとするが、停電の電圧変化に比べると変
化速度が非常に遅いので、停電後でもしばらくの間は
（停電を検出するような短い間は）基準正弦波として使
用できる。
になり、これに応じて矩形波作成回路の出力８ａもゼロ
レベルになる。リセットパルス１１ａは矩形波８ａの立
ち上がりに応じて作成されるので停電後は出力されなく
なる。ＰＬＬ回路は追従可能範囲内でパルスの間隔を調
節し追従しようとするが、停電の電圧変化に比べると変
化速度が非常に遅いので、停電後でもしばらくの間は
（停電を検出するような短い間は）基準正弦波として使
用できる。
【００１６】図５に絶対値回路の実施例を示す。主とし
て反転増幅器ＩＣ１，ＩＣ２と抵抗とから構成されてい
る。ここに、ＩＮは入力側、ＯＵＴは出力側、Ｒ１〜Ｒ
８は抵抗で、 ｖｃｃはＩＣ１，２を動作させるための正の電源電圧 ｖｅｅはＩＣ１，２を動作させるための負の電源電圧 ｃｏｍはこの回路におけるＯ（ｖ） ｏｆｓｔはＩＣ１のオフセットを補正できるように設け
た入力を示す。次に動作について説明する。信号はＩＮ
に入力する。もし、入力が正の場合ａ点は負になるので
ダイオードＤ１が導通しＩＣ１は反転増幅器、ＩＣ２も
反転増幅器として動作しＯＵＴには正の出力が得られ
る。また、入力が負の時にはａ点は正になるのでダイオ
ードＤ２が導通しＩＣ１は非反転増幅器、１Ｃ２は非反
転増幅器として動作しＯＵＴには正の出力が得られる。
以上により、入力が正、負どちらの場合でも出力ＯＵＴ
は正の出力になり入力の絶対値が得られる。
て反転増幅器ＩＣ１，ＩＣ２と抵抗とから構成されてい
る。ここに、ＩＮは入力側、ＯＵＴは出力側、Ｒ１〜Ｒ
８は抵抗で、 ｖｃｃはＩＣ１，２を動作させるための正の電源電圧 ｖｅｅはＩＣ１，２を動作させるための負の電源電圧 ｃｏｍはこの回路におけるＯ（ｖ） ｏｆｓｔはＩＣ１のオフセットを補正できるように設け
た入力を示す。次に動作について説明する。信号はＩＮ
に入力する。もし、入力が正の場合ａ点は負になるので
ダイオードＤ１が導通しＩＣ１は反転増幅器、ＩＣ２も
反転増幅器として動作しＯＵＴには正の出力が得られ
る。また、入力が負の時にはａ点は正になるのでダイオ
ードＤ２が導通しＩＣ１は非反転増幅器、１Ｃ２は非反
転増幅器として動作しＯＵＴには正の出力が得られる。
以上により、入力が正、負どちらの場合でも出力ＯＵＴ
は正の出力になり入力の絶対値が得られる。
【００１７】
【発明の効果】以上のように、本発明によれば電源電圧
が停電し、電源電圧波形と電源電圧に同期した基準波形
の差が検出基準電圧を越えると、直ちに停電検出信号が
出力される。すなわち、電源電圧波形の乱れから直ちに
電源異常を判定することができるので、過電流等による
装置の破壊から保護することができる。三相回路に適用
する場合は、各相ごとに停電検出装置を設置して使う。
が停電し、電源電圧波形と電源電圧に同期した基準波形
の差が検出基準電圧を越えると、直ちに停電検出信号が
出力される。すなわち、電源電圧波形の乱れから直ちに
電源異常を判定することができるので、過電流等による
装置の破壊から保護することができる。三相回路に適用
する場合は、各相ごとに停電検出装置を設置して使う。
【図１】本発明の停電検出装置の実施例を示す。
【図２】波形を示し、１ａ〜５ａは各部の波形を示す。
【図３】本発明に用いられる基準波形作成回路を示す。
【図４】波形を示し、７ａ〜１４ａは各部の波形を示
す。
す。
【図５】絶対値回路を示す。
【図６】従来の停電検出装置を示す。
【図７】波形を示し、１５ａ〜２０ａは各部の波形を示
す。
す。
１ 電源電圧 １ａ 電源電圧の波形 ２ 基準波形作成回路 ２ａ 基準波形作成回路の出力波形 ３ 波形比較回路 ３ａ 波形比較回路の出力波形 ４ 絶対値回路 ４ａ 絶対値回路の出力波形 ５ 比較回路 ５ａ 比較回路からの出力波形 ６ 検出基準電圧 ６ａ 検出基準電圧の波形 ７ 電源電圧 ７ａ 電源電圧の波形 ８ 矩形波作成回路 ８ａ 矩形波作成回路の出力波形 ９ ＰＬＬ回路 ９ａ ＰＬＬ回路からの出力波形 １１ リセットパルス作成回路 １１ａ リセットパルス １２ カウンタ １３ ＲＯＭ １４ Ｄ／Ａ回路 １４ａ Ｄ／Ａ回路からの出力波形 １５ 電源電圧 １５ａ 電源電圧の波形 １６ 整流回路 １６ａ 整流回路からの波形 １７ 平滑回路 １７ａ 平滑回路からの波形 １８ 比較回路 １９ 検出基準電圧 １９ａ 検出基準電圧の波形 ２０ 停止信号 ２０ａ 停止信号の波形
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 19/165 G01R 29/00 H02J 3/38
Claims (2)
- 【請求項１】 電源電圧の信号と、前記電源電圧に同期
した基準波形の信号とが加えられる波形比較回路と、前
記波形比較回路からの信号が与えられ、入力される波形
相互の比較では、その差は正負両方に現われるので、全
波整流した波形に相当する出力をうる絶対値回路と、前
記絶対値回路からの信号と、検出基準電圧とが与えられ
る比較回路とを備え、前記比較回路から電源電圧の停電
検出信号をうることを特徴とする停電検出装置。 - 【請求項２】 正弦波波形が与えられる矩形波作成回路
と、前記矩形波作成回路からの信号が与えられ、商用電
源周波数の整数倍のパルスを発生するＰＬＬ回路と、前
記ＰＬＬ回路からの出力が与えられるカウンタ回路と、
前記カウンタ回路からの出力が与えられ、かつ正弦波に
関するデジタル情報を予め書き込んだメモリと、ＰＬＬ
回路の出力のパルスによってメモリから読みだしたデジ
タル情報を正弦波のアナログ情報に変換するＤ／Ａコン
バータとを備えることを特徴とする請求項１記載の停電
検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22717995A JP3223080B2 (ja) | 1995-08-11 | 1995-08-11 | 停電検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22717995A JP3223080B2 (ja) | 1995-08-11 | 1995-08-11 | 停電検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0954122A JPH0954122A (ja) | 1997-02-25 |
| JP3223080B2 true JP3223080B2 (ja) | 2001-10-29 |
Family
ID=16856734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22717995A Expired - Fee Related JP3223080B2 (ja) | 1995-08-11 | 1995-08-11 | 停電検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3223080B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4085853B2 (ja) * | 2003-03-18 | 2008-05-14 | 松下電器産業株式会社 | 電子機器 |
| JP4775181B2 (ja) * | 2006-08-30 | 2011-09-21 | オムロン株式会社 | 単独運転検出装置およびその単独運転検出方法、単独運転検出装置を内蔵したパワーコンディショナー |
| JP5056835B2 (ja) | 2009-11-26 | 2012-10-24 | ブラザー工業株式会社 | 加熱装置および画像形成装置 |
| KR102602161B1 (ko) * | 2021-03-26 | 2023-11-14 | 이지콘주식회사 | 화재 진압용 에너지 공급 시스템 |
-
1995
- 1995-08-11 JP JP22717995A patent/JP3223080B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0954122A (ja) | 1997-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2807579B2 (ja) | 少なくとも２つの異なる交流電源電圧範囲で機能し得る整流器 | |
| KR930007048A (ko) | 상이한 용량을 갖는 상이한 형태의 교류전원을 공통모선에 병렬연결가능한 전력변환방법 및 장치 | |
| JP2011103737A (ja) | 力率改善型スイッチング電源装置 | |
| JP3223080B2 (ja) | 停電検出装置 | |
| JP2001112262A (ja) | 電力変換回路付き電源装置及びその制御方法 | |
| JPH0212672B2 (ja) | ||
| JP2001037252A (ja) | 力率補正制御のための正弦波発生方法 | |
| KR20150020569A (ko) | 조기 전력 장애 검출 회로 | |
| JP3350665B2 (ja) | ブラシレスｄｃモータの位置検知方法 | |
| JPH02164277A (ja) | 電圧形インバータの制御回路 | |
| JPS61189468A (ja) | 停電検出装置 | |
| JPS6059830B2 (ja) | 変換信号同期装置 | |
| JPH08171992A (ja) | ハロゲンランプ電力制御方法及び装置 | |
| JPH09289780A (ja) | 電力変換器の故障モニタ装置 | |
| JP2000116186A (ja) | Ａｃサーボモータ制御装置および欠相検出回路 | |
| KR100581095B1 (ko) | Ｐｗｍ 컨버터의 전원위상 검출장치 | |
| JP2774886B2 (ja) | スイッチングレギュレータ | |
| JPS61280773A (ja) | パルス幅制御方式インバ−タ装置 | |
| JP2697964B2 (ja) | モータ駆動装置 | |
| JP2674864B2 (ja) | スイッチング電源 | |
| JPS61295825A (ja) | 多相交流電源の瞬停検出装置 | |
| JP2000338150A (ja) | 電力量計 | |
| JPH0412670A (ja) | 交流―直流変換安定化電源装置 | |
| KR940012766A (ko) | 전압형 인버터의 데드타임 보상회로 | |
| JPH0537254Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |