JP3204241B2 - 導波管接続パッケージ - Google Patents
導波管接続パッケージInfo
- Publication number
- JP3204241B2 JP3204241B2 JP04233499A JP4233499A JP3204241B2 JP 3204241 B2 JP3204241 B2 JP 3204241B2 JP 04233499 A JP04233499 A JP 04233499A JP 4233499 A JP4233499 A JP 4233499A JP 3204241 B2 JP3204241 B2 JP 3204241B2
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- equation
- package
- cavity
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Waveguide Connection Structure (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波半導体
素子実装用の導波管接続パッケージに関する。
素子実装用の導波管接続パッケージに関する。
【０００２】
【従来の技術】従来の導波管接続パッケージを図６を用
いて説明する。図６（ａ）は信号の伝搬方向と直交し、
且つ、半導体素子の実装面に平行な方向から見た断面図
であり、図６（ｂ）は上蓋をする前のパッケージ本体を
上から見た図である。
いて説明する。図６（ａ）は信号の伝搬方向と直交し、
且つ、半導体素子の実装面に平行な方向から見た断面図
であり、図６（ｂ）は上蓋をする前のパッケージ本体を
上から見た図である。
【０００３】導波管接続パッケージの本体は、半導体素
子６を実装する本体下部１と上蓋２とから構成される。
本体下部１には、キャビティ８が形成され、導波管モー
ド(TE01)をマイクロストリップ線路の準TEMモードに変
換する導波管−マイクロストリップ変換（マイクロスト
リップ）５ａ、５ｂと半導体素子６とが実装される。導
波管−マイクロストリップ変換５ａ、５ｂと半導体素子
６との間はボンディングワイヤ７ａ、７ｂで接続され
る。また、上蓋２には、導波管−マイクロストリップ変
換５ａ、５ｂでの変換を効率よく行うようにショート面
４ａ、４ｂが形成される。導波管−マイクロストリップ
変換５ａ、５ｂにて、導波管モードは完全にマイクロス
トリップモードに変換されないために、導波管３ａ、３
ｂから漏れてくる電磁波が、半導体素子６を実装するキ
ャビティ８内を伝搬する。その結果、半導体素子６の入
出力間のアイソレーション特性の劣化、性能の劣化を起
こすという問題があった。従来構造では、半導体素子６
を実装するキャビティ８の横幅（信号の伝搬方向と直交
し、且つ、実装面に平行な方向）を小さくすることで、
キャビティ８内での伝搬を遮断する、或いは、キャビテ
ィ８の内側に電波吸収体を設けていた。
子６を実装する本体下部１と上蓋２とから構成される。
本体下部１には、キャビティ８が形成され、導波管モー
ド(TE01)をマイクロストリップ線路の準TEMモードに変
換する導波管−マイクロストリップ変換（マイクロスト
リップ）５ａ、５ｂと半導体素子６とが実装される。導
波管−マイクロストリップ変換５ａ、５ｂと半導体素子
６との間はボンディングワイヤ７ａ、７ｂで接続され
る。また、上蓋２には、導波管−マイクロストリップ変
換５ａ、５ｂでの変換を効率よく行うようにショート面
４ａ、４ｂが形成される。導波管−マイクロストリップ
変換５ａ、５ｂにて、導波管モードは完全にマイクロス
トリップモードに変換されないために、導波管３ａ、３
ｂから漏れてくる電磁波が、半導体素子６を実装するキ
ャビティ８内を伝搬する。その結果、半導体素子６の入
出力間のアイソレーション特性の劣化、性能の劣化を起
こすという問題があった。従来構造では、半導体素子６
を実装するキャビティ８の横幅（信号の伝搬方向と直交
し、且つ、実装面に平行な方向）を小さくすることで、
キャビティ８内での伝搬を遮断する、或いは、キャビテ
ィ８の内側に電波吸収体を設けていた。
【０００４】
【発明が解決しようとする課題】しかしながら、キャビ
ティ内での伝搬を遮断させようとすると、キャビティの
横幅を小さくする必要がある。しかも、高周波になるほ
ど横幅の縮小が必要で、例えば、76GHzではキャビティ
の横幅は2mm以下となる。すなわち、半導体素子を実装
するためのスペースを狭くする必要があり、実装が容易
でなく歩留まりを低下させるといった問題や、物理的に
実装出来る半導体素子のサイズが制限され、サイズの大
きい集積回路を実装することが困難になるといった問題
があった。また、電波吸収体を用いる場合においても、
十分に電磁波を吸収することが難しい場合があったり、
広帯域に漏れ電磁波を吸収することが難しいという課題
がある。
ティ内での伝搬を遮断させようとすると、キャビティの
横幅を小さくする必要がある。しかも、高周波になるほ
ど横幅の縮小が必要で、例えば、76GHzではキャビティ
の横幅は2mm以下となる。すなわち、半導体素子を実装
するためのスペースを狭くする必要があり、実装が容易
でなく歩留まりを低下させるといった問題や、物理的に
実装出来る半導体素子のサイズが制限され、サイズの大
きい集積回路を実装することが困難になるといった問題
があった。また、電波吸収体を用いる場合においても、
十分に電磁波を吸収することが難しい場合があったり、
広帯域に漏れ電磁波を吸収することが難しいという課題
がある。
【０００５】本発明は、上述した事情に鑑みてなされた
もので、高周波半導体素子実装用導波管接続パッケ−ジ
において、半導体素子を実装するキャビティの寸法を制
限することなく、アイソレーション特性の劣化、性能の
劣化の要因となる導波管からキャビティ内への漏れ電磁
波を防ぐことのできる導波管接続パッケージを提供する
ことを目的とする。
もので、高周波半導体素子実装用導波管接続パッケ−ジ
において、半導体素子を実装するキャビティの寸法を制
限することなく、アイソレーション特性の劣化、性能の
劣化の要因となる導波管からキャビティ内への漏れ電磁
波を防ぐことのできる導波管接続パッケージを提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明は、以下の構成を採用した。請求項１に記載の
導波管接続パッケージは、導波管に接続された導波管部
と該導波管部とに連通した略直方体形状のキャビティと
を備えた本体下部と該本体下部に嵌合する上蓋とからな
るパッケージ本体に、前記キャビティに実装された半導
体素子と、該半導体素子に電気的に接続されたマイクロ
ストリップとを有する導波管接続パッケージにおいて、
前記導波管部と前記キャビティとの間にそれらに連通す
る略方形のくびれ部を備え、該くびれ部の前記パッケー
ジ本体の実装面に平行な方向の幅が、前記キャビティの
幅よりも狭く、かつ、該くびれ部の幅ｗ、高さｈ、およ
び長さｌが下記（１）式から（３）式
の本発明は、以下の構成を採用した。請求項１に記載の
導波管接続パッケージは、導波管に接続された導波管部
と該導波管部とに連通した略直方体形状のキャビティと
を備えた本体下部と該本体下部に嵌合する上蓋とからな
るパッケージ本体に、前記キャビティに実装された半導
体素子と、該半導体素子に電気的に接続されたマイクロ
ストリップとを有する導波管接続パッケージにおいて、
前記導波管部と前記キャビティとの間にそれらに連通す
る略方形のくびれ部を備え、該くびれ部の前記パッケー
ジ本体の実装面に平行な方向の幅が、前記キャビティの
幅よりも狭く、かつ、該くびれ部の幅ｗ、高さｈ、およ
び長さｌが下記（１）式から（３）式
【数７】
【数８】
【数９】 （ただし、ε、μ、ωは、それぞれ前記導波管中での誘
電率、透磁率、角周波数である。）の関係を満たすこと
を特徴とする。
電率、透磁率、角周波数である。）の関係を満たすこと
を特徴とする。
【０００７】請求項２に記載の導波管接続パッケージ
は、請求項１に記載の導波管接続パッケージにおいて、
前記くびれ部の対向する側面部に、該くびれ部に連通
し、該くびれ部の長手方向に垂直に延びた一対の窪み部
が形成され、該一対の窪み部の前記垂直方向の端面間距
離が前記導波管の遮断波長の１／２より大きいことを特
徴とする。
は、請求項１に記載の導波管接続パッケージにおいて、
前記くびれ部の対向する側面部に、該くびれ部に連通
し、該くびれ部の長手方向に垂直に延びた一対の窪み部
が形成され、該一対の窪み部の前記垂直方向の端面間距
離が前記導波管の遮断波長の１／２より大きいことを特
徴とする。
【０００８】請求項３に記載の導波管接続パッケージ
は、請求項１記載の導波管接続パッケージにおいて、前
記上蓋に、一対の略直方体形状の凸部が前記上蓋を前記
本体下部に嵌合した際に前記凸部の各々の外側側面が前
記くびれ部の側面部に接するように該くびれ部の長手方
向に平行に並設され、その凸部の高さｈｔ、長さｌｔ、
および内側側面間の距離ｗｔが下記（４）式から（６）
式
は、請求項１記載の導波管接続パッケージにおいて、前
記上蓋に、一対の略直方体形状の凸部が前記上蓋を前記
本体下部に嵌合した際に前記凸部の各々の外側側面が前
記くびれ部の側面部に接するように該くびれ部の長手方
向に平行に並設され、その凸部の高さｈｔ、長さｌｔ、
および内側側面間の距離ｗｔが下記（４）式から（６）
式
【数１０】
【数１１】
【数１２】 （ただし、ε、μ、ωは、それぞれ前記導波管中での誘
電率、透磁率、角周波数である。）の関係を満たすこと
を特徴とする。
電率、透磁率、角周波数である。）の関係を満たすこと
を特徴とする。
【０００９】請求項４に記載の導波管接続パッケージ
は、請求項１ないし３のいずれか１項記載の導波管接続
パッケージにおいて、前記キャビティの幅が、前記導波
管の遮断波長の１／２より大きいことを特徴とする。
は、請求項１ないし３のいずれか１項記載の導波管接続
パッケージにおいて、前記キャビティの幅が、前記導波
管の遮断波長の１／２より大きいことを特徴とする。
【００１０】
【００１１】
【発明の実施の形態】本発明の第一の実施形態を図１を
用いて詳細に説明する。図１（ａ）は信号の伝搬方向と
直交し、且つ、半導体素子の実装面に平行な方向から見
た断面図であり、図１（ｂ）は上蓋をする前のメタルパ
ッケージ本体を上から見た図である。また、図１（ｃ）
は図１（ｂ）中のＡ部の拡大図であり、図１（ｄ）は図
１（ｃ）中のＢ−Ｂ’で見た断面図である。
用いて詳細に説明する。図１（ａ）は信号の伝搬方向と
直交し、且つ、半導体素子の実装面に平行な方向から見
た断面図であり、図１（ｂ）は上蓋をする前のメタルパ
ッケージ本体を上から見た図である。また、図１（ｃ）
は図１（ｂ）中のＡ部の拡大図であり、図１（ｄ）は図
１（ｃ）中のＢ−Ｂ’で見た断面図である。
【００１２】この導波管接続パッケージ３０は、導波管
３ａ、３ｂに接続された導波管部３ａａ、３ｂｂとその
導波管部３ａａ、３ｂｂとに連通した略直方体形状のキ
ャビティ８とを備えた本体下部１とその本体下部１に嵌
合する上蓋２とからなるパッケージ本体２０に、キャビ
ティ８に実装された半導体素子６と、その半導体素子６
に電気的に接続された導波管−マイクロストリップ変換
（マイクロストリップ）５ａ、５ｂとを有する。導波管
３ａから入力された信号は、導波管部３ａａとアルミナ
基板等の誘電体基板上に形成された導波管−マイクロス
トリップ変換５ａとを介して、ボンディングワイヤ７ａ
を通って半導体素子６へ達する。半導体素子６から出力
された信号は、再び、ボンディングワイヤ７ｂを通り、
導波管−マイクロストリップ変換５ｂと導波管部３ｂｂ
を介して、導波管３ｂへと到達する。
３ａ、３ｂに接続された導波管部３ａａ、３ｂｂとその
導波管部３ａａ、３ｂｂとに連通した略直方体形状のキ
ャビティ８とを備えた本体下部１とその本体下部１に嵌
合する上蓋２とからなるパッケージ本体２０に、キャビ
ティ８に実装された半導体素子６と、その半導体素子６
に電気的に接続された導波管−マイクロストリップ変換
（マイクロストリップ）５ａ、５ｂとを有する。導波管
３ａから入力された信号は、導波管部３ａａとアルミナ
基板等の誘電体基板上に形成された導波管−マイクロス
トリップ変換５ａとを介して、ボンディングワイヤ７ａ
を通って半導体素子６へ達する。半導体素子６から出力
された信号は、再び、ボンディングワイヤ７ｂを通り、
導波管−マイクロストリップ変換５ｂと導波管部３ｂｂ
を介して、導波管３ｂへと到達する。
【００１３】導波管３ａ、３ｂと半導体素子６を実装す
るキャビティ８との間に、実験式（１３）式、（１４）
式、および（１５）式を満たす間隙ｗ、高さｈ、長さｌ
を持つくびれ部９ａ、９ｂを設ける。
るキャビティ８との間に、実験式（１３）式、（１４）
式、および（１５）式を満たす間隙ｗ、高さｈ、長さｌ
を持つくびれ部９ａ、９ｂを設ける。
【数１３】
【数１４】
【数１５】 高さｈは導波管−マイクロストリップ変換５ａ、５ｂの
誘電体基板厚の３倍程度とることが望ましい。本発明で
は、くびれ部９ａ、９ｂだけで、漏れ電磁波を十分減衰
させることにより、キャビティ８の幅ｗ1を導波管モー
ドをカットオフするサイズよりも大きくすることができ
る。そのため、半導体素子６の実装が容易になり、ま
た、半導体素子６のサイズも制限を受けることはない。
また、くびれ部の形状は、或る長さｌが規定された時、
（１４）式、（１５）式を満たしていれば、ｗ、ｈは一
定でなくてもよい。例えば、周波数76GHzにおいては、
図２に示すような実線の上側の領域にあればよく、間隙
ｗが1mmの場合、長さｌは0.5mm以上あればよい。また、
くびれ部９ａ、９ｂで漏れ電磁波は十分減衰されるた
め、キャビティ８内に電波吸収体を設ける必要もない。
なお、間隙ｗが1.2mm、長さｌが0.8mmのくびれを持ち、
キャビティ８の横幅が従来の2mmよりはるかに大きい4mm
の76GHz帯用メタルパッケージを試作し、3mm角のMMICチ
ップを実装して、良好な特性が得られた。
誘電体基板厚の３倍程度とることが望ましい。本発明で
は、くびれ部９ａ、９ｂだけで、漏れ電磁波を十分減衰
させることにより、キャビティ８の幅ｗ1を導波管モー
ドをカットオフするサイズよりも大きくすることができ
る。そのため、半導体素子６の実装が容易になり、ま
た、半導体素子６のサイズも制限を受けることはない。
また、くびれ部の形状は、或る長さｌが規定された時、
（１４）式、（１５）式を満たしていれば、ｗ、ｈは一
定でなくてもよい。例えば、周波数76GHzにおいては、
図２に示すような実線の上側の領域にあればよく、間隙
ｗが1mmの場合、長さｌは0.5mm以上あればよい。また、
くびれ部９ａ、９ｂで漏れ電磁波は十分減衰されるた
め、キャビティ８内に電波吸収体を設ける必要もない。
なお、間隙ｗが1.2mm、長さｌが0.8mmのくびれを持ち、
キャビティ８の横幅が従来の2mmよりはるかに大きい4mm
の76GHz帯用メタルパッケージを試作し、3mm角のMMICチ
ップを実装して、良好な特性が得られた。
【００１４】本発明の第二の実施形態を図３を用いて詳
細に説明する。図３（ａ）は蓋をする前のメタルパッケ
ージ本体を上から見た図であり、また、図３（ｂ）は図
３（ａ）中のＣ部の拡大図である。尚、上記第一の実施
形態において既に説明した構成要素には同一の符号を付
してその説明を省略する。
細に説明する。図３（ａ）は蓋をする前のメタルパッケ
ージ本体を上から見た図であり、また、図３（ｂ）は図
３（ａ）中のＣ部の拡大図である。尚、上記第一の実施
形態において既に説明した構成要素には同一の符号を付
してその説明を省略する。
【００１５】本実施形態では、導波管３ａ、３ｂとキャ
ビティ８との間に、上記（１３）式、（１４）式、およ
び（１５）を満たす間隙ｗ、高さｈ、長さｌを持つくび
れ部９ａ、９ｂを設ける。更に、端面１０ａａａ、１０
ａａａ間の距離ｗ2が導波管モードをカットオフするサ
イズよりも大きな一対の窪み部１０ａ、１０ｂを、信号
の伝搬方向に平行なくびれ部９ａ、９ｂの側面部９ａ
ａ、９ｂｂに少なくとも１つ設ける。この際、窪み部１
０ａ、１０ｂの長さｌ2（窪み部１０ａでは窪み部の伝
搬方向側面１０ａａ、１０ａａ間距離）、複数の場合は
長さの合計が、くびれ部９ａ、９ｂの長さｌの1/2以下
程度にする。また、１つの窪み部の長さｌ2は自由空間
での波長に対して十分小さくする。なお、窪み部１０
ａ、１０ｂの形状は、長さｌが前記の条件を満たしてい
れば、長方形でなくても、例えば、円等、特に規定され
ない。このような窪み部１０を有するくびれ部９ａ、９
ｂにおいても、漏れ電磁波は減衰され、半導体素子６の
性能の劣化を防ぐ。また、窪み部１０は、導波管−マイ
クロストリップ変換５ａ、５ｂを実装する場合におい
て、例えば、ピンセットなど実装工具の取り回しが容易
になる効果をもつ。
ビティ８との間に、上記（１３）式、（１４）式、およ
び（１５）を満たす間隙ｗ、高さｈ、長さｌを持つくび
れ部９ａ、９ｂを設ける。更に、端面１０ａａａ、１０
ａａａ間の距離ｗ2が導波管モードをカットオフするサ
イズよりも大きな一対の窪み部１０ａ、１０ｂを、信号
の伝搬方向に平行なくびれ部９ａ、９ｂの側面部９ａ
ａ、９ｂｂに少なくとも１つ設ける。この際、窪み部１
０ａ、１０ｂの長さｌ2（窪み部１０ａでは窪み部の伝
搬方向側面１０ａａ、１０ａａ間距離）、複数の場合は
長さの合計が、くびれ部９ａ、９ｂの長さｌの1/2以下
程度にする。また、１つの窪み部の長さｌ2は自由空間
での波長に対して十分小さくする。なお、窪み部１０
ａ、１０ｂの形状は、長さｌが前記の条件を満たしてい
れば、長方形でなくても、例えば、円等、特に規定され
ない。このような窪み部１０を有するくびれ部９ａ、９
ｂにおいても、漏れ電磁波は減衰され、半導体素子６の
性能の劣化を防ぐ。また、窪み部１０は、導波管−マイ
クロストリップ変換５ａ、５ｂを実装する場合におい
て、例えば、ピンセットなど実装工具の取り回しが容易
になる効果をもつ。
【００１６】本発明の第三の実施形態を図４を用いて詳
細に説明する。図４（ａ）は信号の伝搬方向と直交し、
且つ、半導体素子の実装面に平行な方向から見た断面図
である。図４（ｂ）は図４（ａ）中のＤ−Ｄ’で見た断
面図であり、図４（ｃ）は図４（ｂ）中のＥ部の拡大図
である。図４（ｄ）はメタルパッケージの上蓋２を下か
ら見た図である。尚、上記の実施形態において既に説明
した構成要素には同一の符号を付してその説明を省略す
る。
細に説明する。図４（ａ）は信号の伝搬方向と直交し、
且つ、半導体素子の実装面に平行な方向から見た断面図
である。図４（ｂ）は図４（ａ）中のＤ−Ｄ’で見た断
面図であり、図４（ｃ）は図４（ｂ）中のＥ部の拡大図
である。図４（ｄ）はメタルパッケージの上蓋２を下か
ら見た図である。尚、上記の実施形態において既に説明
した構成要素には同一の符号を付してその説明を省略す
る。
【００１７】本実施形態では、上蓋２に、一対の略直方
体形状の凸部１１ａ、１１ａ（あるいは、１１ｂ、１１
ｂ）が上蓋２を本体下部１に接続した際に前記凸部１１
ａ、１１ｂの各々の外側側面１１ａａ、１１ｂｂが前記
くびれ部９ａの側面部９ａａ、９ａａに接するようにく
びれ部９ａの長手方向に平行に並設され、その凸部１１
ａａの高さｈt、長さｌt、および内側側面１１ａａａ、
１１ａａａ間の距離ｗ tが下記（１６）式から（１８）
式の関係を満たす。
体形状の凸部１１ａ、１１ａ（あるいは、１１ｂ、１１
ｂ）が上蓋２を本体下部１に接続した際に前記凸部１１
ａ、１１ｂの各々の外側側面１１ａａ、１１ｂｂが前記
くびれ部９ａの側面部９ａａ、９ａａに接するようにく
びれ部９ａの長手方向に平行に並設され、その凸部１１
ａａの高さｈt、長さｌt、および内側側面１１ａａａ、
１１ａａａ間の距離ｗ tが下記（１６）式から（１８）
式の関係を満たす。
【数１６】
【数１７】
【数１８】 （ただし、ε、μ、ωは、それぞれ前記導波管中での誘
電率、透磁率、角周波数である。） 上蓋２を本体下部１に接続後、その凸部１１はキャビテ
ィの側面に接するように配置されるているが、接続後、
上蓋２と本体下部１とで囲まれた領域によって、漏れ電
磁波を減衰させることが可能となる。
電率、透磁率、角周波数である。） 上蓋２を本体下部１に接続後、その凸部１１はキャビテ
ィの側面に接するように配置されるているが、接続後、
上蓋２と本体下部１とで囲まれた領域によって、漏れ電
磁波を減衰させることが可能となる。
【００１８】ここでは、半導体素子６は本体下部１に実
装しているが、図５に示すように上蓋２に実装してもよ
い。この場合には、半導体素子６にバイアスをかけるこ
とが容易になる、半導体素子６の交換が容易になるとい
った効果がある。また、導波管接続パッケージの材質と
してメタルを用いているが、プラスチックやセラミック
材料等にメッキをしたものでもよい。
装しているが、図５に示すように上蓋２に実装してもよ
い。この場合には、半導体素子６にバイアスをかけるこ
とが容易になる、半導体素子６の交換が容易になるとい
った効果がある。また、導波管接続パッケージの材質と
してメタルを用いているが、プラスチックやセラミック
材料等にメッキをしたものでもよい。
【００１９】尚、上記実施形態において、キャビティ８
の幅ｗ1が、導波管３ａ、３ｂの遮断波長の１／２より
大きい方がよい。
の幅ｗ1が、導波管３ａ、３ｂの遮断波長の１／２より
大きい方がよい。
【００２０】
【発明の効果】以上詳細に説明したように、本発明に係
る高周波半導体素子実装用の導波管接続パッケ−ジにお
いて、導波管部と半導体素子を実装するキャビティとの
間に設けられたくびれ部によって、導波管からの漏れ電
磁波を減衰させることが可能である。そのため、キャビ
ティの幅を大きくすることができ、実装できる半導体素
子のサイズが制限されることがなくなる。また、キャビ
ティの内側に電波吸収体を設ける必要もなくなる。
る高周波半導体素子実装用の導波管接続パッケ−ジにお
いて、導波管部と半導体素子を実装するキャビティとの
間に設けられたくびれ部によって、導波管からの漏れ電
磁波を減衰させることが可能である。そのため、キャビ
ティの幅を大きくすることができ、実装できる半導体素
子のサイズが制限されることがなくなる。また、キャビ
ティの内側に電波吸収体を設ける必要もなくなる。
【図面の簡単な説明】
【図１】 本発明に係る第一の実施形態を示す構造図で
あり、（ａ）は信号の伝搬方向に直交し、且つ、実装面
に平行な方向から見た断面図、（ｂ）は上蓋をつける前
の本体下部を上から見た図、（ｃ）は（ｂ）中のＡ部の
拡大図、（ｄ）は（ｃ）中の一点鎖線Ｂ-Ｂ’の断面図
である。
あり、（ａ）は信号の伝搬方向に直交し、且つ、実装面
に平行な方向から見た断面図、（ｂ）は上蓋をつける前
の本体下部を上から見た図、（ｃ）は（ｂ）中のＡ部の
拡大図、（ｄ）は（ｃ）中の一点鎖線Ｂ-Ｂ’の断面図
である。
【図２】 本発明に係る導波管接続パッケージにおける
くびれ部が満たすべき条件の例を示した図である。
くびれ部が満たすべき条件の例を示した図である。
【図３】 本発明に係る第二の実施形態を示す構造図で
あり、（ａ）は上蓋をつける前の本体下部を上から見た
図、（ｂ）は（ａ）中のＣ部の拡大図である。
あり、（ａ）は上蓋をつける前の本体下部を上から見た
図、（ｂ）は（ａ）中のＣ部の拡大図である。
【図４】 本発明に係る第三の実施形態を示す構造図で
あり、（ａ）は信号の伝搬方向に直交し、且つ、実装面
に平行な方向から見た断面図、（ｂ）は（ａ）中の一点
鎖線Ｄ-Ｄ’で見た断面図、（ｃ）は（ｂ）中のＥの拡
大図、（ｄ）は上蓋を下から見た図である。
あり、（ａ）は信号の伝搬方向に直交し、且つ、実装面
に平行な方向から見た断面図、（ｂ）は（ａ）中の一点
鎖線Ｄ-Ｄ’で見た断面図、（ｃ）は（ｂ）中のＥの拡
大図、（ｄ）は上蓋を下から見た図である。
【図５】 本発明に係る導波管接続パッケージにおい
て、半導体素子を上蓋に実装する方式の構造図であり、
（ａ）は信号の伝搬方向に直交し、且つ、実装面に平行
な方向から見た断面図、（ｂ）は上蓋を下から見た図で
ある。
て、半導体素子を上蓋に実装する方式の構造図であり、
（ａ）は信号の伝搬方向に直交し、且つ、実装面に平行
な方向から見た断面図、（ｂ）は上蓋を下から見た図で
ある。
【図６】 従来例による導波管接続パッケージ構造であ
り、（ａ）は信号の伝搬方向に直交し、且つ、実装面に
平行な方向から見た断面図、（ｂ）は蓋をつける前のパ
ッケージを上から見た図である。
り、（ａ）は信号の伝搬方向に直交し、且つ、実装面に
平行な方向から見た断面図、（ｂ）は蓋をつける前のパ
ッケージを上から見た図である。
１ 本体下部 ２ 上蓋 ３ａ、３ｂ 導波管 ３ａａ、３ｂｂ 導波管部 ４ａ、４ｂ ショート面 ５ａ、５ｂ 導波管ーマイクロストリップ変換（マイク
ロストリップ） ６ 半導体素子 ７ａ、７ｂ ボインディングワイヤ ８ キャビティ ９ａ、９ｂ くびれ部 ９ａａ、９ｂｂ 側面部 １０ａ、１０ｂ 窪み部 １０ａａ 窪み部の伝搬方向側面 １０ａａａ 端面 １１ａ、１１ｂ 凸部 １１ａａ 外側側面 １１ａａａ 内側側面 ２０ パッケージ本体 ３０ 導波管接続パッケージ
ロストリップ） ６ 半導体素子 ７ａ、７ｂ ボインディングワイヤ ８ キャビティ ９ａ、９ｂ くびれ部 ９ａａ、９ｂｂ 側面部 １０ａ、１０ｂ 窪み部 １０ａａ 窪み部の伝搬方向側面 １０ａａａ 端面 １１ａ、１１ｂ 凸部 １１ａａ 外側側面 １１ａａａ 内側側面 ２０ パッケージ本体 ３０ 導波管接続パッケージ
フロントページの続き (56)参考文献 特開 平10−173403（ＪＰ，Ａ) 特開 平６−283914（ＪＰ，Ａ) 特開 平11−243307（ＪＰ，Ａ) 特開 昭59−49003（ＪＰ，Ａ) 特開 平９−260913（ＪＰ，Ａ) 実開 昭60−136508（ＪＰ，Ｕ) 実開 昭61−143305（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01P 5/08 H01P 5/107
Claims (4)
- 【請求項１】 導波管に接続された導波管部と該導波管
部とに連通した略直方体形状のキャビティとを備えた本
体下部と該本体下部に嵌合する上蓋とからなるパッケー
ジ本体に、前記キャビティに実装された半導体素子と、
該半導体素子に電気的に接続されたマイクロストリップ
とを有する導波管接続パッケージにおいて、 前記導波管部と前記キャビティとの間にそれらに連通す
る略方形のくびれ部を備え、該くびれ部の前記パッケー
ジ本体の実装面に平行な方向の幅が、前記キャビティの
幅よりも狭く、かつ、該くびれ部の幅ｗ、高さｈ、およ
び長さｌが下記（１）式から（３）式 【数１】 【数２】 【数３】 （ただし、ε、μ、ωは、それぞれ前記導波管中での誘
電率、透磁率、角周波数である。）の関係を満たすこと
を特徴とする導波管接続パッケージ。 - 【請求項２】 請求項１記載の導波管接続パッケージに
おいて、 前記くびれ部の対向する側面部に、該くびれ部に連通
し、該くびれ部の長手方向に垂直に延びた一対の窪み部
が形成され、該一対の窪み部の前記垂直方向の端面間距
離が前記導波管の遮断波長の１／２より大きいことを特
徴とする導波管接 続パッケージ。 - 【請求項３】 請求項１記載の導波管接続パッケージに
おいて、 前記上蓋に、一対の略直方体形状の凸部が前記上蓋を前
記本体下部に嵌合した際に前記凸部の各々の外側側面が
前記くびれ部の側面部に接するように該くびれ部の長手
方向に平行に並設され、その凸部の高さｈｔ、長さｌ
ｔ、および内側側面間の距離ｗｔが下記（４）式から
（６）式 【数４】 【数５】 【数６】 （ただし、ε、μ、ωは、それぞれ前記導波管中での誘
電率、透磁率、角周波数である。）の関係を満たすこと
を特徴とする導波管接続パッケージ。 - 【請求項４】 請求項１ないし３のいずれか１項記載の
導波管接続パッケージにおいて、 前記キャビティの幅が、前記導波管の遮断波長の１／２
より大きいことを特徴とする導波管接続パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04233499A JP3204241B2 (ja) | 1999-02-19 | 1999-02-19 | 導波管接続パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04233499A JP3204241B2 (ja) | 1999-02-19 | 1999-02-19 | 導波管接続パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000244211A JP2000244211A (ja) | 2000-09-08 |
| JP3204241B2 true JP3204241B2 (ja) | 2001-09-04 |
Family
ID=12633123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04233499A Expired - Fee Related JP3204241B2 (ja) | 1999-02-19 | 1999-02-19 | 導波管接続パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3204241B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100472681B1 (ko) * | 2002-10-21 | 2005-03-10 | 한국전자통신연구원 | 도파관 구조의 패키지 및 그 제조 방법 |
| FR2850793A1 (fr) * | 2003-01-31 | 2004-08-06 | Thomson Licensing Sa | Transition entre un circuit micro-ruban et un guide d'onde et unite exterieure d'emission reception incorporant la transition |
| JP5467851B2 (ja) * | 2009-12-07 | 2014-04-09 | 日本無線株式会社 | マイクロストリップ線路−導波管変換器 |
| JP5959497B2 (ja) * | 2013-12-25 | 2016-08-02 | 株式会社東芝 | 半導体パッケージ |
| KR20150075347A (ko) * | 2013-12-25 | 2015-07-03 | 가부시끼가이샤 도시바 | 반도체 패키지, 반도체 모듈 및 반도체 디바이스 |
| JP2015126025A (ja) * | 2013-12-25 | 2015-07-06 | 株式会社東芝 | 半導体パッケージ |
| JP2015149650A (ja) | 2014-02-07 | 2015-08-20 | 株式会社東芝 | ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置 |
| JP2015149649A (ja) * | 2014-02-07 | 2015-08-20 | 株式会社東芝 | ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置 |
| JP5921586B2 (ja) * | 2014-02-07 | 2016-05-24 | 株式会社東芝 | ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置 |
-
1999
- 1999-02-19 JP JP04233499A patent/JP3204241B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000244211A (ja) | 2000-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6333552B1 (en) | Millimeter wave semiconductor device | |
| US7205862B2 (en) | Waveguide-to-microstrip transition with a multi-layer waveguide shorting portion | |
| US20100060373A1 (en) | High frequency package and manufacturing method thereof | |
| JP3204241B2 (ja) | 導波管接続パッケージ | |
| KR100263640B1 (ko) | 평면 유전체 집적회로 | |
| JPH09321501A (ja) | 多層高周波回路基板 | |
| KR100983855B1 (ko) | 고주파용 반도체 장치 | |
| US10811753B2 (en) | Hollow-waveguide-to-planar-waveguide transition including a coupling conductor having one or more conductors branching therefrom | |
| JP2001028504A (ja) | サーキュレータ | |
| JP3988498B2 (ja) | 導波管フィルタ | |
| CN109328417B (zh) | 波导管-平面波导转换器 | |
| JP2007266866A (ja) | 導波管変換器 | |
| JP6682304B2 (ja) | 高周波半導体増幅器用パッケージおよび高周波半導体増幅器 | |
| JP2007208003A (ja) | 高周波回路チップの実装構造 | |
| ISHITSUKA et al. | A new multilayer ceramic-frame package for high-frequency mmic modules | |
| JP4095263B2 (ja) | 高周波パッケージ | |
| JP4542531B2 (ja) | 伝送モードの変換構造 | |
| JP3056102B2 (ja) | マイクロ波回路用パッケージおよびその実装体 | |
| JP2023136491A (ja) | 平面線路・導波管変換器 | |
| JPWO2014156223A1 (ja) | 高周波回路装置 | |
| JP2005317660A (ja) | 電力増幅半導体装置用パッケージ及びそれを用いた電力増幅半導体装置 | |
| JP2020005083A (ja) | 導波管−伝送線路変換器 | |
| JPS6223481B2 (ja) | ||
| JP2005210424A (ja) | 高周波回路モジュール | |
| JP2007096399A (ja) | 誘電体フィルタおよび誘電体送受共用器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010529 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |