[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3203685B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3203685B2
JP3203685B2 JP14109091A JP14109091A JP3203685B2 JP 3203685 B2 JP3203685 B2 JP 3203685B2 JP 14109091 A JP14109091 A JP 14109091A JP 14109091 A JP14109091 A JP 14109091A JP 3203685 B2 JP3203685 B2 JP 3203685B2
Authority
JP
Japan
Prior art keywords
bipolar transistor
forming
film
opening
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14109091A
Other languages
Japanese (ja)
Other versions
JPH04338672A (en
Inventor
浩之 三輪
孝行 五味
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14109091A priority Critical patent/JP3203685B2/en
Publication of JPH04338672A publication Critical patent/JPH04338672A/en
Application granted granted Critical
Publication of JP3203685B2 publication Critical patent/JP3203685B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方
法、特にバーチカルバイポーラトランジスタとラテラル
バイポーラトランジスタを有するあるいはバーチカルバ
イポーラトランジスタとラテラルバイポーラトランジス
タとMIS型キャパシタを有する半導体装置の製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device having a vertical bipolar transistor and a lateral bipolar transistor, or a semiconductor device having a vertical bipolar transistor, a lateral bipolar transistor and an MIS capacitor.

【0002】[0002]

【従来の技術】ラテラルバイポーラトランジスタを有す
る半導体装置においては、ホットキャリアがSi−Si
2界面に存在する水素分子の結合を切る際に発生する
界面準位等によってラテラルバイポーラトランジスタの
特性が劣化するのを防止するために、例えばSiNを表
面保護膜を成すSiO2 膜上に形成することが有効であ
る。
2. Description of the Related Art In a semiconductor device having a lateral bipolar transistor, hot carriers are Si-Si.
In order to prevent the characteristics of the lateral bipolar transistor from deteriorating due to an interface level or the like generated when breaking the bond of the hydrogen molecule existing at the O 2 interface, for example, SiN is formed on a SiO 2 film serving as a surface protection film. It is effective to do.

【0003】図7はそのような半導体装置の製造方法に
おける電極形成前の状態を示す断面図であり、同図にお
いて、aは半導体基板を保護するシリコン酸化膜、bは
LPCVDにより形成したSiNからなるラテラルバイ
ポーラトランジスタ特性安定化用絶縁膜、cは多結晶シ
リコン膜、dはCVDにより形成したシリコン酸化膜、
eは電極取り出し用の窓開けをするためのレジストマス
クである。
FIG. 7 is a cross-sectional view showing a state before an electrode is formed in such a method of manufacturing a semiconductor device. In the figure, a is a silicon oxide film for protecting a semiconductor substrate, and b is a silicon oxide film formed by LPCVD. An insulating film for stabilizing the characteristics of a lateral bipolar transistor, c is a polycrystalline silicon film, d is a silicon oxide film formed by CVD,
e is a resist mask for opening a window for taking out an electrode.

【0004】特性安定化用絶縁膜を有する半導体装置の
従来のものは、図7に示すように、ラテラルバイポーラ
トランジスタ特性安定化用絶縁膜bが略全面的に形成さ
れ、該ラテラルバイポーラトランジスタのエミッタ及び
コレクタの電極取り出し領域及びバーチカルバイポーラ
トランジスタのベース、エミッタ形成部分においてのみ
該膜bが選択的に除去されていた。従って、層間絶縁膜
はSiO2 /SiN/SiO2 の三層構造あるいはSi
2 /SiNの二層構造を有する。
In a conventional semiconductor device having an insulating film for stabilizing characteristics, as shown in FIG. 7, an insulating film b for stabilizing characteristics of a lateral bipolar transistor is formed almost entirely, and an emitter of the lateral bipolar transistor is formed. The film b was selectively removed only in the electrode extraction region of the collector and the base and emitter formation portions of the vertical bipolar transistor. Therefore, the interlayer insulating film has a three-layer structure of SiO 2 / SiN / SiO 2 or Si.
It has a two-layer structure of O 2 / SiN.

【0005】[0005]

【発明が解決しようとする課題】ところで、従来におい
て、レジスト膜eをマスクとして絶縁膜をエッチングし
て各電極、即ち、ラテラルバイポーラトランジスタのベ
ース電極、コレクタ取り出し電極、エミッタ取り出し電
極、バーチカルバイポーラトランジスタのベース取り出
し電極、エミッタ取り出し電極、コレクタ電極を取り出
す場合、バーチカルバイポーラトランジスタのエミッタ
取り出し電極、ベース取り出し電極、ラテラルバイポー
ラトランジスタのエミッタ取り出し電極及びコレクタ取
り出し電極についてはその三層構造の絶縁膜の最上層た
るSiO2 膜dのみをエッチング除去すればよい。
Conventionally, an insulating film is etched by using a resist film e as a mask, and each electrode, that is, a base electrode of a lateral bipolar transistor, a collector extraction electrode, an emitter extraction electrode, and a vertical bipolar transistor. When extracting the base extraction electrode, the emitter extraction electrode, and the collector electrode, the emitter extraction electrode, base extraction electrode, and vertical bipolar transistor emitter extraction electrode and collector extraction electrode of a vertical bipolar transistor are the uppermost layers of the three-layer insulating film. Only the SiO 2 film d needs to be removed by etching.

【0006】しかし、バーチカルバイポーラトランジス
タの半導体基板に接続するコレクタ電極及びラテラルバ
イポーラトランジスタの半導体基板に接続するベース電
極を取り出す場合には、三層構造の絶縁膜d、b、aを
完全に除去して半導体基板表面を露出させなければなら
ない。このように、エッチングする層の構造が場所によ
って異なるような場合、エッチングは非常に難しく、良
好なエッチングができない場合が多くなり、不良率が高
くなる。というのは、電極取り出し領域のような微細領
域において多層膜の膜厚を正確にモニターすることがき
わめて困難であり、多層膜をエッチングするには膜厚の
バラツキを考慮してエッチング時間を長めに設定してお
くことが必要であるが、そのようにすると最上層のSi
2 膜dのみを除去する部分、即ち、バーチカルバイポ
ーラトランジスタのベース取り出し電極c、エミッタ取
り出し電極c、ラテラルバイポーラトランジスタのエミ
ッタ取り出し電極c、コレクタ取り出し電極cにおいて
は非常に過剰なオーバーエッチングとなり、延いては多
結晶シリコン膜cの厚さが薄くなり、コンタクト抵抗の
増大、コンタクト不良の原因となるからである。
However, when taking out the collector electrode connected to the semiconductor substrate of the vertical bipolar transistor and the base electrode connected to the semiconductor substrate of the lateral bipolar transistor, the insulating films d, b and a having a three-layer structure are completely removed. To expose the surface of the semiconductor substrate. As described above, when the structure of the layer to be etched differs depending on the location, the etching is extremely difficult, and in many cases, good etching cannot be performed, and the defect rate increases. This is because it is extremely difficult to accurately monitor the thickness of a multilayer film in a fine region such as an electrode extraction region, and in order to etch a multilayer film, it is necessary to increase the etching time in consideration of variations in the film thickness. It is necessary to set it, but if you do so, the top layer Si
In the portion where only the O 2 film d is removed, that is, in the base extraction electrode c and the emitter extraction electrode c of the vertical bipolar transistor, the emitter extraction electrode c and the collector extraction electrode c of the lateral bipolar transistor, a very excessive overetching is caused. This is because the thickness of the polycrystalline silicon film c becomes thin, which causes an increase in contact resistance and a contact failure.

【0007】本発明はこのような問題点を解決すべく為
されたものであり、その一つの目的は、特性安定化用絶
縁膜を設けて半導体基板の表面を保護する絶縁膜が多層
構造になっても電極取り出しのための選択的エッチング
を支障なく行うことができるようにすることにあり、他
の目的は、ラテラルバイポーラトランジスタ特性安定化
用絶縁膜形成及び該膜パターニング工程を有効に活かす
ことにある。
The present invention has been made to solve such problems, and one object of the present invention is to provide a multi-layer insulating film for providing a characteristic stabilizing insulating film to protect the surface of a semiconductor substrate. Another object of the present invention is to provide a method for forming an insulating film for stabilizing the characteristics of a lateral bipolar transistor and to effectively utilize the film patterning process. It is in.

【0008】[0008]

【課題を解決するための手段】請求項1の半導体装置
は、バーチカルバイポーラトランジスタとラテラルバイ
ポーラトランジスタを有する半導体装置において、半導
体基板の表面を覆う選択的に形成されたシリコン酸化膜
と、該シリコン酸化膜上に選択的に形成されて該シリコ
ン酸化膜とで多層絶縁膜を構成するシリコン窒化膜を有
し、上記ラテラルバイポーラトランジスタのベース領域
上には上記シリコン酸化膜と上記シリコン窒化膜からな
る上記多層絶縁膜を有し、上記シリコン窒化膜は、上記
ラテラルバイポーラトランジスタのベース電極及び上記
バーチカルバイポーラトランジスタのコレクタ電極とは
少なくとも接しないように選択的に形成されたことを特
徴とする。
According to a first aspect of the present invention, there is provided a semiconductor device having a vertical bipolar transistor and a lateral bipolar transistor, wherein a selectively formed silicon oxide film covering a surface of a semiconductor substrate is provided. A silicon nitride film selectively formed on the film and forming a multilayer insulating film with the silicon oxide film; and a silicon nitride film and the silicon nitride film on a base region of the lateral bipolar transistor. It has a multilayer insulating film, and the silicon nitride film is selectively formed so as not to be in contact with at least the base electrode of the lateral bipolar transistor and the collector electrode of the vertical bipolar transistor.

【0009】請求項2の半導体装置の製造方法は、半導
体基板に少なくともバーチカルバイポーラトランジスタ
とラテラルバイポーラトランジスタを有する半導体装置
の製造方法において、互いに分離された上記バーチカル
バイポーラトランジスタのコレクタ領域と上記ラテラル
バイポーラトランジスタのベース領域が表面部に形成さ
れた上記半導体基板上に全面的にシリコン酸化膜を形成
する工程と、上記シリコン酸化膜上にシリコン窒化膜を
形成する工程と、該シリコン窒化膜を、少なくとも上記
ラテラルバイポーラトランジスタのベース領域上にはそ
の一部を成しベース電極を取り出すベース電極取り出し
領域上を除き残存し、少なくとも上記バーチカルバイポ
ーラトランジスタのコレクタ領域のうちの一部を成しコ
レクタ電極を取り出すコレクタ電極取り出し領域上の部
分は残存しないように、選択的にエッチングする工程
と、上記シリコン窒化膜及び上記シリコン酸化膜をエッ
チングすることにより、上記バーチカルバイポーラトラ
ンジスタのベース形成用開口、上記ラテラルバイポーラ
トランジスタのエミッタ電極取り出し用開口及びコレク
タ電極取り出し用開口を形成する工程と、上記シリコン
窒化膜又は上記シリコン酸化膜上に、バーチカルバイポ
ーラトランジスタの上記ベース形成用開口、上記ラテラ
ルバイポーラトランジスタのエミッタ電極取り出し用開
口及びコレクタ電極取り出し用開口を通じて上記半導体
基板表面に接続され、且つ形成すべき上記バーチカルバ
イポーラトランジスタのベース領域、上記ラテラルバイ
ポーラトランジスタのコレクタ領域及びエミッタ領域と
同じ導電型の不純物を含有した第1の半導体膜を形成す
る工程と、該第1の半導体膜を選択的にエッチングする
ことにより上記バーチカルバイポーラトランジスタのベ
ース取り出し電極、上記ラテラルバイポーラトランジス
タのエミッタ取り出し電極及びコレクタ取り出し電極を
形成する工程と、全面に第2のシリコン酸化膜を形成す
る工程と、該第2のシリコン酸化膜及び上記第1の半導
体膜に、上記半導体基板を露出させる、上記バーチカル
バイポーラトランジスタのエミッタ形成用開口を形成す
る工程と、該エミッタ形成用開口の内周面にサイドウォ
ールを形成する工程と、上記第2のシリコン酸化膜上
に、上記バーチカルバイポーラトランジスタのエミッタ
領域と同じ導電型の不純物を含有し、内周面に上記バー
チカルバイポーラトランジスタのエミッタ形成用開口を
通じて上記半導体基板の表面に接続された第2の半導体
膜を形成する工程と、アニール処理により、上記半導体
基板の上記バーチカルバイポーラトランジスタのベース
形成用開口、上記ラテラルバイポーラトランジスタのエ
ミッタ電極取り出し用開口及びコレクタ電極取り出し用
開口を通じて上記第1の半導体膜と接する部分には、該
半導体膜に含まれた不純物と同一導電型の上記バーチカ
ルバイポーラトランジスタのベース領域、上記ラテラル
バイポーラトランジスタのエミッタ領域及びコレクタ領
域を、上記バーチカルバイポーラトランジスタのエミッ
タ形成用開口を通じて上記第2の半導体膜と接する部分
には、該半導体膜に含まれた不純物と同一導電型のバー
チカルバイポーラトランジスタのエミッタを形成する工
程と、を有することを特徴とする。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device having at least a vertical bipolar transistor and a lateral bipolar transistor on a semiconductor substrate, a collector region of the vertical bipolar transistor and the lateral bipolar transistor which are separated from each other. Forming a silicon oxide film on the entire surface of the semiconductor substrate having a base region formed on the surface thereof; forming a silicon nitride film on the silicon oxide film; A part of the base region of the lateral bipolar transistor remains except for the base electrode extraction region from which the base electrode is taken out, and at least a part of the collector region of the vertical bipolar transistor takes a collector electrode. Selectively etching so that the portion above the collector electrode extraction region does not remain, and etching the silicon nitride film and the silicon oxide film to form a base forming opening of the vertical bipolar transistor, the lateral bipolar transistor, and the like. Forming an opening for taking out the emitter electrode of the transistor and an opening for taking out the collector electrode; and forming the opening for forming the base of the vertical bipolar transistor and the taking out the emitter electrode of the lateral bipolar transistor on the silicon nitride film or the silicon oxide film. A base region of the vertical bipolar transistor to be formed and connected to the surface of the semiconductor substrate through an opening and an opening for taking out a collector electrode; a collector region of the lateral bipolar transistor; Forming a first semiconductor film containing an impurity of the same conductivity type as the emitter region, and selectively etching the first semiconductor film to form a base extraction electrode of the vertical bipolar transistor; Forming an emitter extraction electrode and a collector extraction electrode, forming a second silicon oxide film on the entire surface, exposing the semiconductor substrate to the second silicon oxide film and the first semiconductor film; Forming an opening for forming an emitter of the vertical bipolar transistor, forming a sidewall on an inner peripheral surface of the opening for forming the emitter, and forming an emitter region of the vertical bipolar transistor on the second silicon oxide film. Containing the same conductivity type impurities as the A step of forming a second semiconductor film connected to the surface of the semiconductor substrate through an opening for forming an emitter of the bipolar transistor, and an annealing process for forming a base forming opening of the vertical bipolar transistor on the semiconductor substrate; A base region of the vertical bipolar transistor having the same conductivity type as an impurity contained in the semiconductor film is provided at a portion in contact with the first semiconductor film through the opening for taking out an emitter electrode and the opening for taking out a collector electrode of the transistor. A portion of the emitter region and the collector region of the transistor which is in contact with the second semiconductor film through the emitter formation opening of the vertical bipolar transistor is provided with a vertical bipolar transistor having the same conductivity type as an impurity contained in the semiconductor film. Forming an emitter of the registers, and having a.

【0010】請求項3の半導体装置は、少なくともバー
チカルバイポーラトランジスタとラテラルバイポーラト
ランジスタとMIS型キャパシタを有する半導体装置に
おいて、半導体基板の表面を覆う選択的に形成されたシ
リコン酸化膜と、該シリコン酸化膜より上の層として選
択的に形成され、部分的にシリコン酸化膜とで多層膜を
構成するシリコン窒化膜を有し、上記MIS型キャパシ
タ上においては上記シリコン酸化膜がMIS開口を形成
するように選択的に除去され、上記シリコン窒化膜が上
記MIS開口を通じて半導体基板表面に接して該MIS
型キャパシタの誘電体を成すように形成され、上記ラテ
ラルバイポーラトランジスタのベース領域上には上記シ
リコン酸化膜と上記シリコン窒化膜からなる上記多層絶
縁膜を有し、上記シリコン窒化膜は、ラテラルバイポー
ラトランジスタのベース電極及び上記バーチカルバイポ
ーラトランジスタのコレクタ電極とは少なくとも接しな
いように形成されてなることを特徴とする。
According to a third aspect of the present invention, there is provided a semiconductor device having at least a vertical bipolar transistor, a lateral bipolar transistor, and an MIS capacitor, wherein a selectively formed silicon oxide film covering a surface of a semiconductor substrate; A silicon nitride film which is selectively formed as an upper layer and partially constitutes a multilayer film with a silicon oxide film, such that the silicon oxide film forms a MIS opening on the MIS capacitor; The silicon nitride film is selectively removed, and the silicon nitride film comes into contact with the semiconductor substrate surface through the MIS opening.
Formed on the base region of the lateral bipolar transistor, the multilayer insulating film comprising the silicon oxide film and the silicon nitride film, wherein the silicon nitride film is formed of a lateral bipolar transistor. Is formed so as not to be in contact with at least the base electrode and the collector electrode of the vertical bipolar transistor.

【0011】請求項4の半導体装置の製造方法は、半導
体基板に少なくともバーチカルバイポーラトランジスタ
とラテラルバイポーラトランジスタとMIS型キャパシ
タを有する半導体装置の製造方法において、互いに分離
された上記バーチカルバイポーラトランジスタのコレク
タ領域と上記ラテラルバイポーラトランジスタのベース
領域と上記MIS型キャパシタの一方の電極を成す半導
体領域が表面部に形成された上記半導体基板上に全面的
にシリコン酸化膜を形成する工程と、該シリコン酸化膜
の選択的エッチングにより、上記MIS型キャパシタの
後に形成される誘電体を上記半導体基板表面に接触させ
るためのMIS開口を形成する工程と、上記シリコン酸
化膜上にシリコン窒化膜を、上記MIS開口と対応する
部分においては該MIS開口を通じて上記半導体基板と
接して上記MIS型キャパシタの誘電体を成すように全
面的に形成する工程と、上記シリコン窒化膜を、少なく
とも上記ラテラルバイポーラトランジスタのベース領域
上にはその一部を成しベース電極を取り出すベース電極
取り出し領域上を除き残存し、更に上記MIS開口を通
じて上記半導体基板表面と接する部分には上記誘電体と
して残存し、少なくとも上記バーチカルバイポーラトラ
ンジスタのコレクタ領域のうちの一部を成しコレクタ電
極を取り出すコレクタ電極取り出し領域上の部分は残存
しないように、選択的にエッチングする工程と、上記シ
リコン窒化膜及び上記シリコン酸化膜をエッチングする
ことにより、上記バーチカルバイポーラトランジスタの
ベース形成用開口、上記ラテラルバイポーラトランジス
タのエミッタ電極取り出し用開口及びコレクタ電極取り
出し用開口を形成する工程と、上記シリコン窒化膜又は
上記シリコン酸化膜上に、バーチカルバイポーラトラン
ジスタの上記ベース形成用開口、上記ラテラルバイポー
ラトランジスタのエミッタ電極取り出し用開口及びコレ
クタ電極取り出し用開口を通じて上記半導体基板表面に
接続され、且つ形成すべき上記バーチカルバイポーラト
ランジスタのベース領域、上記ラテラルバイポーラトラ
ンジスタのコレクタ領域及びエミッタ領域と同じ導電型
の不純物を含有した第1の半導体膜を形成する工程と、
該第1の半導体膜を選択的にエッチングすることにより
上記バーチカルバイポーラトランジスタのベース取り出
し電極、上記ラテラルバイポーラトランジスタのエミッ
タ取り出し電極、コレクタ取り出し電極及び上記MIS
型キャパシタの他方の電極を形成する工程と、全面に第
2のシリコン酸化膜を形成する工程と、該第2のシリコ
ン酸化膜及び上記第1の半導体膜に、上記半導体基板を
露出させる、上記バーチカルバイポーラトランジスタの
エミッタ形成用開口を形成する工程と、該エミッタ形成
用開口の内周面にサイドウォールを形成する工程と、上
記第2のシリコン酸化膜上に、上記バーチカルバイポー
ラトランジスタのエミッタ領域と同じ導電型の不純物を
含有し、内周面に上記バーチカルバイポーラトランジス
タのエミッタ形成用開口を通じて上記半導体基板の表面
に接続された第2の半導体膜を形成する工程と、アニー
ル処理により、上記半導体基板の上記バーチカルバイポ
ーラトランジスタのベース形成用開口、上記ラテラルバ
イポーラトランジスタのエミッタ電極取り出し用開口及
びコレクタ電極取り出し用開口を通じて上記第1の半導
体膜と接する部分には、該半導体膜に含まれた不純物と
同一導電型の上記バーチカルバイポーラトランジスタの
ベース領域、上記ラテラルバイポーラトランジスタのエ
ミッタ領域及びコレクタ領域を、上記バーチカルバイポ
ーラトランジスタのエミッタ形成用開口を通じて上記第
2の半導体膜と接する部分には、該半導体膜に含まれた
不純物と同一導電型のバーチカルバイポーラトランジス
タのエミッタを形成する工程と、を有することを特徴と
する。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device having at least a vertical bipolar transistor, a lateral bipolar transistor, and a MIS capacitor on a semiconductor substrate, the collector region of the vertical bipolar transistor separated from each other is provided. Forming a silicon oxide film over the entire surface of the semiconductor substrate on which a base region of the lateral bipolar transistor and a semiconductor region forming one electrode of the MIS capacitor are formed on a surface portion; and selecting the silicon oxide film. Forming a MIS opening for bringing a dielectric formed after the MIS capacitor into contact with the surface of the semiconductor substrate by etching, and forming a silicon nitride film on the silicon oxide film and the MIS opening. In part Forming the entire surface of the MIS capacitor in contact with the semiconductor substrate through an IS opening to form a dielectric of the MIS capacitor; and forming a part of the silicon nitride film on at least a base region of the lateral bipolar transistor. Then, the base electrode is taken out from the region where the base electrode is taken out, and is left as a dielectric in a portion in contact with the semiconductor substrate surface through the MIS opening. At least a part of the collector region of the vertical bipolar transistor is left. And selectively etching the silicon nitride film and the silicon oxide film so that the portion on the collector electrode extraction region from which the collector electrode is extracted does not remain, thereby forming the base of the vertical bipolar transistor by etching the silicon nitride film and the silicon oxide film. Opening, lateral above Forming an opening for taking out an emitter electrode and an opening for taking out a collector electrode of a polar transistor; and forming an opening for forming a base of a vertical bipolar transistor and taking out an emitter electrode of the lateral bipolar transistor on the silicon nitride film or the silicon oxide film. A first electrode connected to the surface of the semiconductor substrate through the first opening and the collector electrode take-out opening and containing impurities of the same conductivity type as the base region of the vertical bipolar transistor to be formed, and the collector region and the emitter region of the lateral bipolar transistor; Forming a semiconductor film of
By selectively etching the first semiconductor film, a base extraction electrode of the vertical bipolar transistor, an emitter extraction electrode, a collector extraction electrode of the lateral bipolar transistor, and the MIS
Forming the other electrode of the type capacitor, forming a second silicon oxide film on the entire surface, exposing the semiconductor substrate to the second silicon oxide film and the first semiconductor film, Forming an opening for forming the emitter of the vertical bipolar transistor, forming a sidewall on the inner peripheral surface of the opening for forming the emitter, and forming an emitter region of the vertical bipolar transistor on the second silicon oxide film. Forming a second semiconductor film that contains impurities of the same conductivity type and that is connected to the surface of the semiconductor substrate through an opening for forming an emitter of the vertical bipolar transistor on an inner peripheral surface thereof; The opening for forming the base of the vertical bipolar transistor, the lateral bipolar transistor A base region of the vertical bipolar transistor having the same conductivity type as an impurity contained in the semiconductor film, a portion contacting the first semiconductor film through the emitter electrode take-out opening and the collector electrode take-out opening; A portion of the emitter region and the collector region of the transistor which is in contact with the second semiconductor film through the emitter formation opening of the vertical bipolar transistor is provided with an emitter of the vertical bipolar transistor having the same conductivity type as an impurity contained in the semiconductor film. And forming.

【0012】[0012]

【実施例】以下、本発明半導体装置の製造方法を図示実
施例に従って詳細に説明する。図1乃至図5は本発明半
導体装置の製造方法の一つの実施例を工程順に示す断面
図である。 (1)p型半導体基板1にn+ 型埋込層2を形成し、n
型エピタキシャル層3を形成し、該層3を選択的に酸化
することにより選択酸化膜4を形成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a semiconductor device according to the present invention will be described below in detail with reference to the drawings. 1 to 5 are sectional views showing one embodiment of a method for manufacturing a semiconductor device according to the present invention in the order of steps. (1) An n + -type buried layer 2 is formed in a p-type semiconductor substrate 1 and n
A selective oxide film 4 is formed by forming a type epitaxial layer 3 and selectively oxidizing the layer 3.

【0013】次に、選択酸化膜4下にp+ 型アイソレー
ション層5を形成し、エピタキシャル層3にn+ 型プラ
グイン領域6を形成し、エピタキシャル層3表面上にS
iO2 膜(シリコン酸化膜)7を形成し、該膜7のMI
S型キャパシタを形成すべき部分にMIS開口8を形成
し、その後、表面にLPCVDによりラテラルバイポー
ラトランジスタ特性安定化用のSiN膜(シリコン窒化
膜)9を形成する。SiN膜9を形成するのは、トラン
ジスタの重要な特性を大きく左右するベースが全面的に
露出する構造を有するラテラルバイポーラトランジスタ
のそのベース表面部へHやOH等が侵入することを防止
するためである。
Next, a p + -type isolation layer 5 is formed below the selective oxide film 4, an n + -type plug-in region 6 is formed in the epitaxial layer 3, and an S + -type plug-in region 6 is formed on the surface of the epitaxial layer 3.
An iO 2 film (silicon oxide film) 7 is formed, and the MI
An MIS opening 8 is formed in a portion where an S-type capacitor is to be formed, and thereafter, a SiN film (silicon nitride film) 9 for stabilizing lateral bipolar transistor characteristics is formed on the surface by LPCVD. The purpose of forming the SiN film 9 is to prevent H, OH, and the like from entering the base surface of a lateral bipolar transistor having a structure in which the base that largely determines important characteristics of the transistor is entirely exposed. is there.

【0014】即ち、コレクタ・エミッタ間の逆バイアス
により発生するホットキャリアがベースとSiO2膜と
の界面に飛び込むと、界面準位が生じてベース電流が増
大し、電流増幅率の低下等、特性低下が生じるという現
象が生じるが、この現象はその界面に侵入するHやOH
の量が多くなる程激しくなる。そして、基板表面を覆う
SiO2膜7はそのHやOHの侵入を有効に阻み得ない
が、SiO2膜よりも膜質が緻密なSiN膜9はHやO
Hの侵入を有効に阻み得る。そこで、ラテラルバイポー
ラトランジスタの特性の安定化を図るためにSiN膜9
を形成するのである。図1は該特性安定化用のSiN膜
9形成後の状態を示す。
That is, when hot carriers generated by the reverse bias between the collector and the emitter jump into the interface between the base and the SiO 2 film, an interface state is generated, the base current increases, and the characteristics such as a decrease in current amplification factor are reduced. A phenomenon occurs in which H or OH penetrates the interface.
The more the amount, the more intense. The SiO 2 film 7 covering the substrate surface cannot effectively prevent the intrusion of H and OH, but the SiN film 9 whose film quality is denser than that of the SiO 2 film has H or O.
H can be effectively prevented from entering. Therefore, in order to stabilize the characteristics of the lateral bipolar transistor, the SiN film 9 is used.
Is formed. FIG. 1 shows a state after forming the SiN film 9 for stabilizing the characteristics.

【0015】(2)次に、上記ラテラルバイポーラトラ
ンジスタ特性安定化用のSiN膜9を選択的にエッチン
グする。このエッチングは、該SiN膜9がラテラルバ
イポーラトランジスタのベース領域上とMIS型キャパ
シタ領域上にのみ残存するように行う。何故このエッチ
ングを行うかといえば、上述したように、SiN膜9は
ラテラルバイポーラトランジスタの特性安定化のために
有効なのでラテラルバイポーラトランジスタのベース領
域上に存在させることは必要であるが、それ以外の部分
では必要ではなく、逆って前述のとおり電極取り出し用
窓開部の形成に支障をきたすからである。この工程を有
することが本半導体装置の製造方法の特徴である。
(2) Next, the SiN film 9 for stabilizing the characteristics of the lateral bipolar transistor is selectively etched. This etching is performed so that the SiN film 9 remains only on the base region and the MIS capacitor region of the lateral bipolar transistor. The reason why this etching is performed is that, as described above, since the SiN film 9 is effective for stabilizing the characteristics of the lateral bipolar transistor, it needs to be present on the base region of the lateral bipolar transistor. This is because it is not necessary in the part, and on the contrary, it hinders the formation of the opening for taking out the electrode as described above. Having this step is a feature of the method of manufacturing the semiconductor device.

【0016】但し、ラテラルバイポーラトランジスタ特
性安定化用のSiN膜9をMIS型キャパシタの誘電体
膜としても利用するためMIS型キャパシタにも残存さ
せるようにする。9aはそのMIS型キャパシタの誘電
体膜を示す。その後、アクティブウィンドウ形成用のレ
ジスト膜10を選択的に形成する。図2はレジスト膜1
0形成後の状態を示す。
However, since the SiN film 9 for stabilizing the characteristics of the lateral bipolar transistor is also used as a dielectric film of the MIS capacitor, the SiN film 9 is left in the MIS capacitor. 9a shows a dielectric film of the MIS type capacitor. Thereafter, a resist film 10 for forming an active window is selectively formed. FIG. 2 shows the resist film 1
0 shows the state after formation.

【0017】(3)次に、レジスト膜10をマスクとし
てSiO2 膜7を、あるいはSiO2膜7とSiN膜9
の二層膜をエッチングしてアクティブウィンドウ11を
形成し、その後、多結晶シリコン膜12をCVDにより
形成し、該多結晶シリコン膜12にホウ素Bをイオン打
込みし、該多結晶シリコン膜12を選択的にエッチング
することによりパターニングする。その後、SiO2
(第2のシリコン酸化膜)13を形成する。図3は該S
iO2 膜13形成後の状態を示す。
(3) Next, using the resist film 10 as a mask, the SiO 2 film 7 or the SiO 2 film 7 and the SiN film 9 are used.
The active layer 11 is formed by etching the double-layered film, and then a polycrystalline silicon film 12 is formed by CVD, boron B is ion-implanted into the polycrystalline silicon film 12, and the polycrystalline silicon film 12 is selected. Patterning is performed by selective etching. After that, an SiO 2 film (second silicon oxide film) 13 is formed. FIG. 3 shows the S
The state after the formation of the iO 2 film 13 is shown.

【0018】(4)次に、上記SiO2 膜13にバーチ
カルバイポーラトランジスタのエミッタ形成用の開口1
4を形成し、該開口14の内周面にサイドウォール15
を形成し、その後、エミッタ形成用多結晶シリコン膜1
6を形成し、該多結晶シリコン膜16にn型不純物をド
ープし、しかる後、アニール処理によりバーチカルバイ
ポーラトランジスタのベース17、ラテラルバイポーラ
トランジスタのエミッタ18、コレクタ19及びバーチ
カルバイポーラトランジスタのエミッタ20を形成す
る。その後、多結晶シリコン膜16をパターニングす
る。図4は多結晶シリコン膜16パターニング後の状態
を示す。 (5)次に、SiO2 膜13を、あるいはSiO2 膜1
3、7を選択的にエッチングすることにより各電極取り
出し領域に開口を形成し、その後、例えばアルミニウム
からなる電極21を形成する。図5は電極21形成後の
状態を示す。
(4) Next, an opening 1 for forming an emitter of a vertical bipolar transistor is formed in the SiO 2 film 13.
4 and a sidewall 15 is formed on the inner peripheral surface of the opening 14.
Is formed, and then the polysilicon film 1 for forming the emitter is formed.
6, the polycrystalline silicon film 16 is doped with an n-type impurity, and then the base 17 of the vertical bipolar transistor, the emitter 18, the collector 19, and the emitter 20 of the vertical bipolar transistor are formed by annealing. I do. After that, the polycrystalline silicon film 16 is patterned. FIG. 4 shows a state after the polycrystalline silicon film 16 is patterned. (5) Next, the SiO 2 film 13 or the SiO 2 film 1
An opening is formed in each electrode extraction region by selectively etching 3 and 7, and then an electrode 21 made of, for example, aluminum is formed. FIG. 5 shows a state after the electrodes 21 are formed.

【0019】ところで、このSiO2 膜13、7に対す
るエッチングはオーバーエッチングの虞れを伴うことな
く行うことができる。この点について説明すると次のと
おりである。即ち、ラテラルバイポーラトランジスタ特
性安定化用のSiN膜9を全面的に形成すると該特性安
定化用のSiN膜9によってラテラルバイポーラトラン
ジスタの特性が安定化するが、該特性安定化用のSiN
膜9を略全面的に形成したままにして電極形成用窓開け
をすると、バーチカルバイポーラトランジスタのベース
電極、エミッタ電極、ラテラルバイポーラトランジスタ
のコレクタ電極、エミッタ電極については絶縁膜の最上
層を成すSiO2 膜のみを除去すればよいが、それ以外
の電極、即ち、ラテラルバイポーラトランジスタのベー
ス電極、バーチカルバイポーラトランジスタのコレクタ
電極についてはSiO2 /SiN/SiO2 を全部除去
しなければならなかった。
Incidentally, the etching of the SiO 2 films 13 and 7 can be performed without a fear of over-etching. This will be described below. That is, when the SiN film 9 for stabilizing the characteristics of the lateral bipolar transistor is entirely formed, the characteristics of the lateral bipolar transistor are stabilized by the SiN film 9 for stabilizing the characteristics.
When the window for electrode formation is opened while the film 9 is formed almost entirely, the base electrode and the emitter electrode of the vertical bipolar transistor, the collector electrode and the emitter electrode of the lateral bipolar transistor are SiO 2 which is the uppermost layer of the insulating film. Only the film needs to be removed, but the remaining electrodes, that is, the base electrode of the lateral bipolar transistor and the collector electrode of the vertical bipolar transistor, have to be completely removed of SiO 2 / SiN / SiO 2 .

【0020】しかるに、本半導体装置の製造方法におい
ては、ラテラルバイポーラトランジスタ特性安定化用の
SiN膜9形成後、該SiN膜9の不要部分を除去する
ので、その後に形成されるSiO2膜13に対してバー
チカルバイポーラトランジスタのコレクタ電極取り出し
及びラテラルバイポーラトランジスタのベース電極取り
出し用の窓開けをする際に特性安定化用のSiN膜9を
除去することは必要ではなくなり、過剰なオーバーエッ
チングの虞れを伴うことなく上記窓開けのためのエッチ
ングすることができる。
[0020] However, in the method of manufacturing the semiconductor device, the lateral bipolar transistor characteristics SiN film 9 after formation of stabilizing, so to remove the unnecessary portion of the SiN film 9, the SiO 2 film 13 formed thereafter On the other hand, it is not necessary to remove the SiN film 9 for stabilizing characteristics when opening the window for taking out the collector electrode of the vertical bipolar transistor and for taking out the base electrode of the lateral bipolar transistor. The etching for opening the window can be performed without accompanying the above.

【0021】また、ラテラルバイポーラトランジスタ特
性安定化用のSiN膜を形成し、それを選択的にエッチ
ングして不要部分を除去することは、単にラテラルバイ
ポーラトランジスタの特性安定化と、絶縁膜に形成する
電極取り出し用窓開けの円滑化に寄与するだけでなく、
MIS型キャパシタの誘電体膜の形成にも役立ち、工程
が徒らに増加するということもない。というのは、特性
安定化用のSiN膜9はMIS型キャパシタにおいては
誘電体膜として用いるからである。
In addition, forming an SiN film for stabilizing the characteristics of a lateral bipolar transistor and selectively etching it to remove unnecessary portions simply stabilizes the characteristics of the lateral bipolar transistor and forms the insulating film. Not only contributes to smoothing out the window for taking out electrodes,
It is also useful for forming a dielectric film of the MIS capacitor, and the number of steps does not increase unnecessarily. This is because the SiN film 9 for stabilizing characteristics is used as a dielectric film in the MIS capacitor.

【0022】そして、MIS型キャパシタは、ECLゲ
ートの高速化、低消費電力化を図るアクティブプルダウ
ン回路の容量素子として用いることができる。図6はそ
のようなアクティブプルダウン回路の一例を示す(日経
エレクトロニクス1989年2月6日号)。この回路に
おいては、入力トランジスタQ1 のベースに入力された
信号が低レベルから高レベルにレベルアップした場合に
は、普通のECLと同様に出力がプルアップされる。即
ち、トランジスタQ1 が導通しエミッタフォロアがオン
状態になる。
The MIS capacitor can be used as a capacitive element of an active pull-down circuit for increasing the speed of the ECL gate and reducing power consumption. FIG. 6 shows an example of such an active pull-down circuit (Nikkei Electronics Feb. 6, 1989). In this circuit, the signal input to the base of the input transistor Q 1 is the case where the level up from the low level to the high level, similarly to the ordinary ECL output is pulled up. That is, the emitter follower transistor Q 1 is turned is turned on.

【0023】次に、トランジスタQ1 のベースに入力さ
れた信号が高レベルから低レベルにレベルダウンしたと
きは、トランジスタQ1 がターンオフしてアクティブプ
ルダウントランジスタQ5 のベースが容量素子Ccを通
じてハイスピードで充電され、該トランジスタQ5 が導
通する。その結果、このトランジスタQ5 を通じて出力
側が放電され、出力側がプルダウンする。
Next, when the signal inputted to the base of the transistor Q 1 is the level down from the high level to the low level, high-speed through the base capacitance element Cc active pull-down transistors Q 5 the transistor Q 1 is then turned off in is charged, the transistor Q 5 is turned on. As a result, the output side through the transistor Q 5 is discharged, the output side is pulled down.

【0024】このような高速化を目的とする回路に不可
欠なスピードアップ用容量素子Ccは、MIS型キャパ
シタにより形成すれば狭占有面積で形成できる。そし
て、このMIS型キャパシタは、特性安定化用のSiN
膜9形成後、該SiN膜9の不要部分を除去する過程で
誘電体膜9aを形成することにより特別に工程を増すこ
となく形成できる。従って、高速化を目的とするECL
ゲートを有する半導体装置においては特性安定化用のS
iN膜9形成後にそれを除去する工程を設けることは何
等工程の無駄につながらない。
The speed-up capacitive element Cc which is indispensable for such a circuit for speeding up can be formed with a small occupied area if it is formed by a MIS type capacitor. This MIS type capacitor is made of SiN for stabilizing characteristics.
After the formation of the film 9, the dielectric film 9a is formed in the process of removing unnecessary portions of the SiN film 9 so that the formation can be performed without any additional steps. Therefore, ECL for the purpose of speeding up
In a semiconductor device having a gate, S for stabilizing characteristics is used.
Providing a step of removing the iN film 9 after forming it does not waste any steps.

【0025】尚、本実施例においては、ラテラルバイポ
ーラトランジスタ特性安定化用絶縁膜であるSiN膜9
の選択的エッチング[工程(2)参照]によりラテラル
バイポーラトランジスタのベース領域上の部分及びMI
S型キャパシタの部分のみが残存するようにしていた。
しかし、この選択的エッチングによりラテラルバイポー
ラトランジスタ特性安定化用SiN膜9のバーチカルバ
イポーラトランジスタのコレクタ電極取り出し領域、ラ
テラルバイポーラトランジスタのベース電極取り出し領
域及びMIS型キャパシタの半導体基板側電極取り出し
領域さえ除去すれば良く、それ以外の部分は必ずしも除
去することは必要ではない。逆って残存させることによ
り寄生容量の低減に役立つことになる。
In this embodiment, the SiN film 9 serving as an insulating film for stabilizing the characteristics of the lateral bipolar transistor is used.
By selective etching [see step (2)], the portion on the base region of the lateral bipolar transistor and MI
Only the S-type capacitor was left.
However, if this selective etching removes only the vertical bipolar transistor collector electrode extraction region, the lateral bipolar transistor base electrode extraction region, and the semiconductor substrate side electrode extraction region of the MIS type capacitor, the lateral bipolar transistor characteristic stabilizing SiN film 9 is removed. Well, it is not necessary to remove other parts. On the other hand, by leaving the residual, it is useful to reduce the parasitic capacitance.

【0026】[0026]

【発明の効果】請求項1の半導体装置は、半導体基板に
少なくともバーチカルバイポーラトランジスタとラテラ
ルバイポーラトランジスタを有する半導体装置におい
て、上記半導体基板の表面を覆う選択的に形成されたシ
リコン酸化膜と、該シリコン酸化膜上に選択的に形成さ
れて該シリコン酸化膜とで多層絶縁膜を構成するシリコ
ン窒化膜を有し、上記ラテラルバイポーラトランジスタ
のベース領域上には上記シリコン酸化膜と上記シリコン
窒化膜からなる上記多層絶縁膜を有し、上記シリコン窒
化膜は、ラテラルバイポーラトランジスタのベース電極
及び上記バーチカルバイポーラトランジスタのコレクタ
電極とは少なくとも接しないように選択的に形成されて
なることを特徴とする。
According to a first aspect of the present invention, there is provided a semiconductor device having at least a vertical bipolar transistor and a lateral bipolar transistor on a semiconductor substrate, wherein a selectively formed silicon oxide film covering a surface of the semiconductor substrate; A silicon nitride film selectively formed on the oxide film to form a multilayer insulating film with the silicon oxide film; and a silicon oxide film and the silicon nitride film on a base region of the lateral bipolar transistor. The semiconductor device includes the multilayer insulating film, wherein the silicon nitride film is selectively formed so as not to be in contact with at least a base electrode of the lateral bipolar transistor and a collector electrode of the vertical bipolar transistor.

【0027】従って、請求項1の半導体装置の製造方法
によれば、特性安定化用絶縁膜であるシリコン窒化膜
が、ラテラルバイポーラトランジスタのベース領域上に
存在しているので、該ラテラルバイポーラトランジスタ
の特性を安定化することができ、そして、該ラテラルバ
イポーラトランジスタのベース電極取り出し領域とバー
チカルバイポーラトランジスタのコレクタ電極取り出し
領域には該シリコン窒化膜が接しないように除去されて
いるので、電極取り出しのための選択的エッチングが支
障なく行われ得るようにすることができる。
Therefore, according to the method of manufacturing a semiconductor device of the first aspect, the silicon nitride film, which is an insulating film for stabilizing characteristics, exists on the base region of the lateral bipolar transistor. Since the characteristics can be stabilized, and the silicon nitride film is removed so that the base electrode take-out region of the lateral bipolar transistor and the collector electrode take-out region of the vertical bipolar transistor are not in contact with each other. Can be performed without any trouble.

【0028】請求項2の半導体装置の製造方法は、半導
体基板に少なくともバーチカルバイポーラトランジスタ
とラテラルバイポーラトランジスタを有する半導体装置
の製造方法において、互いに分離された上記バーチカル
バイポーラトランジスタのコレクタ領域と上記ラテラル
バイポーラトランジスタのベース領域が表面部に形成さ
れた上記半導体基板上に全面的にシリコン酸化膜を形成
する工程と、上記シリコン酸化膜上にシリコン窒化膜を
形成する工程と、該シリコン窒化膜を、少なくとも上記
ラテラルバイポーラトランジスタのベース領域上にはそ
の一部を成しベース電極を取り出すベース電極取り出し
領域上を除き残存し、少なくとも上記バーチカルバイポ
ーラトランジスタのコレクタ領域のうちの一部を成しコ
レクタ電極を取り出すコレクタ電極取り出し領域上の部
分は残存しないように、選択的にエッチングする工程
と、上記シリコン窒化膜及び上記シリコン酸化膜をエッ
チングすることにより、上記バーチカルバイポーラトラ
ンジスタのベース形成用開口、上記ラテラルバイポーラ
トランジスタのエミッタ電極取り出し用開口及びコレク
タ電極取り出し用開口を形成する工程と、上記シリコン
窒化膜又は上記シリコン酸化膜上に、バーチカルバイポ
ーラトランジスタの上記ベース形成用開口、上記ラテラ
ルバイポーラトランジスタのエミッタ電極取り出し用開
口及びコレクタ電極取り出し用開口を通じて上記半導体
基板表面に接続され、且つ形成すべき上記バーチカルバ
イポーラトランジスタのベース領域、上記ラテラルバイ
ポーラトランジスタのコレクタ領域及びエミッタ領域と
同じ導電型の不純物を含有した第1の半導体膜を形成す
る工程と、該第1の半導体膜を選択的にエッチングする
ことにより上記バーチカルバイポーラトランジスタのベ
ース取り出し電極、上記ラテラルバイポーラトランジス
タのエミッタ取り出し電極及びコレクタ取り出し電極を
形成する工程と、全面に第2のシリコン酸化膜を形成す
る工程と、該第2のシリコン酸化膜及び上記第1の半導
体膜に、上記半導体基板を露出させる、上記バーチカル
バイポーラトランジスタのエミッタ形成用開口を形成す
る工程と、該エミッタ形成用開口の内周面にサイドウォ
ールを形成する工程と、上記第2のシリコン酸化膜上
に、上記バーチカルバイポーラトランジスタのエミッタ
領域と同じ導電型の不純物を含有し、内周面に上記バー
チカルバイポーラトランジスタのエミッタ形成用開口を
通じて上記半導体基板の表面に接続された第2の半導体
膜を形成する工程と、アニール処理により、上記半導体
基板の上記バーチカルバイポーラトランジスタのベース
形成用開口、上記ラテラルバイポーラトランジスタのエ
ミッタ電極取り出し用開口及びコレクタ電極取り出し用
開口を通じて上記第1の半導体膜と接する部分には、該
半導体膜に含まれた不純物と同一導電型の上記バーチカ
ルバイポーラトランジスタのベース領域、上記ラテラル
バイポーラトランジスタのエミッタ領域及びコレクタ領
域を、上記バーチカルバイポーラトランジスタのエミッ
タ形成用開口を通じて上記第2の半導体膜と接する部分
には、該半導体膜に含まれた不純物と同一導電型のバー
チカルバイポーラトランジスタのエミッタを形成する工
程と、を有することを特徴とする。
A method of manufacturing a semiconductor device according to claim 2, wherein in the method of manufacturing a semiconductor device having at least a vertical bipolar transistor and a lateral bipolar transistor on a semiconductor substrate, a collector region of the vertical bipolar transistor and the lateral bipolar transistor which are separated from each other. Forming a silicon oxide film on the entire surface of the semiconductor substrate having a base region formed on the surface thereof; forming a silicon nitride film on the silicon oxide film; A part of the base region of the lateral bipolar transistor remains except for the base electrode extraction region from which the base electrode is taken out, and at least a part of the collector region of the vertical bipolar transistor takes a collector electrode. Selectively etching so that the portion above the collector electrode extraction region does not remain, and etching the silicon nitride film and the silicon oxide film to form a base forming opening of the vertical bipolar transistor, the lateral bipolar transistor, and the like. Forming an opening for taking out the emitter electrode of the transistor and an opening for taking out the collector electrode; and forming the opening for forming the base of the vertical bipolar transistor and the taking out the emitter electrode of the lateral bipolar transistor on the silicon nitride film or the silicon oxide film. A base region of the vertical bipolar transistor to be formed and connected to the surface of the semiconductor substrate through an opening and an opening for taking out a collector electrode; a collector region of the lateral bipolar transistor; Forming a first semiconductor film containing an impurity of the same conductivity type as the emitter region, and selectively etching the first semiconductor film to form a base extraction electrode of the vertical bipolar transistor; Forming an emitter extraction electrode and a collector extraction electrode, forming a second silicon oxide film on the entire surface, exposing the semiconductor substrate to the second silicon oxide film and the first semiconductor film; Forming an opening for forming an emitter of the vertical bipolar transistor, forming a sidewall on an inner peripheral surface of the opening for forming the emitter, and forming an emitter region of the vertical bipolar transistor on the second silicon oxide film. Containing the same conductivity type impurities as the A step of forming a second semiconductor film connected to the surface of the semiconductor substrate through an opening for forming an emitter of the bipolar transistor, and an annealing process for forming a base forming opening of the vertical bipolar transistor on the semiconductor substrate; A base region of the vertical bipolar transistor having the same conductivity type as an impurity contained in the semiconductor film is provided at a portion in contact with the first semiconductor film through the opening for taking out an emitter electrode and the opening for taking out a collector electrode of the transistor. A portion of the emitter region and the collector region of the transistor which is in contact with the second semiconductor film through the emitter formation opening of the vertical bipolar transistor is provided with a vertical bipolar transistor having the same conductivity type as an impurity contained in the semiconductor film. Forming an emitter of the registers, and having a.

【0029】従って、請求項2の半導体装置の製造方法
によれば、特性安定化用絶縁膜であるシリコン窒化膜
が、ラテラルバイポーラトランジスタのベース領域上に
存在させることができるので、該ラテラルバイポーラト
ランジスタの特性を安定化することができ。そして、該
ラテラルバイポーラトランジスタのベース電極とバーチ
カルバイポーラトランジスタのコレクタ電極には該シリ
コン窒化膜が接しないように該シリコン窒化膜を除去す
るので、電極取り出しのための選択的エッチングを支障
なく行うようにすることができる。
According to the method of manufacturing a semiconductor device of the present invention, the silicon nitride film, which is an insulating film for stabilizing characteristics, can be present on the base region of the lateral bipolar transistor. Characteristics can be stabilized. Then, the silicon nitride film is removed so that the silicon nitride film does not contact the base electrode of the lateral bipolar transistor and the collector electrode of the vertical bipolar transistor, so that the selective etching for taking out the electrode is performed without any trouble. can do.

【0030】請求項3の半導体装置は、半導体基板に、
少なくともバーチカルバイポーラトランジスタとラテラ
ルバイポーラトランジスタとMIS型キャパシタを有す
る半導体装置において、上記半導体基板の表面を覆う選
択的に形成されたシリコン酸化膜と、該シリコン酸化膜
より上の層として選択的に形成され、部分的にシリコン
酸化膜とで多層膜を構成するシリコン窒化膜を有し、上
記MIS型キャパシタ上においては上記シリコン酸化膜
がMIS開口を形成するように選択的に除去され、上記
シリコン窒化膜が上記MIS開口を通じて半導体基板表
面に接して該MIS型キャパシタの誘電体を成すように
形成され、上記ラテラルバイポーラトランジスタのベー
ス領域上には上記シリコン酸化膜と上記シリコン窒化膜
からなる上記多層絶縁膜を有し、上記シリコン窒化膜
は、ラテラルバイポーラトランジスタのベース電極及び
上記バーチカルバイポーラトランジスタのコレクタ電極
とは少なくとも接しないように選択的に形成されてなる
ことを特徴とする。
According to a third aspect of the present invention, in the semiconductor device,
In a semiconductor device having at least a vertical bipolar transistor, a lateral bipolar transistor, and a MIS capacitor, a selectively formed silicon oxide film covering a surface of the semiconductor substrate, and a layer selectively formed as a layer above the silicon oxide film A silicon nitride film partially forming a multilayer film with a silicon oxide film, wherein the silicon oxide film is selectively removed on the MIS capacitor so as to form a MIS opening; Is formed so as to be in contact with the surface of the semiconductor substrate through the MIS opening to form a dielectric of the MIS type capacitor, and on the base region of the lateral bipolar transistor, the multilayer insulating film comprising the silicon oxide film and the silicon nitride film And the silicon nitride film has a lateral The base and collector electrodes of the vertical bipolar transistor of La transistor characterized by comprising selectively formed so as not least contact.

【0031】請求項3の半導体装置によれば、特性安定
化用絶縁膜であるシリコン窒化膜をMIS型キャパシタ
の誘電体膜としても用いるので、特別の工程を設けるこ
となく請求項1の半導体装置にMIS型キャパシタを付
加した半導体装置を得ることができる。
According to the semiconductor device of the third aspect, since the silicon nitride film, which is an insulating film for stabilizing characteristics, is also used as the dielectric film of the MIS capacitor, no special process is required. To obtain a semiconductor device in which a MIS capacitor is added.

【0032】請求項4の半導体装置の製造方法は、半導
体基板に少なくともバーチカルバイポーラトランジスタ
とラテラルバイポーラトランジスタとMIS型キャパシ
タを有する半導体装置の製造方法において、互いに分離
された上記バーチカルバイポーラトランジスタのコレク
タ領域と上記ラテラルバイポーラトランジスタのベース
領域と上記MIS型キャパシタの一方の電極を成す半導
体領域が表面部に形成された上記半導体基板上に全面的
にシリコン酸化膜を形成する工程と、該シリコン酸化膜
の選択的エッチングにより、上記MIS型キャパシタの
後に形成される誘電体を上記半導体基板表面に接触させ
るためのMIS開口を形成する工程と、上記シリコン酸
化膜上にシリコン窒化膜を、上記MIS開口と対応する
部分においては該MIS開口を通じて上記半導体基板と
接して上記MIS型キャパシタの誘電体を成すように全
面的に形成する工程と、上記シリコン窒化膜を、少なく
とも上記ラテラルバイポーラトランジスタのベース領域
上にはその一部を成しベース電極を取り出すベース電極
取り出し領域上を除き残存し、更に上記MIS開口を通
じて上記半導体基板表面と接する部分には上記誘電体と
して残存し、少なくとも上記バーチカルバイポーラトラ
ンジスタのコレクタ領域のうちの一部を成しコレクタ電
極を取り出すコレクタ電極取り出し領域上の部分は残存
しないように、選択的にエッチングする工程と、上記シ
リコン窒化膜及び上記シリコン酸化膜をエッチングする
ことにより、上記バーチカルバイポーラトランジスタの
ベース形成用開口、上記ラテラルバイポーラトランジス
タのエミッタ電極取り出し用開口及びコレクタ電極取り
出し用開口を形成する工程と、上記シリコン窒化膜又は
上記シリコン酸化膜上に、バーチカルバイポーラトラン
ジスタの上記ベース形成用開口、上記ラテラルバイポー
ラトランジスタのエミッタ電極取り出し用開口及びコレ
クタ電極取り出し用開口を通じて上記半導体基板表面に
接続され、且つ形成すべき上記バーチカルバイポーラト
ランジスタのベース領域、上記ラテラルバイポーラトラ
ンジスタのコレクタ領域及びエミッタ領域と同じ導電型
の不純物を含有した第1の半導体膜を形成する工程と、
該第1の半導体膜を選択的にエッチングすることにより
上記バーチカルバイポーラトランジスタのベース取り出
し電極、上記ラテラルバイポーラトランジスタのエミッ
タ取り出し電極、コレクタ取り出し電極及び上記MIS
型キャパシタの他方の電極を形成する工程と、全面に第
2のシリコン酸化膜を形成する工程と、該第2のシリコ
ン酸化膜及び上記第1の半導体膜に、上記半導体基板を
露出させる、上記バーチカルバイポーラトランジスタの
エミッタ形成用開口を形成する工程と、該エミッタ形成
用開口の内周面にサイドウォールを形成する工程と、上
記第2のシリコン酸化膜上に、上記バーチカルバイポー
ラトランジスタのエミッタ領域と同じ導電型の不純物を
含有し、内周面に上記バーチカルバイポーラトランジス
タのエミッタ形成用開口を通じて上記半導体基板の表面
に接続された第2の半導体膜を形成する工程と、アニー
ル処理により、上記半導体基板の上記バーチカルバイポ
ーラトランジスタのベース形成用開口、上記ラテラルバ
イポーラトランジスタのエミッタ電極取り出し用開口及
びコレクタ電極取り出し用開口を通じて上記第1の半導
体膜と接する部分には、該半導体膜に含まれた不純物と
同一導電型の上記バーチカルバイポーラトランジスタの
ベース領域、上記ラテラルバイポーラトランジスタのエ
ミッタ領域及びコレクタ領域を、上記バーチカルバイポ
ーラトランジスタのエミッタ形成用開口を通じて上記第
2の半導体膜と接する部分には、該半導体膜に含まれた
不純物と同一導電型のバーチカルバイポーラトランジス
タのエミッタを形成する工程と、を有することを特徴と
する。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device having at least a vertical bipolar transistor, a lateral bipolar transistor, and a MIS capacitor on a semiconductor substrate, the collector region of the vertical bipolar transistor separated from each other can be provided. Forming a silicon oxide film over the entire surface of the semiconductor substrate on which a base region of the lateral bipolar transistor and a semiconductor region forming one electrode of the MIS capacitor are formed on a surface portion; and selecting the silicon oxide film. Forming a MIS opening for bringing a dielectric formed after the MIS capacitor into contact with the surface of the semiconductor substrate by etching, and forming a silicon nitride film on the silicon oxide film and the MIS opening. In part Forming the entire surface of the MIS capacitor in contact with the semiconductor substrate through an IS opening to form a dielectric of the MIS capacitor; and forming a part of the silicon nitride film on at least a base region of the lateral bipolar transistor. Then, the base electrode is taken out from the region where the base electrode is taken out, and is left as a dielectric in a portion in contact with the semiconductor substrate surface through the MIS opening. At least a part of the collector region of the vertical bipolar transistor is left. And selectively etching the silicon nitride film and the silicon oxide film so that the portion on the collector electrode extraction region from which the collector electrode is extracted does not remain, thereby forming the base of the vertical bipolar transistor by etching the silicon nitride film and the silicon oxide film. Opening, lateral above Forming an opening for taking out an emitter electrode and an opening for taking out a collector electrode of a polar transistor; and forming an opening for forming a base of a vertical bipolar transistor and taking out an emitter electrode of the lateral bipolar transistor on the silicon nitride film or the silicon oxide film. A first electrode connected to the surface of the semiconductor substrate through the first opening and the collector electrode take-out opening and containing impurities of the same conductivity type as the base region of the vertical bipolar transistor to be formed, and the collector region and the emitter region of the lateral bipolar transistor; Forming a semiconductor film of
By selectively etching the first semiconductor film, a base extraction electrode of the vertical bipolar transistor, an emitter extraction electrode, a collector extraction electrode of the lateral bipolar transistor, and the MIS
Forming the other electrode of the type capacitor, forming a second silicon oxide film on the entire surface, exposing the semiconductor substrate to the second silicon oxide film and the first semiconductor film, Forming an opening for forming the emitter of the vertical bipolar transistor, forming a sidewall on the inner peripheral surface of the opening for forming the emitter, and forming an emitter region of the vertical bipolar transistor on the second silicon oxide film. Forming a second semiconductor film that contains impurities of the same conductivity type and that is connected to the surface of the semiconductor substrate through an opening for forming an emitter of the vertical bipolar transistor on an inner peripheral surface thereof; The opening for forming the base of the vertical bipolar transistor, the lateral bipolar transistor A base region of the vertical bipolar transistor having the same conductivity type as an impurity contained in the semiconductor film, a portion contacting the first semiconductor film through the emitter electrode take-out opening and the collector electrode take-out opening; A portion of the emitter region and the collector region of the transistor which is in contact with the second semiconductor film through the emitter formation opening of the vertical bipolar transistor is provided with an emitter of the vertical bipolar transistor having the same conductivity type as an impurity contained in the semiconductor film. And forming.

【0033】従って、請求項4の半導体装置の製造方法
によれば、特性安定化用絶縁膜であるSiN膜をパター
ニングすることによりMIS型キャパシタの誘電体膜と
して用いるので、特別の工程を設けることなく請求項1
の半導体装置にMIS型キャパシタを付加した半導体装
置を得ることができる。
Therefore, according to the method of manufacturing a semiconductor device of the present invention, since the SiN film, which is an insulating film for stabilizing characteristics, is used as a dielectric film of the MIS capacitor by patterning, a special step is provided. Claim 1
A semiconductor device in which a MIS capacitor is added to the semiconductor device described above can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明半導体装置の製造方法の一つの実施例の
第1の工程を示す断面図である。
FIG. 1 is a cross-sectional view showing a first step of one embodiment of a method for manufacturing a semiconductor device of the present invention.

【図2】同じく第2の工程を示す断面図である。FIG. 2 is a sectional view showing a second step in the same manner.

【図3】同じく第3の工程を示す断面図である。FIG. 3 is a sectional view showing a third step.

【図4】同じく第4の工程を示す断面図である。FIG. 4 is a sectional view showing a fourth step in the same manner.

【図5】同じく第5の工程を示す断面図である。FIG. 5 is a sectional view showing a fifth step in the same manner.

【図6】ECL回路のアクティブプルダウン回路の回路
図である。
FIG. 6 is a circuit diagram of an active pull-down circuit of the ECL circuit.

【図7】従来例を説明する断面図である。FIG. 7 is a cross-sectional view illustrating a conventional example.

【符号の説明】 9 ラテラルバイポーラトランジスタ特性安定化用絶縁
膜 9a 誘電体膜
[Description of Signs] 9 Lateral bipolar transistor characteristic stabilizing insulating film 9a Dielectric film

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 27/082 H01L 27/06 H01L 29/72 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 27/082 H01L 27/06 H01L 29/72

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板に少なくともバーチカルバイ
ポーラトランジスタとラテラルバイポーラトランジスタ
を有する半導体装置において、 上記半導体基板の表面を覆う選択的に形成されたシリコ
ン酸化膜と、該シリコン酸化膜上に選択的に形成されて
該シリコン酸化膜とで多層絶縁膜を構成するシリコン窒
化膜を有し、 上記ラテラルバイポーラトランジスタのベース領域上に
は少なくとも上記シリコン酸化膜と上記シリコン窒化膜
からなる上記多層絶縁膜を有し、 上記シリコン窒化膜は、ラテラルバイポーラトランジス
タのベース電極及び上記バーチカルバイポーラトランジ
スタのコレクタ電極とは少なくとも接しないように形成
されてなる ことを特徴とする半導体装置。
At least a vertical via is provided on a semiconductor substrate.
Polar and lateral bipolar transistors
Semiconductor device having a selectively formed silicon covering a surface of the semiconductor substrate.
Oxide film and selectively formed on the silicon oxide film.
A silicon nitride film forming a multilayer insulating film with the silicon oxide film;
On the base region of the lateral bipolar transistor.
Are at least the silicon oxide film and the silicon nitride film
And the silicon nitride film is formed of a lateral bipolar transistor.
Base electrode and vertical bipolar transistor
Formed so that it does not contact at least the collector electrode of the star
A semiconductor device characterized by being made .
【請求項2】半導体基板に少なくともバーチカルバイポ
ーラトランジスタとラテラルバイポーラトランジスタを
有する半導体装置の製造方法において、互いに分離された上記バーチカルバイポーラトランジス
タのコレクタ領域と上記ラテラルバイポーラトランジス
タのベース領域が表面部に形成された 上記半導体基板上
全面的にシリコン酸化膜を形成する工程と、 上記シリコン酸化膜上にシリコン窒化膜を形成する工程
と、 上記シリコン窒化膜を、少なくとも上記ラテラルバイポ
ーラトランジスタのベース領域上にはその一部を成しベ
ース電極を取り出すベース電極取り出し領域上を除き
し、少なくとも上記バーチカルバイポーラトランジス
タのコレクタ領域のうちの一部を成しコレクタ電極を取
り出すコレクタ電極取り出し領域上の部分は残存しない
ように選択的にエッチングする工程と、 上記シリコン窒化膜及び上記シリコン酸化膜をエッチン
グすることにより、上記バーチカルバイポーラトランジ
スタのベース形成用開口、上記ラテラルバイポーラトラ
ンジスタのエミッタ電極取り出し用開口及びコレクタ電
極取り出し用開口を形成する工程と、 上記シリコン窒化膜又は上記シリコン酸化膜上に、バー
チカルバイポーラトランジスタの上記ベース形成用開
口、上記ラテラルバイポーラトランジスタのエミッタ電
極取り出し用開口及びコレクタ電極取り出し用開口を通
じて上記半導体基板表面に接続され、且つ形成すべき上
記バーチカルバイポーラトランジスタのベース領域、上
記ラテラルバイポーラトランジスタのコレクタ領域及び
エミッタ領域と同じ導電型の不純物を含有した第1の半
導体膜を形成する工程と、上記第1の半導体膜を選択的にエッチングすることによ
り上記バーチカルバイポーラトランジスタのベース取り
出し電極、上記ラテラルバイポーラトランジスタのエミ
ッタ取り出し電極及びコレクタ取り出し電極を形成する
工程と、 全面に第2のシリコン酸化膜を形成する工程と、上記第2のシリコン酸化膜及び上記第1の半導体膜に、
上記半導体基板を露出させる、上記バーチカルバイポー
ラトランジスタのエミッタ形成用開口を形成する工程
と、 上記エミッタ形成用開口の内周面にサイドウォールを形
成する工程と、 上記第2のシリコン酸化膜上に、上記バーチカルバイポ
ーラトランジスタのエミッタ領域と同じ導電型の不純物
を含有し、内周面に上記バーチカルバイポーラトランジ
スタのエミッタ形成用開口を通じて上記半導体基板の表
面に接続された第2の半導体膜を形成する工程と、 アニール処理により、上記半導体基板の上記バーチカル
バイポーラトランジスタのベース形成用開口、上記ラテ
ラルバイポーラトランジスタのエミッタ電極取り出し用
開口及びコレクタ電極取り出し用開口を通じて上記第1
の半導体膜と接する部分には、該半導体膜に含まれた不
純物と同一導電型の上記バーチカルバイポーラトランジ
スタのベース領域、上記ラテラルバイポーラトランジス
タのエミッタ領域及びコレクタ領域を、上記バーチカル
バイポーラトランジスタのエミッタ形成用開口を通じて
上記第2の半導体膜と接する部分には、該半導体膜に含
まれた不純物と同一導電型のバーチカルバイポーラトラ
ンジスタのエミッタを形成する工程と、 を有することを特徴とする半導体装置の製造方法。
2. A method of manufacturing a semiconductor device having at least a vertical bipolar transistor and a lateral bipolar transistor on a semiconductor substrate, wherein the vertical bipolar transistors separated from each other are provided.
Collector region and the lateral bipolar transistor described above
Forming a silicon oxide film on the entire surface of the semiconductor substrate having a base region formed on the surface thereof; forming a silicon nitride film on the silicon oxide film; A part of the base region is formed on the base region of the lateral bipolar transistor.
And residual <br/> exist except base electrode extraction upper region taken out over the source electrode, preparative collector electrode forms part of the collector region of at least the vertical bipolar transistor
Ri put in <br/> so that part of the collector electrode extraction region is not left, selectively etching, by etching the silicon nitride film and the silicon oxide film, for the base form of the vertical bipolar transistor opening, forming an emitter electrode lead-out opening and the collector electrode extraction opening of the lateral bipolar transistor, in the silicon nitride film or the silicon oxide film, the base forming opening of the vertical bipolar transistor, said lateral bipolar transistor Connected to the surface of the semiconductor substrate through the opening for taking out the emitter electrode and the opening for taking out the collector electrode , and
Above the base region of the vertical bipolar transistor
The collector region of the lateral bipolar transistor;
First half containing impurities of the same conductivity type as the emitter region
Forming a conductive film , and selectively etching the first semiconductor film.
Base of vertical bipolar transistor
Emitting electrode, the above-mentioned lateral bipolar transistor
Forming a collector extraction electrode and a collector extraction electrode
A step of forming a second silicon oxide film on the entire surface; and forming the second silicon oxide film and the first semiconductor film on the entire surface .
The vertical bipolar transistor exposing the semiconductor substrate.
Forming an opening for forming an emitter of a semiconductor transistor
And a sidewall formed on the inner peripheral surface of the emitter forming opening.
A step of forming, on said second silicon oxide film, the vertical by Po
Impurity of the same conductivity type as the emitter region of the transistor
And the inner peripheral surface has the above-mentioned vertical bipolar transistor.
Through the opening for forming the emitter of the
Forming a second semiconductor film connected to the surface, and annealing the semiconductor substrate by the annealing process.
Opening for base formation of bipolar transistor,
For taking out the emitter electrode of an Ral bipolar transistor
The first through the opening and the opening for taking out the collector electrode.
The portion that is in contact with the semiconductor film is not included in the semiconductor film.
The above vertical bipolar transistor of the same conductivity type as the pure product
Star base area, lateral bipolar transistor above
The emitter and collector regions of the
Through the opening for forming the emitter of the bipolar transistor
The portion in contact with the second semiconductor film includes the semiconductor film.
Vertical bipolar tiger of the same conductivity type as the impurities contained
Forming a transistor emitter .
【請求項3】半導体基板に、少なくともバーチカルバイ
ポーラトランジスタとラテラルバイポーラトランジスタ
とMIS型キャパシタを有する半導体装置において、 上記半導体基板の表面を覆う選択的に形成されたシリコ
ン酸化膜と、該シリコン酸化膜より上の層として選択的
に形成され、部分的にシリコン酸化膜とで多層膜を構成
するシリコン窒化膜を有し、 上記MIS型キャパシタ上においては上記シリコン酸化
膜がMIS開口を形成するように選択的に除去され、上
記シリコン窒化膜が上記MIS開口を通じて半導体基板
表面に接して該MIS型キャパシタの誘電体を成すよう
に形成され、 上記ラテラルバイポーラトランジスタのベース領域上に
は上記シリコン酸化膜と上記シリコン窒化膜からなる上
記多層絶縁膜を有し、 上記シリコン窒化膜は、ラテラルバイポーラトランジス
タのベース電極及び上記バーチカルバイポーラトランジ
スタのコレクタ電極とは少なくとも接しないように形成
されてなる ことを特徴とする半導体装置。
3. The method according to claim 1, wherein the semiconductor substrate has at least a vertical via.
Polar and lateral bipolar transistors
And a MIS-type capacitor, selectively formed silicon covering the surface of the semiconductor substrate.
Selectively as a silicon oxide film and a layer above the silicon oxide film.
And a multilayer film composed partially of silicon oxide film
It has a silicon nitride film, the silicon oxide on the MIS-type capacitor
The film is selectively removed to form a MIS opening,
The silicon nitride film is formed on the semiconductor substrate through the MIS opening.
Contact the surface to form a dielectric of the MIS capacitor
Formed on the base region of the lateral bipolar transistor.
Consists of the silicon oxide film and the silicon nitride film
The silicon nitride film has a multi-layer insulating film, and the silicon nitride film has a lateral bipolar transistor.
Base electrode and vertical bipolar transistor
Formed so that it does not contact at least the collector electrode of the star
A semiconductor device characterized by being made .
【請求項4】 半導体基板に少なくともバーチカルバイ
ポーラトランジスタとラテラルバイポーラトランジスタ
とMIS型キャパシタを有する半導体装置の製造方法に
おいて、互いに分離された上記バーチカルバイポーラトランジス
タのコレクタ領域と上記ラテラルバイポーラトランジス
タのベース領域と上記MIS型キャパシタの一方の電極
を成す半導体領域が表面部に形成された 上記半導体基板
上に全面的にシリコン酸化膜を形成する工程と、 上記シリコン酸化膜の選択的エッチングにより上記M
IS型キャパシタの後に形成される誘電体を上記半導体
基板表面に接触させるためのMIS開口を形成する工程
と、 上記シリコン酸化膜上にシリコン窒化膜を、上記MIS
開口と対応する部分においては該MIS開口を通じて上
記半導体基板と接して上記MIS型キャパシタの誘電体
を成すように全面的に形成する工程と、 上記シリコン窒化膜を、少なくとも上記ラテラルバイポ
ーラトランジスタのベース領域上にはその一部を成しベ
ース電極を取り出すベース電極取り出し領域上を除き
更に上記MIS開口を通じて上記半導体基板表面
と接する部分には上記誘電体として残存し、少なくとも
上記バーチカルバイポーラトランジスタのコレクタ領域
のうちの一部を成しコレクタ電極を取り出すコレクタ電
極取り出し領域上の部分は残存しないように、選択的に
エッチングする工程と、 上記シリコン窒化膜及び上記シリコン酸化膜をエッチン
グすることにより、上記バーチカルバイポーラトランジ
スタのベース形成用開口、上記ラテラルバイポーラトラ
ンジスタのエミッタ電極取り出し用開口及びコレクタ電
極取り出し用開口を形成する工程と、上記シリコン窒化膜又は上記シリコン酸化膜上に、バー
チカルバイポーラトランジスタの上記ベース形成用開
口、上記ラテラルバイポーラトランジスタのエミッタ電
極取り出し用開口及びコレクタ電極取り出し用開口を通
じて上記半導体基板表面に接続され、且つ形成すべき上
記バーチカルバイポーラトランジスタのベース領域、上
記ラテラルバイポーラトランジスタのコレクタ領域及び
エミッタ領域と同じ導電型の不純物を含有した第1の半
導体膜を形成する工程と、 上記第1の半導体膜を選択的にエッチングすることによ
り上記バーチカルバイポーラトランジスタのベース取り
出し電極、上記ラテラルバイポーラトランジスタのエミ
ッタ取り出し電極、コレクタ取り出し電極及び上記MI
S型キャパシタの他方の電極を形成する工程と、 全面に第2のシリコン酸化膜を形成する工程と、上記第2のシリコン酸化膜及び上記第1の半導体膜に、
上記半導体基板を露出させる、上記バーチカルバイポー
ラトランジスタのエミッタ形成用開口を形成する工程
と、 上記エミッタ形成用開口の内周面にサイドウォールを形
成する工程と、 上記第2のシリコン酸化膜上に、上記バーチカルバイポ
ーラトランジスタのエミッタ領域と同じ導電型の不純物
を含有し、内周面に上記バーチカルバイポーラトランジ
スタのエミッタ形成用開口を通じて上記半導体基板の表
面に接続された第2の半導体膜を形成する工程と、 アニール処理により、上記半導体基板の上記バーチカル
バイポーラトランジスタのベース形成用開口、上記ラテ
ラルバイポーラトランジスタのエミッタ電極取り出し用
開口及びコレクタ電極取り出し用開口を通じて上記第1
の半導体膜と接する部分には、該半導体膜に含まれた不
純物と同一導電型の上記バーチカルバイポーラトランジ
スタのベース領域、上記ラテラルバイポーラトランジス
タのエミッタ領域及びコレクタ領域を、上記バーチカル
バイポーラトランジスタのエミッタ形成用開口を通じて
上記第2の半導体膜と接する部分には、該半導体膜に含
まれた不純物と同一導電型のバーチカルバイポーラトラ
ンジスタのエミッタを形成する工程と、 を有することを特徴とする半導体装置の製造方法。
4. A method for manufacturing a semiconductor device having at least a vertical bipolar transistor, a lateral bipolar transistor, and an MIS capacitor on a semiconductor substrate, wherein the vertical bipolar transistors separated from each other are provided.
Collector region and the lateral bipolar transistor described above
Base region and one electrode of the MIS capacitor
Forming an entirely silicon oxide film on the semiconductor substrate having a semiconductor region formed in a surface portion forming a by selective etching of the silicon oxide film, the M
Forming a MIS opening for bringing a dielectric formed after the IS-type capacitor into contact with the surface of the semiconductor substrate; forming a silicon nitride film on the silicon oxide film;
A step of forming a dielectric of the MIS capacitor entirely in contact with the semiconductor substrate through the MIS opening in a portion corresponding to the opening; and forming the silicon nitride film at least in a base region of the lateral bipolar transistor. Above it is a part
And residual <br/> exist except base electrode extraction upper region taken out over the source electrode, further the semiconductor substrate surface through the MIS opening
And remains at least in the collector region of the vertical bipolar transistor.
As a form part of the collector electrode extraction region for taking out the collector electrode part do not remain out of, and selectively etching, by etching the silicon nitride film and the silicon oxide film, the vertical base forming opening of the bipolar transistor, forming an emitter electrode lead-out opening and the collector electrode extraction opening of the lateral bipolar transistor, in the silicon nitride film or the silicon oxide film, bar
Opening of the base for forming the bipolar transistor
Port, the emitter voltage of the above-mentioned lateral bipolar transistor.
Through the opening for taking out the pole and the opening for taking out the collector electrode
Connected to the surface of the semiconductor substrate and to be formed
Above the base region of the vertical bipolar transistor
The collector region of the lateral bipolar transistor;
First half containing impurities of the same conductivity type as the emitter region
Forming a conductive film, and selectively etching the first semiconductor film.
Base of vertical bipolar transistor
Emitting electrode, the above-mentioned lateral bipolar transistor
Electrode, collector extraction electrode and MI
Forming the other electrode of the S-type capacitor, forming a second silicon oxide film on the entire surface, and forming the second silicon oxide film and the first semiconductor film on the entire surface .
The vertical bipolar transistor exposing the semiconductor substrate.
Forming an opening for forming an emitter of a semiconductor transistor
And a sidewall formed on the inner peripheral surface of the emitter forming opening.
A step of forming, on said second silicon oxide film, the vertical by Po
Impurity of the same conductivity type as the emitter region of the transistor
And the inner peripheral surface has the above-mentioned vertical bipolar transistor.
Through the opening for forming the emitter of the
Forming a second semiconductor film connected to the surface, and annealing the semiconductor substrate by the annealing process.
Opening for base formation of bipolar transistor,
For taking out the emitter electrode of an Ral bipolar transistor
The first through the opening and the opening for taking out the collector electrode.
The portion that is in contact with the semiconductor film is not included in the semiconductor film.
The above vertical bipolar transistor of the same conductivity type as the pure product
Star base area, lateral bipolar transistor above
The emitter and collector regions of the
Through the opening for forming the emitter of the bipolar transistor
The portion in contact with the second semiconductor film includes the semiconductor film.
Vertical bipolar tiger of the same conductivity type as the impurities contained
Forming a transistor emitter .
JP14109091A 1991-05-15 1991-05-15 Semiconductor device and manufacturing method thereof Expired - Lifetime JP3203685B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14109091A JP3203685B2 (en) 1991-05-15 1991-05-15 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14109091A JP3203685B2 (en) 1991-05-15 1991-05-15 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH04338672A JPH04338672A (en) 1992-11-25
JP3203685B2 true JP3203685B2 (en) 2001-08-27

Family

ID=15283971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14109091A Expired - Lifetime JP3203685B2 (en) 1991-05-15 1991-05-15 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3203685B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217317A (en) * 2000-02-07 2001-08-10 Sony Corp Semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
JPH04338672A (en) 1992-11-25

Similar Documents

Publication Publication Date Title
KR0183739B1 (en) Apparatus and method of manufacturing semiconductor device including decoupling capacitor
US4825281A (en) Bipolar transistor with sidewall bare contact structure
US4887145A (en) Semiconductor device in which electrodes are formed in a self-aligned manner
JP3186099B2 (en) Bipolar logic circuit
JPH11177089A (en) Manufacture of semiconductor device
JP3203685B2 (en) Semiconductor device and manufacturing method thereof
JPS5856263B2 (en) Manufacturing method of semiconductor device
JPH0454970B2 (en)
KR900007904B1 (en) Method of manufacturing semiconductor device
JP2840488B2 (en) Semiconductor integrated circuit and manufacturing method thereof
JPH0645614A (en) Manufacture of read-only semiconductor memory
JPH06268223A (en) Field effect transistor
JPH04356929A (en) Semiconductor device
JP3089502B2 (en) Semiconductor device
JPH08335700A (en) Mos field-effect transistor
JPS6113388B2 (en)
JPH0252859B2 (en)
JPS61214557A (en) Manufacture of semiconductor integrated circuit device
JPH0142147B2 (en)
JPH08306878A (en) Method of fabricating semiconductor device
JPH0513695A (en) Semiconductor device and its manufacture
JPH06232394A (en) Manufacture of semiconductor device
JPS6245069A (en) Manufacture of semiconductor device
JPH0750769B2 (en) Method for manufacturing semiconductor device
JPH053316A (en) Mis type transistor and its manufacture

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080629

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 10

EXPY Cancellation because of completion of term