JP3297372B2 - 反射型液晶表示装置の製造方法 - Google Patents
反射型液晶表示装置の製造方法Info
- Publication number
- JP3297372B2 JP3297372B2 JP11581398A JP11581398A JP3297372B2 JP 3297372 B2 JP3297372 B2 JP 3297372B2 JP 11581398 A JP11581398 A JP 11581398A JP 11581398 A JP11581398 A JP 11581398A JP 3297372 B2 JP3297372 B2 JP 3297372B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- photosensitive resin
- connection electrode
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
コンピュータ等のOA(Office Automat
ion)機器等に利用される反射型液晶表示装置の製造
方法に関する。
機器のポータブル化が進み、それに伴って表示装置の低
コスト化が重要な課題となってきている。この表示装置
は、電気光学特性を有する表示媒体を挟んで各々電極が
形成された一対の基板が対向配置され、両電極間に電圧
を印加することによって表示を行うものである。このよ
うな表示媒体としては、液晶、エレクトロルミネッセン
ス、プラズマ、エレクトルクロミック等が使用されてい
る。その中でも、特に、液晶を用いた液晶表示装置(L
iquid Crystal Display;LC
D)は、低消費電力で表示が可能であるため、最も実用
化が進んでいる。
方法について考えた場合、超捩れネマティック(Sup
er Twisted Nematic;STN)をは
じめとする単純マトリクス方式は、最も低コスト化を実
現できる部類に属する。しかし、今後、情報のマルチメ
ディア化が進むにつれて、表示装置の高解像度化、高コ
ントラスト化、多階調化(マルチカラー化、フルカラー
化)および広視野角化等が要求されるようになり、単純
マトリクス方式ではそれらの要求に対応するのが困難で
あると考えられる。
(アクティブ素子)を設けて駆動可能な走査線の本数を
増加させるアクティブマトリクス方式が提案され、この
方式により、表示装置の高解像度化、高コントラスト
化、多階調化および広視野角化等が達成されつつある。
このアクティブマトリクス方式の液晶表示装置において
は、液晶層を挟んで対向配置される一対の基板のうちの
一方の基板(アクティブマトリクス基板)に、マトリク
ス状に設けられた画素電極とその画素電極の近傍を通る
走査線とが設けられ、両者がアクティブ素子を介して電
気的に接続された構成を有する。
線形素子または3端子の非線形素子があるが、現在使用
されている代表的なアクティブ素子としては、3端子の
非線形素子である薄膜トランジスタ(Thin Fil
m Transistor;TFT)である。
高まり、通常バックライトを必要とする透過型液晶表示
装置に代わって、反射型液晶表示装置の開発が盛んに行
われている。
表示を得るためには、あらゆる角度から入射される光に
対して表示画面に垂直な方向に散乱する光の強度を増加
させる必要がある。このためには、最適な反射特性を有
する反射板を作製する必要があり、例えばガラス等から
なる基板の表面に、最適な反射特性を有するために制御
された凹凸を形成し、その上に銀等からなる薄膜を形成
して反射板を作製する方法が知られている。例えば、特
開平6−75238号において、中村久和らは、基板上
に感光性樹脂を塗布し、円形の遮光領域が配列された遮
光手段を介してこの感光性樹脂を露光および現像した後
に熱処理を行うことにより、複数の凸部を形成してい
る。そして、この凸部の上に凸部の形状に沿って絶縁体
保護膜を形成し、その絶縁体保護膜の上に金属薄膜から
なる反射板を形成している。
側)に形成した場合には、ガラス基板の厚みの影響によ
り二重映りが発生するが、反射板をガラス基板の内側
(液晶層側)に形成して画素電極としても兼用する構造
にすることで、それを防ぐことができる。
て、図面を参照しながら説明する。
るアクティブマトリクス基板の構成を示す平面図であ
り、図26はアクティブマトリクス基板の1画素分の構
成を示す平面図である。図27(a)はアクティブマト
リクス基板において画素電極の設けられている表示領域
(画面部)よりも外側にある端子領域における、ゲート
端子部の構成を示す平面図であり、図27(b)はソー
ス端子部の構成を示す平面図である。また、図28(a
−1)〜(c−1)および図29(a−1)〜(c−
1)は図26のC−C’線断面部分、すなわちTFT部
の製造工程を説明するための断面図であり、図28(a
−2)〜(c−2)および図29(a−2)〜(c−
2)は図27(a)のD−D’線断面部分、すなわちゲ
ート端子部の製造工程を説明するための断面図であり、
図28(a−3)〜(c−3)および図29(a−3)
〜(c−3)は図27(b)のE−E’線断面部分、す
なわちソース端子部の製造工程を説明するための断面図
である。
に示すように、ガラス基板501上に反射板としても兼
用される画素電極(反射電極)505がマトリクス状に
設けられ、その近傍を通って互いに交差するように走査
線であるゲート配線502および信号線であるソース配
線503が設けられている。各ゲート配線502および
各ソース配線503の交差部近傍にはスイッチング素子
であるTFT504が設けられている。TFT504の
ゲート電極はゲート配線502から分岐した部分であ
り、TFT504のソース電極はソース配線503から
分岐した部分であり、TFTのドレイン電極は反射電極
505と接続されている。
うに、ガラス基板501上に導電性薄膜からなるゲート
電極502aが設けられ、その上を覆って絶縁体層50
6が設けられている。その上にはゲート電極502aと
重畳するように半導体層507が設けられ、その半導体
層502aの一部を覆い、かつ、その中央部の上で分断
された状態で、コンタクト層520a、520bが形成
されている。一方のコンタクト層520aの上にはソー
ス電極503aが設けられ、他方のコンタクト層520
bの上にはドレイン電極508が設けられている。この
TFT504のドレイン電極508と一部重畳してAl
等からなる反射電極505が設けられて、ドレイン電極
508と反射電極505とが電気的に接続されている。
29(c−2)に示すように、ガラス基板501上に設
けられたゲート配線502の上に外部素子との接続電極
509が設けられている。また、ソース端子部には、図
27(b)および図29(c−3)に示すように、ガラ
ス基板501上に設けられたソース配線503の上に外
部素子との接続電極509が設けられている。
する反射型液晶表示装置において、アクティブマトリク
ス基板は例えば以下に示すようにして作製することがで
きる。なお、TFT部において、図28(a−1)に示
すようなTFT504を形成するまでは通常の液晶表示
装置と同様に作製することができ、また、ゲート端子部
およびソース端子部において、図28(a−2)および
図28(a−3)に示すようなゲート配線502および
ソース配線503上にITO(IndiumTin O
xide)からなる接続電極509を設けるまでは通常
の液晶表示装置と同様に作製することができるので、そ
れ以降の製造工程について説明する。
2)および図28(b−3)に示すように、基板上全面
に反射電極膜505’を形成する。
2)および図28(c−3)に示すように、反射電極膜
505’の上にレジストを塗布してレジスト膜510を
形成する。
トプロセスを用いてレジスト膜510の露光および現像
を行うことにより、図29(a−1)に示すように、T
FT部に反射電極形成用のレジストパターン510’を
形成する。このとき、図29(a−2)および図29
(a−3)に示すように、ゲート端子部およびソース端
子部のレジスト膜510は除去される。
クとして反射電極膜505’のエッチングを行うことに
より、図29(b−1)に示すように、TFT部に反射
電極505を形成する。このとき、図29(b−2)お
よび図29(b−3)に示すように、ゲート端子部およ
びソース端子部の反射電極膜505’は除去される。
ことなどによりレジストパターン510’を除去する。
に、TFT部ではTFT504のドレイン電極508に
接続された反射電極505が表出され、図29(c−
2)および図29(c−3)に示すように、ゲート端子
部およびソース端子部ではゲート配線502上およびソ
ース配線503上に設けられた接続電極509が表出さ
れる。
る角度から入射される光に対して表示画面に垂直な方向
に散乱する光の強度を増加させるために、反射電極50
5が形成される部分に複数の凸部または複数の凹部を形
成して反射電極505の反射特性を最適化することもあ
る。
に示すようにして凸部または凹部を形成することができ
る。まず、図30(a)に示すように、アクティブマト
リクス基板を構成するガラス基板501の表面に感光性
樹脂511を塗布する。次に、図30(b)に示すよう
に、遮光領域512および透光領域513を有する遮光
手段514(レチクル)を介して感光性樹脂511を露
光した後、現像することにより、図30(c)に示すよ
うに、感光性樹脂パターン511’を形成する。その
後、感光性樹脂パターン511’に熱処理を行うことに
より、図30(d)に示すように、最適な形状の凹凸5
11’’を形成する。
ば図31に示すような円形の遮光領域512が配列され
たものや、図32に示すような円形の透光領域513が
配列されたもの等を用いることができる。
晶表示装置において、図29(a−1)に示したよう
に、反射電極膜505’をエッチングして反射電極50
5を形成する際には、硝酸+酢酸+リン酸+水からなる
エッチング液をエッチャントとするウェットエッチング
を行う。
のを用いるのが好ましいことは当然であり、その意味か
らはAgが最適であるが、Agは拡散率が高い材料であ
り、下地への拡散や下地との反応が生じるおそれが大き
いという問題がある。
との反応が生じるおそれが小さく、また、集積回路にお
けるメタライゼーションにも広く用いられ、エッチング
条件等の特性も良好であることから、反射電極の材料と
してはAlを用いることが多い。
−3)に示したように、ゲート端子部およびソース端子
部ではITOからなる接続電極509の上にAlからな
る反射電極膜505’が成膜されてエッチングされるこ
とになる。
に比較して格子欠陥が桁違いに多く、結晶が不完全であ
るため、反射電極膜には多くのピンホールが生成されて
いる。
び図28(c−3)において○で囲んだ部分を拡大して
表した断面図であるが、この図33に示すように、ゲー
ト配線502またはソース配線503上のITOからな
る接続電極509上に設けられた反射電極膜505’に
は、多くのピンホール515が生成されている。
現像を行った場合、その現像液が反射電極膜505’に
接すると共にピンホール515を介して接続電極509
にも接することになる。
5’がAlからなり、接続電極509がITOからなる
場合、両者の間に現像液が介在して電池効果が起こり、
AlとITOとが反応して腐食・溶解される。これがT
FTの製造歩留り、強いては反射型液晶表示装置の製造
歩留りを確実に低下させる。
決すべくなされたものであり、反射電極膜をパターニン
グ時に、接続電極と反射電極膜との電池効果による腐食
・溶解を防いで製造歩留りを向上させることができる反
射型液晶表示装置の製造方法を提供することを目的とす
る。
装置の製造方法は、液晶層を間に挟んで対向配置された
一対の基板のうちの一方の基板に、マトリクス状に設け
られた反射機能を有する複数の画素電極と、該画素電極
の近傍を通って互いに交差するように設けられた複数の
走査線および複数の信号線と、各走査線および各信号線
の交差部近傍に設けられて該画素電極に接続された薄膜
トランジスタとを有すると共に、各走査線および各信号
線の表示領域外の端子部上に接続電極が設けられている
反射型液晶表示装置を製造する方法であって、該一方の
基板に、該走査線、該信号線、該薄膜トランジスタおよ
び該接続電極を形成する工程と、該走査線、該信号線、
該薄膜トランジスタおよび該接続電極を覆うように感光
性樹脂膜を形成し、該感光性樹脂膜の上に反射電極膜を
形成する工程と、少なくとも該接続電極上の反射電極膜
部分を除去すると共に、該表示領域に該画素電極が存在
するように反射電極膜をパターニングする工程と、該画
素電極が形成された感光性樹脂膜の全面にレジスト膜を
形成し、前記表示領域におけるレジスト膜を除去するこ
となく、該接続電極上のレジスト膜を除去して感光性樹
脂膜を表出させる工程と、該表示領域におけるレジスト
膜をマスクとして、該接続電極上の感光性樹脂膜を除去
して該接続電極を表出させる工程と、該表示領域におけ
るレジスト膜を除去する工程とを含み、そのことにより
上記目的が達成される。
極を覆いかつ少なくとも前記画素電極の下部に存在する
ように前記感光性樹脂膜を形成すると共に該感光性樹脂
膜にコンタクトホールを形成し、前記画素電極を、該コ
ンタクトホールを介して前記薄膜トランジスタのドレイ
ン電極と電気的に接続するように形成する。
極の形成部分に前記感光性樹脂膜を形成すると共に、そ
の感光性樹脂膜部分から複数の凸部または複数の凹部を
形成し、該凸部または該凹部を覆うように前記画素電極
を形成する。
極をITOにより形成し、前記画素電極をAlにより形
成する。
極を表出させる工程は、O2プラズマ中またはCF4を含
むO2プラズマ中でのアッシングにより行われる。
は、液晶層を間に挟んで対向配置された一対の基板のう
ちの一方の基板に、マトリクス状に設けられた反射機能
を有する複数の画素電極と、該画素電極の近傍を通って
互いに交差するように設けられた複数の走査線および複
数の信号線と、各走査線および各信号線の交差部近傍に
設けられて該画素電極に接続された薄膜トランジスタと
を有すると共に、各走査線および各信号線の表示領域外
の端子部上に接続電極が設けられている反射型液晶表示
装置を製造する方法であって、該一方の基板に、該走査
線、該信号線、該薄膜トランジスタおよび該接続電極を
形成する工程と、該走査線、該信号線、該薄膜トランジ
スタおよび該接続電極を覆うように感光性樹脂膜を形成
し、該感光性樹脂膜の上に反射電極膜を形成する工程
と、少なくとも該接続電極上の反射電極膜部分を除去す
ると共に、該表示領域に該画素電極が存在するように反
射電極膜をパターニングする工程と、該接続電極上の感
光性樹脂膜を除去して該接続電極を表出させる工程とを
含み、前記パターニング工程および前記接続電極を表出
させる工程が、前記表示領域の画素電極が連結した状態
で存在するように前記反射電極膜をパターニングする工
程と、アッシングにより該接続電極上の感光性樹脂膜を
除去して該接続電極を表出させる工程と、該連結した画
素電極を分離するように該反射電極膜をパターニングす
る工程とを含み、そのことにより上記目的が達成され
る。
は、液晶層を間に挟んで対向配置された一対の基板のう
ちの一方の基板に、マトリクス状に設けられた反射機能
を有する複数の画素電極と、該画素電極の近傍を通って
互いに交差するように設けられた複数の走査線および複
数の信号線と、各走査線および各信号線の交差部近傍に
設けられて該画素電極に接続された薄膜トランジスタと
を有すると共に、各走査線および各信号線の表示領域外
の端子部上に接続電極が設けられている反射型液晶表示
装置を製造する方法であって、該一方の基板に、該走査
線、該信号線、該薄膜トランジスタおよび該接続電極を
形成する工程と、該走査線、該信号線、該薄膜トランジ
スタおよび該接続電極を覆うように感光性樹脂膜を形成
し、該感光性樹脂膜の上に反射電極膜を形成する工程
と、少なくとも該接続電極上の反射電極膜部分を除去す
ると共に、該表示領域に該画素電極が存在するように反
射電極膜をパターニングする工程と、該接続電極上の感
光性樹脂膜を除去して該接続電極を表出させる工程とを
含み、前記パターニング工程および前記接続電極を表出
させる工程が、前記画素電極が相互に連結した状態で前
記表示領域に存在し、かつ該表示領域の外側まで存在す
るように前記反射電極膜をパターニングする工程と、ア
ッシングにより該接続電極上の感光性樹脂膜を除去して
該接続電極を表出させる工程と、該連結した画素電極を
分離し、かつ表示領域の外側に存在する該画素電極を除
去するように該反射電極膜をパターニングする工程とを
含み、そのことにより上記目的が達成される。
ングして画素電極を形成する際に、接続電極が感光性樹
脂膜で覆われている。このため、リソグラフィ技術にお
けるレジストプロセスを用いて露光および現像を行って
も、反射電極膜と接続電極とが接触した状態でレジスト
膜の現像が行われることはなく、両者の間に電池効果が
起こらない。
の下部にも形成することにより、画素電極を他の部材か
ら電気的に絶縁させるための絶縁膜として用いることが
できる。よって、画素電極およびその下の感光性樹脂膜
を、TFT、走査線の一部および信号線の一部と重畳す
るように形成することにより、画素電極の面積を拡大し
て高開口率化を図ることができる。また、感光性樹脂膜
を、TFT、走査線の一部および信号線の一部の上を覆
って形成することにより、これを絶縁性保護膜としても
用いることができる。また、感光性樹脂膜のパターニン
グ時にコンタクトホールを形成してその上に画素電極を
形成することにより、そのコンタクトホールを介して画
素電極とTFTのドレイン電極とを電気的に接続させる
ことが可能である。
にも形成して、反射特性を最適化するための複数の凸部
または複数の凹部を形成し、その凸部または凹部を覆う
ように画素電極を形成することにより、最適な反射特性
を有する画素電極を効率良く形成することが可能であ
る。この場合、あらゆる角度からの入射光に対して表示
画面に垂直な方向に散乱する光の強度を増加させること
ができるので、ペーパーホワイトの明るい表示が得られ
る。
をAlにより形成した場合であっても、電池効果による
腐食・溶解が発生しないため、製造歩留りを向上させる
ことができる。
膜は、O2プラズマ中またはCF4を含むO2プラズマ中
でのアッシング(便宜上、O2プラズマアッシングとす
る)により除去される。すなわち、感光性樹脂膜を、フ
ォトリソグラフィー技術を用いずに除去することが可能
となるので、煩雑な操作(例えば、フォトマスクの位置
決め、エッチング)が不要となり、製造工程が簡略化さ
れ得る。さらに、O2プラズマアッシングによれば、基
板温度が比較的低温(100〜140℃)で処理が行えるた
め、感光性樹脂膜の熱による変形を防ぐことができる。
域の画素電極が連結した状態でO2プラズマアッシング
を行い、その後、連結した画素電極を分離して各々の画
素電極を形成する。その結果、以下の弊害が防止され得
る:表示領域の画素電極がそれぞれ分離した状態でO2
プラズマアッシングを行うと、各々の画素電極間の感光
性樹脂膜で灰化反応が等方的に進行するため画素電極下
部の感光性樹脂膜が一部除去される。その結果、反射電
極(画素電極)がひさしのように感光性樹脂膜よりも外
側に突出した、いわゆるオーバーハング状態となる。こ
のようなオーバーハング状態の反射電極は、後の製造工
程(特に、液晶ラビング工程)において膜剥がれを起こ
してやすい。剥がれた反射電極は液晶セル内で異物とな
り、歩留まりの低下、表示品質の低下、装置の汚染、他
機種への再付着等の悪影響を及ぼす。本発明によれば、
表示領域の画素電極が連結した状態でO2プラズマアッ
シングを行うことにより、このような弊害が防止され得
る。さらに、以下の利点も得られる:TFT素子部の感
光性樹脂膜を除去すると、TFT素子とポリイミド系の
液晶配向膜とが直接接することになる。このとき、長時
間の駆動によりTFT素子部近傍のポリイミド膜は界面
分極を生じ、バックゲート効果によりオフ特性を劣化さ
せてしまう。通常、このオフ特性の劣化を緩和するため
TFT素子全体をSiNx膜で保護している。感光性樹脂膜
は、このSiNx膜と同様オフ特性の劣化を緩和する。反射
電極を連結した状態で残すことで感光性樹脂膜をTFT
素子部に残すことが可能となり、新たにSiNx膜を形成す
る工程を省略することができる。
画素電極が連結した状態で前記表示領域に存在しかつ該
表示領域の外側まで存在する状態でO2プラズマアッシ
ングを行い、その後、連結した画素電極を分離して各々
の画素電極を形成すると同時に、表示領域の外側に存在
する反射電極(画素電極)を除去する。その結果、オー
バーハング状態の反射電極は、表示領域の外側にしか存
在せず、かつ、画素電極を分離する際にオーバーハング
状態の反射電極を除去するため、液晶表示装置の特性や
製造装置に悪影響を与えない。従って、上記のような表
示領域内のオーバーハング状態の反射電極に起因する弊
害が防止され得る。
て、図面を参照しながら説明する。 (実施形態1)図1は実施形態1の反射型液晶表示装置
におけるアクティブマトリクス基板の1画素分の構成を
示す平面図であり、図2は図1のA−A’線断面部分、
すなわちTFT部の構成を示す断面図である。また、図
3(a−1)〜(c−1)、図4(a−1)〜(c−
1)、図5(a−1)〜(c−1)、図6(a−1)〜
(c−1)、図7(a−1)および(b−1)はTFT
部の製造工程を説明するための断面図であり、図3(a
−2)〜(c−2)、図4(a−2)〜(c−2)、図
5(a−2)〜(c−2)、図6(a−2)〜(c−
2)、図7(a−2)および(b−2)はアクティブマ
トリクス基板において画素電極の設けられている表示領
域よりも外側にあるゲート端子部の製造工程を説明する
ための断面図であり、図3(a−3)〜(c−3)、図
4(a−3)〜(c−3)、図5(a−3)〜(c−
3)、図6(a−3)〜(c−3)、図7(a−3)お
よび(b−3)はアクティブマトリクス基板において表
示領域よりも外側にあるソース端子部の製造工程を説明
するための断面図である。
示すように、ガラス基板101上に反射板としても兼用
される画素電極(反射電極)105がマトリクス状に設
けられ、その近傍を通って互いに交差するように走査線
であるゲート配線102および信号線であるソース配線
103が設けられている。各ゲート配線102および各
ソース配線103の交差部近傍にはスイッチング素子で
あるTFT104が設けられている。TFT104のゲ
ート電極はゲート配線102から分岐した部分であり、
TFT104のソース電極はソース配線103から分岐
した部分であり、TFTのドレイン電極は反射電極10
5と接続されている。この反射電極105は、表示領域
において高開口率化を図るために絶縁性保護膜を間に介
してTFT104、ゲート配線の一部およびソース配線
の一部と重畳するように設けられている。
基板101上に導電性薄膜からなるゲート電極102a
が設けられ、その上を覆って絶縁体層106が設けられ
ている。その上にはゲート電極102aと重畳するよう
に半導体層107が設けられ、その半導体層107の一
部を覆い、かつ、その中央部の上で分断された状態で、
コンタクト層120a、120bが形成されている。一
方のコンタクト層120aの上にはソース電極103a
が設けられ、他方のコンタクト層120bの上にはドレ
イン電極108が設けられている。このTFT104、
ゲート配線102の一部およびソース配線103の一部
を覆うように、高開口率化を図るための絶縁性保護膜と
して感光性樹脂膜111が設けられている。この感光性
樹脂膜111を間に介してTFT104、ゲート配線1
02の一部およびソース配線103の一部と重畳するよ
うに、Al等からなる反射電極105が設けられ、TF
T104のドレイン電極108上に設けられた感光性樹
脂膜111のコンタクトホール112を介してドレイン
電極108と反射電極105とが電気的に接続されてい
る。
ように、ガラス基板101上に設けられたゲート配線1
02の上に外部素子との接続電極109が設けられてい
る。また、ソース端子部には、図7(a−3)に示すよ
うに、ガラス基板101上に設けられたソース配線10
3の上に外部素子との接続電極109が設けられてい
る。
下に示すようにして作製することができる。なお、表示
領域(TFT部)において、図3(a−1)に示すよう
なTFT104を形成するまでの工程、ゲート端子部お
よびソース端子部において、図3(a−2)および図3
(a−3)に示すようなゲート配線102およびソース
配線103上にITOからなる接続電極109を設ける
までの工程は、通常の液晶表示装置と同様に作製するこ
とができるので、それ以降の製造工程について説明す
る。
よび図3(b−3)に示すように、基板上に、後述する
工程でTFT104、ゲート配線102の一部およびソ
ース配線103の一部を覆う絶縁性保護膜となる感光性
樹脂膜111’を塗布する。
よび図3(c−3)に示すように、コンタクトホール1
12部分に透光部を有するフォトマスク130を介して
感光性樹脂膜111’を露光し、現像および焼成を行う
ことにより、図4(a−1)に示すように、ドレイン電
極108上にコンタクトホール112を形成する。この
とき、図4(a−2)および図4(a−3)に示すよう
に、ゲート端子部およびソース端子部の接続電極109
上にも感光性樹脂膜111を残しておく。なお、このと
き用いた感光性樹脂膜111’はポジ型であり、露光お
よび現像を行うことにより光が照射された部分の感光性
樹脂膜111’は除去される。感光性樹脂がネガ型であ
る場合には、光が照射されなかった部分の感光性樹脂膜
111’が除去される。
ンタクトホール112が形成された感光性樹脂膜111
を覆うように、基板全面にAl等からなる反射電極膜1
05’を形成する。このとき、図4(b−2)および図
4(b−3)に示すように、ゲート端子部およびソース
端子部では接続電極109が感光性樹脂膜111で覆わ
れており、その上に形成されたAl等からなる反射電極
膜105’と接続電極109とは接触していない。
および図4(c−3)に示すように、スピンコート法に
より反射電極膜105’の上にレジストを塗布してレジ
スト膜113’を形成する。
プロセスを用いてレジスト膜113’の露光および現像
を行うことにより、図5(a−1)に示すように、表示
領域に反射電極形成用のレジストパターン113を形成
する。このとき、図5(a−2)および図5(a−3)
に示すように、ゲート端子部およびソース端子部ではレ
ジスト膜113’が除去される。
としてAlからなる反射電極膜105’のエッチングを
行うことにより、図5(b−1)に示すように、感光性
樹脂膜111を間に介してTFT104、ゲート配線の
一部およびソース配線の一部と重畳するように反射電極
105を形成する。このとき、図5(b−2)および図
5(b−3)に示すように、ゲート端子部およびソース
端子部では反射電極膜105’が除去される。
ることなどにより、図5(c−1)に示すように、レジ
ストパターン113を除去する。
よび図6(a−3)に示すように、スピンコート法によ
り反射電極膜105が形成された基板全面にレジストを
塗布してレジスト膜114’を形成する。
トプロセスを用いてレジスト膜114’の露光および現
像を行うことにより、図6(b−2)および図6(b−
3)に示すように、ゲート端子部およびソース端子部の
レジスト膜114’を除去して接続電極109上の感光
性樹脂膜111を表出させる。このとき、図6(b−
1)に示すように、表示領域ではレジストパターン11
4を残しておく。
として感光性樹脂膜111のエッチングを行うことによ
り、図6(c−2)および図6(c−3)に示すよう
に、ゲート端子部およびソース端子部の感光性樹脂膜1
11を除去して接続電極109を表出させる。このと
き、図6(c−1)に示すように、表示領域ではレジス
トパターン114が残されているため、感光性樹脂膜1
11が除去されない。
ことなどにより、図7(a−1)に示すように、レジス
トパターン114を除去する。
リクス基板と、対向電極が設けられた対向基板とを貼り
合わせ、両基板の間に液晶を封入することにより反射型
液晶表示装置とする。
の反射型液晶表示装置は、接続電極109と反射電極1
05との間の電池効果による腐食・溶解が起こらなかっ
た。これは、反射電極膜105’をパターニングして反
射電極105を形成する際に、リソグラフィ技術におけ
るレジストプロセスを用いてレジスト膜の露光および現
像を行う間、ゲート端子部分およびソース端子部分にお
いて接続電極109が感光性樹脂膜111で覆われてい
るからである。
脂膜111を形成する際に、TFT104、ゲート配線
102の一部およびソース配線103の一部を覆うよう
に形成しているので、これらを保護する絶縁性保護膜と
することができる。また、その上に反射電極105を形
成してTFT104、ゲート配線102の一部およびソ
ース配線103の一部と反射電極105とを重畳させる
構造としているので、高開口率化を図ることができる。
びソース端子部において感光性樹脂膜111を除去して
接続電極109を表出させる際に、表示領域においてレ
ジスト膜114を残存させている。これは、反射電極1
05に影響を及ぼすのを防ぐためであり、また、表示領
域において反射電極105で覆われずに露呈している感
光性樹脂膜111が上記工程で同時に除去されるのを防
ぐためである。しかし、反射電極105に対する影響を
考慮する必要がなく、表示領域において反射電極105
で覆われずに露呈している感光性樹脂膜111が上記工
程で同時に除去されても問題が無い場合には、図6に示
したようなレジスト膜114を形成する工程を省略して
もよい。この場合、図5(c−1)、図5(c−2)お
よび図5(c−3)に示したように、表示領域に反射電
極105を形成した後、感光性樹脂膜111のエッチン
グを行うことにより、図7(b−1)、図7(b−2)
および図7(b−3)に示すように、ゲート端子部およ
びソース端子部の感光性樹脂膜111を除去して接続電
極109を表出させることができるので、製造工程を短
縮化することが可能である。
感光性樹脂膜の端部を走査線および信号線よりも内側に
配しているが、感光性樹脂膜がTFTを覆うと共にその
端部が走査線の一部および信号線の一部を覆うように形
成してもよい。この場合、画素電極をTFT、走査線の
一部および信号線の一部と重畳させることができるの
で、最大限に高開口率化を図ることができると共に、感
光性樹脂膜をTFT、走査線および信号線の絶縁性保護
膜としても用いることができる。また、この場合よりも
開口率は低くなるが、感光性樹脂膜をTFT上に設けな
い構成も可能であり、また、TFTのドレイン電極のみ
を覆うように設ける構成も可能である。
うに延出形成してその延出形成部分を引き回す構成とす
ることにより、TFTのドレイン電極と画素電極とを電
気的に接続させるためのコンタクトホールをTFTから
離して設けることができる。この場合、ドレイン電極と
しては、図2に示すドレイン電極108とは別体とした
引き回し電極部分を有する構成としてもよい。
液晶表示装置におけるアクティブマトリクス基板の1画
素分の構成を示す平面図であり、図9は図1のB−B’
線断面部分、すなわちTFT部の構成を示す断面図であ
る。また、図10(a−1)〜(c−1)、図11(a
−1)〜(c−1)、図12(a−1)〜(c−1)、
図13(a−1)〜(c−1)、図14(a−1)およ
び(b−1)はTFT部の製造工程を説明するための断
面図であり、図10(a−2)〜(c−2)、図11
(a−2)〜(c−2)、図12(a−2)〜(c−
2)、図13(a−2)〜(c−2)、図14(a−
2)および(b−2)はアクティブマトリクス基板にお
いて画素電極の設けられている表示領域よりも外側にあ
るゲート端子部の製造工程を説明するための断面図であ
り、図10(a−3)〜(c−3)、図11(a−3)
〜(c−3)、図12(a−3)〜(c−3)、図13
(a−3)〜(c−3)、図14(a−3)および(b
−3)はアクティブマトリクス基板において表示領域よ
りも外側にあるソース端子部の製造工程を説明するため
の断面図である。
示すように、ガラス基板201上に反射板としても兼用
される画素電極(反射電極)205がマトリクス状に設
けられ、その近傍を通って互いに交差するように走査線
であるゲート配線202および信号線であるソース配線
203が設けられている。各ゲート配線202および各
ソース配線203の交差部近傍にはスイッチング素子で
あるTFT204が設けられている。TFT204のゲ
ート電極はゲート配線202から分岐した部分であり、
TFT204のソース電極はソース配線203から分岐
した部分であり、TFTのドレイン電極は反射電極20
5と接続されている。この反射電極205の下には、あ
らゆる角度からの入射光に対して表示画面に垂直な方向
へ散乱する光の強度を増加させるために、感光性樹脂か
らなる複数の凸部または凹部(例えば凸部)211aが
設けられている。
基板201上に導電性薄膜からなるゲート電極202a
が設けられ、その上を覆って絶縁体層206が設けられ
ている。その上にはゲート電極202aと重畳するよう
に半導体層207が設けられ、その半導体層207の一
部を覆い、かつ、その中央部の上で分断された状態で、
コンタクト層220a、220bが形成されている。一
方のコンタクト層220aの上にはソース電極203a
が設けられ、他方のコンタクト層220bの上にはドレ
イン電極208が設けられている。このTFT204の
ドレイン電極208と一部重畳してAl等からなる反射
電極205が設けられて、ドレイン電極208と反射電
極205とが電気的に接続されている。この反射電極2
05の下には、感光性樹脂からなる複数の凸部211a
が形成されている。
すように、ガラス基板201上に設けられたゲート配線
202の上に外部素子との接続電極209が設けられて
いる。また、ソース端子部には、図14(a−3)に示
すように、ガラス基板201上に設けられたソース配線
203の上に外部素子との接続電極209が設けられて
いる。
下に示すようにして作製することができる。なお、表示
領域(TFT部)において、図10(a−1)に示すよ
うなTFT204を形成するまでの工程、ゲート端子部
およびソース端子部において、図10(a−2)および
図10(a−3)に示すようなゲート配線202および
ソース配線203上にITOからなる接続電極209を
設けるまでの工程は、通常の液晶表示装置と同様に作製
することができるので、それ以降の製造工程について説
明する。
2)および図10(b−3)に示すように、基板上に、
後述する工程で反射電極205下に相当する部分に凸部
211を形成するための感光性樹脂膜211’を塗布す
る。
2)および図10(c−3)に示すように、従来技術の
項で説明したような円形の遮光領域または円形の透光領
域が配列された遮光手段(レチクル)230を介して感
光性樹脂膜211’を露光し、現像および焼成を行うこ
とにより、図11(a−1)に示すように、感光性樹脂
膜211’’を形成する。このとき、図11(a−2)
および図11(a−3)に示すように、ゲート端子部お
よびソース端子部の接続電極209上にも感光性樹脂膜
211’’を残しておく。なお、このとき用いた感光性
樹脂膜211’はポジ型であり、露光および現像を行う
ことにより光が照射された部分の感光性樹脂膜211’
は除去される。感光性樹脂がネガ型である場合には、光
が照射されなかった部分の感光性樹脂膜211’が除去
される。
感光性樹脂膜211’’に熱処理を行うことにより、あ
らゆる角度からの入射光に対して表示画面に垂直な方向
に散乱する光の強度を増加させるような、最適な反射特
性を有する反射電極205を形成するための凸部211
aが得られる。このとき、図11(b−2)および図1
1(b−3)に示すように、ゲート端子部およびソース
端子部の接続電極209上にも感光性樹脂膜211が形
成される。
感光性樹脂からなる凸部211を覆うように、基板全面
にAl等からなる反射電極膜205’を形成する。この
とき、図11(c−2)および図11(c−3)に示す
ように、ゲート端子部およびソース端子部では接続電極
209が感光性樹脂膜211で覆われており、その上に
形成されたAl等からなる反射電極膜205’と接続電
極209とは接触していない。
2)および図12(a−3)に示すように、スピンコー
ト法により反射電極膜205’の上にレジストを塗布し
てレジスト膜213’を形成する。
トプロセスを用いてレジスト膜213’の露光および現
像を行うことにより、図12(b−1)に示すように、
表示領域に反射電極形成用のレジストパターン213を
形成する。このとき、図12(b−2)および図12
(b−3)に示すように、ゲート端子部およびソース端
子部ではレジスト膜213’が除去される。
としてAlからなる反射電極膜205’のエッチングを
行うことにより、図12(c−1)に示すように、反射
特性を最適化させるための凸部211aがその下に設け
られた反射電極205を形成する。このとき、図12
(c−2)および図12(c−3)に示すように、ゲー
ト端子部およびソース端子部では反射電極膜205’が
除去される。
ことなどにより、図13(a−1)に示すように、レジ
ストパターン213を除去する。
2)および図13(b−3)に示すように、スピンコー
ト法により反射電極膜205が形成された基板全面にレ
ジストを塗布してレジスト膜214’を形成する。
トプロセスを用いてレジスト膜214’の露光および現
像を行うことにより、図13(c−2)および図13
(c−3)に示すように、ゲート端子部およびソース端
子部のレジスト膜214’を除去して接続電極209上
の感光性樹脂膜211を表出させる。このとき、図13
(c−1)に示すように、表示領域ではレジストパター
ン214を残しておく。
としてAlからなる感光性樹脂膜211のエッチングを
行うことにより、図14(a−2)および図14(a−
3)に示すように、ゲート端子部およびソース端子部の
感光性樹脂膜211を除去して接続電極209を表出さ
せる。
ことなどにより、図14(b−1)に示すように、レジ
ストパターン214を除去する。
リクス基板と、対向電極が設けられた対向基板とを貼り
合わせ、両基板の間に液晶を封入することにより反射型
液晶表示装置とする。
型液晶表示装置は、接続電極209と反射電極205と
の間の電池効果による腐食・溶解が起こらなかった。こ
れは、反射電極膜205’をパターニングして反射電極
205を形成する際に、リソグラフィ技術におけるレジ
ストプロセスを用いてレジスト膜の露光および現像を行
う間、ゲート端子部分およびソース端子部分において接
続電極209が感光性樹脂膜211で覆われているから
である。
脂膜211を形成する際に、反射電極205の形成部分
に形成して、反射特性を最適化させるための凸部211
を形成し、その凸部211を覆うように反射電極205
を形成しているので、あらゆる角度からの入射光に対し
て表示画面に垂直な方向に散乱する光の強度を増加させ
るような、最適な反射特性を有する反射電極205を効
率良く形成することができる。
よびソース端子部において感光性樹脂膜211を除去し
て接続電極209を表出させる際に、表示領域において
レジスト膜214を残存させている。これは、反射電極
205に影響を及ぼすのを防ぐためであり、TFT20
4がダメージを受けるのを防ぐためであり、また、表示
領域において反射電極205で覆われずに露呈している
感光性樹脂膜211が上記工程で同時に除去されるのを
防ぐためである。しかし、表示領域において凸部211
aは反射電極205で覆われているので上記工程で除去
されることはないため、反射電極205に対する影響や
TFT204が受けるダメージを考慮する必要が無い場
合には、図13(b−1)〜図14(a−1)、図13
(b−2)〜図14(a−2)および図13(b−3)
〜図14(a−3)に示したようなレジスト膜214を
形成する工程を省略してもよい。この場合、図13(a
−1)、図13(a−2)および図13(a−3)に示
したように、表示領域に反射電極205を形成した後、
感光性樹脂膜211のエッチングを行うことにより、図
14(b−1)、図14(b−2)および図14(b−
3)に示すように、ゲート端子部およびソース端子部の
感光性樹脂膜211を除去して接続電極209を表出さ
せることができるので、製造工程を短縮化することが可
能である。
1)、図16(a−1)〜(c−1)、図17(a−
1)〜(c−1)、図18(a−1)〜(c−1)、図
19(a−1)〜(c−1)、図20(a−1)〜(c
−1)、および図21(a−1)〜(b−1)は、本発
明のさらに別の実施形態によるアクティブマトリクス基
板のTFT部の製造工程を説明するための断面図であ
り;図15(a−2)〜(c−2)、図16(a−2)
〜(c−2)、図17(a−2)〜(c−2)、図18
(a−2)〜(c−2)、図19(a−2)〜(c−
2)、図20(a−2)〜(c−2)、および図21
(a−2)〜(b−2)は、ゲート端子部の製造工程を
説明するための断面図であり;図15(a−3)〜(c
−3)、図16(a−3)〜(c−3)、図17(a−
3)〜(c−3)、図18(a−3)〜(c−3)、図
19(a−3)〜(c−3)、図20(a−3)〜(c
−3)、および図21(a−3)〜(b−3)は、ソー
ス端子部の製造工程を説明するための断面図である。
下に示すようにして作製することができる。なお、表示
領域(TFT部)において、図15(a−1)に示すよ
うなTFT304を形成するまでの工程、ゲート端子部
およびソース端子部において、図15(a−2)および
図15(a−3)に示すようなゲート配線302および
ソース配線303上にITOからなる接続電極309を
設けるまでの工程は、通常の液晶表示装置と同様に作製
することができるので、それ以降の製造工程について説
明する。
2)および図15(b−3)に示すように、基板301
上に、感光性樹脂膜311’を、スピンコーターを用い
て厚み1〜6μm、好ましくは厚み1.5〜3μmで塗布す
る。
2)および図15(c−3)に示すように、例えばステ
ッパーを用いて、任意の適切な遮光手段330を介して
感光性樹脂膜311’を露光し、現像および焼成を行う
ことにより、図16(a−1)に示すように、感光性樹
脂膜311’に所定の形状にパターニングされた凹凸を
形成する。このとき、図16(a−2)および図16
(a−3)に示すように、ゲート端子部およびソース端
子部の接続電極309上にも感光性樹脂膜311’を残
しておく。感光性樹脂膜311’がポジ型である場合に
は、露光および現像を行うことにより光が照射された部
分の感光性樹脂膜311’が除去される。感光性樹脂が
ネガ型である場合には、光が照射されなかった部分の感
光性樹脂膜311’が除去される。本実施形態では、ポ
ジ型が用いられる。
脂膜311’を硬化させる。その結果、図16(b−
1)に示すように、あらゆる角度からの入射光に対して
表示画面に垂直な方向に散乱する光の強度を増加させる
ような、最適な反射特性を有する反射電極305を形成
するための凸部311aが得られる。このとき、図16
(b−2)および図16(b−3)に示すように、ゲー
ト端子部およびソース端子部の接続電極309上にも感
光性樹脂膜311が形成される。熱処理は、任意の適切
な手段(例えば、オーブン)を用いて行われる。本実施
形態では、熱処理温度は例えば190〜220℃、熱処理時間
は4000秒である。
び(c−3)に示すように、スピンコーターを用いてレ
ジストを塗布する。さらに、図17(a−1)、図17
(a−2)および図17(a−3)に示すように、例え
ばフォトマスク330を介して感光性樹脂膜311’を
露光し、現像および焼成を行うことにより、図17(b
−1)に示すように、ドレイン電極308上にコンタク
トホール312を形成する。このとき、コンタクトホー
ル312部分の感光性樹脂膜およびレジストの残渣は、
十分に除去されることが好ましい。次に、ドレイン電極
308と後に形成される反射電極305とが良好な接続
をなすように、O2プラズマアッシング処理を行う。例
えば、本実施形態では、プラズマアッシング処理は、バ
ッチ式アッシング装置を用いて、基板温度100〜140℃、
O2流量5000〜10000sccm、プラズマ放電電力5000w、プ
ラズマ放電時間60〜200秒(例えば、180秒)で行われ
る。あるいは、O2中に3〜10%程度のCF4ガスを混合
してもよい。プラズマ放電時間は、感光性樹脂膜が残渣
なく除去される時間であればよい。
2)および図17(c−3)に示すように、レジストを
任意の適切な剥離槽(図示せず)で除去する。
パッタリングによりAlを堆積し、反射電極305を形
成する。本実施形態では、反射電極305の厚みは1000
〜5000Å、好ましくは1000〜2000Åである。
スピンコーターを用いてレジストを塗布する。
射電極305が少なくとも表示領域を覆い、かつ連結し
た状態で存在するように、ステッパーを用いてレジスト
をパターン露光する。好ましくは、図22(a)および
(b)に示すように、反射電極(画素電極)305が表
示領域の外側まで存在するようにパターニングする。表
示領域の外側部分に存在する反射電極の幅dは、例えば
約0.2mm〜約0.4mm(好ましくは約0.3mm)である。ここ
で、図18(c−2)および(c−3)に示すように、
接続電極309部分は露光を行う。
び図19(a−3)に示すように、現像により露光され
たレジストを除去する。このとき、接続電極(ITO)
309と反射電極(Al)305との間には、感光性樹
脂膜311が存在するため、これらが直接接触すること
はなく、従って電蝕は発生しない。
2)および図19(b−3)に示すように、レジストを
保護マスクとして接続電極309上の反射電極305を
エッチングする。本実施形態では、リン酸と酢酸と硝酸
とを含むエッチング液を用いる。
(c−3)に示すように、接続電極309上の感光性樹
脂をO2プラズマアッシング処理により除去する。例え
ば、本実施形態では、プラズマアッシング処理は、バッ
チ式アッシング装置を用いて、基板温度100〜140℃、O
2流量5000〜10000sccm、プラズマ放電電力5000w、プラ
ズマ放電時間600〜1500秒(例えば、1200秒)で行われ
る。あるいは、O2中に3〜10%程度のCF4ガスを混合
してもよい。プラズマ放電時間は、感光性樹脂膜が残渣
なく除去される時間であればよい。このとき、図19
(c−1)に示すように、表示領域においては反射電極
305がマスクとなるため、反射電極305下部の感光
性樹脂膜311はO2プラズマアッシングの影響を受け
ない。よって、感光性樹脂膜の絶縁性保護膜としての性
質を損なわないため、TFT素子の信頼性向上にも寄与
する。
射電極305が表示領域に正確に対応して設けられてい
る場合には、図23(b)に示すように、表示領域外周
部分において反射電極305下の感光性樹脂膜311が
一部アッシングされる(上記アッシング条件では、表示
領域外周部から例えば10〜20μm程度内側までアッシン
グされる)。これは、アッシングによる灰化反応が等方
的に進行するためである。このため、表示領域の外周部
がオーバーハング形状となる。このオーバーハング形状
の反射電極は、以後の工程(例えば、液晶ラビング工
程)で膜剥がれを起こしやすく、反射電極が一部除去さ
れて表示特性を悪化させたり、装置に悪影響を及ぼす。
一方、図22(a)および(b)に示すように、反射電
極305が表示領域の外側まで設けられている場合に
は、表示領域の感光性樹脂膜はアッシングされない。図
24(a)に示すように、表示領域外側の反射電極の下
の部分のみがアッシングされるからである。その結果、
図24(b)に示すように、表示領域の感光性樹脂膜は
除去されずに残るので、表示領域での反射電極の膜剥が
れによる表示特性の悪化は起こらない。このとき、表示
領域の外側に存在するオーバーハング形状の反射電極
は、連結された反射電極を各画素単位に分離する際に同
時にエッチングされるため、表示領域外側のオーバーハ
ング形状の反射電極が剥がれることによる歩留まりの低
下、装置の汚染等の悪影響を引き起こすことはない。さ
らに、SiNx膜を形成することなくオフ特性の劣化が防止
される。従って、反射電極305を表示領域の外側まで
設けておくことが好ましい。
スピンコーターを用いてレジストを塗布する。
示領域を覆いかつ連続した状態の反射電極309を画素
電極に対応するように分離する。表示領域の外側に反射
電極305を設けておく場合には、表示領域外側の反射
電極305もまた除去する。この工程は、例えば、ステ
ッパーを用いてレジストをパターン露光することにより
行う。
現像により、露光されたレジストを除去する。
レジストを保護マスクとして、表示領域の反射電極30
9をエッチングして、反射電極305を画素電極に対応
するよう分離する。同時に、表示領域外周部の反射電極
(例えば、Al)305をエッチングして画素電極を所
定の形状にする。
ジストを任意の適切な剥離槽(図示せず)で除去する。
このようにして、反射電極305が形成される。このよ
うにして製造されたアクティブマトリクス基板と、対向
電極が設けられた対向基板とを貼り合わせ、両基板の間
に液晶を封入することにより反射型液晶表示装置が得ら
れる。
極膜と接続電極とが接触した状態でレジスト膜の現像が
行われることはない。従って、接続電極がITOからな
り、画素電極がAlからなる場合であっても、電池効果
による腐食・溶解が発生しないため、製造歩留りを向上
させることができる。
を、ゲート端子部およびソース端子部において接続電極
上を覆うように形成する際に、画素電極の下部にも存在
するように形成することにより、画素電極を他の部材と
絶縁させるための絶縁膜としても用いることができる。
よって、画素電極およびその下の感光性樹脂膜を、TF
T、走査線の一部および信号線の一部と重畳するように
形成することにより、画素電極の面積を拡大して高開口
率化を図ることができる。また、感光性樹脂膜を、TF
T、走査線の一部および信号線の一部の上を覆って形成
することにより、これを絶縁性保護膜としても用いるこ
とができる。
ト端子部およびソース端子部において接続電極上を覆う
ように形成する際に、表示領域において画素電極の形成
部分に形成して反射特性を向上させるための複数の凸部
または複数の凹部を形成し、その上に画素電極を形成す
ることにより、あらゆる角度からの入射光に対して表示
画面に垂直な方向に散乱する光の強度を増加させること
ができるので、明るい表示が得られる。
ティブマトリクス基板の1画素分の構成を示す平面図で
ある。
説明するための断面図である。
説明するための断面図である。
説明するための断面図である。
説明するための断面図である。
説明するための断面図である。
ティブマトリクス基板の1画素分の構成を示す平面図で
ある。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
の製造工程を説明するための平面図であり、(b)は、
そのA-A'部分の拡大断面図である。
液晶表示装置の製造工程と比較することにより、本発明
の実施形態3の利点を説明するための概略断面図であ
る。
を説明するための断面図である。
ブマトリクス基板の構成を示す平面図である。
ブマトリクス基板の1画素分の構成を示す平面図であ
る。
ブマトリクス基板のゲート端子部およびソース端子部の
構成を示す平面図である。
するための断面図である。
するための断面図である。
するための断面図である。
部または凹部の形成のために用いられる遮光手段の構成
を示す平面図である。
部または凹部の形成のために用いられる遮光手段の構成
を示す平面図である。
電池効果による腐食・溶解を説明するための断面図であ
る。
層 108、208、308 ドレイン電極 109、209、309 接続電極 111、211、311 感光性樹脂膜 211a 感光性樹脂からなる凸部 112、312 コンタクトホール
Claims (3)
- 【請求項1】 液晶層を間に挟んで対向配置された一対
の基板のうちの一方の基板に、マトリクス状に設けられ
た反射機能を有する複数の画素電極と、該画素電極の近
傍を通って互いに交差するように設けられた複数の走査
線および複数の信号線と、各走査線および各信号線の交
差部近傍に設けられて該画素電極に接続された薄膜トラ
ンジスタとを有すると共に、各走査線および各信号線の
表示領域外の端子部上に接続電極が設けられている反射
型液晶表示装置を製造する方法であって、 該一方の基板に、該走査線、該信号線、該薄膜トランジ
スタおよび該接続電極を形成する工程と、該走査線、該信号線、該薄膜トランジスタおよび 該接続
電極を覆うように感光性樹脂膜を形成し、該感光性樹脂
膜の上に反射電極膜を形成する工程と、 少なくとも該接続電極上の反射電極膜部分を除去すると
共に、該表示領域に該画素電極が存在するように反射電
極膜をパターニングする工程と、該画素電極が形成された感光性樹脂膜の全面にレジスト
膜を形成し、前記表示領域におけるレジスト膜を除去す
ることなく、該接続電極上のレジスト膜を除去して感光
性樹脂膜を表出させる工程と、 該表示領域におけるレジスト膜をマスクとして、 該接続
電極上の感光性樹脂膜を除去して該接続電極を表出させ
る工程と、該表示領域におけるレジスト膜を除去する工程と を含む
反射型液晶表示装置の製造方法。 - 【請求項2】 液晶層を間に挟んで対向配置された一対
の基板のうちの一方の基板に、マトリクス状に設けられ
た反射機能を有する複数の画素電極と、該画素電極の近
傍を通って互いに交差するように設けられた複数の走査
線および複数の信号線と、各走査線および各信号線の交
差部近傍に設けられて該画素電極に接続された薄膜トラ
ンジスタとを有すると共に、各走査線および各信号線の
表示領域外の端子部上に接続電極が設けられている反射
型液晶表示装置を製造する方法であって、 該一方の基板に、該走査線、該信号線、該薄膜トランジ
スタおよび該接続電極を形成する工程と、 該走査線、該信号線、該薄膜トランジスタおよび該接続
電極を覆うように感光性樹脂膜を形成し、該感光性樹脂
膜の上に反射電極膜を形成する工程と、 少なくとも該接続電極上の反射電極膜部分を除去すると
共に、該表示領域に該画素電極が存在するように反射電
極膜をパターニングする工程と、 該接続電極上の感光性樹脂膜を除去して該接続電極を表
出させる工程とを含み、 前記パターニング工程および前記接続電極を表出させる
工程が、 前記表示領域の画素電極が連結した状態で存在するよう
に前記反射電極膜をパターニングする工程と、 アッシングにより該接続電極上の感光性樹脂膜を除去し
て該接続電極を表出させる工程と、 該連結した画素電極を分離するように該反射電極膜をパ
ターニングする工程とを含む、反射型液晶表示装置の製
造方法。 - 【請求項3】 液晶層を間に挟んで対向配置された一対
の基板のうちの一方の基板に、マトリクス状に設けられ
た反射機能を有する複数の画素電極と、該画素電極の近
傍を通って互いに交差するように設けられた複数の走査
線および複数の信号線と、各走査線および各信号線の交
差部近傍に設けられて該画素電極に接続された薄膜トラ
ンジスタとを有すると共に、各走査線および各信号線の
表示領域外の端子部上に接続電極が設けられている反射
型液晶表示装置を製造する方法であって、 該一方の基板に、該走査線、該信号線、該薄膜トランジ
スタおよび該接続電極を形成する工程と、 該走査線、該信号線、該薄膜トランジスタおよび該接続
電極を覆うように感光性樹脂膜を形成し、該感光性樹脂
膜の上に反射電極膜を形成する工程と、 少なくとも該接続電極上の反射電極膜部分を除去すると
共に、該表示領域に該画素電極が存在するように反射電
極膜をパターニングする工程と、 該接続電極上の感光性樹脂膜を除去して該接続電極を表
出させる工程とを含み、前記パターニング工程および前
記接続電極を表出させる工程が、 前記画素電極が相互に連結した状態で前記表示領域に存
在し、かつ該表示領域の外側まで存在するように前記反
射電極膜をパターニングする工程と、 アッシングにより該接続電極上の感光性樹脂膜を除去し
て該接続電極を表出させる工程と、 該連結した画素電極を分離し、かつ表示領域の外側に存
在する該画素電極を除去するように該反射電極膜をパタ
ーニングする工程とを含む、反射型液晶表示装置の製造
方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11581398A JP3297372B2 (ja) | 1997-06-17 | 1998-04-24 | 反射型液晶表示装置の製造方法 |
US09/097,923 US6064456A (en) | 1997-06-17 | 1998-06-16 | Process for manufacturing reflection-type liquid crystal display apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-160311 | 1997-06-17 | ||
JP16031197 | 1997-06-17 | ||
JP11581398A JP3297372B2 (ja) | 1997-06-17 | 1998-04-24 | 反射型液晶表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1172807A JPH1172807A (ja) | 1999-03-16 |
JP3297372B2 true JP3297372B2 (ja) | 2002-07-02 |
Family
ID=26454243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11581398A Expired - Fee Related JP3297372B2 (ja) | 1997-06-17 | 1998-04-24 | 反射型液晶表示装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6064456A (ja) |
JP (1) | JP3297372B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109123500B (zh) * | 2018-08-02 | 2021-10-26 | 何莉 | 一种蔬菜加工处理机 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3936840B2 (ja) * | 1997-12-22 | 2007-06-27 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
KR100312259B1 (ko) * | 1999-02-05 | 2001-11-03 | 구본준, 론 위라하디락사 | 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조 |
US6204081B1 (en) * | 1999-05-20 | 2001-03-20 | Lg Lcd, Inc. | Method for manufacturing a substrate of a liquid crystal display device |
JP4118484B2 (ja) * | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4700160B2 (ja) * | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP4683688B2 (ja) * | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
JP4393662B2 (ja) * | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
US6580475B2 (en) | 2000-04-27 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US6900084B1 (en) | 2000-05-09 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a display device |
TW521352B (en) * | 2000-09-11 | 2003-02-21 | Hannstar Display Corp | Method of preventing corrosion of metal wire |
JP3467246B2 (ja) * | 2000-11-10 | 2003-11-17 | Nec液晶テクノロジー株式会社 | 反射型液晶表示装置 |
US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP4583650B2 (ja) * | 2001-04-16 | 2010-11-17 | Nec液晶テクノロジー株式会社 | カラー液晶パネル、その製造方法及びカラー液晶表示装置 |
JP4790937B2 (ja) * | 2001-07-09 | 2011-10-12 | ティーピーオー ホンコン ホールディング リミテッド | 反射電極を形成する方法及び液晶表示装置 |
JP4237442B2 (ja) | 2002-03-01 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半透過型液晶表示装置 |
JP4101533B2 (ja) * | 2002-03-01 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半透過型の液晶表示装置の作製方法 |
JP4087620B2 (ja) * | 2002-03-01 | 2008-05-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
JP2003330045A (ja) * | 2002-05-13 | 2003-11-19 | Au Optronics Corp | 液晶表示装置およびその製造方法 |
KR20050062269A (ko) * | 2003-12-20 | 2005-06-23 | 엘지.필립스 엘시디 주식회사 | 양면 반사형 액정표시장치 |
JP2011197015A (ja) * | 2008-07-22 | 2011-10-06 | Sharp Corp | 表示装置用基板及び液晶表示装置 |
WO2019106769A1 (ja) * | 2017-11-29 | 2019-06-06 | 堺ディスプレイプロダクト株式会社 | 有機el表示装置およびその製造方法 |
WO2019106771A1 (ja) * | 2017-11-29 | 2019-06-06 | 堺ディスプレイプロダクト株式会社 | 有機el表示装置およびその製造方法 |
JP6608007B2 (ja) * | 2018-07-17 | 2019-11-20 | 堺ディスプレイプロダクト株式会社 | 有機el表示装置およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2825713B2 (ja) * | 1991-09-10 | 1998-11-18 | シャープ株式会社 | 反射型液晶表示装置およびその製造方法 |
JPH08254714A (ja) * | 1995-03-16 | 1996-10-01 | Fujitsu Ltd | 反射型液晶表示装置の製造方法 |
US5610746A (en) * | 1995-09-29 | 1997-03-11 | Ranalli; Eliseo R. | Programmable switched delay encoder |
TW409194B (en) * | 1995-11-28 | 2000-10-21 | Sharp Kk | Active matrix substrate and liquid crystal display apparatus and method for producing the same |
-
1998
- 1998-04-24 JP JP11581398A patent/JP3297372B2/ja not_active Expired - Fee Related
- 1998-06-16 US US09/097,923 patent/US6064456A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109123500B (zh) * | 2018-08-02 | 2021-10-26 | 何莉 | 一种蔬菜加工处理机 |
Also Published As
Publication number | Publication date |
---|---|
US6064456A (en) | 2000-05-16 |
JPH1172807A (ja) | 1999-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3297372B2 (ja) | 反射型液晶表示装置の製造方法 | |
JP3172840B2 (ja) | アクティブマトリクス基板の製造方法および液晶表示装置 | |
KR100269669B1 (ko) | 액티브 매트릭스 기판 및 디스플레이 장치 | |
US7553708B2 (en) | Fabricating method for a liquid crystal display of horizontal electric field applying type | |
US7626206B2 (en) | Liquid crystal display device and fabricating method thereof | |
KR100443831B1 (ko) | 액정표시소자의 제조 방법 | |
US7859639B2 (en) | Liquid crystal display device and fabricating method thereof using three mask process | |
US7894032B2 (en) | Liquid crystal display device having particular structure for data line, source electrode, drain electrode and pixel electrode | |
JP2004318073A (ja) | 反射透過型液晶表示装置、及びその製造方法 | |
US7527989B2 (en) | Method for fabricating liquid crystal display panel | |
JP2000275660A (ja) | 液晶表示装置およびその製造方法 | |
KR101085137B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
JP3513409B2 (ja) | 液晶表示装置およびその製造方法 | |
JP4646018B2 (ja) | 液晶表示装置およびその製造方法 | |
US6580474B1 (en) | Liquid crystal display device and method for fabricating the same | |
JPH09113922A (ja) | 液晶表示装置及びその製造方法 | |
KR20050041362A (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
JP2000347215A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
JPH1010525A (ja) | 反射型基板およびその製造方法並びに反射型液晶表示装置 | |
JP4237679B2 (ja) | 表示装置とその製造方法 | |
JP3517363B2 (ja) | 液晶表示装置の製造方法 | |
KR20040061195A (ko) | 액정표시패널 및 그 제조방법 | |
JP3510129B2 (ja) | 液晶表示素子の製造方法 | |
JPH11142874A (ja) | 液晶表示装置 | |
JP3247084B2 (ja) | アクティブ素子アレイ基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020402 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |