[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3281994B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP3281994B2
JP3281994B2 JP16524893A JP16524893A JP3281994B2 JP 3281994 B2 JP3281994 B2 JP 3281994B2 JP 16524893 A JP16524893 A JP 16524893A JP 16524893 A JP16524893 A JP 16524893A JP 3281994 B2 JP3281994 B2 JP 3281994B2
Authority
JP
Japan
Prior art keywords
resin
mounting
pad
area
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16524893A
Other languages
English (en)
Other versions
JPH06350010A (ja
Inventor
則人 梅原
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP16524893A priority Critical patent/JP3281994B2/ja
Priority to MYPI94001472A priority patent/MY121890A/en
Priority to KR1019940013095A priority patent/KR100331666B1/ko
Priority to US08/258,119 priority patent/US5623123A/en
Priority to DE69430341T priority patent/DE69430341T2/de
Priority to EP94304221A priority patent/EP0628997B1/en
Priority to SG1996002657A priority patent/SG48840A1/en
Publication of JPH06350010A publication Critical patent/JPH06350010A/ja
Application granted granted Critical
Publication of JP3281994B2 publication Critical patent/JP3281994B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路
（ＩＣ）チップを樹脂封止したパッケージ構造を有する
樹脂封止型の半導体装置に関する。
【０００２】
【従来の技術】従来、ＩＣチップの実装構造として、図
19〜図20に示すものが知られており、この実装に際して
図21に示すリードフレーム材１が使用されることがあ
る。
【０００３】このリードフレーム材１は全体が金属（例
えば42アロイ、銅合金、銅など）で形成されており、リ
ードフレーム外枠２と、これらの内側位置に四方に放射
状に延びる多数のインナーリード７からなるリードフレ
ーム部８とがエッチング等により一体成形されている。
【０００４】即ち、リードフレーム部８においては、そ
の各辺側で各アウターリード６が線状の連結部（ダムバ
ー）９によって連結されており、これらの連結部はリー
ドフレーム部８の各隅部で外枠２に一体化されている。
【０００５】そして、ＩＣチップ10は、これよりも面積
の大きい四角形状のマウントパッド（ダイパッド）11上
にマウントされている。マウントパッド11には、これを
支持するサポートピン12が連設され、上記隅部にて外枠
２に一体化されている。なお、図中の４はリードフレー
ム材位置決め用穴である。
【０００６】こうしたリードフレーム材１を用いて図22
〜図24に示すように固定、ワイヤボンディング、更には
樹脂封止された半導体パッケージ13は、図19〜図21のよ
うに、マウントパッド11上に銀ペースト14でマウント
（固着）され、ワイヤ15によってパッド17がインナーリ
ード７にボンディングされ、更に全体がエポキシ系等の
樹脂16で封止された構造となっている。図20中、一点鎖
線は封止樹脂16の外部ライン、二点鎖線はＩＣチップ10
の位置を示す。
【０００７】このパッケージ13を製造するには、まず、
図22に拡大図示したように、マウントパッド11上に銀ペ
ースト14によってＩＣチップ10をマウントする。
【０００８】そして次に、図23のように、ワイヤボンデ
ィング時には、マウントパッド11に対して下側からヒー
タ部材（ヒータインサート又はヒータブロック）18を接
触させ、マウントパッド11を支持すると同時にヒータの
熱がボンディング部（パッド17）に伝達されるようにし
ている。
【０００９】ワイヤボンディングは、熱及び超音波エネ
ルギーを加えながら、ワイヤ15をキャピラリ19によって
ボンディングパッド17に結合し、更に矢印20のようにイ
ンナーリード７へ導き、圧着することによって行う。
【００１０】
【発明に至る経過】上記したように、従来のパッケージ
構造においては、ＩＣチップ10のマウントパッド11はＩ
Ｃチップ10よりも大きく形成されていたが、これは主と
して次の如き理由によるものである。
【００１１】まず、上記のボンディングに際し、図24に
示すように、仮に、マウントパッド11をＩＣチップ10よ
りも小さくした場合、マウントパッド11の周辺部がヒー
タインサート18に接触しなくなるため、キャピラリ19に
よる超音波作用時にＩＣチップ10が傾いてその保持が不
安定となり、超音波エネルギーが有効に使われず、ま
た、ヒータインサート18からの熱がＩＣチップ10へ効率
よく伝達されないため、不完全なボンディングが行われ
ることになる。このため、マウントパッド11をＩＣチッ
プ10よりも小さくすることは、当業者をして常識的に考
えつくものではなかった。
【００１２】また、樹脂封止されたパッケージ13を図25
又は図26に示すようにしてプリント配線板21上の回路パ
ターン22に対しハンダ付けするに際し、ハンダ23をハン
ダリフロー（例えば赤外線照射によるＩＲリフロー）に
よって溶融させ、更に固化させるが、図示の如くに樹脂
16中にクラック24が入ってしまうことがある。
【００１３】これまで、パッケージ13の全厚が十分であ
ると、上記の如きクラック24は入り難いが、特に近年の
ように薄型化、大チップ化が求められると、上記の如き
マウントパッド11では図25のように樹脂16との界面で剥
離部25が生じ易くなり、パッド11のエッジ11ａからクラ
ック24が入る現象がしばしば観察される。
【００１４】これは、パッケージが保存されている周囲
の水蒸気をモールド樹脂中に吸い込み、この水蒸気はリ
ードフレームと樹脂との間で凝縮して水となり、ＩＲリ
フロー時にこの水が水蒸気となって急激に膨張し、所謂
水蒸気爆発を起こし、樹脂をリードフレームから剥がす
ためである。また、上述の現象を助長させる原因として
マウントパッド、ＩＣチップ及び樹脂の異なる熱膨張係
数の差によって、樹脂成型、硬化完了後にパッケージ内
部に歪みが残存し、反りを生じ、パッケージ自体が変形
してしまう程になることもある。
【００１５】また、上記したクラックの他の原因とし
て、ＩＣチップ10を固着する銀ペースト14は極めて吸湿
性の大きい物質であるため、その吸湿水分がＩＲリフロ
ー等の加熱時に水蒸気爆発を起こすことが挙げられる。
【００１６】即ち、図26に示すように、銀ペースト14の
部分に上述と同様の現象によって凝縮した水が水蒸気爆
発を起こすことによってパッド11を変形させ、樹脂16に
も多大なストレスを与え、クラック24が特にパッド11の
エッジ11ａから生じてしまうのである。
【００１７】
【発明が解決しようとする課題】本発明の目的は、樹脂
封止のクラックや反りの発生を著しく減少させ、或いは
防止することができる樹脂封止型半導体装置を提供する
ことにある。
【００１８】
【００１９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の樹脂封止型半導体装置は、主面に複数の
ボンディングパッドが形成された半導体チップと、前記
半導体チップの裏面の面積よりも小さな面積の載置面と
当該載置面に対向する裏面と前記載置面と前記裏面とを
結ぶ側面とを有し、前記載置面に前記半導体チップを載
置するマウントパッドと、前記半導体チップの裏面と前
記マウントパッドの載置面との間に介在して前記半導体
チップと前記マウントパッドとを固定する接着層と、前
記半導体チップの周辺部に配置されたインナーリードと
当該インナーリードに連接されたアウターリードとを有
する複数のリードと、前記複数のボンディングパッドと
前記複数のインナーリードとをそれぞれ電気的に接続す
る複数の導体ワイヤと、前記半導体チップと前記マウン
トパッドと前記複数のインナーリードと前記複数の導体
ワイヤとを封止する樹脂とを有し、前記マウントパッド
の載置面の面積が前記マウントパッドの裏面の面積より
も大きくなるように前記マウントパッドの側面が傾斜面
となっている。
【００２０】本発明においては、前記マウントパッドの
載置面に凹部が形成されており、当該凹部に前記接着層
としての接着材が充填されるのが好ましい。
【００２１】また、本発明においては、前記マウントパ
ッドの形状が四角形状又は円形状であることが好まし
い。
【００２２】また、本発明においては、前記マウントパ
ッドの載置面の面積が前記半導体チップの裏面の面積の
１５〜４０％の範囲内であることが好ましく、更に好適
には、前記マウントパッドの載置面の面積が前記半導体
チップの裏面の面積の約２５％であることが望ましい。
【００２３】更には、本発明においては、前記マウント
パッドに連接されて前記マウントパッドを支持するため
のサポートピンを有することが好ましく、更に好適に
は、前記サポートピンの上面の面積が前記サポートピン
の下面の面積よりも大きくなるように前記サポートピン
の側面が傾斜面となっていることが望ましい。
【００２４】
【実施例】以下、本発明の実施例を説明する。
【００２５】図１〜図８は、本発明の第１の実施例を示
すものである。本実施例においては、既述した従来例と
共通する部分には共通符号を付してその説明を省略する
ことがある。
【００２６】本実施例の半導体パッケージ53及びリード
フレーム41によれば、ＩＣチップ10をマウント（固定）
する四角形状のマウントパッド（ダイパッド）31が、既
述した当業者の常識に反し、ＩＣチップ10よりも小さく
形成されていることが大きな特徴である。
【００２７】また、もう一つの重要な特徴は、マウント
パッド31のチップマウント面に四角形状の凹部30が形成
され、この凹部内に銀ペースト等の固着剤34が充填され
てＩＣチップ10の固着に供されると共に、マウントパッ
ド31とＩＣチップ10との接合面50には固着剤34が付着し
ていないこと（即ち、固着剤34による固着面はマウント
パッド31のマウント面とほぼ同一平面内に存在するこ
と）である。
【００２８】マウントパッド31の面積は、ＩＣチップ10
のチップサイズの15〜40％としてよいが、後述するハン
ドリング時にＩＣチップ10が位置ずれしたり或いは銀ペ
ースト量による影響や応力を考慮すると、小さい程好ま
しいと考えられる。例えば、ＩＣチップ10のサイズを８
mm×８mmとしたとき、マウントパッド31は４mm×４mm程
度（ＩＣチップ10の約25％の面積）が適当であると思わ
れる。
【００２９】このようなマウントパッド31はこのサポー
トピン32（更には各リード６、７等）と共に、図５のよ
うにリードフレーム41としてエッチング等により一体成
形されるものである。そして、マウントパッド31の凹部
30は、図３に斜線で示すようにハーフエッチングで形成
可能であるが、その深さｄは図４に示すように、銀ペー
スト34の厚み分（例えば約30μｍ程度）としてよい。
【００３０】なお、上記のリードフレーム41において
は、リードフレーム部８の４つの隅部のうち１つの隅部
（図５では右上の隅部）のみが図21のものと同様にリー
ドフレーム外枠２に直接的に固定されるが、他の３つの
隅部は夫々３つの蛇行状折曲部22、23、24を介してリー
ドフレーム外枠２に連結されている。このリードフレー
ム41によれば、ワイヤボンディングの如き熱工程におい
て外枠２とリードフレーム部８との間に温度差が生じて
も、上下、左右等の方向に生じ得る歪み応力が折曲部2
2、23、24の弾性変形によって効果的に吸収されること
になる。この結果、リードフレーム部８自体の寸法位置
精度（リードの間隔等）が向上し、またリードフレーム
材自体の歪みがなくなるので、搬送性が良くなり、スム
ーズな搬送が可能となる。
【００３１】しかも、ＩＣチップのマウント後に樹脂封
止したとき、樹脂の収縮によってリード６、７を引っ張
ろうとする力が生じても、これは折曲部22、23、24の変
形によって吸収され、このためにリードフレーム材の歪
みや変形を防止でき、耐湿性等の信頼性も向上する。
【００３２】次に、上記のリードフレーム41を使用して
ＩＣチップ10をマウント及びボンディングする工程を説
明する。
【００３３】まずＩＣチップ10を図４の如くにマウント
パッド31上に銀ペースト34によって固着（マウント）す
る。銀ペースト34は予めマウントパッド31の凹部30内に
充填されている。
【００３４】次に図６及び図７に示すように、マウント
パッド31及びサポートピン32を嵌入させるための四角形
状の凹部51及び放射状の線状凹部（溝）52を設けたヒー
タ部材（ヒータインサート）38を用意する。図７では、
凹部51、52を斜線で図示している。
【００３５】そして、図８のように、ヒータ部材（ヒー
タインサート又はヒータブロック）38に設けられた各凹
部51及び52にマウントパッド31及びサポートピン32を嵌
入させると、ＩＣチップ裏面はヒータ部材に接触するこ
とになる。また、ＩＣチップの周囲では、インナーリー
ド７の先端領域部は、ヒータ部材表面の段差39が設けら
れているため、インナーリードクランプ70（図６参照）
により押圧されると確実にヒータ部材に接触することに
なり、既述のように熱的にも機械的にも安定した接触が
確保され、安定したボンディングが行われることにな
る。ＩＣチップ周囲では、ヒータ部材の各凹部51及び52
とマウントパッド31及びサポートピン32との間には約 5
00μｍ弱の隙間を設けておくのがよい。
【００３６】ワイヤボンディングは、既述したと同様
に、熱及び超音波エネルギーを加えながら、ワイヤ15を
キャピラリ19によってパッド17に結合し、更に矢印20の
ようにインナーリード７へ導き、圧着する。
【００３７】この際、マウントパッド31が上記したよう
に小さく形成されていてもヒータインサート38に十分に
支持されるため、安定にワイヤボンディングを行え、か
つ、ヒータの熱をヒータインサート38からＩＣチップ10
へ直接伝達でき、熱効率が損なわれることはない。
【００３８】なお、ヒータインサート38に破線で示すよ
うな貫通孔54を設け、この貫通孔を通して真空吸引する
ことによってＩＣチップ10をヒータインサート38上に吸
着させ、安定に支持することができる。また、これ以外
にも、ＩＣチップ10をヒータインサート38に対しクラン
パ（図示せず）等によって機械的に固定してもよい。
【００３９】ワイヤボンディング終了後は、常法に従っ
て、図１に示したように樹脂16によって封止し、アウタ
ーリード６の不要部分を切断し、半導体パッケージ53を
作製する。
【００４０】上記したことから明らかなように、本実施
例によるパッケージ及びリードフレームは、マウントパ
ッド31がＩＣチップ10よりも小さく形成され、かつ、凹
部30内に銀ペースト34を充填しているため、次の (1)〜
(5) の如き顕著な作用効果を得ることができる。
【００４１】(1) マウントパッド31が小さいため、その
分だけパッド31の近傍での水分が少なくなり、かつパッ
ド31による熱膨張、収縮の差による歪みも少なくなり、
加熱したとき（例えばＩＲリフローや樹脂封止時）に図
25で説明したような水蒸気爆発によるパッド31−樹脂16
間の剥離がなく、クラックが樹脂に入ることがなく、或
いはクラックが大幅に減少する。
【００４２】(2) この場合、パッド31の周囲においてＩ
Ｃチップ10に対し樹脂16が直接接着しているので、一般
にシリコン（ＩＣチップ10）とエポキシ樹脂（封止樹脂
16）との接着性が非常に良好であることによって、樹脂
16とＩＣチップ10の界面剥離が起き難く、既述の水がこ
の界面に集まり、水蒸気爆発を起こすチャンスを一層減
ずることになる。
【００４３】(3) しかも、銀ペースト34はパッド31の凹
部30内に充填され、ＩＣチップ10−パッド31の接合面50
上にはみ出すことがなく、また、銀ペースト量も減少さ
せることができるため、コストダウンを図れる上に、銀
ペーストに寄因する水分の放出、拡散、更には吸蔵ガス
の放出が少なく、図26で示した如き水蒸気爆発により樹
脂16にクラックが入ることがなく、或いはクラックが大
幅に減少する。そして、樹脂16として低応力のエポキシ
樹脂を使用しなくてすみ、これによって銀ペーストから
放出されようとするガス量を更に少なくできる。
【００４４】(4) 銀ペースト34が凹部30に充填されるた
め、マウントパッド31と銀ペースト34とＩＣチップ10と
の合計厚みが、図19の従来例に比べて銀ペーストの厚み
分だけ（例えば、約30μｍ）小さくなり、パッケージ化
したときの全厚を薄くすることができる。
【００４５】(5) マウントパッド31が小さいために、そ
の上にマウントするＩＣチップ10のサイズはマウントパ
ッド31のサイズに依存しないことになり、マウントでき
るチップサイズの自由度が大きくなる。
【００４６】また、本実施例によるパッケージの製造方
法は、マウントパッド嵌入凹部51を設けたヒータインサ
ート38を使用し、かつ、ＩＣチップ10を周辺で直接支持
してボンディングを行うものであるため、次の (6)〜
(7) の顕著な作用効果を奏する。
【００４７】(6) ワイヤボンディングに際しては、図６
〜図９に示したように、マウントパッド31が小さくても
これをヒータインサート38上に確実に支持でき、しか
も、ヒータインサート38の凹部51及び52内にパッド31及
びピン32を嵌入させているために支持が一層安定する。
従って、ワイヤボンディングを安定に行えることにな
る。
【００４８】(7) また、この場合、ヒータインサート38
に対してＩＣチップ10が直接接しているので、ヒータか
らＩＣチップ（特にパッド17）への熱伝達、そして超音
波エネルギーが損なわれず、ボンディング強度は良好に
保たれ、ヒータの熱やキャピラリ19の超音波エネルギー
を低くしても、十分なボンディングを行えることにもな
る。
【００４９】次に、上記した本実施例による作用効果、
特に耐クラック性について具体的なテストを下記の条件
で行い、結果を下記表１に示した。
【００５０】樹脂封止後に更に硬化（キュア）を行った
パッケージを85℃、85％RHで所定時間（下記表１参照）
放置。→その後、プリント配線板上に載せ、ＩＲリフロ
ー炉（最高温度 245℃／５秒）に１回通す。→その後、
超音波探傷によって樹脂内部のクラックを観察。
【００５１】ここで使用した材質等は次の通りであっ
た。 パッケージ：１７６ピン ＱＦＰ（樹脂部24mm×24mm×
1.4mm 厚） モールド樹脂：ビフェニル系エポキシ樹脂 銀ペースト：低応力エポキシ系銀ペースト ワイヤ：Ａｕワイヤ、２７μｍ径
【００５２】 ＊クラック発生数：クラックが発生したパッケージ個数
／サンプル数
【００５３】この結果から、本発明に基いてマウントパ
ッドのサイズをＩＣチップのサイズよりも小さくしたこ
と（上記では、ＩＣチップの面積の17％又は24％）によ
って、従来のパッケージに比べて耐クラック性が著しく
向上することが明らかである。
【００５４】更に、前述した試料を用い、本実施例によ
る作用効果、特に半導体製品に要求される耐温度衝撃性
の試験の一つである温度サイクル試験を下記の条件で行
い、結果を下記表２に示す。
【００５５】樹脂封止後、更に硬化（キュア）を行った
パッケージを85℃／30％ＲＨで 168時間吸湿させる。→
その後、ＩＲリフロー炉（最高温度 245℃／５秒）に３
回通す。→その後、温度サイクル試験(150℃／−65℃、
時間は各温度に10分間保持）を所定回数行う。→その
後、外観検査及び前述したと同様の超音波探傷によっ
て、樹脂内部のクラックを観察。
【００５６】 ＊クラック発生数：クラックの発生したパッケージ個数
／サンプル数
【００５７】これも、前記結果と同様に、従来のパッケ
ージに比べて耐クラック性が著しく向上することを明ら
かに示している。
【００５８】また、パッケージの反りについても測定し
た。即ち、図１に示した如くパッケージの裏面（図面で
は下側の面）中心位置での深度を０とし、パッケージの
４コーナー位置での深度をそれぞれ測定した（パッケー
ジ厚は 1.4mm、ＩＣチップサイズは 8.1mm×8.3mm 、Ｉ
Ｃチップ厚は0.28mm）。パッケージ表面側への反りを−
の深度で、裏面側への反りを＋の深度で表し、４コーナ
ーの測定深度の平均値を「パッケージの反り」として評
価した。結果を下記表３に示す（但し、深度の単位はμ
ｍ）。
【００５９】
【００６０】この結果は、本発明に基づくパッケージで
は従来例に比べて反りが大幅に減少していることを示し
ている。
【００６１】図９〜図18は、本発明の他の実施例を種々
に示すものである。
【００６２】図９の例では、上述のマウントパッド31の
断面形状として、その四辺の側面60をチップマウント面
（表側）から反対面（裏側）にかけて内向きに例えば直
線状に傾斜させている。そして、これに対応して図６に
示したヒータインサート38の凹部51の側面も傾斜させ
る。
【００６３】このようにマウントパッド31の側面を傾斜
させていることによって、ヒータインサート38の凹部へ
の嵌入が容易となり、また嵌入後の収まり状態も安定す
る。また、図10に示すＩＲリフロー時に加わる熱で樹脂
16−マウントパッド31間に生じる応力を傾斜面60に沿っ
て分散させることができ、パッド31のエッジ31ａが直角
である場合に比べて応力の集中を緩和し、樹脂16にクラ
ックが入ることを一層効果的に防止することができる。
なお、上記の側面60の傾斜形状は、直線状に限らず、曲
面状等、他の形状であってもよい。
【００６４】図11の例は、上述のサポートピン32の側面
61をＩＣチップマウント側（表側）からその反対側（裏
側）にかけて内向きに例えば曲線状に傾斜させたもので
ある。
【００６５】そして、これに対応して、ヒータインサー
ト38の嵌入凹部52の側面も傾斜させると、ヒータインサ
ート38にリードフレームを載置する際に、サポートピン
32が図の（ａ）→（ｂ）のように嵌入し易くなり、また
その嵌入状態も安定化する。このサポートピン32は、図
９に示した傾斜面60のあるマウントパッド31と組み合わ
せると、より効果的である。なお、上記の側面61の傾斜
形状は曲面状に限らず、直線状等、他の形状であっても
よい。
【００６６】図12（ａ）の例では、マウントパッド31に
対するＩＣチップ10の接着強度が仮に不十分であある場
合、サポートピン32に付加的なマウント部62を円形状に
設け、このマウント部62でもＩＣチップ10を固定するこ
とによって、リードフレーム上でのＩＣチップ10の接着
強度を向上させている。この場合、マウント部62には、
チップ固定用の銀ペーストを充填する凹部63をハーフエ
ッチング等によって形成することが望ましい。
【００６７】更に、本実施例の変形として、図12
（ｂ）、（ｃ）、（ｄ）があり、図12（ａ）と比較した
場合に中央部のマウントパッドが無い。上述したマウン
ト部62は円形状とは限らず、三角形、四角形、その他の
多角形、または楕円等、種々の形状をとることができ
る。
【００６８】このようなマウント部62付きのサポートピ
ン32に対応して、図13のようにヒータインサート38にも
円形状のマウント部嵌入凹部64を形成している。
【００６９】図14は、上述した各例がサポートピン32を
マウントパッド31の四隅に（合計４本）それぞれ連設し
ているのに対し、マウントパッド31の対角線上で２本連
設した例を示すものである。
【００７０】このようにサポートピン32の本数を２本と
しても、マウントパッド31を十分に支持することができ
る。サポートピン32は更に、マウントパッド31の３つの
隅部に連設し、３本としてもよい。
【００７１】図15の例は、マウントパッド31の形状を上
述した四角形状以外の例えば円形状又は円形に近い丸み
をもたせた形状としたものである。
【００７２】こうした円形状のパッド形状によって、上
述した樹脂−マウントパッド間の応力を分散させ、応力
集中を緩和できることがあり、耐クラック性が向上する
場合がある。パッド形状は、上記以外にも、他の多角形
状、曲線形状等、種々であってよい。
【００７３】図16の例によれば、ワイヤボンディングに
使用する上述のヒータインサート38のマウントパッド嵌
入凹部51をマウントパッド31よりも大きくし、マウント
パッド31が余裕を以て凹部51内に嵌入若しくは挿入され
るようにしている。
【００７４】これによって、マウントパッド31の形状や
サイズにかかわらず、多種類のマウントパッド31に対し
てヒータインサート38を共用することができる。従っ
て、マウントパッド毎にヒータインサート38をその都
度、交換する必要がない。
【００７５】図17及び図18は、上述した各例とは異な
り、マウントパッド31に銀ペースト充填用の凹部を形成
していない例を示すものである。
【００７６】しかし、この例でも、マウントパッド31を
ＩＣチップ10よりも小さくしている点では上述したと同
様の顕著な作用効果を得ることができる。この例の如き
構成は、図９〜図16に示した各例にも同様に適用しても
よい。
【００７７】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基いて更に変形が可能
である。
【００７８】例えば、上述したマウントパッド、サポー
トピン、固着剤充填用の凹部、ヒータインサート及びそ
のマウントパッド嵌入凹部のサイズや形状等は様々に変
化させてよい。また、材質的にも、リードフレーム材は
42アロイ、銅合金、銅等の金属、固着剤は銀ペースト以
外の接着剤、ヒーターインサートはステンレス鋼等、種
々であってよい。
【００７９】また、上述したリードフレームと同様の構
成は、他のタイプのリードフレーム、例えばテープキャ
リア方式に適用することもできる。ボンディングも、上
述したワイヤボンディングに限ることはない。
【００８０】なお、本発明は、４方向に端子（リード）
が出ている上述のＱＦＰパッケージのみならず、デュア
ル・インライン・パッケージ等にも適用してよい。
【００８１】
【発明の効果】本発明は上述した如く、マウント部（マ
ウントパッド）を半導体素子（半導体チップ）よりも小
さくしたうえでマウント部の側面を傾斜面に形成して載
置面の面積がその裏面の面積よりも大きくなるようにし
ているので、マウント部と樹脂との熱膨張、収縮の差に
よる歪みが少なくなり、反りの発生も著しく低減され、
そして更に、半導体素子に対する樹脂の接着性が非常に
良好であることと接着面積の増加と相俟って、マウント
部近傍の半導体素子と樹脂との接着力が低下し難く、既
述の水分が凝縮し、水蒸気爆発に起因するマウント部−
樹脂間の剥離がなく、クラックが樹脂に入ることがな
く、或いはクラックが大幅に減少する。
【００８２】また、マウント部が小さいために、その上
にマウントする半導体素子のサイズはマウント部のサイ
ズに依存しないことになり、マウントできる半導体素子
サイズの自由度が大きくなる。
【００８３】半導体リードへのボンディングに際して
は、マウント部が小さくてもこれをヒータインサート上
に確実に支持でき、しかも、ヒータインサートの凹部内
にマウント部を嵌入させているために支持が一層安定す
る。従って、ボンディングを安定に行える。
【００８４】しかも、ヒータインサートに対して半導体
素子が直接接しているので、ヒータから半導体素子への
熱伝達、そして超音波エネルギーが損なわれない等、ボ
ンディング強度は良好に保たれ、ヒータの熱や圧着に要
するエネルギーを低くしても、十分なボンディングを行
えることにもなる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体パッケージ（半導
体装置）の断面図である。
【図２】同パッケージのリードフレーム部の平面図であ
る。
【図３】同リードフレーム部のマウントパッドの拡大斜
視図である。
【図４】ＩＣチップを固定した同マウントパッドの拡大
断面図である。
【図５】同リードフレームの一部分の平面図である。
【図６】ワイヤボンディング時の要部断面図である。
【図７】同ワイヤボンディングに使用するヒータインサ
ートの平面図及びその各断面図である。
【図８】同ワイヤボンディング時の要部平面図である。
【図９】本発明の他の実施例によるリードフレームのマ
ウントパッドの一部破断斜視図である。
【図10】同リードフレームを用いた半導体パッケージの
ハンダリフロー時の断面図である。
【図11】本発明の他の実施例によるマウントパッドのサ
ポートピンをヒーターインサートの凹部に嵌入するとき
の拡大断面図である。
【図12】本発明の他の実施例によるリードフレームの要
部平面図である。
【図13】同リードフレームに使用されるヒータインサー
トの平面図である。
【図14】本発明の他の実施例によるリードフレーム部の
要部平面図である。
【図15】本発明の他の実施例によるリードフレーム部の
要部平面図である。
【図16】本発明の他の実施例によるヒータインサートの
凹部にＩＣチップをマウントしたマウントパッドを嵌入
した状態の断面図である。
【図17】本発明の更に他の実施例によるリードフレーム
部のマウントパッドの拡大斜視図である。
【図18】ＩＣチップを固定した同マウントパッドの拡大
断面図である。
【図19】従来例による半導体パッケージ（半導体装置）
の断面図である。
【図20】同パッケージのリードフレーム部の平面図であ
る。
【図21】同リードフレームの一部分の平面図である。
【図22】同リードフレームのマウントパッドにＩＣチッ
プをマウントした状態の拡大斜視図である。
【図23】ワイヤボンディング時の要部断面図である。
【図24】他のマウントパッドを用いたワイヤボンディン
グ時の要部断面図である。
【図25】半導体パッケージのハンダリフロー時の断面図
である。
【図26】半導体パッケージのハンダリフロー時の断面図
である。
【符号の説明】
１、41・・・リードフレーム ６、７・・・リード ８・・・リードフレーム部 10・・・ＩＣチップ 11、31・・・マウントパッド 13、53・・・半導体パッケージ 14、34・・・銀ペースト 15・・・ワイヤ 16・・・封止樹脂 17・・・ボンディングパッド 18、38・・・ヒータインサート（ヒータブロック） 19・・・キャピラリ 21・・・プリント配線板 22・・・回路パターン 23・・・ハンダ 24・・・クラック 25・・・剥離部 30、51、52、63、64・・・凹部 32・・・サポートピン 39・・・段差 60、61・・・傾斜面 62・・・付加的マウント部 70・・・インナーリードクランプ
フロントページの続き (56)参考文献 特開 平６−216303（ＪＰ，Ａ) 特開 平５−267361（ＪＰ，Ａ) 特開 昭59−194443（ＪＰ，Ａ) 特開 平３−32048（ＪＰ，Ａ) 特開 平４−280439（ＪＰ，Ａ) 特開 平４−186662（ＪＰ，Ａ) 特開 昭59−150439（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】主面に複数のボンディングパッドが形成さ
    れた半導体チップと、 前記半導体チップの裏面の面積よりも小さな面積の載置
    面と当該載置面に対向する裏面と前記載置面と前記裏面
    とを結ぶ側面とを有し、前記載置面に前記半導体チップ
    を載置するマウントパッドと、 前記半導体チップの裏面と前記マウントパッドの載置面
    との間に介在して前記半導体チップと前記マウントパッ
    ドとを固定する接着層と、 前記半導体チップの周辺部に配置されたインナーリード
    と当該インナーリードに連接されたアウターリードとを
    有する複数のリードと、 前記複数のボンディングパッドと前記複数のインナーリ
    ードとをそれぞれ電気的に接続する複数の導体ワイヤ
    と、 前記半導体チップと前記マウントパッドと前記複数のイ
    ンナーリードと前記複数の導体ワイヤとを封止する樹脂
    と を有し、前記マウントパッドの載置面の面積が前記マ
    ウントパッドの裏面の面積よりも大きくなるように前記
    マウントパッドの側面が傾斜面となっている樹脂封止型
    半導体装置。
  2. 【請求項２】 前記マウントパッドの載置面に凹部が形
    成されており、当該凹部に前記接着層としての接着材が
    充填される請求項１に記載の樹脂封止型半導体装置。
  3. 【請求項３】 前記マウントパッドの形状が四角形状又
    は円形状である請求項１又は２に記載の樹脂封止型半導
    体装置。
  4. 【請求項４】 前記マウントパッドの載置面の面積が前
    記半導体チップの裏面の面積の１５〜４０％の範囲内で
    ある請求項１、２又は３に記載の樹脂封止型半導体装
    置。
  5. 【請求項５】 前記マウントパッドの載置面の面積が前
    記半導体チップの裏面の面積の約２５％である請求項４
    に記載の樹脂封止型半導体装置。
  6. 【請求項６】 前記マウントパッドに連接されて前記マ
    ウントパッドを支持するためのサポートピンを有する請
    求項１、２、３、４又は５に記載の樹脂封止型半導体装
    置。
  7. 【請求項７】 前記サポートピンの上面の面積が前記サ
    ポートピンの下面の面積よりも大きくなるように前記サ
    ポートピンの側面が傾斜面となっている請求項６に記載
    の樹脂封止型半導体装置。
JP16524893A 1993-06-10 1993-06-10 樹脂封止型半導体装置 Expired - Fee Related JP3281994B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP16524893A JP3281994B2 (ja) 1993-06-10 1993-06-10 樹脂封止型半導体装置
MYPI94001472A MY121890A (en) 1993-06-10 1994-06-09 Semiconductor device with small die pad and method of making same
US08/258,119 US5623123A (en) 1993-06-10 1994-06-10 Semiconductor device package with small die pad and method of making same
DE69430341T DE69430341T2 (de) 1993-06-10 1994-06-10 Halbleiteranordnung mit schmallem Träger und Herstellungsverfahren
KR1019940013095A KR100331666B1 (ko) 1993-06-10 1994-06-10 소형다이패드를갖고있는반도체디바이스및이의제조방법
EP94304221A EP0628997B1 (en) 1993-06-10 1994-06-10 Semiconductor device with small die pad and method of making same
SG1996002657A SG48840A1 (en) 1993-06-10 1994-06-10 Semiconductor device with small die pad and method of making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16524893A JP3281994B2 (ja) 1993-06-10 1993-06-10 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH06350010A JPH06350010A (ja) 1994-12-22
JP3281994B2 true JP3281994B2 (ja) 2002-05-13

Family

ID=15808699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16524893A Expired - Fee Related JP3281994B2 (ja) 1993-06-10 1993-06-10 樹脂封止型半導体装置

Country Status (7)

Country Link
US (1) US5623123A (ja)
EP (1) EP0628997B1 (ja)
JP (1) JP3281994B2 (ja)
KR (1) KR100331666B1 (ja)
DE (1) DE69430341T2 (ja)
MY (1) MY121890A (ja)
SG (1) SG48840A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153586A (ja) * 1995-12-01 1997-06-10 Texas Instr Japan Ltd 半導体装置、その製造方法、及びリードフレーム
KR980006164A (ko) * 1996-06-20 1998-03-30 황인길 패키지와의 몰딩성을 증대시킨 반도체패키지의 리드프레임 탑재판
JP2904141B2 (ja) * 1996-08-20 1999-06-14 日本電気株式会社 半導体装置
JP3535328B2 (ja) * 1996-11-13 2004-06-07 株式会社ルネサステクノロジ リードフレームとこれを用いた半導体装置
JPH10200036A (ja) * 1996-12-20 1998-07-31 Texas Instr Inc <Ti> 集積回路用超ファインピッチリードフレーム
JP3034814B2 (ja) * 1997-02-27 2000-04-17 沖電気工業株式会社 リードフレーム構造及び半導体装置の製造方法
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2915892B2 (ja) * 1997-06-27 1999-07-05 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US6861735B2 (en) 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
US6157074A (en) * 1997-07-16 2000-12-05 Hyundai Electronics Industries Co., Ltd. Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
AU1310399A (en) 1997-11-05 1999-05-24 Robert A. Martin Chip housing, methods of making same and methods for mounting chips therein
US6404067B1 (en) 1998-06-01 2002-06-11 Intel Corporation Plastic ball grid array package with improved moisture resistance
US6175487B1 (en) 1998-08-15 2001-01-16 Nsi Enterprises, Inc. Luminaire assembly
JP2000124235A (ja) 1998-10-16 2000-04-28 Oki Electric Ind Co Ltd 樹脂封止半導体装置
US6545342B1 (en) * 1999-05-03 2003-04-08 Texas Instruments Incorporated Pre-finished leadframe for semiconductor devices and method of fabrication
JP2001024132A (ja) * 1999-06-30 2001-01-26 Texas Instr Inc <Ti> 半導体デバイス用変形吸収形リードフレーム
JP2001244292A (ja) * 2000-03-01 2001-09-07 Mitsubishi Electric Corp 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法
US6686652B1 (en) 2000-03-20 2004-02-03 National Semiconductor Locking lead tips and die attach pad for a leadless package apparatus and method
US6372539B1 (en) 2000-03-20 2002-04-16 National Semiconductor Corporation Leadless packaging process using a conductive substrate
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US6399415B1 (en) 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
US20030137032A1 (en) * 2000-05-01 2003-07-24 Abbott Donald C. Pre-finished leadframe for semiconductor devices and method fo fabrication
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
US6828663B2 (en) 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
DE10111028A1 (de) * 2001-03-07 2002-09-19 Infineon Technologies Ag Chipkartenmodul
JP2002299540A (ja) * 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
EP1302983A1 (en) * 2001-10-15 2003-04-16 Siliconix (Taiwan) Ltd. Leadframe having slots in a die pad
TW568355U (en) * 2002-01-16 2003-12-21 Orient Semiconductor Elect Ltd Improved leadframe structure for integrated circuit
US6885093B2 (en) * 2002-02-28 2005-04-26 Freescale Semiconductor, Inc. Stacked die semiconductor device
JP4073308B2 (ja) * 2002-12-20 2008-04-09 三洋電機株式会社 回路装置の製造方法
JP2005327830A (ja) * 2004-05-13 2005-11-24 Mitsubishi Electric Corp 半導体マイクロデバイス
JP2008085002A (ja) * 2006-09-27 2008-04-10 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7656236B2 (en) * 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8179045B2 (en) * 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
JP5101538B2 (ja) * 2009-01-30 2012-12-19 京セラクリスタルデバイス株式会社 圧電発振器
US9274140B2 (en) * 2013-02-20 2016-03-01 Silicon Laboratories Inc. Multi-purpose integrated circuit device contactor
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
CN118471867B (zh) * 2024-07-13 2024-09-24 中北大学 一种半导体封装测试装置及其测试方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5867035A (ja) * 1981-10-19 1983-04-21 Toshiba Corp 半導体装置の製造方法
JPS5992535A (ja) * 1982-11-18 1984-05-28 Toshiba Corp 半導体装置
JPS6072236A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置
JPS6269628A (ja) * 1985-09-24 1987-03-30 Toshiba Corp 半導体装置とその製造方法
US4857989A (en) * 1986-09-04 1989-08-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPS63216365A (ja) * 1987-03-05 1988-09-08 Tomoegawa Paper Co Ltd 半導体装置
JPS63308359A (ja) * 1987-06-10 1988-12-15 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
JPH01187841A (ja) * 1988-01-22 1989-07-27 Hitachi Ltd 半導体装置
JPH0332048A (ja) * 1989-06-29 1991-02-12 Seiko Epson Corp 半導体装置
US5237205A (en) * 1989-10-02 1993-08-17 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
JPH04171751A (ja) * 1990-11-05 1992-06-18 Nec Corp 半導体装置のリードフレーム
JPH04258156A (ja) * 1991-02-13 1992-09-14 Sharp Corp 半導体装置
JPH04280439A (ja) * 1991-03-08 1992-10-06 Fujitsu Ltd 半導体装置およびその製造方法
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0628997A2 (en) 1994-12-14
DE69430341D1 (de) 2002-05-16
MY121890A (en) 2006-03-31
DE69430341T2 (de) 2002-10-02
EP0628997A3 (en) 1995-09-06
JPH06350010A (ja) 1994-12-22
US5623123A (en) 1997-04-22
KR100331666B1 (ko) 2002-08-14
KR950001998A (ko) 1995-01-04
EP0628997B1 (en) 2002-04-10
SG48840A1 (en) 1998-05-18

Similar Documents

Publication Publication Date Title
JP3281994B2 (ja) 樹脂封止型半導体装置
JP3467611B2 (ja) 半導体装置の製造方法
JP2891607B2 (ja) 半導体集積回路装置の製造方法
US5389739A (en) Electronic device packaging assembly
KR100200254B1 (ko) 반도체 장치 및 그 제조 방법
JPH09153586A (ja) 半導体装置、その製造方法、及びリードフレーム
JPH0455341B2 (ja)
JPH0590451A (ja) 半導体集積回路及びその実装装置製造方法
JPS60167454A (ja) 半導体装置
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
JPH04158556A (ja) 樹脂封止型半導体装置
JPS60120543A (ja) 半導体装置およびそれに用いるリ−ドフレ−ム
JPH03235360A (ja) 樹脂封止型半導体装置
JP3918303B2 (ja) 半導体パッケージ
JPS58110069A (ja) 集積回路に電気的接続を与える装置及び方法
JPS6313337A (ja) 半導体素子の実装方法
JPH02130864A (ja) リードフレームのダイパッド構造
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JP2751365B2 (ja) 半導体装置
KR100806839B1 (ko) 반도체 패키지 제조방법
JPH06120403A (ja) 電子回路素子搭載用リードフレーム
JPH1074778A (ja) 半導体装置
JPH02174149A (ja) 半導体装置
JPH05259344A (ja) 半導体装置
JPH0870083A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020129

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110301

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees