[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE69430341T2 - Halbleiteranordnung mit schmallem Träger und Herstellungsverfahren - Google Patents

Halbleiteranordnung mit schmallem Träger und Herstellungsverfahren

Info

Publication number
DE69430341T2
DE69430341T2 DE69430341T DE69430341T DE69430341T2 DE 69430341 T2 DE69430341 T2 DE 69430341T2 DE 69430341 T DE69430341 T DE 69430341T DE 69430341 T DE69430341 T DE 69430341T DE 69430341 T2 DE69430341 T2 DE 69430341T2
Authority
DE
Germany
Prior art keywords
semiconductor chip
chip
support pins
lead frame
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69430341T
Other languages
English (en)
Other versions
DE69430341D1 (de
Inventor
Norito Umehara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE69430341D1 publication Critical patent/DE69430341D1/de
Application granted granted Critical
Publication of DE69430341T2 publication Critical patent/DE69430341T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29005Structure
    • H01L2224/29007Layer connector smaller than the underlying bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32052Shape in top view
    • H01L2224/32055Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141Guiding structures both on and outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01045Rhodium [Rh]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20752Diameter ranges larger or equal to 20 microns less than 30 microns
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

  • Diese Erfindung betrifft ein Halbleiter-Bauelement und insbesondere eine Gehäusestruktur, wobei ein Chip einer integrierten Halbleiterschaltung (IC-Chip) in Harz dicht eingeschlossen ist, das Verfahren zu seiner Herstellung und einen Leiterrahmen.
  • HINTERGRUND DER ERFINDUNG
  • Herkömmlich ist das, was in den Fig. 19-20 dargestellt ist, als die Anbringungsstruktur für IC-Chips bekannt, und das in Fig. 21 dargestellte Leiterrahmenmaterial 1 wird beim Anbringen verwendet.
  • Das Leiterrahmenmaterial 1 besteht vollständig aus Metall (beispielsweise 42- Legierung, Kupferlegierung, Kupfer usw.), und der Außenrahmen 2 des Leiterrahmens und ein Leiterrahmenteil 8 mit mehreren sich im Innenteil radial in vier Richtungen erstreckenden Innenleitungen 7 sind durch Ätzen usw. als ein Körper ausgebildet.
  • Insbesondere sind im Leiterrahmenteil 8 Außenleitungen 6 auf jeder Seite mit linearen Verbindungsteilen (Anschlußleiste) 9 verbunden, und die Verbindungsteile sind mit jedem Eckteil des Leiterrahmenteils 8 mit dem Außenrahmen 2 integriert.
  • Der IC-Chip 10 ist an einem quadratischen Anbringungsträgerteil (Chip-Träger) 11 angebracht, das eine größere Fläche aufweist als der IC-Chip 10. Tragstifte 12, die das Anbringungsträgerteil 11 tragen, sind an dem Anbringungsträgerteil 11 vorgesehen und an den Eckteilen mit dem Außenrahmen 2 integriert. 4 bezeichnet in der Figur das Loch zum Positionieren des Leiterrahmenmaterials.
  • Ein Halbleitergehäuse 13, das, wie in den Fig. 22-24 dargestellt ist, unter Verwendung des Leiterrahmenmaterials 1 befestigt, drahtgebondet und mit Harz dicht verschlossen ist, ist mit Silberpaste 14 an dem Anbringungsträgerteil 11 angebracht (fixiert), wie in den Fig. 19-21 dargestellt ist. Eine Bondfläche 17 ist mit einem Draht 15 an die Innenleitung 7 gebondet und so angeordnet, daß sie vollkommen mit einem Harz 16 in der Art eines Epoxidharzes usw. eingeschlossen ist. In Fig. 20 gibt die abwechselnd lang und kurz gestrichelte Linie die Außenlinie des einschließenden Harzes 16 an, und die abwechselnd lang und zweimal kurz gestrichelte Linie gibt die Position des IC-Chips 10 an.
  • Wenn das Gehäuse 13 hergestellt wird, wird der IC-Chip 10 mit Silberpaste 14 an dem Anbringungsträgerteil 11 angebracht, wie in der vergrößerten Figur aus Fig. 22 dargestellt ist.
  • Als nächstes wird das Heizelement (der Heizeinsatz oder der Heizblock) 18 während des Drahtbondens von der Unterseite in Kontakt mit dem Anbringungsträgerteil 11 gebracht, wie in Fig. 23 dargestellt ist, so daß die Wärme der Heizung gleichzeitig zur Bondstelle (Bondstelle 17) und zum tragenden Anbringungsträgerteil 11 geleitet wird.
  • Das Drahtbonden wird durch mit einer Kapillare 19 erfolgendes Verbinden des Drahts 15 mit der Bondfläche 17 unter Zuführung von Wärmeenergie und Ultraschallenergie und durch Führen zur durch einen Pfeil 20 angegebenen Innenleitung 7 und dann erfolgendes Kaschieren ausgeführt.
  • Wie oben erwähnt wurde, war das Anbringungsträgerteil 11 des IC-Chips 10 bei der herkömmlichen Gehäusestruktur größer als der IC-Chip 10, dies lag jedoch hauptsächlich an den folgenden Gründen.
  • Erstens berührt der Außenteil des Anbringungsträgerteils 11 nicht den Heizeinsatz 18, falls das Anbringungsträgerteil 11 während des Bondens kleiner gemacht wird als der IC- Chip 10, wie in Fig. 24 dargestellt ist, so daß sich der IC-Chip 10 während der Ultraschallfunktion infolge der Kapillare 19 neigt, die Unterstützung instabil wird, Ultraschallenergie nicht wirksam verwendet werden kann und die Wärme vom Heizeinsatz 18 nicht wirksam zum IC-Chip 10 geleitet wird. Daher erfolgt ein unvollkommenes Bonden. Daher wurde es von in der Industrie tätigen Personen als praktisch undurchführbar und unerwünscht angesehen, das Anbringungsträgerteil 11 kleiner als den IC-Chip 10 zu machen.
  • Weiterhin wird Lötmaterial 23 durch Lötmaterial-Aufschmelzen geschmolzen (beispielsweise durch IR-Aufschmelzen infolge von Infrarotbestrahlung) und dann verfestigt, wenn das mit Harz dicht verschlossene Gehäuse 13 an ein Leitungsmuster 22 auf einer gedruckten Leiterplatte 21 gelötet wird, wie in den Fig. 25 oder 26 dargestellt ist, es können jedoch Risse 24 im Harz 16 erzeugt werden, wie in den Figuren dargestellt ist.
  • Falls die Gesamtdicke des Gehäuses 13 ausreichend ist, werden die Risse 24 nicht erzeugt, und wenn, wie in den letzten Jahren, ein Verdünnen und Vergrößern im Chip erforderlich sind, wird am Rand des Harzes 16 an dem Anbringungsträgerteil 11, wie in Fig. 25 dargestellt ist, leicht ein Trennungsteil 25 erzeugt, und es wurde gelegentlich das Phänomen beobachtet, daß von einer Kante 11a des Anbringungsträgerteils 11 ausgehende Risse 24 erzeugt wurden.
  • Dies liegt daran, daß der im Gehäuse zurückgebliebene im Außenbereich vorhandene Wasserdampf in das Gießharz gesogen wird, daß der Wasserdampf kondensiert und zu zwischen dem Leiterrahmen und dem Harz vorhandenen Wasser kondensiert und daß das Wasser während des IR-Aufschmelzens in Wasserdampf umgewandelt wird, der sich plötzlich ausdehnt und eine sogenannte Dampfexplosion hervorruft, was zum Ablösen des Harzes vom Leiterrahmen führt.
  • Das Erzeugen von Rissen im Harz unterstützend wird eine Krümmung erzeugt, und das Gehäuse selbst wird durch die Wölbung verformt, die auf der Innenseite des Gehäuses zurückbleibt, nachdem das Harzgießen und -härten abgeschlossen wurde, weil Unterschiede der Wärmeausdehnungskoeffizienten des Anbringungsträgerteils, des IC- Chips und des Harzes auftreten.
  • Eine weitere Ursache für die Risse besteht weiterhin darin, daß die Silberpaste 14 zum Fixieren des IC-Chips 10 ein Material mit einem sehr hohen Grad an Wasseranziehung ist, so daß die hydroskopische Feuchtigkeit während des Erwärmens durch IR-Aufschmelzen usw. eine Wasserdampfexplosion hervorrufen kann.
  • Insbesondere wird, wie in Fig. 26 dargestellt ist, das Anbringungsträgerteil 11 infolge eines ähnlichen Phänomens wie dem oben beim Teil mit der Silberpaste 14 erwähnten durch das eine Dampfexplosion hervorrufende Kondenswasser verformt, es wird dadurch eine große mechanische Spannung auf das Harz 16 ausgeübt, und es werden insbesondere von der Kante 11a des Anbringungsträgerteils 11 ausgehende Risse 24 erzeugt.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleiter-Bauelement- Gehäuse bereitzustellen, bei dem das Erzeugen von Wölbungen und Rissen im versiegelnden Harz und im Leiterrahmen erheblich verringert oder verhindert wird.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines Halbleiter-Bauelement-Gehäuses bereitzustellen, wobei das Bonden des Halbleiterelements und der Leitungen wirksam und stabil erreicht werden kann.
  • In JP-A-58 067 035, JP-A-30 32048, JP-A-60 072 236, JP-A-62 069 628, JP-A-59 092 535 und JP-A-11 87841 ist ein Halbleiter-Bauelement offenbart, wobei der Halbleiterchip kleiner ist als das Chip-Anbringungsträgerteil. In JP-A-58 067 035 und in JP-A-59 092 535 ist weiterhin ein Heizblock mit einem konvexen oder vertieften Abschnitt, in den das Chip-Anbringungsträgerteil paßt, so daß sich der äußere Abschnitt des Halbleiter-Bauelements in direktem Kontakt mit dem Heizer befindet, offenbart. In JP-A-42 80439 ist ein Chip-Anbringungsträgerteil offenbart, die einen konkaven Abschnitt aufweist, der einen Klebstoff zum Befestigen des Halbleiter-Bauelements an dem Anbringungsträgerteil enthält. In JP-A-62 069 628 sind weiterhin ein Halbleiterchip und ein Chip-Anbringungsträgerteil, das, in einem vertieften Abschnitt eines Anbringungsrahmens, der ein Saugloch enthält, angeordnet ist, offenbart. In JP-A-41 71751 ist ein Halbleiter-Bauelement offenbart, bei dem das Anbringungsträgerteil für den Halbleiterchip abgerundete oder abgestufte Kanten aufweist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Halbleiter-Bauelement-Gehäuse, aufweisend:
  • einen Halbleiterchip mit einer oberen Fläche und einer unteren Fläche, der weiter mehrere elektronische Funktionen ausführende Bauteile aufweist,
  • mehrere Bondflächen auf der oberen Fläche des Halbleiterchips, die elektrisch mit jeweilige elektronische Funktionen ausführenden Bauteilen verbunden sind,
  • einen Leiterrahmen, der mehrere sich nach außen erstreckende Leitungen aufweist, die innere und äußere einstückig ausgebildete Leiterabschnitte aufweisen, die um den Außenbereich des Halbleiterchips nach außen in einem Abstand dazu angeordnet sind,
  • einen Halbleiterchip-Träger, auf dem der Halbleiterchip angeordnet ist, wobei der Halbleiterchip-Träger mehrere Tragstifte aufweist, die unter der unteren Fläche des Halbleiterchips liegen und in diese eingreifen,
  • wobei jeder der Tragstifte eine Vertiefung aufweist, die in seiner oberen Fläche entgegengesetzt der unteren Fläche des Halbleiterchips ausgebildet ist,
  • wobei ein haftendes Fixiermittel die Vertiefung in jedem der mehreren Tragstifte so ausfüllt, daß die obere Fläche des Fixiermittels in der Ebene der oberen Fläche des entsprechenden Tragstiftes angeordnet ist,
  • wobei die untere Fläche des Halbleiterchips so an dem in der Vertiefung von jedem der mehreren Tragstifte angeordneten Fixiermittel haftet, daß der Halbleiterchip an den Tragstiften haftet,
  • mehrere elektrisch leitende Verbindungsdrähte, die jeweils mit den Bondflächen auf dem Halbleiterchip und den inneren Leiterabschnitten der Leitungen des Leiterrahmens verbunden sind,
  • wobei die mehreren Tragstifte mit dem Leiterrahmen verbunden sind, und
  • einen Körper aus isolierendem Material, der den Halbleiterchip, die mehreren Tragstifte, die Verbindungsdrähte und die inneren Leiterabschnitte der Leitungen des Leiterrahmens einkapselt, wobei sich die äußeren Leiterabschnitte der Leitungen des Leiterrahmens aus dem Körper aus isolierendem Material heraus erstrecken.
  • Die Tragstifte können vier einander an einer gemeinsamen Mitte schneidende Tragstifte sein, so daß eine X-förmige Konfiguration von Tragstiften gebildet ist, wenn der Halbleiterchip-Träger unterhalb des Halbleiterchips angeordnet ist, wobei das Fixiermittel in der Vertiefung von jedem der mehreren Tragstifte an der Bodenfläche des Halbleiterchips haftet.
  • Der Halbleiterchip-Träger kann einen vierseitigen Innenrahmen mit vier Ecken aufweisen, wobei die mehreren Tragstifte vier Tragstifte sind, deren jeweilige innere Enden einstückig mit einer jeweiligen Ecke des vierseitigen Innenrahmens verbunden sind und sich aus diesem heraus erstrecken,
  • wobei sich die in jedem der Tragstifte ausgebildete Vertiefung am Übergang zur entsprechenden Ecke des Innenrahmens befindet und das sich darin befindende haftende Fixiermittel an der unteren Fläche des Halbleiterchips haftet.
  • Der Halbleiterchip-Träger kann getrennte einzelne Tragstift-Unterlageabschnitte der unteren Fläche des Halbleiterchips, die sich in einem Abstand voneinander befinden, aufweisen, wobei sich die in der oberen Fläche von jedem der Tragstifte ausgebildete Vertiefung am inneren Ende davon befindet und das sich darin befindende haftende Fixiermittel an der unteren Fläche des Halbleiterchips haftet.
  • Das Halbleiter-Bauelement-Gehäuse gemäß der vorliegenden Erfindung wird hergestellt durch Bereitstellen eines Chip-Trägers eines Leiterrahmens mit mehreren sich nach außen erstreckenden Leitern, wobei eine Vertiefung in der oberen Fläche des Chip- Trägers ausgebildet ist, wobei die Oberfläche des Chip-Trägers kleiner ist als die Oberfläche eines daran angebrachten Halbleiterchips, so daß sich der Außenbereichabschnitt des Halbleiterchips aus dem Grenzbereich des Chip-Trägers heraus erstreckt, wobei der Leiterrahmen mehrere Tragstifte aufweist, die integriert mit dem Außenbereich des Chip-Trägers ausgebildet sind und sich aus diesem heraus erstrecken,
  • Ausfüllen der Vertiefung des Chip-Trägers mit einem haftenden Fixiermittel, so daß die obere Fläche des Fixiermittels in der Ebene der oberen Fläche des Chip-Trägers angeordnet ist,
  • Anordnen eines Halbleiterchips, der auf seiner oberen Fläche mehrere Bondstellen aufweist, auf dem Chip-Träger, so daß der Chip-Träger von der unteren Fläche des Halbleiterchips überlagert wird, die in Kontakt mit dem haftenden Fixiermittel in der Vertiefung des Chip-Trägers steht,
  • Befestigen des Halbleiterchips über das haftende Fixiermittel an dem Chip-Träger, um eine Halbleiterchip-Anordnung zu bilden,
  • Bereitstellen eines Heizelements, das eine obere Fläche mit einer darin ausgebildeten Vertiefung aufweist, die komplementär zur Form des Chip-Trägers der Halbleiterchip- Anordnung ist und die sich nach außen erstreckenden Rillen zum tragenden Aufnehmen der mehreren Tragstifte integriert mit dem Außenbereich des Chip-Trägers aufweist,
  • Positionieren der Halbleiterchip-Anordnung auf dem Heizelement, so daß der Chip- Träger innerhalb der in der oberen Fläche des Heizelements ausgebildeten komplementären Vertiefung lokalisiert wird,
  • Halten des Chip-Trägers der Halbleiterchip-Anordnung innerhalb der komplementären Vertiefung in der oberen Fläche des Heizelements, während der Rest der Halbleiterchip-Anordnung von der oberen Fläche des Heizelements gehalten wird.
  • Bonden eines jeweiligen Endes eines Verbindungsdrahts an eine entsprechende Bondfläche an der oberen Fläche des Halbleiterchips, während Wärme vom Heizelement auf die Halbleiterchip-Anordnung angewendet wird, und
  • Bonden des entgegengesetzten Endes des Verbindungsdrahts an eine Leitung des Leiterrahmens, während Wärme vom Heizelement auf die Halbleiterchip-Anordnung angewendet wird.
  • Es ist ein Verfahren zum Herstellen eines Halbleiter-Bauelement-Gehäuses vorgesehen, wobei der Schritt des Haltens des Chip-Trägers der Halbleiterchip- Anordnung innerhalb der komplementären Vertiefung in der oberen Fläche des Heizelements, während der Rest des Halbleiterchip-Gehäuses auf der oberen Fläche des Heizelements gehalten wird, das Halten des Halbleiterchips durch Eingreifen des Abschnitts der unteren Fläche des Halbleiterchips, der sich aus dem Chip-Träger heraus erstreckt, in die obere Fläche des Heizelements aufweisen kann, und
  • wobei das Bonden eines jeweiligen Endes eines Verbindungsdrahts an eine entsprechende Bondfläche an der oberen Fläche des Halbleiterchips und das Bonden des entgegengesetzten Endes des Verbindungsdrahts an eine Leitung des Leiterrahmens ausgeführt werden, während Wärme vom Heizelement auf den Halbleiterchip und auf den Leiterrahmen der Halbleiter- oder der Chip-Anordnung angewendet wird.
  • Das Verfahren zum Herstellen eines Halbleiter-Bauelement-Gehäuses kann das Anwenden eines Vakuums über mindestens ein Loch im Heizelement, das sich in Lageübereinstimmung mit der Halbleiterchip-Anordnung befindet, um die Halbleiterchip-Anordnung während des Bondens der entgegengesetzten Enden des Anschlußdrahts an eine Bondfläche an der oberen Fläche des Halbleiterchips bzw. an eine Leitung des Leiterrahmens am Heizelement an ihrem Ort zu halten, aufweisen.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Fig. 1 ist eine Schnittansicht eines Halbleiter-Bauelement-Gehäuses gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Fig. 2 ist eine Draufsicht von oben auf den Leiterrahmen des Gehäuses.
  • Fig. 3 ist eine vergrößerte perspektivische Ansicht des Anbringungsträgerteils im Leiterrahmenteil.
  • Fig. 4 ist eine vergrößerte Schnittansicht des Anbringungsträgerteils mit einem befestigten IC-Chip.
  • Fig. 5 ist eine Draufsicht von oben auf einen Teil des Leiterrahmens.
  • Fig. 6 ist eine Teilschnittansicht der Drahtbondstufe während des Verfahrens zum Herstellen des Halbleiter-Bauelement-Gehäuses.
  • Fig. 7(a) ist eine Draufsicht von oben auf einen beim Drahtbonden verwendeten Heizeinsatz.
  • Fig. 7(b) ist eine Schnittansicht des Heizeinsatzes entlang einer Linie b-b aus Fig. 7(a).
  • Fig. 7(c) ist eine Schnittansicht des Heizeinsatzes entlang einer Linie c-c aus Fig. 7(a).
  • Fig. 8 ist eine Draufsicht von oben auf den Hauptteil des Leiterrahmens während des Drahtbondens.
  • Fig. 9 ist eine teilweise unterbrochene perspektivische Ansicht des Anbringungsträgerteils im Leiterrahmen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • Fig. 10 ist eine Schnittansicht des Halbleiter-Bauelement-Gehäuses, wobei der Leiterrahmen während des Lötmittelflusses verwendet wird.
  • Fig. 11(a) ist eine vergrößerte Schnittansicht eines Tragstifts des Anbringungsträgerteils gemäß einer weiteren Ausführungsform der vorliegenden Erfindung vor dem Einführen in den konkaven Teil des Heizeinsatzes.
  • Fig. 11(b) ist eine Fig. 11(a) ähnliche vergrößerte Schnittansicht, worin jedoch dargestellt ist, daß der Tragstift in den konkaven Teil des Heizeinsatzes eingeführt ist.
  • Die Fig. 12(a)-12(d) sind Draufsichten von oben auf den Abschnitt des Leiterrahmens, der dem Halbleiterelement gemäß der vorliegenden Erfindung zugeordnet ist.
  • Fig. 13 ist eine Draufsicht von oben auf einen im Leiterrahmen verwendeten Heizeinsatz.
  • Fig. 14 ist eine Draufsicht von oben auf den Leiterrahmenteil gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • Fig. 15 ist eine Draufsicht von oben auf den Leiterrahmenteil gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • Fig. 16 ist eine Schnittansicht eines Anbringungsträgerteils, auf der ein IC-Chip angebracht ist, wobei das Anbringungsträgerteil in den konkaven Teil des Heizeinsatzes gemäß einer weiteren Ausführungsform der vorliegenden Erfindung eingeführt wurde.
  • Fig. 17 ist eine vergrößerte perspektivische Ansicht eines Anbringungsträgerteils im Leiterrahmenteil gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • Fig. 18 ist eine vergrößerte Schnittansicht eines Anbringungsträgerteils, an der ein IC-Chip befestigt ist.
  • Fig. 19 ist eine Schnittansicht eines herkömmlichen Halbleiter-Bauelement- Gehäuses.
  • Fig. 20 ist eine Draufsicht von oben auf den Leiterrahmenteil des Halbleiter- Bauelement-Gehäuses aus Fig. 19.
  • Fig. 21 ist eine Draufsicht von oben auf einen Teil des Leiterrahmens, der beim herkömmlichen Halbleiter-Bauelement-Gehäuse verwendet wird.
  • Fig. 22 ist eine vergrößerte perspektivische Ansicht des Anbringungsträgerteils des Leiterrahmens.
  • Fig. 23 ist eine Teilschnittansicht während des Drahtbondens bei einem herkömmlichen Verfahren zum Herstellen eines Halbleiter-Bauelement-Gehäuses.
  • Fig. 24 ist eine Teilschnittansicht während des Drahtbondens unter Verwendung eines weiteren Anbringungsträgerteils bei einem herkömmlichen Verfahren zum Herstellen eines Halbleiter-Bauelement-Gehäuses.
  • Fig. 25 ist eine Schnittansicht eines herkömmlichen Halbleitergehäuses während eines Lötmittelflusses.
  • Fig. 26 ist eine Schnittansicht eines herkömmlichen Halbleiter-Bauelement- Gehäuses während eines Lötmittelflusses.
  • In der Zeichnung dargestellte Bezugszahlen:
  • 1, 41... Leiterrahmen, 6, 7... Leitungen, 8... Leiterrahmenteil, 10... IC-Chip, 11, 31... Anbringungsträgerteile, 13, 53... Halbleitergehäuse, 14, 34... Silberpaste, 15... Draht, 16... dicht einschließendes Harz, 17... Bondfläche, 18, 38... Heizeinsatz (Heizblock), 19... Kapillare, 21... Druckverdrahtungsplatte, 22... Schaltungsmuster, 23... Lötmittel, 24... Riß, 25... Trennungsteil, 30, 51, 52, 63, 64... konkave Teile, 32... Tragstift, 39... Abstufung, 60, 61... schräge Fläche, 62.., zusätzliches Anbringungsteil, 70... Innenleitungsklemme.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • In den Fig. 1-8 ist eine erste Ausführungsform der vorliegenden Erfindung dargestellt. Bei dieser Ausführungsform sind die Teile, die mit denjenigen des zuvor erklärten herkömmlichen Halbleiter-Bauelement-Gehäuses übereinstimmen, mit den gleichen Bezugszahlen bezeichnet, und es kann auf ihre Beschreibung verzichtet werden.
  • Das Hauptmerkmal des Leiterrahmens 41 und des Halbleitergehäuses 53 gemäß dieser Ausführungsform besteht darin, daß die quadratisch geformte Anbringungsträgerteile (Chip-Träger) 31 zum Anbringen (Fixieren) des IC-Chips 10 anders als dies in der Industrie üblich ist, kleiner ist als der IC-Chip 10.
  • Andere Merkmale sind weiterhin ein quadratisch geformter konkaver Teil 30, der an der Chip-Anbringungsfläche des Anbringungsträgerteils 31 ausgebildet ist, und ein Fixiermittel 34 in der Art von Silberpaste usw., wodurch der konkave Teil zum Fixieren des IC-Chips 10 ausgefüllt wird, wobei das Fixiermittel 34 nicht am Übergangsteil 50 zwischen dem IC-Chip 10 und das Anbringungsträgerteil 31 haftet (wobei die Befestigungsfläche des Fixiermittels 34 in etwa innerhalb der gleichen Ebene wie die Anbringungsfläche des Anbringungsträgerteils 31 existiert).
  • Die Fläche des Anbringungsträgerteils 31 kann 15-40% der Größe des IC-Chips 10 betragen, wenn jedoch die durch die Menge der Silberpaste beeinflußte mechanische Spannung und der Positionsversatz des IC-Chips 10 während der Handhabung, die später erörtert werden, berücksichtigt werden, ergibt sich, daß sie so klein wie möglich sein sollte. Wenn die Größe des IC-Chips 10 beispielsweise 8 mm · 8 mm beträgt, wird ein etwa 4 mm · 4 mm (etwa 25% der Fläche des IC-Chips 10) messendes Anbringungsträgerteil 31 als geeignet angesehen.
  • Dieser Typ eines Anbringungsträgerteils 31 wird durch Ätzen usw. als Teil des in Fig. 5 dargestellten Leiterrahmens 41 zusammen mit Tragstiften 32 (weiterhin Leitungen 6 und 7 usw.) als ein Körper gebildet. Der konkave Teil 30 des Anbringungsträgerteils 31 kann durch teilweises Ätzen gebildet werden, wie in Fig. 3 dargestellt ist, und die Tiefe d kann die Dicke (beispielsweise etwa 30 gm) der Silberpaste 34 sein, wie in Fig. 4 dargestellt ist.
  • Beim Leiterrahmen 41 ist einer der vier Eckteile (der Eckteil am oberen linken Bereich in Fig. 5) des Leiterrahmenteils 8 wie in Fig. 21 direkt an einem Außenrahmen 2 des Leiterrahmens 41 befestigt und sind die anderen drei Eckteile jeweils über schlangenförmige gebogene Teile 22, 23 und 24 mit dem Außenrahmen 2 des Leiterrahmens 41 verbunden. Selbst wenn beim Leiterrahmen 41 während eines Erwärmungsprozesses in der Art eines Drahtbondens eine Temperaturdifferenz zwischen dem Leiterrahmenteil 8 und dem Außenrahmen 2 erzeugt wird, wird die Wölbungsspannung, die senkrecht, horizontal usw. erzeugt werden kann, durch die elastische Verformung der gebogenen Teile 22, 23 und 24 wirksam absorbiert. Dadurch werden die Abmessungs- und die Positionsgenauigkeit (der Abstand der Leitungen usw.) des Leiterrahmenteils 8 selbst verbessert, und die Wölbung des Leiterrahmenmaterials selbst wird beseitigt, so daß der Transport günstig wird und ein gleichmäßiger Transport ermöglicht wird.
  • Weiterhin wird selbst dann, wenn eine an den Leitungen 6 und 7 ziehende Kraft durch Kontraktion des Harzes während des Harzversiegelns nach dem Anbringen des IC- Chips erzeugt wird, diese Kraft durch die Verformung der sich biegenden Teile 22, 23 und 24 absorbiert. Demgemäß können eine Wölbung und eine Verformung des Leiterrahmenmaterials verhindert werden und wird die Zuverlässigkeit, die durch die Feuchtigkeitsdichtigkeit usw. gegeben ist, verbessert.
  • Als nächstes wird der Prozeß des Bondens und Anbringens des IC-Chips 10 in Verbindung mit dem Leiterrahmen 41 erklärt.
  • Zuerst wird der IC-Chip 10 mit Silberpaste 34 an dem Anbringungsträgerteil 31 fixiert (angebracht), wie in Fig. 4 dargestellt ist. Die Silberpaste 34 wird in den konkaven Teil 30 des Anbringungsträgerteils 31 eingefüllt.
  • Als nächstes wird, wie in den Fig. 6 und 7(a)-7(c) dargestellt ist, ein Heizelement (Heizeinsatz) 38, das radial angeordnete lineare, konkave Teile (Rillen) 52 und einen quadratisch geformten konkaven Teil 51 zum Einführen von Tragstiften 32 und dem Anbringungsträgerteil 31 aufweist, vorbereitet. In Fig. 7(a) sind die konkaven Teile 51 und 52 durch schräge Linien angegeben.
  • Wenn daraufhin das Anbringungsträgerteil 31 und die Tragstifte 32 in die konkaven Teile 51 und 52 eingeführt werden, berührt die rückseitige Fläche des IC-Chips das Heizelement 38, wie in Fig. 8 dargestellt ist. Weiterhin ist die Spitzenfläche der Innenleitung (7) am Außenbereich des IC-Chips mit einer Abstufung 39 der vorderen Fläche des Heizelements versehen, so daß ein sicherer Kontakt mit dem Heizelement hergestellt wird, wenn durch eine Innenleitungsklemme 70 (siehe Fig. 6) Druck ausgeübt wird, so daß ein Kontakt sichergestellt wird, der wie oben erwähnt thermisch und mechanisch stabil ist, und so daß ein stabiles Bonden ausgeführt wird. Es ist im Außenbereich des IC-Chips bevorzugt, einen Abstand von etwa 500 um zwischen dem Tragstift 32 und dem Anbringungsträgerteil 31 und zwischen den konkaven Teilen 51 und 52 des Heizelements herzustellen.
  • Das Drahtbonden wird durch Bonden des Drahts 15 an die Kontaktfläche 17 mit einer Kapillare 19 durch Anwenden von Wärmeenergie oder Ultraschallenergie, Leiten zur Einführungsleitung 7 entsprechend dem Pfeil 20 und dann erfolgendes Kaschieren in der zuvor erwähnten Weise ausgeführt.
  • Selbst dann, wenn das Anbringungsträgerteil 31 wie oben erwähnt kleiner ausgebildet ist, wird sie gleichzeitig durch den Heizeinsatz 38 ausreichend unterstützt, so daß das Drahtbonden stabil ausgeführt werden kann, und die Wärme vom Heizelement kann weiterhin vom Heizeinsatz 38 direkt zum IC-Chip 10 geleitet werden, so daß die Wärmewirksamkeit nicht verlorengeht.
  • Der Heizeinsatz 38 kann, wie in Fig. 6 durch eine unterbrochene Linie angegeben ist, mit einem Durchgangsloch 54 versehen werden, um den IC-Chip 10 durch Vakuumsaugen durch das Durchgangsloch 54 auf dem Heizeinsatz 38 zu adsorbieren, um ihn stabil festzuhalten. Es ist weiterhin möglich, den IC-Chip 10 mit einer Klemme (in der Figur nicht dargestellt) usw. mechanisch am Heizeinsatz 38 zu befestigen.
  • Nach Abschluß des Drahtbondens wird, wie in Fig. 1 dargestellt ist, mit Harz 16 versiegelt, wird der nicht erforderliche Teil der Außenleitung 6 abgeschnitten und wird ein Halbleiter-Bauelement-Gehäuse 53 erzeugt.
  • Wie anhand des oben Erwähnten ersichtlich ist, ist das Anbringungsträgerteil 31 im Gehäuse und im Leiterrahmen gemäß dieser Ausführungsform kleiner ausgebildet als der IC-Chip 10, und Silberpaste 34 füllt den konkaven Teil 30 aus, so daß die folgenden Funktionen (1)-(5) erhalten werden können.
  • (1) Das Anbringungsträgerteil 31 ist klein, so daß die Feuchtigkeit in der Nähe des Anbringungsträgerteils 31 sehr verringert wird und weiterhin die Wölbung infolge des Unterschieds in der Wärmeausdehnung und -kontraktion des Anbringungsträgerteils 31 minimal wird. Die durch eine Dampfexplosion hervorgerufene Trennung zwischen dem Harz 16 und dem Anbringungsträgerteil 31, die in Fig. 25 erklärt wurde, wird während des Erwärmens beseitigt (beispielsweise bei einem IR-Aufschmelzen, einem Harzsiegeln usw.), und Risse werden in dem Harz nicht erzeugt, oder die Risse werden erheblich verringert.
  • (2) In diesem Fall wird das Harz 16 direkt im Außenbereich des Anbringungsträgerteils 31 an den IC-Chip 10 angeklebt, so daß die Grenzflächentrennung zwischen dem IC-Chip 10 und dem Harz 16 nicht leicht auftritt, weil die Haftung zwischen dem Silicium (IC-Chip 10) und dem Epoxidharz (Versiegelungsharz 16) sehr günstig ist und die Möglichkeit für eine Wasseransammlung an der Grenzfläche und für das Hervorrufen einer Dampfexplosion verringert ist.
  • (3) Weiterhin füllt die Silberpaste 34 den konkaven Teil 30 des Anbringungsträgerteils 31 und steht nicht zur Übergangsfläche 50 zwischen dem IC-Chip 10 und dem Anbringungsträgerteil 31 vor. Die Menge der Silberpaste kann verringert werden, so daß zusätzlich dazu, daß eine Kostenverringerung erreicht werden kann, die Emission und Dispersion von Feuchtigkeit und die Emission von der Silberpaste ausgehender eingeschlossener Gase minimal sind und im Harz 16 keine Risse infolge von Dampfexplosionen erzeugt werden, wie in Fig. 26 dargestellt ist, oder so daß die Risse erheblich verringert werden. Es ist weiterhin nicht erforderlich, ein Epoxidharz einer geringen mechanischen Spannung in der Art des Harzes 16 zu verwenden. Demgemäß kann die von der Silberpaste ausgesendete Gasmenge weiter verringert werden.
  • (4) Silberpaste 34 füllt den konkaven Teil 30, so daß die Gesamtdicke des IC-Chips 10, der Silberpaste 34 und des Anbringungsträgerteils 31 verglichen mit dem herkömmlichen Beispiel aus Fig. 19 um die Dicke der Silberpaste (beispielsweise etwa 30 jtm) kleiner wird und die Gesamtdicke der Struktur verringert werden kann, wenn sie zu einem Halbleiter-Bauelement-Gehäuse gemacht wird.
  • (5) Das Anbringungsträgerteil 31 ist klein, so daß die Größe des darauf angebrachten IC-Chips 10 nicht von der Größe des Anbringungsträgerteils 31 abhängt, wodurch die Freiheit bei der Auswahl der Größe des anzubringenden Chips ansteigt.
  • Weiterhin wird beim Verfahren zur Herstellung von Gehäusen gemäß dieser Ausführungsform ein Heizeinsatz 38 verwendet, der mit einem konkaven Teil 51 zum Einführen eines Anbringungsträgerteils versehen ist, und es wird dabei ein Bonden durch direktes Unterstützen des IC-Chips 10 im Außenbereich ausgeführt, so daß die folgenden Funktionen (6)-(7) auftreten.
  • (6) Beim Drahtbonden kann das Anbringungsträgerteil 31 selbst dann zuverlässig vom Heizeinsatz 38 getragen werden, wenn sie klein ist, wie in den Fig. 6-9 dargestellt ist, und die Unterstützung ist weiterhin stabilisiert, weil das Anbringungsträgerteil 31 und der Anschlußstift 32 in die konkaven Teile 51 und 52 des Heizeinsatzes 38 eingefügt sind. Daher kann das Drahtbonden stabil ausgeführt werden.
  • (7) Auch in diesem Fall berührt der IC-Chip 10 direkt den Heizeinsatz 38, so daß die Wärmeleitung zum IC-Chip (insbesondere zur Anschlußstelle 17) vom Heizelement und die Ultraschallenergie nicht verlorengehen. Daher wird die Verbindungsfestigkeit vorteilhafterweise aufrechterhalten, und selbst dann, wenn die Ultraschallenergie von der Kapillare 19 oder die Wärme von der Heizung gering gemacht wird, kann ein ausreichendes Bonden ausgeführt werden.
  • Als nächstes werden die Funktionen gemäß der Ausführungsform, insbesondere Ergebnisse des unter den weiter unten angegebenen Bedingungen ausgeführten konkreten Tests hinsichtlich des Rißwiderstands, in TABELLE I dargestellt.
  • Ein Gehäuse, das nach dem Harzsiegeln gehärtet (getrocknet) wurde, wurde über einen vorgegebenen Zeitraum (siehe die weiter unten angegebene TABELLE I) bei 85 ºC/85% relative Luftfeuchtigkeit gelagert. Danach wurde es auf einer gedruckten Leiterplatte angeordnet und dann einmal durch einen IR-Aufschrnelz-Ofen (maximale Temperatur 245ºC/5 s) geführt. Danach wurden die Risse auf der Innenseite des Harzes mit einem Ultraschalldetektor beobachtet.
  • Es wurden hier die folgenden Materialien usw. verwendet.
  • Gehäuse: 176 Stifte QFP (Harzteil 24 mm · 24 mm · 1,4 mm Dicke)
  • Gießharz: Biphenolepoxidharz
  • Silberpaste: Epoxidsilberpaste mit geringer mechanischer Spannung
  • Draht: Au-Draht, 27 um Durchmesser TABELLE I
  • * Rißerzeugungszählwert: Zählwert der Gehäuse mit erzeugten Rissen/Probenzählwert
  • Es ist anhand der Ergebnisse ersichtlich, daß der Rißwiderstand verglichen mit einem herkömmlichen Gehäuse erheblich verbessert ist, weil die Größe des Anbringungsträgerteils gemäß der vorliegenden Erfindung kleiner gemacht wurde als die Größe des IC-Chips (oben beträgt die Fläche des IC-Chips 17% oder 24%).
  • Weiterhin sind unter Verwendung der Probe die Funktionen gemäß der Ausführungsform, insbesondere die Ergebnisse des Temperaturzyklustests, der ein Test der bei unter den folgenden Bedingungen verwendeten Halbleiterprodukten erforderlichen Temperaturwiderstandseigenschaften ist, in TABELLE II dargestellt.
  • Ein Gehäuse, das nach dem Verschließen mit Harz gehärtet (getrocknet) wurde, wurde über 168 Stunden bei 85ºC/30% relative Luftfeuchtigkeit einer Feuchtigkeitsabsorption unterzogen. Danach wurde es dreimal durch einen IR- Aufschmelz-Ofen geführt (maximale Temperatur 245ºC/5 s). Danach wurde ein Temperaturzyklustest (150ºC/-65ºC als Zeitablauf für 10 Minuten bei jeder Temperatur gehalten) mit einer vorgegebenen Frequenz ausgeführt. Danach wurden Risse auf der Eingangsseite des Harzes wie oben mit einem Ultraschalldetektor und durch äußere Betrachtung beobachtet. TABELLE II
  • * Rißerzeugungszählwert: Zählwert der Gehäuse mit erzeugten Rissen/Proben
  • Diese Daten geben auch klar an, daß der Rißwiderstand verglichen mit dem herkömmlichen Gehäuse erheblich verbessert ist.
  • Weiterhin wurde die Krümmung des Gehäuses gemessen. Insbesondere wurde die Tiefe an den vier Eckpositionen des Gehäuses gemessen (die Dicke des Gehäuses betrug 1,4 mm, die IC-Chip-Größe betrug 8,1 mm · 8,3 mm, und die IC-Chip-Dicke betrug 0,28 mm), wobei die Dicke auf der rückseitigen Fläche (beispielsweise der Fläche auf der Unterseite des IC-Chips 10) in Fig. 1) der Mittelposition des in Fig. 1 dargestellten Gehäuses 0 betrug. Die Krümmung auf der Seite der Vorderfläche des Gehäuses wurde mit einer negativen Tiefe ausgedrückt, und die Krümmung auf der Seite der hinteren Fläche wurde mit einer positiven Tiefe ausgedrückt, und der Durchschnittswert der gemessenen Tiefe an den vier Ecken wurde als "Krümmung des Gehäuses" ausgewertet. Die Ergebnisse sind in TABELLE III dargestellt (die Einheit der Tiefe ist jedoch um). TABELLE III
  • Dieses Ergebnis gibt an, daß die Krümmung beim Gehäuse gemäß der vorliegenden Erfindung im Vergleich zum herkömmlichen Beispiel erheblich verringert ist.
  • In den Fig. 9-18 sind andere Ausführungsformen der vorliegenden Erfindung dargestellt.
  • Bei dem in Fig. 9 dargestellten Beispiel ist die Seitenfläche 60 auf den vier Seiten des Anbringungsträgerteils 31 beispielsweise linear von der Chip-Anbringungsfläche (Vorderseite) zur entgegengesetzten Fläche (hinteren Fläche) nach innen geneigt. In Übereinstimmung damit ist selbst die Seitenfläche des den in Fig. 6 dargestellten Heizeinsatz 38 aufnehmenden konkaven Teils 51 geneigt.
  • Durch dieses Neigen der Seitenfläche des Anbringungsträgerteils 31 wird das Einführen des Heizeinsatzes 38 in den konkaven Teil 51 erleichtert und wird der Einführungszustand des Heizeinsatzes 38 nach dem Einführen weiter stabilisiert. Es ist weiterhin im Vergleich zu dem Fall, in dem die Kante 31a des Anbringungsträgerteils 31 unter einem rechten Winkel steht, möglich, die zwischen dem Anbringungsträgerteil 31 und dem Harz 16 erzeugte mechanische Spannung infolge der während des in Fig. 10 dargestellten IR-Aufschmelzens erzeugten Wärme entlang der geneigten Fläche 60 zu verteilen und die Konzentration der mechanischen Spannung zu vermindern, wodurch Risse im Harz 16 noch wirksamer verhindert werden. Die geneigte Form der Seitenfläche 60 ist nicht auf eine lineare Form beschränkt, sondern sie kann andere Formen, wie eine gekrümmte Form usw., annehmen.
  • Das in den Fig. 11(a) und 11(b) dargestellte Beispiel zeigt die geneigte Seitenfläche 61 des Tragstifts 32 beispielsweise als eine gekrümmte Form, die von der Anbringungsseite des IC-Chips (Oberflächenseite) zur entgegengesetzten Seite (Rückseite) nach innen verläuft.
  • Wenn die Seitenfläche des eingefügten konkaven Teils 52 des Heizeinsatzes 38 in Übereinstimmung damit geneigt ist, wird das Einführen des Tragstifts 32 einfach, wie in den Fig. 11(a) und 11(b) angegeben ist, wenn der Leiterrahmen in den Heizeinsatz 38 eingeführt wird, und der Einführungszustand des Tragstifts 32 wird weiter stabilisiert. Der Tragstift 32 ist sogar noch wirksamer, wenn er mit einem Anbringungsträgerteil 31 kombiniert wird, das eine geneigte Fläche 60 aufweist, wie in Fig. 9 dargestellt ist. Die geneigte Form der Seitenfläche 61 des Tragstifts 32 ist nicht auf eine gekrümmte Form beschränkt, und sie kann andere Formen, wie eine lineare Form usw., annehmen.
  • Bei dem Beispiel aus Fig. 12(a) ist die Haftfestigkeit des IC-Chips 10 auf dem Leiterrahmen durch Bereitstellen eines zusätzlichen Anbringungsträgerteils 62 mit einer Kreisform am Tragstift 32 und durch Befestigen des IC-Chips 10 selbst dann auf dem Anbringungsträgerteil 62, wenn die Haftfestigkeit des bezüglich des Anbringungsträgerteils 31 befestigten IC-Chips 10 unzureichend ist, verbessert. In diesem Fall ist es vorteilhaft, einen konkaven Teil 63 im Anbringungsträgerteil 62 zu bilden, der zur Chipbefestigung im Anbringungsträgerteil 62 durch teilweises Ätzen usw. mit Silberpaste zu füllen ist.
  • Weiterhin sind weitere Modifikationen der Ausführungsform aus Fig. 12(a) in den Fig. 12(b), 12(c) und 12(d) angegeben, und es gibt im Vergleich zu Fig. 12(a) kein Anbringungsträgerteil im Mittelteil. Das Anbringungsträgerteil 62 ist nicht auf die Kreisform beschränkt, und er kann verschiedene Formen, wie eine Dreiecksform, eine quadratische Form, andere polygonale Formen oder elliptische Formen annehmen.
  • In Übereinstimmung mit dem am Anbringungsträgerteil 62 angebrachten Tragstift 32 ist am Heizeinsatz 38 auch ein konkaver Teil 64 zum Einführen des kreisförmigen Anbringungsträgerteils angebracht, wie in Fig. 13 dargestellt ist.
  • Fig. 14 zeigt ein Beispiel des Bereitstellens zweier Tragstifte 32 auf der Diagonalen des Anbringungsträgerteils 31, während die zuvor beschriebenen Beispiele an den vier Ecken des Anbringungsträgerteils 31 mit Tragstiften 32 versehen sind (insgesamt vier Tragstifte 32).
  • Selbst dann, wenn die Anzahl der Tragstifte 32 zwei beträgt, kann das Anbringungsträgerteil 31 wirksam getragen werden. Weiterhin können drei Tragstifte 32 vorhanden sein, die an den drei Eckteilen der Anbringungsträgerteil 31 bereitgestellt werden.
  • Beim Beispiel aus Fig. 15 wird die Form des Anbringungsträgerteils 31 zu einer anderen Form als der oben erwähnten quadratischen Form, beispielsweise einer runden oder nahezu runden Form, gemacht.
  • Es ist bei einer runden Form des Anbringungsträgerteils möglich, die zwischen dem Harz und dem Anbringungsträgerteil auftretenden mechanischen Spannungen zu verteilen, um die Spannungskonzentration zu vermindern und den Restwiderstand zu verbessern. Zusätzlich zu dem oben Erwähnten kann das Anbringungsträgerteil verschiedene Formen, wie eine polygonale Form, eine gekrümmte Form usw., aufweisen.
  • Bei dem in Fig. 16 dargestellten Beispiel ist der konkave Teil 51 des Anbringungsträgerteils des zum Drahtbonden verwendeten Heizeinsatzes 38 größer gemacht als das Anbringungsträgerteil 31, so daß das Anbringungsträgerteil 31 mit einem Spielraum in den konkaven Teil 51 eingeführt werden kann.
  • Es ist auf diese Weise möglich, den Heizeinsatz 38 unabhängig von der Größe und der Form des Anbringungsträgerteils 31 für verschiedene Typen von Anbringungsträgerteilen 31 zu verwenden. Es ist daher nicht erforderlich, den Heizeinsatz 38 für jedes Anbringungsträgerteil zu ändern.
  • Die Fig. 17 und 18 unterscheiden sich in der Hinsicht von den vorhergehenden Beispielen, daß in dem Anbringungsträgerteil 31 kein konkaver Teil zum Aufnehmen der Silberpastenfüllung ausgebildet ist.
  • Es ist jedoch selbst bei dem Beispiel aus den Fig. 17 und 18 möglich, auf der Grundlage der Tatsache, daß das Anbringungsträgerteil 31 kleiner gemacht ist als der IC- Chip 10, ähnliche Funktionen wie die oben angegebenen zu erhalten. Der Aufbau des nicht konkaven Teils des Beispiels aus den Fig. 17 und 18 kann in ähnlicher Weise auf die in den Fig. 9-16 dargestellten Beispiele angewendet werden.
  • Es sei bemerkt, daß bestimmte Ausführungsformen der vorliegenden Erfindung beschrieben wurden, daß jedoch auf der Grundlage des technologischen Konzepts der vorliegenden Erfindung andere Modifikationen möglich sind.
  • Es ist beispielsweise möglich, die Form und die Größe des konkaven Teils 51 zum Einführen des Anbringungsträgerteils, des Heizeinsatzes, des mit dem Fixiermittel zu füllenden konkaven Teils, des Tragstifts und des Anbringungsträgerteils zu ändern. Weiterhin kann das Leiterrahmenmaterial ein Metall in der Art einer 42-Legierung, einer Kupferlegierung, von Kupfer usw. sein, kann das Fixiermittel ein anderer Klebstoff als Silberpaste sein und kann der Heizeinsatz aus Edelstahl usw. bestehen.
  • Weiterhin kann eine ähnliche Konfiguration wie für den Leiterrahmen bei anderen Typen von Leiterrahmen, beispielsweise ein Bandträgertyp, verwendet werden. Das Bonden ist auch nicht auf das Drahtbonden beschränkt.
  • Die vorliegende Erfindung kann auf DIL-Gehäuse usw. angewendet werden, und sie ist nicht auf ein QFP-Gehäuse beschränkt, bei dem die Anschlüsse (Leitungen) in vier Richtungen austreten.
  • Die vorliegende Erfindung betrifft das derartige Herstellen des Anbringungsteils des Anbringungsträgerteils usw., daß es kleiner als das Halbleiterelement ist, so daß die durch Unterschiede der Wärmeausdehnung und -kontraktion des Anbringungsteils und des Harzes erzeugte Wölbung des Halbleiterelements minimiert wird und auch das Erzeugen der Krümmung reduziert wird. Weiterhin nimmt die Haftstärke zwischen dem Harz und dem Halbleiterelement in der Nähe des Anbringungsteils nicht ab, wird die Trennung des Anbringungsteils und des Harzes infolge der eine Dampfexplosion hervorrufenden Kondensation von Feuchtigkeit beseitigt und werden im Harz keine Risse erzeugt oder wird die Anzahl der Risse zumindest erheblich verringert, weil die Haftung zwischen dem Harz und dem Halbleiterelement günstig ist und weil eine Vergrößerung der Haftfläche auftritt.
  • Weiterhin ist der Anbringungsteil klein, so daß die Größe des Halbleiterelements, das daran angebracht werden kann, nicht von der Größe des Anbringungsteils abhängt und die Freiheit der Größe des anbringbaren Halbleiterelements erhöht ist.
  • Wenn an die Leitungen des Halbleiters gebondet wird, kann der Anbringungsteil selbst dann, wenn er klein ist, zuverlässig vom Heizeinsatz getragen werden, und der Anbringungsteil wird weiterhin in den konkaven Teil des Heizeinsatzes eingeführt, so daß das Tragen sogar noch stärker stabilisiert wird. Daher kann das Bonden stabil ausgeführt werden.
  • Weiterhin berührt das Halbleiterelement den Heizeinsatz direkt, so daß die Wärmeleitung und die vom Heizer auf das Halbleiterelement übertragene Ultraschallenergie nicht verlorengehen. Demgemäß bleibt die Bindungsstärke vorteilhafterweise erhalten, und selbst wenn die Wärme vom Heizelement und die für das Ummanteln erforderliche Energie gering gemacht werden, kann ein ausreichendes Bonden erreicht werden.

Claims (7)

1. Halbleiter-Bauelement-Gehäuse, aufweisend:
einen Halbleiterchip (10) mit einer oberen Fläche und einer unteren Fläche, der weiter mehrere elektronische Funktionen ausführende Bauteile aufweist,
mehrere Bondflächen (17) auf der oberen Fläche des Halbleiterchips, die elektrisch mit jeweilige elektronische Funktionen ausführenden Bauteilen verbunden sind,
einen Leiterrahmen (41), der mehrere sich nach außen erstreckende Leitungen aufweist, die innere (7) und äußere (6) einstückig ausgebildete Leiterabschnitte aufweisen, die um den Außenbereich des Halbleiterchips nach außen in einem Abstand dazu angeordnet sind,
einen Halbleiterchip-Träger (31), auf dem der Halbleiterchip angeordnet ist, wobei der Halbleiterchip-Träger mehrere Tragstifte (32) aufweist, die unter der unteren Fläche des Halbleiterchips liegen und in diese eingreifen,
wobei jeder der Tragstifte eine Vertiefung (62) aufweist, die in seiner oberen Fläche entgegengesetzt der unteren Fläche des Halbleiterchips ausgebildet ist,
wobei ein haftendes Fixiermittel die Vertiefung in jedem der mehreren Tragstifte so ausfüllt, daß die obere Fläche des Fixiermittels in der Ebene der oberen Fläche des entsprechenden Tragstiftes angeordnet ist,
wobei die untere Fläche des Halbleiterchips so an dem in der Vertiefung von jedem der mehreren Tragstifte angeordneten Fixiermittel haftet, daß der Halbleiterchip an den Tragstiften haftet,
mehrere elektrisch leitende Verbindungsdrähte (15), die jeweils mit den Bondflächen auf dem Halbleiterchip und den inneren Leiterabschnitten der Leitungen des Leiterrahmens verbunden sind,
wobei die mehreren Tragstifte mit dem Leiterrahmen verbunden sind, und
einen Körper aus isolierendem Material (16), der den Halbleiterchip, die mehreren Tragstifte, die Verbindungsdrähte und die inneren Leiterabschnitte der Leitungen des Leiterrahmens einkapselt, wobei sich die äußeren Leiterabschnitte der Leitungen des Leiterrahmens aus dem Körper aus isolierendem Material heraus erstrecken.
2. Halbleiter-Bauelement-Gehäuse nach Anspruch 1, wobei die mehreren Tragstifte vier einander an einer gemeinsamen Mitte schneidende Tragstifte sind, so daß eine X-förmige Konfiguration von Tragstiften gebildet ist, wenn der Halbleiterchip-Träger unterhalb des Halbleiterchips angeordnet ist, wobei das Fixiermittel in der Vertiefung von jedem der mehreren Tragstifte an der Bodenfläche des Halbleiterchips haftet.
3. Halbleiter-Bauelement-Gehäuse nach Anspruch 1, wobei der Halbleiterchip-Träger weiter einen vierseitigen Innenrahmen mit vier Ecken aufweist,
wobei die mehreren Tragstifte vier Tragstifte sind, deren jeweilige innere Enden einstückig mit einer jeweiligen Ecke des vierseitigen Innenrahmens verbunden sind und sich aus diesem heraus erstrecken,
wobei sich die in jedem der Tragstifte ausgebildete Vertiefung am Übergang zur entsprechenden Ecke des Innenrahmens befindet und das sich darin befindende haftende Fixiermittel an der unteren Fläche des Halbleiterchips haftet.
4. Halbleiter-Bauelement-Gehäuse nach Anspruch 1, wobei der Halbleiterchip-Träger getrennte einzelne Tragstift-Unterlageabschnitte der unteren Fläche des Halbleiterchips, die sich in einem Abstand voneinander befinden, aufweist, wobei sich die in der oberen Fläche von jedem der Tragstifte ausgebildete Vertiefung am inneren Ende davon befindet und das sich darin befindende haftende Fixiermittel an der unteren Fläche des Halbleiterchips haftet.
5. Verfahren zum Herflächen eines Halbleiter-Bauelement-Gehäuses mit den Schritten:
Bereitflächen eines Chip-Trägers (31) eines Leiterrahmens (41) mit mehreren sich nach außen erstreckenden Leitern, wobei eine Vertiefung (30) in der oberen Fläche des Chip-Trägers ausgebildet ist, wobei die Oberfläche des Chip-Trägers kleiner ist als die Oberfläche eines daran angebrachten Halbleiterchips (10), so daß sich der Außenbereichabschnitt des Halbleiterchips aus dem Grenzbereich des Chip-Trägers heraus erstreckt, wobei der Leiterrahmen mehrere Tragstifte (32) aufweist, die integriert mit dem Außenbereich des Chip-Trägers ausgebildet sind und sich aus diesem heraus erstrecken,
Ausfüllen der Vertiefung in dem Chip-Träger mit einem haftenden Fixiermittel, so daß die obere Fläche des Fixiermittels in der Ebene der oberen Fläche des Chip-Trägers angeordnet ist,
Anordnen eines Halbleiterchips, der auf seiner oberen Fläche mehrere Bondflächen (17) aufweist, auf dem Chip-Träger, so daß der Chip-Träger von der unteren Fläche des Halbleiterchips überlagert wird, die in Kontakt mit dem haftenden Fixiermittel in der Vertiefung des Chip-Trägers steht,
Befestigen des Halbleiterchips über das haftende Fixiermittel an dem Chip- Träger, um eine Halbleiterchip-Anordnung zu bilden,
Bereitflächen eines Heizelements (38), das eine obere Fläche mit einer darin ausgebildeten Vertiefung (51) aufweist, die komplementär zur Form des Chip- Trägers der Halbleiterchip-Anordnung ist und die sich nach außen erstreckenden Rillen (52) zum tragenden Aufnehmen der mehreren Tragstifte integriert mit dem Außenbereich des Chip-Trägers aufweist,
Positionieren der Halbleiterchip-Anordnung auf dem Heizelement, so daß der Chip-Träger innerhalb der in der oberen Fläche des Heizelements ausgebildeten komplementären Vertiefung lokalisiert wird,
Halten des Chip-Trägers der Halbleiterchip-Anordnung innerhalb der komplementären Vertiefung in der oberen Fläche des Heizelements, während der Rest der Halbleiterchip-Anordnung von der oberen Fläche des Heizelements gehalten wird,
Bonden eines jeweiligen Endes eines Verbindungsdrahts (15) an eine entsprechende Bondfläche (17) an der oberen Fläche des Halbleiterchips, während Wärme vom Heizelement auf die Halbleiterchip-Anordnung angewendet wird, und
Bonden des entgegengesetzten Endes des Verbindungsdrahts an eine Leitung des Leiterrahmens, während Wärme vom Heizelement auf die Halbleiterchip- Anordnung angewendet wird.
6. Verfahren zum Herstellen eines Halbleiter-Bauelement-Gehäuses nach Anspruch 5, wobei der Schritt des Haltens des Chip-Trägers der Halbleiterchip- Anordnung innerhalb der komplementären Vertiefung in der oberen Fläche des Heizelements, während der Rest der Halbleiterchip-Anordnung von der oberen Fläche des Heizelements gehalten wird, das Halten des Halbleiterchips durch Eingreifen des Abschnitts der unteren Fläche des Halbleiterchips, der sich aus dem Chip-Träger heraus erstreckt, in die obere Fläche des Heizelements einschließt, und wobei das Bonden eines jeweiligen Endes eines Verbindungsdrahts an eine entsprechende Bondfläche an der oberen Fläche des Halbleiterchips und das Bonden des entgegengesetzten Endes des Verbindungsdrahts an eine Leitung des Leiterrahmens ausgeführt werden, während Wärme vom Heizelement auf den Halbleiterchip und auf den Leiterrahmen der Halbleiter- oder der Chip-Anordnung angewendet wird.
7. Verfahren zum Herflächen eines Halbleiter-Bauelement-Gehäuses nach Anspruch 5 oder 6, welches weiter das Anwenden eines Vakuums über mindestens ein Loch (54) im Heizelement, das sich in Lageübereinstimmung mit der Halbleiterchip-Anordnung befindet, um die Halbleiterchip-Anordnung während des Bondens der entgegengesetzten Enden des Verbindungsdrahts an eine Bondfläche an der oberen Fläche des Halbleiterchips bzw. an eine Leitung des Leiterrahmens am Heizelement an ihrem Ort zu halten, aufweist.
DE69430341T 1993-06-10 1994-06-10 Halbleiteranordnung mit schmallem Träger und Herstellungsverfahren Expired - Fee Related DE69430341T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16524893A JP3281994B2 (ja) 1993-06-10 1993-06-10 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
DE69430341D1 DE69430341D1 (de) 2002-05-16
DE69430341T2 true DE69430341T2 (de) 2002-10-02

Family

ID=15808699

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69430341T Expired - Fee Related DE69430341T2 (de) 1993-06-10 1994-06-10 Halbleiteranordnung mit schmallem Träger und Herstellungsverfahren

Country Status (7)

Country Link
US (1) US5623123A (de)
EP (1) EP0628997B1 (de)
JP (1) JP3281994B2 (de)
KR (1) KR100331666B1 (de)
DE (1) DE69430341T2 (de)
MY (1) MY121890A (de)
SG (1) SG48840A1 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153586A (ja) * 1995-12-01 1997-06-10 Texas Instr Japan Ltd 半導体装置、その製造方法、及びリードフレーム
KR980006164A (ko) * 1996-06-20 1998-03-30 황인길 패키지와의 몰딩성을 증대시킨 반도체패키지의 리드프레임 탑재판
JP2904141B2 (ja) * 1996-08-20 1999-06-14 日本電気株式会社 半導体装置
JP3535328B2 (ja) * 1996-11-13 2004-06-07 株式会社ルネサステクノロジ リードフレームとこれを用いた半導体装置
JPH10200036A (ja) * 1996-12-20 1998-07-31 Texas Instr Inc <Ti> 集積回路用超ファインピッチリードフレーム
JP3034814B2 (ja) * 1997-02-27 2000-04-17 沖電気工業株式会社 リードフレーム構造及び半導体装置の製造方法
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2915892B2 (ja) * 1997-06-27 1999-07-05 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US6861735B2 (en) 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
US6157074A (en) * 1997-07-16 2000-12-05 Hyundai Electronics Industries Co., Ltd. Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
AU1310399A (en) 1997-11-05 1999-05-24 Robert A. Martin Chip housing, methods of making same and methods for mounting chips therein
US6404067B1 (en) 1998-06-01 2002-06-11 Intel Corporation Plastic ball grid array package with improved moisture resistance
US6175487B1 (en) 1998-08-15 2001-01-16 Nsi Enterprises, Inc. Luminaire assembly
JP2000124235A (ja) 1998-10-16 2000-04-28 Oki Electric Ind Co Ltd 樹脂封止半導体装置
US6545342B1 (en) * 1999-05-03 2003-04-08 Texas Instruments Incorporated Pre-finished leadframe for semiconductor devices and method of fabrication
JP2001024132A (ja) * 1999-06-30 2001-01-26 Texas Instr Inc <Ti> 半導体デバイス用変形吸収形リードフレーム
JP2001244292A (ja) * 2000-03-01 2001-09-07 Mitsubishi Electric Corp 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法
US6686652B1 (en) 2000-03-20 2004-02-03 National Semiconductor Locking lead tips and die attach pad for a leadless package apparatus and method
US6372539B1 (en) 2000-03-20 2002-04-16 National Semiconductor Corporation Leadless packaging process using a conductive substrate
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US6399415B1 (en) 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
US20030137032A1 (en) * 2000-05-01 2003-07-24 Abbott Donald C. Pre-finished leadframe for semiconductor devices and method fo fabrication
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
US6828663B2 (en) 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
DE10111028A1 (de) * 2001-03-07 2002-09-19 Infineon Technologies Ag Chipkartenmodul
JP2002299540A (ja) * 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
EP1302983A1 (de) * 2001-10-15 2003-04-16 Siliconix (Taiwan) Ltd. Leiterrahmen mit mit Nuten versehenen Träger
TW568355U (en) * 2002-01-16 2003-12-21 Orient Semiconductor Elect Ltd Improved leadframe structure for integrated circuit
US6885093B2 (en) * 2002-02-28 2005-04-26 Freescale Semiconductor, Inc. Stacked die semiconductor device
JP4073308B2 (ja) * 2002-12-20 2008-04-09 三洋電機株式会社 回路装置の製造方法
JP2005327830A (ja) * 2004-05-13 2005-11-24 Mitsubishi Electric Corp 半導体マイクロデバイス
JP2008085002A (ja) * 2006-09-27 2008-04-10 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7656236B2 (en) * 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8179045B2 (en) * 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
JP5101538B2 (ja) * 2009-01-30 2012-12-19 京セラクリスタルデバイス株式会社 圧電発振器
US9274140B2 (en) * 2013-02-20 2016-03-01 Silicon Laboratories Inc. Multi-purpose integrated circuit device contactor
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
CN118471867B (zh) * 2024-07-13 2024-09-24 中北大学 一种半导体封装测试装置及其测试方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5867035A (ja) * 1981-10-19 1983-04-21 Toshiba Corp 半導体装置の製造方法
JPS5992535A (ja) * 1982-11-18 1984-05-28 Toshiba Corp 半導体装置
JPS6072236A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置
JPS6269628A (ja) * 1985-09-24 1987-03-30 Toshiba Corp 半導体装置とその製造方法
US4857989A (en) * 1986-09-04 1989-08-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPS63216365A (ja) * 1987-03-05 1988-09-08 Tomoegawa Paper Co Ltd 半導体装置
JPS63308359A (ja) * 1987-06-10 1988-12-15 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
JPH01187841A (ja) * 1988-01-22 1989-07-27 Hitachi Ltd 半導体装置
JPH0332048A (ja) * 1989-06-29 1991-02-12 Seiko Epson Corp 半導体装置
US5237205A (en) * 1989-10-02 1993-08-17 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
JPH04171751A (ja) * 1990-11-05 1992-06-18 Nec Corp 半導体装置のリードフレーム
JPH04258156A (ja) * 1991-02-13 1992-09-14 Sharp Corp 半導体装置
JPH04280439A (ja) * 1991-03-08 1992-10-06 Fujitsu Ltd 半導体装置およびその製造方法
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0628997A2 (de) 1994-12-14
DE69430341D1 (de) 2002-05-16
MY121890A (en) 2006-03-31
JP3281994B2 (ja) 2002-05-13
EP0628997A3 (de) 1995-09-06
JPH06350010A (ja) 1994-12-22
US5623123A (en) 1997-04-22
KR100331666B1 (ko) 2002-08-14
KR950001998A (ko) 1995-01-04
EP0628997B1 (de) 2002-04-10
SG48840A1 (en) 1998-05-18

Similar Documents

Publication Publication Date Title
DE69430341T2 (de) Halbleiteranordnung mit schmallem Träger und Herstellungsverfahren
DE68924452T2 (de) Packungsstruktur für integrierte Schaltungen.
DE69527330T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE68927295T2 (de) Kunstharzversiegeltes halbleiterbauelement
DE69527668T2 (de) Anschlussstelle für Halbleiterbauelement
DE69414753T2 (de) Montagevorrichtung und Verfahren zum Verbinden von miniaturisierten elektronischen Bauteilen mittels Höckerverbindungen
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE4421077B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE69411535T2 (de) Bandtest von kontaktmatrix-verbundenen chips
DE69532682T2 (de) Nachgiebige zwischenschicht für einen halbleiterchip
EP0965103B1 (de) Chipkartenmodul und diesen umfassende chipkarte
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE69518935T2 (de) Halbleiterpackung
DE69431023T2 (de) Halbleiteraufbau und Verfahren zur Herstellung
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE2345149A1 (de) Elektronisches hybrid-bauteil mit halbleiter-chips
DE3913221A1 (de) Halbleiteranordnung
DE112007001227T5 (de) Flip-Chip-MLP mit gefalteter Wärmesenke
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE102009010199B4 (de) Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee