JP3264265B2 - Ｃｍｏｓ半導体装置及びその製造方法 - Google Patents
Ｃｍｏｓ半導体装置及びその製造方法Info
- Publication number
- JP3264265B2 JP3264265B2 JP06711899A JP6711899A JP3264265B2 JP 3264265 B2 JP3264265 B2 JP 3264265B2 JP 06711899 A JP06711899 A JP 06711899A JP 6711899 A JP6711899 A JP 6711899A JP 3264265 B2 JP3264265 B2 JP 3264265B2
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- mos transistor
- channel mos
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＰチャネルＭＯＳト
ランジスタとＮチャネルＭＯＳトランジスタが混在する
ＣＭＯＳ半導体装置に関し、特に両ＭＯＳトランジスタ
の信頼性の改善と特性劣化を防止したＣＭＯＳ半導体装
置とその製造方法に関する。
ランジスタとＮチャネルＭＯＳトランジスタが混在する
ＣＭＯＳ半導体装置に関し、特に両ＭＯＳトランジスタ
の信頼性の改善と特性劣化を防止したＣＭＯＳ半導体装
置とその製造方法に関する。
【０００２】
【従来の技術】近年における半導体装置の低電圧化、低
消費電力化の要求により、ＭＯＳトランジスタのゲート
絶縁膜の薄型化が図られるとともに、ゲートとなる多結
晶シリコンに不純物を導入した技術が提案されている。
しかしながら、特開平１０−２０９４４９号公報の記載
によれば、ゲート絶縁膜の薄型化に伴ってＦＮトンネル
電流の増加に伴うトラップの発生が要因とされるゲート
絶縁膜の絶縁性の劣化が進み、また多結晶シリコンに導
入された拡散係数の大きなボロン等の不純物がゲート酸
化膜を突き抜けてシリコン基板のチャネル領域にまで侵
入し、ＭＯＳトランジスタのしきい値電圧を変動させた
り、ゲート酸化膜の信頼性を悪化させるという問題が生
じる。そのため、ゲート絶縁膜に窒素を導入すること
で、前記したトラップの発生を抑制してゲート絶縁膜の
絶縁性を向上するとともに、導入した窒素によりボロン
のシリコン基板への拡散を抑制することが有効であると
されている。そして、前記公報の技術では、ゲート絶縁
膜中での窒素の濃度ピークをゲート絶縁膜とシリコン基
板との界面に位置することで、前記した絶縁性の改善と
ボロンの拡散の抑制の双方を共に満足することが可能で
あることが提案されている。
消費電力化の要求により、ＭＯＳトランジスタのゲート
絶縁膜の薄型化が図られるとともに、ゲートとなる多結
晶シリコンに不純物を導入した技術が提案されている。
しかしながら、特開平１０−２０９４４９号公報の記載
によれば、ゲート絶縁膜の薄型化に伴ってＦＮトンネル
電流の増加に伴うトラップの発生が要因とされるゲート
絶縁膜の絶縁性の劣化が進み、また多結晶シリコンに導
入された拡散係数の大きなボロン等の不純物がゲート酸
化膜を突き抜けてシリコン基板のチャネル領域にまで侵
入し、ＭＯＳトランジスタのしきい値電圧を変動させた
り、ゲート酸化膜の信頼性を悪化させるという問題が生
じる。そのため、ゲート絶縁膜に窒素を導入すること
で、前記したトラップの発生を抑制してゲート絶縁膜の
絶縁性を向上するとともに、導入した窒素によりボロン
のシリコン基板への拡散を抑制することが有効であると
されている。そして、前記公報の技術では、ゲート絶縁
膜中での窒素の濃度ピークをゲート絶縁膜とシリコン基
板との界面に位置することで、前記した絶縁性の改善と
ボロンの拡散の抑制の双方を共に満足することが可能で
あることが提案されている。
【０００３】しかしながら、この技術のように、ゲート
酸化膜中における窒素の濃度ピークをゲート酸化膜とシ
リコン基板との界面に設定すると、窒素はシリコン基板
にも侵入し、ＰチャネルＭＯＳトランジスタのコンダク
タンスを劣化する要因となる。このような問題は特開平
１０−２４２４６１号公報で、取り上げられており、こ
の第２の公報に記載の技術では、ゲート酸化膜中での窒
素の濃度ピークをシリコン基板との界面からゲート電極
側に偏位させることで、シリコン基板への窒素の侵入を
防止し、ＰチャネルＭＯＳトランジスタのコンダクタン
ス劣化を抑制する技術が提案されている。すなわち、第
２の公報の技術では、シリコン基板を酸化した第１のゲ
ート酸化膜上に、シリコン膜を形成し、次いでこのシリ
コン膜を窒化処理し、さらにこのシリコン酸化膜を酸化
処理して第２のゲート酸化膜を積層状態に形成する技術
である。この技術によれば、窒素はシリコン膜を酸化し
た第２のゲート酸化膜と第１のゲート酸化膜の界面、す
なわちゲート絶縁膜とシリコン基板との界面からゲート
電極側の位置に濃度ピークが生じるため、シリコン基板
への窒素の侵入を抑制し、トランジスタのコンダクタン
ス劣化を抑制することが可能となる。
酸化膜中における窒素の濃度ピークをゲート酸化膜とシ
リコン基板との界面に設定すると、窒素はシリコン基板
にも侵入し、ＰチャネルＭＯＳトランジスタのコンダク
タンスを劣化する要因となる。このような問題は特開平
１０−２４２４６１号公報で、取り上げられており、こ
の第２の公報に記載の技術では、ゲート酸化膜中での窒
素の濃度ピークをシリコン基板との界面からゲート電極
側に偏位させることで、シリコン基板への窒素の侵入を
防止し、ＰチャネルＭＯＳトランジスタのコンダクタン
ス劣化を抑制する技術が提案されている。すなわち、第
２の公報の技術では、シリコン基板を酸化した第１のゲ
ート酸化膜上に、シリコン膜を形成し、次いでこのシリ
コン膜を窒化処理し、さらにこのシリコン酸化膜を酸化
処理して第２のゲート酸化膜を積層状態に形成する技術
である。この技術によれば、窒素はシリコン膜を酸化し
た第２のゲート酸化膜と第１のゲート酸化膜の界面、す
なわちゲート絶縁膜とシリコン基板との界面からゲート
電極側の位置に濃度ピークが生じるため、シリコン基板
への窒素の侵入を抑制し、トランジスタのコンダクタン
ス劣化を抑制することが可能となる。
【０００４】
【発明が解決しようとする課題】しかしながら、第２の
公報に記載の技術では、シリコン基板を酸化して第１の
ゲート酸化膜を形成する工程、その上にシリコン膜を形
成する工程、前記シリコン膜を窒化処理する工程、さら
に前記シリコン酸化膜を酸化処理する工程が必要であ
り、ゲート絶縁膜を形成する工程が煩雑なものとなる。
また、この公報に記載されているような、Ｓｉ／ＳｉＯ
2 界面から窒素を遠ざける分布をもつゲート酸窒化膜を
形成したところ、ＮチャネルＭＯＳトランジスタのゲー
ト絶縁膜においては、逆にＮチャネルＭＯＳトランジス
タの特性が劣化することが確認された。すなわち、ゲー
ト絶縁膜が非常に薄くなるとＮチャネルＭＯＳトランジ
スタにおいても、ゲート電極にＮ型不純物である砒素や
燐を導入してＮ+ ゲート電極を構成した場合には、Ｐチ
ャネルＭＯＳトランジスタと同様にゲート電極からシリ
コン基板への不純物の拡散が生じるため、これを防止す
るためにゲート絶縁膜に窒素を導入する。この場合に、
前記した第２の公報のように、窒素の濃度ピークをシリ
コン基板とゲート絶縁膜の界面からゲート電極側に偏よ
ると、ＮチャネルＭＯＳトランジスタのコンダクタンス
等の特性劣化が生じることになる。
公報に記載の技術では、シリコン基板を酸化して第１の
ゲート酸化膜を形成する工程、その上にシリコン膜を形
成する工程、前記シリコン膜を窒化処理する工程、さら
に前記シリコン酸化膜を酸化処理する工程が必要であ
り、ゲート絶縁膜を形成する工程が煩雑なものとなる。
また、この公報に記載されているような、Ｓｉ／ＳｉＯ
2 界面から窒素を遠ざける分布をもつゲート酸窒化膜を
形成したところ、ＮチャネルＭＯＳトランジスタのゲー
ト絶縁膜においては、逆にＮチャネルＭＯＳトランジス
タの特性が劣化することが確認された。すなわち、ゲー
ト絶縁膜が非常に薄くなるとＮチャネルＭＯＳトランジ
スタにおいても、ゲート電極にＮ型不純物である砒素や
燐を導入してＮ+ ゲート電極を構成した場合には、Ｐチ
ャネルＭＯＳトランジスタと同様にゲート電極からシリ
コン基板への不純物の拡散が生じるため、これを防止す
るためにゲート絶縁膜に窒素を導入する。この場合に、
前記した第２の公報のように、窒素の濃度ピークをシリ
コン基板とゲート絶縁膜の界面からゲート電極側に偏よ
ると、ＮチャネルＭＯＳトランジスタのコンダクタンス
等の特性劣化が生じることになる。
【０００５】このように、第１及び第２の公報の技術を
ＣＭＯＳ構造の半導体装置に適用した場合には、Ｐチャ
ネルＭＯＳトランジスタとＮチャネルＭＯＳトランジス
タでのゲート絶縁膜中における窒素の濃度ピークの位置
の整合性がないために、ＰチャネルＭＯＳトランジスタ
でのトランジスタ特性の改善は実現できても、Ｎチャネ
ルＭＯＳトランジスタでの同様なトランジスタ特性の改
善を実現することはできず、結果としてＰチャネルＭＯ
ＳトランジスタとＮチャネルＭＯＳトランジスタのそれ
ぞれにおけるトランジスタ特性を改善したＣＭＯＳ構造
の半導体装置を実現することは困難である。
ＣＭＯＳ構造の半導体装置に適用した場合には、Ｐチャ
ネルＭＯＳトランジスタとＮチャネルＭＯＳトランジス
タでのゲート絶縁膜中における窒素の濃度ピークの位置
の整合性がないために、ＰチャネルＭＯＳトランジスタ
でのトランジスタ特性の改善は実現できても、Ｎチャネ
ルＭＯＳトランジスタでの同様なトランジスタ特性の改
善を実現することはできず、結果としてＰチャネルＭＯ
ＳトランジスタとＮチャネルＭＯＳトランジスタのそれ
ぞれにおけるトランジスタ特性を改善したＣＭＯＳ構造
の半導体装置を実現することは困難である。
【０００６】本発明の目的は、ＰチャネルＭＯＳトラン
ジスタとＮチャネルＭＯＳトランジスタのそれぞれにお
けるトランジスタ特性を改善したＣＭＯＳ半導体装置と
その製造方法を提供するものである。
ジスタとＮチャネルＭＯＳトランジスタのそれぞれにお
けるトランジスタ特性を改善したＣＭＯＳ半導体装置と
その製造方法を提供するものである。
【０００７】
【課題を解決するための手段】本発明は、シリコン基板
上にゲート絶縁膜及びゲート電極が形成され、かつ前記
ゲート絶縁膜には窒素が導入されているＰチャネルＭＯ
ＳトランジスタとＮチャネルＭＯＳトランジスタを含む
ＣＭＯＳ半導体装置において、ＰチャネルＭＯＳトラン
ジスタの前記ゲート絶縁膜は、上層のシリコン酸窒化膜
と、下層のシリコン酸化膜を含む二層構造、あるいは最
上層のシリコン酸化膜と、その下層のシリコン酸窒化膜
と、さらに下層のシリコン酸化膜を含む三層構造であ
り、ゲート絶縁膜に導入されている窒素の濃度ピーク
は、ＰチャネルＭＯＳトランジスタでは前記シリコン基
板との界面よりもゲート電極側に寄った位置にあり、前
記ＮチャネルＭＯＳトランジスタでは前記ゲート絶縁膜
と前記シリコン基板の界面近傍にあることを特徴とす
る。
上にゲート絶縁膜及びゲート電極が形成され、かつ前記
ゲート絶縁膜には窒素が導入されているＰチャネルＭＯ
ＳトランジスタとＮチャネルＭＯＳトランジスタを含む
ＣＭＯＳ半導体装置において、ＰチャネルＭＯＳトラン
ジスタの前記ゲート絶縁膜は、上層のシリコン酸窒化膜
と、下層のシリコン酸化膜を含む二層構造、あるいは最
上層のシリコン酸化膜と、その下層のシリコン酸窒化膜
と、さらに下層のシリコン酸化膜を含む三層構造であ
り、ゲート絶縁膜に導入されている窒素の濃度ピーク
は、ＰチャネルＭＯＳトランジスタでは前記シリコン基
板との界面よりもゲート電極側に寄った位置にあり、前
記ＮチャネルＭＯＳトランジスタでは前記ゲート絶縁膜
と前記シリコン基板の界面近傍にあることを特徴とす
る。
【０００８】本発明のＣＭＯＳ半導体装置の好ましい形
態としては、前記ＮチャネルＭＯＳトランジスタの前記
ゲート絶縁膜は、上層にシリコン酸化膜を下層にシリコ
ン酸窒化膜を有する多層構造として構成される。また、
前記ＰチャネルＭＯＳトランジスタの前記ゲート絶縁膜
は、少なくともその一部に上層のシリコン酸窒化膜と、
下層のシリコン酸化膜を含む多層構造として構成され
る。
態としては、前記ＮチャネルＭＯＳトランジスタの前記
ゲート絶縁膜は、上層にシリコン酸化膜を下層にシリコ
ン酸窒化膜を有する多層構造として構成される。また、
前記ＰチャネルＭＯＳトランジスタの前記ゲート絶縁膜
は、少なくともその一部に上層のシリコン酸窒化膜と、
下層のシリコン酸化膜を含む多層構造として構成され
る。
【０００９】本発明の製造方法は、シリコン基板に画成
されたＰチャネルＭＯＳトランジスタ形成領域にシリコ
ン酸窒化膜とシリコン酸化膜を含む二層又は三層構造の
第１のゲート絶縁膜を形成する工程と、前記シリコン基
板に画成されたＮチャネルＭＯＳトランジスタ形成領域
に、窒素の濃度ピークが前記シリコン基板との界面近傍
に存在する第２のゲート絶縁膜を形成する工程とを含む
ことを特徴とする。ここで、前記第１のゲート絶縁膜の
製造方法は、前記シリコン基板を酸窒化処理してシリコ
ン酸窒化膜を形成する工程と、次いで前記シリコン基板
を酸化処理して前記シリコン酸窒化膜の下層にシリコン
酸化膜を形成する工程を含むことが好ましい。また、前
記第２のゲート絶縁膜は、前記シリコン基板を酸化処理
してシリコン酸化膜を形成する工程と、次いで前記シリ
コン基板を酸窒化処理して前記シリコン酸化膜の下層に
シリコン酸窒化膜を形成する工程を含むことが好まし
い。
されたＰチャネルＭＯＳトランジスタ形成領域にシリコ
ン酸窒化膜とシリコン酸化膜を含む二層又は三層構造の
第１のゲート絶縁膜を形成する工程と、前記シリコン基
板に画成されたＮチャネルＭＯＳトランジスタ形成領域
に、窒素の濃度ピークが前記シリコン基板との界面近傍
に存在する第２のゲート絶縁膜を形成する工程とを含む
ことを特徴とする。ここで、前記第１のゲート絶縁膜の
製造方法は、前記シリコン基板を酸窒化処理してシリコ
ン酸窒化膜を形成する工程と、次いで前記シリコン基板
を酸化処理して前記シリコン酸窒化膜の下層にシリコン
酸化膜を形成する工程を含むことが好ましい。また、前
記第２のゲート絶縁膜は、前記シリコン基板を酸化処理
してシリコン酸化膜を形成する工程と、次いで前記シリ
コン基板を酸窒化処理して前記シリコン酸化膜の下層に
シリコン酸窒化膜を形成する工程を含むことが好まし
い。
【００１０】本発明のＣＭＯＳ半導体装置では、Ｐチャ
ネルＭＯＳトランジスタのゲート絶縁膜は、シリコン酸
窒化膜とシリコン酸化膜を含む二層又は三層構造であり
窒素の濃度ピークをシリコン基板との界面よりもゲート
電極側に寄った構成とし、ＮチャネルＭＯＳトランジス
タのゲート絶縁膜では、窒素の濃度ピークをシリコン基
板との界面近傍に位置した構成とすることで、Ｐチャネ
ルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタ
のそれぞれのトランジスタ特性を同時に改善することが
可能となる。すなわち、本発明者の検討によれば、ゲー
ト絶縁膜中の窒素原子により、ゲート絶縁膜とシリコン
基板との界面近傍に存在するシリコンのダングリングボ
ンドを終端し、ゲート絶縁膜とシリコン基板との界面準
位によるキャリアの散乱を抑制し、ＮチャネルＭＯＳト
ランジスタの相互コンダクタンスを改善する。これに対
し、ＰチャネルＭＯＳトランジスタでは、ゲート絶縁膜
とシリコン基板との界面ないしその近傍に窒素原子が存
在すると、窒素原子による電界によって逆にキャリアの
散乱が顕著になり、相互コンダクタンスが劣化される。
したがって、ＰチャネルＭＯＳトランジスタにおいて
は、シリコン基板のチャネル領域に窒素原子による電界
の影響を及ぼすことがない領域まで窒素の濃度ピークを
ゲート電極側に偏らせることが好ましい。
ネルＭＯＳトランジスタのゲート絶縁膜は、シリコン酸
窒化膜とシリコン酸化膜を含む二層又は三層構造であり
窒素の濃度ピークをシリコン基板との界面よりもゲート
電極側に寄った構成とし、ＮチャネルＭＯＳトランジス
タのゲート絶縁膜では、窒素の濃度ピークをシリコン基
板との界面近傍に位置した構成とすることで、Ｐチャネ
ルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタ
のそれぞれのトランジスタ特性を同時に改善することが
可能となる。すなわち、本発明者の検討によれば、ゲー
ト絶縁膜中の窒素原子により、ゲート絶縁膜とシリコン
基板との界面近傍に存在するシリコンのダングリングボ
ンドを終端し、ゲート絶縁膜とシリコン基板との界面準
位によるキャリアの散乱を抑制し、ＮチャネルＭＯＳト
ランジスタの相互コンダクタンスを改善する。これに対
し、ＰチャネルＭＯＳトランジスタでは、ゲート絶縁膜
とシリコン基板との界面ないしその近傍に窒素原子が存
在すると、窒素原子による電界によって逆にキャリアの
散乱が顕著になり、相互コンダクタンスが劣化される。
したがって、ＰチャネルＭＯＳトランジスタにおいて
は、シリコン基板のチャネル領域に窒素原子による電界
の影響を及ぼすことがない領域まで窒素の濃度ピークを
ゲート電極側に偏らせることが好ましい。
【００１１】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１ないし図４は本発明の実施形態
を製造工程順に示す断面図である。先ず、図１（ａ）の
ように、Ｐ型シリコン基板１１に選択的にＮ型不純物と
Ｐ型不純物を導入してＮウェル１２とＰウェル１３を形
成する。また、前記シリコン基板１１の表面を選択的に
酸化するＬＯＣＯＳ法により素子分離絶縁膜１４を形成
し、前記Ｎウェル１２の領域にＰチャネルＭＯＳトラン
ジスタ形成領域１５を、また前記Ｐウェル１３の領域に
ＮチャネルＭＯＳトランジスタ形成領域１６を画成す
る。次いで、図１（ｂ）のように、１：１００で希釈し
た希フッ酸により前記シリコン基板１１の表面を清浄化
した後、７００℃，１０Ｔｏｒｒ，１０ｓｅｃのＮＯガ
ス（一酸化ガス）雰囲気でのＮＯアニール処理と、１０
００℃，１００Ｔｏｒｒ，１００ｓｅｃのＯ2 ガス（酸
素ガス）雰囲気でのドライ酸化により、前記各トランジ
スタ形成領域の前記シリコン基板１１の表面に、詳細を
後述するようにシリコン酸窒化膜とシリコン酸化膜の積
層構造からなる２５Åのゲート絶縁膜１７を形成する。
このゲート絶縁膜１７は、そのままＰチャネルＭＯＳト
ランジスタのゲート絶縁膜として構成される。
参照して説明する。図１ないし図４は本発明の実施形態
を製造工程順に示す断面図である。先ず、図１（ａ）の
ように、Ｐ型シリコン基板１１に選択的にＮ型不純物と
Ｐ型不純物を導入してＮウェル１２とＰウェル１３を形
成する。また、前記シリコン基板１１の表面を選択的に
酸化するＬＯＣＯＳ法により素子分離絶縁膜１４を形成
し、前記Ｎウェル１２の領域にＰチャネルＭＯＳトラン
ジスタ形成領域１５を、また前記Ｐウェル１３の領域に
ＮチャネルＭＯＳトランジスタ形成領域１６を画成す
る。次いで、図１（ｂ）のように、１：１００で希釈し
た希フッ酸により前記シリコン基板１１の表面を清浄化
した後、７００℃，１０Ｔｏｒｒ，１０ｓｅｃのＮＯガ
ス（一酸化ガス）雰囲気でのＮＯアニール処理と、１０
００℃，１００Ｔｏｒｒ，１００ｓｅｃのＯ2 ガス（酸
素ガス）雰囲気でのドライ酸化により、前記各トランジ
スタ形成領域の前記シリコン基板１１の表面に、詳細を
後述するようにシリコン酸窒化膜とシリコン酸化膜の積
層構造からなる２５Åのゲート絶縁膜１７を形成する。
このゲート絶縁膜１７は、そのままＰチャネルＭＯＳト
ランジスタのゲート絶縁膜として構成される。
【００１２】次いで、図１（ｃ）のように、全面に６５
０℃，０．５ＴｏｒｒでＣＶＤ法により多結晶シリコン
膜１８を５０〜２００Åの膜厚に形成する。そして、図
示は省略するが、前記多結晶シリコン膜１８上にフォト
レジストを塗布し、露光、現像してパターニングした
後、当該フォトレジストを用いて前記多結晶シリコン膜
１８を選択的にエッチング除去し、図１（ｄ）のよう
に、前記ＰチャネルＭＯＳトランジスタ形成領域１５を
覆い、前記ＮチャネルＭＯＳトランジスタ形成領域１６
を露呈したマスクとして形成する。
０℃，０．５ＴｏｒｒでＣＶＤ法により多結晶シリコン
膜１８を５０〜２００Åの膜厚に形成する。そして、図
示は省略するが、前記多結晶シリコン膜１８上にフォト
レジストを塗布し、露光、現像してパターニングした
後、当該フォトレジストを用いて前記多結晶シリコン膜
１８を選択的にエッチング除去し、図１（ｄ）のよう
に、前記ＰチャネルＭＯＳトランジスタ形成領域１５を
覆い、前記ＮチャネルＭＯＳトランジスタ形成領域１６
を露呈したマスクとして形成する。
【００１３】続いて、図２（ａ）のように、前記多結晶
シリコン膜のマスクを利用して、希フッ酸により前記Ｎ
チャネルＭＯＳトランジスタ形成領域の前記ゲート絶縁
膜１７をエッチング除去する。次いで、図２（ｂ）のよ
うに、露呈されたＮチャネルＭＯＳトランジスタ形成領
域１６のシリコン基板１１の表面に対し、１０００℃，
５０Ｔｏｒｒ，１００ｓｅｃのドライ酸化を行い、続い
て１０００℃，５０Ｔｏｒｒ，１５０ｓｅｃのＮＯアニ
ールを行ない、詳細を後述するようにシリコン酸化膜と
シリコン酸窒化膜の積層構造からなる２５Åのゲート絶
縁膜１９を形成する。このゲート絶縁膜１９は、Ｎチャ
ネルＭＯＳトランジスタのゲート絶縁膜として構成され
る。
シリコン膜のマスクを利用して、希フッ酸により前記Ｎ
チャネルＭＯＳトランジスタ形成領域の前記ゲート絶縁
膜１７をエッチング除去する。次いで、図２（ｂ）のよ
うに、露呈されたＮチャネルＭＯＳトランジスタ形成領
域１６のシリコン基板１１の表面に対し、１０００℃，
５０Ｔｏｒｒ，１００ｓｅｃのドライ酸化を行い、続い
て１０００℃，５０Ｔｏｒｒ，１５０ｓｅｃのＮＯアニ
ールを行ない、詳細を後述するようにシリコン酸化膜と
シリコン酸窒化膜の積層構造からなる２５Åのゲート絶
縁膜１９を形成する。このゲート絶縁膜１９は、Ｎチャ
ネルＭＯＳトランジスタのゲート絶縁膜として構成され
る。
【００１４】しかる後、図２（ｃ）のように、前記多結
晶シリコン膜１８を除去し、改めて６５０℃，０．５Ｔ
ｏｒｒで多結晶シリコン膜２０を１０００〜２０００Å
の膜厚に形成する。次いで、前記多結晶シリコン膜２０
上に図外のフォトレジストを塗布し、かつ露光、現像を
行ってパターニングした後、このフォトレジストをマス
クにして前記多結晶シリコン膜２０をエッチングし、Ｐ
チャネル及びＮチャネルの各ＭＯＳトランジスタのゲー
ト電極２１，２２を形成する。その後、周知の技術と同
様の工程であるため、詳細な説明は省略するが、Ｐチャ
ネルＭＯＳトランジスタ形成領域とＮチャネルＭＯＳト
ランジスタ形成領域のそれぞれの一方をマスクし、他方
に対してＰ型不純物、Ｎ型不純物をそれぞれイオン注入
し、各トランジスタのソース・ドレイン領域２３，２４
を形成する。また、この工程と共に各ＭＯＳトランジス
タのゲート電極２１，２２にそれぞれ不純物を導入す
る。これにより、図２（ｄ）のように、ＰチャネルＭＯ
Ｓトランジスタ２５とＮチャネルＭＯＳトランジスタ２
６とで構成されるＣＭＯＳ半導体装置が製造される。
晶シリコン膜１８を除去し、改めて６５０℃，０．５Ｔ
ｏｒｒで多結晶シリコン膜２０を１０００〜２０００Å
の膜厚に形成する。次いで、前記多結晶シリコン膜２０
上に図外のフォトレジストを塗布し、かつ露光、現像を
行ってパターニングした後、このフォトレジストをマス
クにして前記多結晶シリコン膜２０をエッチングし、Ｐ
チャネル及びＮチャネルの各ＭＯＳトランジスタのゲー
ト電極２１，２２を形成する。その後、周知の技術と同
様の工程であるため、詳細な説明は省略するが、Ｐチャ
ネルＭＯＳトランジスタ形成領域とＮチャネルＭＯＳト
ランジスタ形成領域のそれぞれの一方をマスクし、他方
に対してＰ型不純物、Ｎ型不純物をそれぞれイオン注入
し、各トランジスタのソース・ドレイン領域２３，２４
を形成する。また、この工程と共に各ＭＯＳトランジス
タのゲート電極２１，２２にそれぞれ不純物を導入す
る。これにより、図２（ｄ）のように、ＰチャネルＭＯ
Ｓトランジスタ２５とＮチャネルＭＯＳトランジスタ２
６とで構成されるＣＭＯＳ半導体装置が製造される。
【００１５】ここで、図１（ｂ）に示した工程、すなわ
ちＰチャネルＭＯＳトランジスタのゲート絶縁膜１７の
形成工程では、まず、図３（ａ）のように、希フッ酸に
より自然酸化膜が除去されて清浄化したシリコン基板１
１の表面に、ＮＯガス雰囲気でのＮＯアニールにより窒
素を含むシリコン酸化膜、すなわちシリコン酸窒化膜１
７１が形成される。このとき、シリコン酸窒化膜１７１
における窒素の濃度ピークは、同図から判るように、シ
リコン酸窒化膜１７１とシリコン基板１１との界面とな
る。次いで、図３（ｂ）のように、Ｏ2 ガス雰囲気での
ドライ酸化により、前記シリコン酸窒化膜１７１に接す
る前記シリコン基板１１の表面が酸化されてシリコン酸
化膜１７２が形成される。このとき、形成されるシリコ
ン酸化膜１７２は、前記シリコン酸窒化膜１７１の形成
時にシリコン基板１１に導入された窒素を含んだまま酸
化され、その分の窒素は含まれることになる。この結
果、形成された前記ゲート絶縁膜１７は、上層のシリコ
ン酸窒化膜１７１と下層のシリコン酸化膜１７２との二
層構造となる。また、このゲート絶縁膜１７中における
窒素の濃度は、前記シリコン酸窒化膜１７１を形成した
ときの窒素の濃度分布がそのまま嵩上げされた状態であ
るため、同図に示すように窒素の濃度ピークはシリコン
酸窒化膜１７１とシリコン酸化膜１７２との界面に位置
される。これにより、窒素の濃度ピークが、ゲート絶縁
膜１７とシリコン基板１１との界面よりも上層側、換言
すれば最終的に形成されるＰチャネルＭＯＳトランジス
タのゲート電極２１側に寄った同図の分布となる。
ちＰチャネルＭＯＳトランジスタのゲート絶縁膜１７の
形成工程では、まず、図３（ａ）のように、希フッ酸に
より自然酸化膜が除去されて清浄化したシリコン基板１
１の表面に、ＮＯガス雰囲気でのＮＯアニールにより窒
素を含むシリコン酸化膜、すなわちシリコン酸窒化膜１
７１が形成される。このとき、シリコン酸窒化膜１７１
における窒素の濃度ピークは、同図から判るように、シ
リコン酸窒化膜１７１とシリコン基板１１との界面とな
る。次いで、図３（ｂ）のように、Ｏ2 ガス雰囲気での
ドライ酸化により、前記シリコン酸窒化膜１７１に接す
る前記シリコン基板１１の表面が酸化されてシリコン酸
化膜１７２が形成される。このとき、形成されるシリコ
ン酸化膜１７２は、前記シリコン酸窒化膜１７１の形成
時にシリコン基板１１に導入された窒素を含んだまま酸
化され、その分の窒素は含まれることになる。この結
果、形成された前記ゲート絶縁膜１７は、上層のシリコ
ン酸窒化膜１７１と下層のシリコン酸化膜１７２との二
層構造となる。また、このゲート絶縁膜１７中における
窒素の濃度は、前記シリコン酸窒化膜１７１を形成した
ときの窒素の濃度分布がそのまま嵩上げされた状態であ
るため、同図に示すように窒素の濃度ピークはシリコン
酸窒化膜１７１とシリコン酸化膜１７２との界面に位置
される。これにより、窒素の濃度ピークが、ゲート絶縁
膜１７とシリコン基板１１との界面よりも上層側、換言
すれば最終的に形成されるＰチャネルＭＯＳトランジス
タのゲート電極２１側に寄った同図の分布となる。
【００１６】一方、図２（ｂ）に示した工程、すなわち
ＮチャネルＭＯＳトランジスタのゲート絶縁膜１９の形
成工程では、まず、図４（ａ）のように、希フッ酸によ
り前記絶縁膜１７が除去されて清浄化されたシリコン基
板１１の表面に、Ｏ2 ガス雰囲気でのドライ酸化により
窒素を含まないシリコン酸化膜１９１が形成される。次
いで、図４（ｂ）のように、ＮＯガス雰囲気でのＮＯア
ニールにより、前記シリコン酸化膜１９１に窒素が導入
されるととにも、前記シリコン酸化膜１９１に接する前
記シリコン基板１１の表面が酸窒化されてシリコン酸窒
化膜１９２が形成される。このとき、形成されるシリコ
ン酸窒化膜１９２は、前記シリコン基板１１との界面な
いしその近傍に窒素の濃度ピークを有する窒素の濃度分
布となる。この結果、形成された前記ゲート絶縁膜１９
は、上層のシリコン酸化膜１９１と下層のシリコン酸窒
化膜１９２との二層構造となる。したがって、形成され
た前記ゲート絶縁膜１９は、シリコン酸窒化膜１９２に
おける窒素の濃度分布によって、窒素の濃度ピークが、
ゲート絶縁膜１９とシリコン基板１１との界面近傍に位
置した同図の分布となる。
ＮチャネルＭＯＳトランジスタのゲート絶縁膜１９の形
成工程では、まず、図４（ａ）のように、希フッ酸によ
り前記絶縁膜１７が除去されて清浄化されたシリコン基
板１１の表面に、Ｏ2 ガス雰囲気でのドライ酸化により
窒素を含まないシリコン酸化膜１９１が形成される。次
いで、図４（ｂ）のように、ＮＯガス雰囲気でのＮＯア
ニールにより、前記シリコン酸化膜１９１に窒素が導入
されるととにも、前記シリコン酸化膜１９１に接する前
記シリコン基板１１の表面が酸窒化されてシリコン酸窒
化膜１９２が形成される。このとき、形成されるシリコ
ン酸窒化膜１９２は、前記シリコン基板１１との界面な
いしその近傍に窒素の濃度ピークを有する窒素の濃度分
布となる。この結果、形成された前記ゲート絶縁膜１９
は、上層のシリコン酸化膜１９１と下層のシリコン酸窒
化膜１９２との二層構造となる。したがって、形成され
た前記ゲート絶縁膜１９は、シリコン酸窒化膜１９２に
おける窒素の濃度分布によって、窒素の濃度ピークが、
ゲート絶縁膜１９とシリコン基板１１との界面近傍に位
置した同図の分布となる。
【００１７】このように、ＰチャネルＭＯＳトランジス
タ２５と、ＮチャネルＭＯＳトランジスタ２６との各ゲ
ート絶縁膜１７，１９を形成する工程では、ＮＯガスに
よるＮＯアニールと、Ｏ2 ガスによるドライ酸化と、そ
れぞれ同じ処理工程を行いながらも、これらの処理工程
の順序を反対にするだけで、ＰチャネルＭＯＳトランジ
スタ２５では、ゲート絶縁膜１７中のゲート電極側に窒
素の濃度ピークを有するゲート絶縁膜の形成が可能とな
り、ＮチャネルＭＯＳトランジスタ２６ではゲート絶縁
膜１９とシリコン基板１１との界面近傍に窒素の濃度ピ
ークを有するゲート絶縁膜の形成が可能となる。
タ２５と、ＮチャネルＭＯＳトランジスタ２６との各ゲ
ート絶縁膜１７，１９を形成する工程では、ＮＯガスに
よるＮＯアニールと、Ｏ2 ガスによるドライ酸化と、そ
れぞれ同じ処理工程を行いながらも、これらの処理工程
の順序を反対にするだけで、ＰチャネルＭＯＳトランジ
スタ２５では、ゲート絶縁膜１７中のゲート電極側に窒
素の濃度ピークを有するゲート絶縁膜の形成が可能とな
り、ＮチャネルＭＯＳトランジスタ２６ではゲート絶縁
膜１９とシリコン基板１１との界面近傍に窒素の濃度ピ
ークを有するゲート絶縁膜の形成が可能となる。
【００１８】以上の製造方法により製造されたＣＭＯＳ
半導体装置におけるＰチャネルＭＯＳトランジスタとＮ
チャネルＭＯＳトランジスタの各トランジスタ特性、こ
こでは相互コンダクタンス（Ｇｍ）を測定するために、
比較例として、各ＭＯＳトランジスタのゲート絶縁膜１
７，１９の構造を前記実施形態の構造とは全く逆にした
ＣＭＯＳトランジスタを作成した。すなわち、図１
（ｄ）の工程で形成した多結晶シリコン膜１８のマスク
を、ＮチャネルＭＯＳトランジスタ形成領域１６に形成
し、以降の工程ではＰチャネルＭＯＳトランジスタ形成
工程に対して行うように形成したものである。この製造
方法により、ＰチャネルＭＯＳトランジスタでは、ゲー
ト絶縁膜中における窒素の濃度ピークをゲート絶縁膜と
シリコン基板との界面近傍に位置したゲート絶縁膜を形
成し、ＮチャネルＭＯＳトランジスタでは、ゲート絶縁
膜中における窒素の濃度ピークをゲート電極側に寄った
ゲート絶縁膜を形成することが可能となる。ここで、前
記実施形態と比較例のそれぞれのＭＯＳトランジスタに
おける各ゲート絶縁膜における窒素の濃度ピークの濃度
は０．５〜５％とした。また、ゲート電極はゲート長１
μｍ、ゲート幅１０μｍである。
半導体装置におけるＰチャネルＭＯＳトランジスタとＮ
チャネルＭＯＳトランジスタの各トランジスタ特性、こ
こでは相互コンダクタンス（Ｇｍ）を測定するために、
比較例として、各ＭＯＳトランジスタのゲート絶縁膜１
７，１９の構造を前記実施形態の構造とは全く逆にした
ＣＭＯＳトランジスタを作成した。すなわち、図１
（ｄ）の工程で形成した多結晶シリコン膜１８のマスク
を、ＮチャネルＭＯＳトランジスタ形成領域１６に形成
し、以降の工程ではＰチャネルＭＯＳトランジスタ形成
工程に対して行うように形成したものである。この製造
方法により、ＰチャネルＭＯＳトランジスタでは、ゲー
ト絶縁膜中における窒素の濃度ピークをゲート絶縁膜と
シリコン基板との界面近傍に位置したゲート絶縁膜を形
成し、ＮチャネルＭＯＳトランジスタでは、ゲート絶縁
膜中における窒素の濃度ピークをゲート電極側に寄った
ゲート絶縁膜を形成することが可能となる。ここで、前
記実施形態と比較例のそれぞれのＭＯＳトランジスタに
おける各ゲート絶縁膜における窒素の濃度ピークの濃度
は０．５〜５％とした。また、ゲート電極はゲート長１
μｍ、ゲート幅１０μｍである。
【００１９】そして、前記実施形態のＣＭＯＳ半導体装
置の各ＭＯＳトランジスタと、前記比較例のＣＭＯＳ半
導体装置の各ＭＯＳトランジスタの相互コンダクタンス
を比較した結果を図５（ａ），（ｂ）に示す。なお、こ
れらの図において、横軸は各トランジスタのゲート電圧
を表しているが、各トランジスタのしきい値電圧の違い
を補正するために、ゲート電圧Ｖｇからしきい値電圧Ｖ
ｔを引いた電圧を示している。また、縦軸は、相互コン
ダクタンスＧｍを表しているが、各トランジスタのゲー
ト絶縁膜の膜厚の違いによる相互コンダクタンスの値を
補正するために、相互コンダクタンスＧｍに膜厚Ｔｏｘ
を掛けた値を示している。また、各図において、黒丸は
ゲート絶縁膜中における窒素の濃度ピークがゲート絶縁
膜とシリコン基板との界面に位置している前記ゲート絶
縁膜１９、白丸はゲート絶縁膜中における窒素の濃度ピ
ークがゲート電極側に偏位した前記ゲート絶縁膜１７を
それぞれ示している。
置の各ＭＯＳトランジスタと、前記比較例のＣＭＯＳ半
導体装置の各ＭＯＳトランジスタの相互コンダクタンス
を比較した結果を図５（ａ），（ｂ）に示す。なお、こ
れらの図において、横軸は各トランジスタのゲート電圧
を表しているが、各トランジスタのしきい値電圧の違い
を補正するために、ゲート電圧Ｖｇからしきい値電圧Ｖ
ｔを引いた電圧を示している。また、縦軸は、相互コン
ダクタンスＧｍを表しているが、各トランジスタのゲー
ト絶縁膜の膜厚の違いによる相互コンダクタンスの値を
補正するために、相互コンダクタンスＧｍに膜厚Ｔｏｘ
を掛けた値を示している。また、各図において、黒丸は
ゲート絶縁膜中における窒素の濃度ピークがゲート絶縁
膜とシリコン基板との界面に位置している前記ゲート絶
縁膜１９、白丸はゲート絶縁膜中における窒素の濃度ピ
ークがゲート電極側に偏位した前記ゲート絶縁膜１７を
それぞれ示している。
【００２０】この測定結果において、図５（ａ）は、Ｐ
チャネルＭＯＳトランジスタの比較結果であり、ゲート
電圧が所定電圧以上の領域では、白丸のゲート絶縁膜１
７が黒丸のゲート絶縁膜１９よりも相互コンダクタンス
が改善されている。すなわち、窒素の濃度ピークがゲー
ト絶縁膜とシリコン基板との界面に位置している比較例
よりも、窒素の濃度ピークがゲート絶縁膜中のゲート電
極側に寄った位置にある本実施形態のＰチャネルＭＯＳ
トランジスタの相互コンダクタンスが改善されているこ
とが判る。一方、図５（ｂ）は、ＮチャネルＭＯＳトラ
ンジスタの比較結果であり、ＰチャネルＭＯＳトランジ
スタとは逆に、ゲート電圧が所定電圧以上の領域では、
黒丸のゲート絶縁膜１９が白丸のゲート絶縁膜１７より
も相互コンダクタンスが改善されている。すなわち、窒
素の濃度ピークがゲート絶電極側に寄っている比較例よ
りも、窒素の濃度ピークがゲート絶縁膜とシリコン基板
との界面近傍に位置しているゲート絶縁膜の本実施形態
のＮチャネルＭＯＳトランジスタの相互コンダクタンス
が改善されていることが判る。
チャネルＭＯＳトランジスタの比較結果であり、ゲート
電圧が所定電圧以上の領域では、白丸のゲート絶縁膜１
７が黒丸のゲート絶縁膜１９よりも相互コンダクタンス
が改善されている。すなわち、窒素の濃度ピークがゲー
ト絶縁膜とシリコン基板との界面に位置している比較例
よりも、窒素の濃度ピークがゲート絶縁膜中のゲート電
極側に寄った位置にある本実施形態のＰチャネルＭＯＳ
トランジスタの相互コンダクタンスが改善されているこ
とが判る。一方、図５（ｂ）は、ＮチャネルＭＯＳトラ
ンジスタの比較結果であり、ＰチャネルＭＯＳトランジ
スタとは逆に、ゲート電圧が所定電圧以上の領域では、
黒丸のゲート絶縁膜１９が白丸のゲート絶縁膜１７より
も相互コンダクタンスが改善されている。すなわち、窒
素の濃度ピークがゲート絶電極側に寄っている比較例よ
りも、窒素の濃度ピークがゲート絶縁膜とシリコン基板
との界面近傍に位置しているゲート絶縁膜の本実施形態
のＮチャネルＭＯＳトランジスタの相互コンダクタンス
が改善されていることが判る。
【００２１】このように、本発明のＣＭＯＳ半導体装置
では、ＰチャネルＭＯＳトランジスタ２５のゲート絶縁
膜１７では、窒素の濃度ピークをシリコン基板との界面
よりもゲート電極側に寄った構成とし、ＮチャネルＭＯ
Ｓトランジスタ２６のゲート絶縁膜１９では、窒素の濃
度ピークをシリコン基板との界面近傍に位置した構成と
することで、ＰチャネルＭＯＳトランジスタ２５とＮチ
ャネルＭＯＳトランジスタ２６のトランジスタ特性を同
時に改善することが可能となる。本発明者の実験、測定
によれば、特にゲート絶縁膜の膜厚が２０〜４０Åの範
囲で前記した相互コンダクタンスの改善が顕著である
が、この範囲外の膜厚であっても改善効果が得られるこ
とが確認されている。また、ゲート絶縁膜中の窒素の濃
度ピークが０．５〜５％の範囲で顕著な改善が得られる
ことも確認されている。これにより、ＣＭＯＳ半導体装
置の低電圧化、低消費電力化を実現するためにゲート絶
縁膜の薄型化、及びゲート電極に不純物を導入する構成
を採用し、かつゲート絶縁膜におけるＦＮトンネル電流
による絶縁性を改善し、かつゲート電極からシリコン基
板への前記不純物の拡散を抑制するためにゲート絶縁膜
に窒素を導入した構成を採用した場合においても、Ｐチ
ャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジ
スタのそれぞれにおけるトランジスタ特性を改善し、Ｃ
ＭＯＳ半導体装置の全体の特性を改善することが可能に
なる。
では、ＰチャネルＭＯＳトランジスタ２５のゲート絶縁
膜１７では、窒素の濃度ピークをシリコン基板との界面
よりもゲート電極側に寄った構成とし、ＮチャネルＭＯ
Ｓトランジスタ２６のゲート絶縁膜１９では、窒素の濃
度ピークをシリコン基板との界面近傍に位置した構成と
することで、ＰチャネルＭＯＳトランジスタ２５とＮチ
ャネルＭＯＳトランジスタ２６のトランジスタ特性を同
時に改善することが可能となる。本発明者の実験、測定
によれば、特にゲート絶縁膜の膜厚が２０〜４０Åの範
囲で前記した相互コンダクタンスの改善が顕著である
が、この範囲外の膜厚であっても改善効果が得られるこ
とが確認されている。また、ゲート絶縁膜中の窒素の濃
度ピークが０．５〜５％の範囲で顕著な改善が得られる
ことも確認されている。これにより、ＣＭＯＳ半導体装
置の低電圧化、低消費電力化を実現するためにゲート絶
縁膜の薄型化、及びゲート電極に不純物を導入する構成
を採用し、かつゲート絶縁膜におけるＦＮトンネル電流
による絶縁性を改善し、かつゲート電極からシリコン基
板への前記不純物の拡散を抑制するためにゲート絶縁膜
に窒素を導入した構成を採用した場合においても、Ｐチ
ャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジ
スタのそれぞれにおけるトランジスタ特性を改善し、Ｃ
ＭＯＳ半導体装置の全体の特性を改善することが可能に
なる。
【００２２】なお、前記ＰチャネルＭＯＳトランジスタ
２５のゲート絶縁膜１７では、上層のシリコン酸窒化膜
１７１と下層のシリコン酸化膜１７２との二層構造とし
た例を示したが、シリコン酸窒化膜１７１の上層と下層
にそれぞれシリコン酸化膜を形成した三層構造とするこ
とも可能である。このゲート絶縁膜を形成する工程とし
ては、先ず、図６（ａ）のように、Ｏ2 によるドライ酸
化を行ってシリコン基板の表面に第１のシリコン酸化膜
１７３を形成した後、図６（ｂ）のように、ＮＯアニー
ルにより第１のシリコン酸化膜１７３とシリコン基板１
１との界面にシリコン酸窒化膜１７１を形成する。しか
る後、図６（ｃ）のように、再度Ｏ2 によるドライ酸化
を行って前記シリコン酸窒化膜１７１の下層に第２のシ
リコン酸化膜１７２を形成する。このように形成された
ゲート絶縁膜１７Ａでは、前記実施形態のゲート絶縁膜
１７と同一の膜厚のゲート絶縁膜を構成する場合には、
シリコン酸窒化膜１７１の膜厚を低減することが可能と
なり、窒素の分布をシリコン酸窒化膜の膜厚内の狭い領
域に制限し、窒素がシリコン基板１１及びゲート電極側
に分布することを一層抑制してＰチャネルＭＯＳトラン
ジスタのトランジスタ特性をより改善する上で有利にな
る。
２５のゲート絶縁膜１７では、上層のシリコン酸窒化膜
１７１と下層のシリコン酸化膜１７２との二層構造とし
た例を示したが、シリコン酸窒化膜１７１の上層と下層
にそれぞれシリコン酸化膜を形成した三層構造とするこ
とも可能である。このゲート絶縁膜を形成する工程とし
ては、先ず、図６（ａ）のように、Ｏ2 によるドライ酸
化を行ってシリコン基板の表面に第１のシリコン酸化膜
１７３を形成した後、図６（ｂ）のように、ＮＯアニー
ルにより第１のシリコン酸化膜１７３とシリコン基板１
１との界面にシリコン酸窒化膜１７１を形成する。しか
る後、図６（ｃ）のように、再度Ｏ2 によるドライ酸化
を行って前記シリコン酸窒化膜１７１の下層に第２のシ
リコン酸化膜１７２を形成する。このように形成された
ゲート絶縁膜１７Ａでは、前記実施形態のゲート絶縁膜
１７と同一の膜厚のゲート絶縁膜を構成する場合には、
シリコン酸窒化膜１７１の膜厚を低減することが可能と
なり、窒素の分布をシリコン酸窒化膜の膜厚内の狭い領
域に制限し、窒素がシリコン基板１１及びゲート電極側
に分布することを一層抑制してＰチャネルＭＯＳトラン
ジスタのトランジスタ特性をより改善する上で有利にな
る。
【００２３】また、この図６に示した製造方法では、第
１のシリコン酸化膜１７３及びその下層のシリコン酸窒
化膜１７１を形成する処理工程をＮチャネルＭＯＳトラ
ンジスタのゲート絶縁膜１９を形成する処理工程と同一
手順で行うことも可能であり、プロセスのコントロール
を簡略化する上で有効となる。したがって、Ｎチャネル
ＭＯＳトランジスタのゲート絶縁膜の膜厚との関係にも
よるが、図１（ｂ）の工程を、ＰチャネルＭＯＳトラン
ジスタとＮチャネルＭＯＳトランジスタの各ゲート絶縁
膜で共用し、この工程でＰチャネルＭＯＳトランジスタ
のゲート絶縁膜１７Ａの上側の二層の第１のシリコン酸
化膜１７３及びシリコン酸窒化膜１７１とＮチャネルＭ
ＯＳトランジスタのゲート絶縁膜１９を形成しておけ
ば、その後はＰチャネルＭＯＳトランジスタのゲート絶
縁膜１７Ａの下側の第２のシリコン酸化膜１７２を形成
するのみで各トランジスタのゲート絶縁膜１７Ａ，１９
が製造でき、製造プロセスを短縮することも可能であ
る。
１のシリコン酸化膜１７３及びその下層のシリコン酸窒
化膜１７１を形成する処理工程をＮチャネルＭＯＳトラ
ンジスタのゲート絶縁膜１９を形成する処理工程と同一
手順で行うことも可能であり、プロセスのコントロール
を簡略化する上で有効となる。したがって、Ｎチャネル
ＭＯＳトランジスタのゲート絶縁膜の膜厚との関係にも
よるが、図１（ｂ）の工程を、ＰチャネルＭＯＳトラン
ジスタとＮチャネルＭＯＳトランジスタの各ゲート絶縁
膜で共用し、この工程でＰチャネルＭＯＳトランジスタ
のゲート絶縁膜１７Ａの上側の二層の第１のシリコン酸
化膜１７３及びシリコン酸窒化膜１７１とＮチャネルＭ
ＯＳトランジスタのゲート絶縁膜１９を形成しておけ
ば、その後はＰチャネルＭＯＳトランジスタのゲート絶
縁膜１７Ａの下側の第２のシリコン酸化膜１７２を形成
するのみで各トランジスタのゲート絶縁膜１７Ａ，１９
が製造でき、製造プロセスを短縮することも可能であ
る。
【００２４】また、前記ＮチャネルＭＯＳトランジスタ
のゲート絶縁膜１９では、上層のシリコン酸化膜１９１
と下層のシリコン酸窒化膜１９２との二層構造とした例
を示したが、シリコン酸窒化膜１９２の単層で構成する
ことも可能である。
のゲート絶縁膜１９では、上層のシリコン酸化膜１９１
と下層のシリコン酸窒化膜１９２との二層構造とした例
を示したが、シリコン酸窒化膜１９２の単層で構成する
ことも可能である。
【００２５】さらに、前記実施形態では、最初にＰチャ
ネルＭＯＳトランジスタとＮチャネルＭＯＳトランジス
タの各形成領域にＰチャネルＭＯＳトランジスタのゲー
ト絶縁膜を形成し、その後にＮチャネルＭＯＳトランジ
スタ形成領域のゲート絶縁膜を除去し、改めてＮチャネ
ルＭＯＳトランジスタ形成領域にＮチャネルＭＯＳトラ
ンジスタのゲート絶縁膜を形成しているが、先にＮチャ
ネルＭＯＳトランジスタのゲート絶縁膜を形成し、その
後にＰチャネルＭＯＳトランジスタのゲート絶縁膜を形
成する工程とすることも可能である。また、前記実施形
態では、先に形成したＰチャネルＭＯＳトランジスタの
ゲート絶縁膜をＮチャネルＭＯＳトランジスタの形成領
域でエッチング除去し、改めてＮチャネルＭＯＳトラン
ジスタのゲート絶縁膜を形成する際のマスクとして多結
晶シリコン膜を利用しているが、前記処理工程における
耐熱性、耐エッチング性のある材料であれば、他の材料
をマスクとして利用することも可能である。
ネルＭＯＳトランジスタとＮチャネルＭＯＳトランジス
タの各形成領域にＰチャネルＭＯＳトランジスタのゲー
ト絶縁膜を形成し、その後にＮチャネルＭＯＳトランジ
スタ形成領域のゲート絶縁膜を除去し、改めてＮチャネ
ルＭＯＳトランジスタ形成領域にＮチャネルＭＯＳトラ
ンジスタのゲート絶縁膜を形成しているが、先にＮチャ
ネルＭＯＳトランジスタのゲート絶縁膜を形成し、その
後にＰチャネルＭＯＳトランジスタのゲート絶縁膜を形
成する工程とすることも可能である。また、前記実施形
態では、先に形成したＰチャネルＭＯＳトランジスタの
ゲート絶縁膜をＮチャネルＭＯＳトランジスタの形成領
域でエッチング除去し、改めてＮチャネルＭＯＳトラン
ジスタのゲート絶縁膜を形成する際のマスクとして多結
晶シリコン膜を利用しているが、前記処理工程における
耐熱性、耐エッチング性のある材料であれば、他の材料
をマスクとして利用することも可能である。
【００２６】ここで、本発明では前記実施形態の処理工
程においては、次のような処理工程を採用することが可
能である。シリコン酸化膜の形成工程として、前記実施
形態ではＯ2 ガスによるドライ酸化処理を用いている
が、ウェット酸化（Ｈ2 Ｏ雰囲気での酸化）処理工程を
用いてもよい。ただし、図１（ｂ）の工程のように、先
にシリコン酸窒化膜を形成した後にシリコン酸化膜を形
成する場合には、ウェット酸化処理では先に形成したシ
リコン酸窒化膜から窒素原子が離脱するおそれがあるた
め、前記実施形態のようにドライ酸化処理が好ましい。
また、ドライ酸化処理及びウェット酸化処理のいずれの
場合も、雰囲気は１００％のＨ2 Ｏ又はＯ２ガスに限ら
れるものではなく、窒素、アルゴン等の不活性ガスとの
混合ガスであってもよい。あるいは、ＨＣｌ，Ｃｌ2 ，
ＣＣｌ4 ，Ｃ2 ＨＣｌ3 ，ＣＨ2 Ｃｌ2 ，Ｃ2 Ｈ2 Ｃｌ
2 ，Ｃ2 Ｈ3 Ｃｌ3 等のハロゲン元素を含む化合物を添
加したものであってもよい。
程においては、次のような処理工程を採用することが可
能である。シリコン酸化膜の形成工程として、前記実施
形態ではＯ2 ガスによるドライ酸化処理を用いている
が、ウェット酸化（Ｈ2 Ｏ雰囲気での酸化）処理工程を
用いてもよい。ただし、図１（ｂ）の工程のように、先
にシリコン酸窒化膜を形成した後にシリコン酸化膜を形
成する場合には、ウェット酸化処理では先に形成したシ
リコン酸窒化膜から窒素原子が離脱するおそれがあるた
め、前記実施形態のようにドライ酸化処理が好ましい。
また、ドライ酸化処理及びウェット酸化処理のいずれの
場合も、雰囲気は１００％のＨ2 Ｏ又はＯ２ガスに限ら
れるものではなく、窒素、アルゴン等の不活性ガスとの
混合ガスであってもよい。あるいは、ＨＣｌ，Ｃｌ2 ，
ＣＣｌ4 ，Ｃ2 ＨＣｌ3 ，ＣＨ2 Ｃｌ2 ，Ｃ2 Ｈ2 Ｃｌ
2 ，Ｃ2 Ｈ3 Ｃｌ3 等のハロゲン元素を含む化合物を添
加したものであってもよい。
【００２７】一方、シリコン酸窒化膜を形成する処理工
程では、前記実施形態のＮＯに限られるものではなく、
Ｎ2 Ｏ（亜酸化窒素）を用いてもよい。ただし、窒素の
導入が容易であることからゲート絶縁膜の薄型化が容易
であるという点で、ＮＯの方が好ましい。なお、Ｎ2 Ｏ
はＮＯに比較して安価でかつ安全であり、この点を重視
する場合にはＮ2 Ｏを利用することも可能である。ま
た、このシリコン酸窒化処理においても、ＮＯとＮ2 Ｏ
の混合ガス、あるいは窒素やアルゴン等の不活性ガスと
の混合ガスを用いることもできる。さらに、前記シリコ
ン酸化膜の形成処理とシリコン酸窒化膜の形成処理のい
ずれの場合においても、成膜装置は赤外線ランプ加熱炉
や、抵抗加熱炉の使用が可能である。
程では、前記実施形態のＮＯに限られるものではなく、
Ｎ2 Ｏ（亜酸化窒素）を用いてもよい。ただし、窒素の
導入が容易であることからゲート絶縁膜の薄型化が容易
であるという点で、ＮＯの方が好ましい。なお、Ｎ2 Ｏ
はＮＯに比較して安価でかつ安全であり、この点を重視
する場合にはＮ2 Ｏを利用することも可能である。ま
た、このシリコン酸窒化処理においても、ＮＯとＮ2 Ｏ
の混合ガス、あるいは窒素やアルゴン等の不活性ガスと
の混合ガスを用いることもできる。さらに、前記シリコ
ン酸化膜の形成処理とシリコン酸窒化膜の形成処理のい
ずれの場合においても、成膜装置は赤外線ランプ加熱炉
や、抵抗加熱炉の使用が可能である。
【００２８】
【発明の効果】以上説明したように本発明は、Ｐチャネ
ルＭＯＳトランジスタのゲート絶縁膜を、シリコン酸窒
化膜とシリコン酸化膜を含む二層又は三層構造として、
窒素の濃度ピークをシリコン基板との界面よりもゲート
電極側に寄った構成とし、ＮチャネルＭＯＳトランジス
タのゲート絶縁膜では、窒素の濃度ピークをシリコン基
板との界面近傍に位置した構成とすることで、Ｐチャネ
ルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタ
のそれぞれのトランジスタ特性を同時に改善することが
できる。これにより、ＣＭＯＳ半導体装置の低電圧化、
低消費電力化を実現するためにゲート絶縁膜の薄型化、
及びゲート電極に不純物を導入する構成を採用し、かつ
ゲート絶縁膜におけるＦＮトンネル電流による絶縁性を
改善し、かつゲート電極からシリコン基板への前記不純
物の拡散を抑制するためにゲート絶縁膜に窒素を導入し
た構成を採用した場合においても、ＰチャネルＭＯＳト
ランジスタとＮチャネルＭＯＳトランジスタのそれぞれ
におけるトランジスタ特性を改善し、ＣＭＯＳ半導体装
置の全体の特性を改善することが可能になる。
ルＭＯＳトランジスタのゲート絶縁膜を、シリコン酸窒
化膜とシリコン酸化膜を含む二層又は三層構造として、
窒素の濃度ピークをシリコン基板との界面よりもゲート
電極側に寄った構成とし、ＮチャネルＭＯＳトランジス
タのゲート絶縁膜では、窒素の濃度ピークをシリコン基
板との界面近傍に位置した構成とすることで、Ｐチャネ
ルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタ
のそれぞれのトランジスタ特性を同時に改善することが
できる。これにより、ＣＭＯＳ半導体装置の低電圧化、
低消費電力化を実現するためにゲート絶縁膜の薄型化、
及びゲート電極に不純物を導入する構成を採用し、かつ
ゲート絶縁膜におけるＦＮトンネル電流による絶縁性を
改善し、かつゲート電極からシリコン基板への前記不純
物の拡散を抑制するためにゲート絶縁膜に窒素を導入し
た構成を採用した場合においても、ＰチャネルＭＯＳト
ランジスタとＮチャネルＭＯＳトランジスタのそれぞれ
におけるトランジスタ特性を改善し、ＣＭＯＳ半導体装
置の全体の特性を改善することが可能になる。
【図１】本発明の実施形態の製造工程を示す断面図のそ
の１である。
の１である。
【図２】本発明の実施形態の製造工程を示す断面図のそ
の２である。
の２である。
【図３】ＰチャネルＭＯＳトランジスタのゲート絶縁膜
の製造工程とその窒素濃度分布を示す図である。
の製造工程とその窒素濃度分布を示す図である。
【図４】ＮチャネルＭＯＳトランジスタのゲート絶縁膜
の製造工程とその窒素濃度分布を示す図である。
の製造工程とその窒素濃度分布を示す図である。
【図５】ＰチャネルＭＯＳトランジスタとＮチャネルＭ
ＯＳトランジスタのゲート絶縁膜の構造の相違による相
互コンダクタンスを比較する図である。
ＯＳトランジスタのゲート絶縁膜の構造の相違による相
互コンダクタンスを比較する図である。
【図６】ＰチャネルＭＯＳトランジスタのゲート絶縁膜
の他の製造工程とその窒素濃度分布を示す図である。
の他の製造工程とその窒素濃度分布を示す図である。
【符号の説明】 １１ シリコン基板 １２ Ｎウェル １３ Ｐウェル １４ 素子分離絶縁膜 １５ ＰチャネルＭＯＳトランジスタ形成領域 １６ ＮチャネルＭＯＳトランジスタ形成領域 １７，１７Ａ ゲート絶縁膜（ＰチャネルＭＯＳトラン
ジスタ） １８ 多結晶シリコン膜 １９ ゲート絶縁膜（ＮチャネルＭＯＳトランジスタ） ２０ 多結晶シリコン膜 ２１，２２ ゲート電極 ２３，２４ ソース・ドレイン領域 ２５ ＰチャネルＭＯＳトランジスタ ２６ ＮチャネルＭＯＳトランジスタ １７１ シリコン酸化膜 １７２ シリコン酸窒化膜 １７３ シリコン酸化膜 １９１ シリコン酸窒化膜 １９２ シリコン酸化膜
ジスタ） １８ 多結晶シリコン膜 １９ ゲート絶縁膜（ＮチャネルＭＯＳトランジスタ） ２０ 多結晶シリコン膜 ２１，２２ ゲート電極 ２３，２４ ソース・ドレイン領域 ２５ ＰチャネルＭＯＳトランジスタ ２６ ＮチャネルＭＯＳトランジスタ １７１ シリコン酸化膜 １７２ シリコン酸窒化膜 １７３ シリコン酸化膜 １９１ シリコン酸窒化膜 １９２ シリコン酸化膜
Claims (9)
- 【請求項１】 シリコン基板上にゲート絶縁膜及びゲー
ト電極が形成され、かつ前記ゲート絶縁膜には窒素が導
入されているＰチャネルＭＯＳトランジスタとＮチャネ
ルＭＯＳトランジスタを含むＣＭＯＳ半導体装置であっ
て、前記ＰチャネルＭＯＳトランジスタの前記ゲート絶
縁膜は、上層のシリコン酸窒化膜と、下層のシリコン酸
化膜を含む二層構造であり、前記ゲート絶縁膜に導入さ
れている窒素の濃度ピークは、前記ＰチャネルＭＯＳト
ランジスタでは前記シリコン基板との界面よりもゲート
電極側に寄った位置にあり、前記ＮチャネルＭＯＳトラ
ンジスタでは前記ゲート絶縁膜と前記シリコン基板の界
面近傍にあることを特徴とするＣＭＯＳ半導体装置。 - 【請求項２】 シリコン基板上にゲート絶縁膜及びゲー
ト電極が形成され、かつ前記ゲート絶縁膜には窒素が導
入されているＰチャネルＭＯＳトランジスタとＮチャネ
ルＭＯＳトランジスタを含むＣＭＯＳ半導体装置であっ
て、前記ＰチャネルＭＯＳトランジスタの前記ゲート絶
縁膜は、最上層のシリコン酸化膜と、その下層のシリコ
ン酸窒化膜と、さらに下層のシリコン酸化膜を含む三層
構造であり、前記ゲート絶縁膜に導入されている窒素の
濃度ピークは、前記ＰチャネルＭＯＳトランジスタでは
前記シリコン基板との界面よりもゲート電極側に寄った
位置にあり、前記ＮチャネルＭＯＳトランジスタでは前
記ゲート絶縁膜と前記シリコン基板の界面近傍にあるこ
とを特徴とするＣＭＯＳ半導体装置。 - 【請求項３】 前記ＮチャネルＭＯＳトランジスタの前
記ゲート絶縁膜は、上層にシリコン酸化膜を下層にシリ
コン酸窒化膜を有する多層構造であることを特徴とする
請求項１又は２に記載のＣＭＯＳ半導体装置。 - 【請求項４】 前記ＮチャネルＭＯＳトランジスタの前
記ゲート絶縁膜は、シリコン酸窒化膜の単層であること
を特徴とする請求項１又は２に記載のＣＭＯＳ半導体装
置。 - 【請求項５】 前記窒素の濃度ピークの濃度は０．５〜
５％である請求項１ないし４のいずれかに記載のＣＭＯ
Ｓ半導体装置。 - 【請求項６】 前記ゲート絶縁膜の膜厚は、２０〜４０
Aである請求項１ないし５のいずれかに記載のＣＭＯＳ
半導体装置。 - 【請求項７】 シリコン基板に画成されたＰチャネルＭ
ＯＳトランジスタ形成領域に前記シリコン基板を酸窒化
処理してシリコン酸窒化膜を形成し、次いで前記シリコ
ン基板を酸化処理して前記シリコン酸窒化膜の下層にシ
リコン酸化膜を形成して二層構造の第１のゲート絶縁膜
を形成する工程と、前記シリコン基板に画成されたＮチ
ャネルＭＯＳトランジスタ形成領域に、窒素の濃度ピー
クが前記シリコン基板との界面近傍に存在する第２のゲ
ート絶縁膜を形成する工程とを含むことを特徴とするＣ
ＭＯＳ半導体装置の製造方法。 - 【請求項８】 シリコン基板に画成されたＰチャネルＭ
ＯＳトランジスタ形成領域に前記シリコン基板を酸化処
理して第１のシリコン酸化膜を形成し、次いでシリコン
基板を酸窒化処理して前記第１のシリコン酸化膜の下層
にシリコン酸窒化膜を形成し、さらに前記シリコン基板
を酸化処理して前記シリコン酸窒化膜の下層に第２のシ
リコン酸化膜を形成して三層構造の第１のゲート絶縁膜
を形成する工程と、前記シリコン基板に画成されたＮチ
ャネルＭＯＳトランジスタ形成領域に、窒素の濃度ピー
クが前記シリコン基板との界面近傍に存在する第２のゲ
ート絶縁膜を形成する工程とを含むことを特徴とするＣ
ＭＯＳ半導体装置の製造方法。 - 【請求項９】 前記第２のゲート絶縁膜は、前記シリコ
ン基板を酸化処理してシリコン酸化膜を形成する工程
と、次いで前記シリコン基板を酸窒化処理して前記シリ
コン酸化膜の下層にシリコン酸窒化膜を形成する工程を
含むことを特徴とする請求項７または８に記載のＣＭＯ
Ｓ半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06711899A JP3264265B2 (ja) | 1999-03-12 | 1999-03-12 | Ｃｍｏｓ半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06711899A JP3264265B2 (ja) | 1999-03-12 | 1999-03-12 | Ｃｍｏｓ半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269355A JP2000269355A (ja) | 2000-09-29 |
| JP3264265B2 true JP3264265B2 (ja) | 2002-03-11 |
Family
ID=13335675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06711899A Expired - Fee Related JP3264265B2 (ja) | 1999-03-12 | 1999-03-12 | Ｃｍｏｓ半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3264265B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003197767A (ja) | 2001-12-21 | 2003-07-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7358198B2 (en) | 2002-03-08 | 2008-04-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating same |
| DE102005020058B4 (de) * | 2005-04-29 | 2011-07-07 | Globalfoundries Inc. | Herstellungsverfahren für ein Halbleiterbauelement mit Gatedielektrika mit unterschiedlichen Blockiereigenschaften |
| JP4704101B2 (ja) * | 2005-05-06 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007036025A (ja) | 2005-07-28 | 2007-02-08 | Nec Electronics Corp | 不揮発性メモリ半導体装置およびその製造方法 |
| JP6083930B2 (ja) | 2012-01-18 | 2017-02-22 | キヤノン株式会社 | 光電変換装置および撮像システム、光電変換装置の製造方法 |
-
1999
- 1999-03-12 JP JP06711899A patent/JP3264265B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000269355A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6746943B2 (en) | Semiconductor device and method of fabricating the same | |
| JP3220645B2 (ja) | 半導体装置の製造方法 | |
| US4931407A (en) | Method for manufacturing integrated bipolar and MOS transistors | |
| JP3406265B2 (ja) | 半導体装置およびその製造方法 | |
| JP3530026B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08255846A (ja) | 半導体装置及びその製造方法 | |
| JP2008270380A (ja) | 半導体装置及びその製造方法 | |
| JP3264265B2 (ja) | Ｃｍｏｓ半導体装置及びその製造方法 | |
| JP2001015748A (ja) | 半導体装置及びその製造方法 | |
| JP3068270B2 (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JP2006073796A (ja) | 半導体装置及びその製造方法 | |
| JPH04290447A (ja) | 電荷結合素子を持つ半導体集積回路装置の製造方法 | |
| JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
| TW457517B (en) | Semiconductor device and method of making there of | |
| JPH1145995A (ja) | 半導体装置およびその製造方法 | |
| JPH10335640A (ja) | 半導体装置およびその製造方法 | |
| JP2001284463A (ja) | 半導体装置およびその製造方法 | |
| JPH1197683A (ja) | 半導体装置及びその製造方法 | |
| JPH03129775A (ja) | 半導体装置およびその製造方法 | |
| JPH0330470A (ja) | 半導体装置 | |
| JP3125929B2 (ja) | 半導体装置の製造方法 | |
| JPH11233758A (ja) | 半導体装置およびその製造方法 | |
| JP2881824B2 (ja) | 半導体装置の製造方法 | |
| JP2997123B2 (ja) | 半導体装置の製造方法 | |
| KR20060101347A (ko) | 게이트 절연막을 구비한 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |