JP3112583B2 - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JP3112583B2 JP3112583B2 JP04306923A JP30692392A JP3112583B2 JP 3112583 B2 JP3112583 B2 JP 3112583B2 JP 04306923 A JP04306923 A JP 04306923A JP 30692392 A JP30692392 A JP 30692392A JP 3112583 B2 JP3112583 B2 JP 3112583B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum nitride
- layer
- semiconductor package
- semiconductor chip
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、窒化アルミニウム基板
を用いた半導体パッケージに関する。
を用いた半導体パッケージに関する。
【０００２】
【従来の技術】半導体チップは、外部環境からの保護や
ハンドリング性の向上等を目的として、通常、プラスチ
ック材料やセラミックス材料等によってパッケージング
して使用されている。ところで、近年、半導体製造技術
の進歩により、半導体チップの高集積化や高速動作化が
急速に進んでいる。
ハンドリング性の向上等を目的として、通常、プラスチ
ック材料やセラミックス材料等によってパッケージング
して使用されている。ところで、近年、半導体製造技術
の進歩により、半導体チップの高集積化や高速動作化が
急速に進んでいる。
【０００３】上記した半導体チップの高集積化に伴っ
て、 1素子当りの入出力信号数は年々増加する傾向にあ
ると共に、半導体チップからの発熱量も増大する傾向に
ある。このようなことから、半導体パッケージに対して
は、入出力信号数の増加への対応を図ると共に、放熱性
を高めることが強く望まれている。
て、 1素子当りの入出力信号数は年々増加する傾向にあ
ると共に、半導体チップからの発熱量も増大する傾向に
ある。このようなことから、半導体パッケージに対して
は、入出力信号数の増加への対応を図ると共に、放熱性
を高めることが強く望まれている。
【０００４】一方、半導体チップの動作速度の高速化、
すなわち動作周波数（システムクロック周波数）の高周
波化に伴って、タイミングエラー、クロストーク、反射
／リンギング、グランドバウンス（同時スイッチングノ
イズ）等による誤動作が生じ易くなってきているため、
半導体パッケージにはこのような誤動作を防止すること
が強く求められている。また、半導体チップの高速動作
化により、パッケージ内での信号遅延を抑制することが
より一層重要になってきている。
すなわち動作周波数（システムクロック周波数）の高周
波化に伴って、タイミングエラー、クロストーク、反射
／リンギング、グランドバウンス（同時スイッチングノ
イズ）等による誤動作が生じ易くなってきているため、
半導体パッケージにはこのような誤動作を防止すること
が強く求められている。また、半導体チップの高速動作
化により、パッケージ内での信号遅延を抑制することが
より一層重要になってきている。
【０００５】
【発明が解決しようとする課題】上述したように、半導
体チップの高集積化や高速動作化に伴って、半導体パッ
ケージに対する要求特性は、入出力信号数の増加への対
応、高放熱性化、誤動作の防止、信号遅延の抑制等、年
々厳しくなってきている。例えば、信号遅延の抑制は、
パッケージ形状を小形化し、パッケージ内の配線長を低
減することにより対応可能である。また、各種電子機器
に対する小形化要請が強まっていることからも、半導体
パッケージ自体を小形化する必要性が高まってきている
が、単にパッケージを小形化したのでは、入出力信号数
の増加への対応や放熱性が犠牲になるおそれが大きい。
体チップの高集積化や高速動作化に伴って、半導体パッ
ケージに対する要求特性は、入出力信号数の増加への対
応、高放熱性化、誤動作の防止、信号遅延の抑制等、年
々厳しくなってきている。例えば、信号遅延の抑制は、
パッケージ形状を小形化し、パッケージ内の配線長を低
減することにより対応可能である。また、各種電子機器
に対する小形化要請が強まっていることからも、半導体
パッケージ自体を小形化する必要性が高まってきている
が、単にパッケージを小形化したのでは、入出力信号数
の増加への対応や放熱性が犠牲になるおそれが大きい。
【０００６】このようなことから、パッケージの小形化
を可能にした上で、半導体チップの高集積化や高速動作
化に実用的に対応可能とした半導体パッケージが強く求
められている。すなわち、半導体チップの高集積化に伴
う入出力信号数の増加に対応させた上で、パッケージを
小形化することができ、かつ半導体チップからの発熱量
の増大に対応し得る高放熱性を確保することが可能な半
導体パッケージが求められている。
を可能にした上で、半導体チップの高集積化や高速動作
化に実用的に対応可能とした半導体パッケージが強く求
められている。すなわち、半導体チップの高集積化に伴
う入出力信号数の増加に対応させた上で、パッケージを
小形化することができ、かつ半導体チップからの発熱量
の増大に対応し得る高放熱性を確保することが可能な半
導体パッケージが求められている。
【０００７】また、最近では、動作周波数が2GHz以上と
いうような半導体チップも出現しており、このような動
作周波数の半導体チップを搭載する際には、特にグラン
ドバウンス等による誤動作を防止することが重要になっ
てきている。
いうような半導体チップも出現しており、このような動
作周波数の半導体チップを搭載する際には、特にグラン
ドバウンス等による誤動作を防止することが重要になっ
てきている。
【０００８】本発明は、このような課題に対処してなさ
れたもので、パッケージを小形化した上で、入出力信号
数の増加への対応や高放熱性化を可能にすると共に、半
導体チップの高速動作化による誤動作の防止を実現した
半導体パッケージを提供することを目的としている。
れたもので、パッケージを小形化した上で、入出力信号
数の増加への対応や高放熱性化を可能にすると共に、半
導体チップの高速動作化による誤動作の防止を実現した
半導体パッケージを提供することを目的としている。
【０００９】
【課題を解決するための手段】本発明の半導体パッケー
ジは、半導体チップが搭載されると共に、該半導体チッ
プに電気的に接続された配線パターンを有する窒化アル
ミニウム多層基板と、前記配線パターンと電気的に接続
されると共に、前記窒化アルミニウム多層基板の前記半
導体チップの搭載面と反対側の面に設けられた接続端子
とを具備し、前記窒化アルミニウム多層基板を構成する
複数の窒化アルミニウム層のうち、少なくとも1層は電
源層を専有した層であり、かつ他の少なくとも1層はグ
ランド層を専有した層であることを特徴としている。
ジは、半導体チップが搭載されると共に、該半導体チッ
プに電気的に接続された配線パターンを有する窒化アル
ミニウム多層基板と、前記配線パターンと電気的に接続
されると共に、前記窒化アルミニウム多層基板の前記半
導体チップの搭載面と反対側の面に設けられた接続端子
とを具備し、前記窒化アルミニウム多層基板を構成する
複数の窒化アルミニウム層のうち、少なくとも1層は電
源層を専有した層であり、かつ他の少なくとも1層はグ
ランド層を専有した層であることを特徴としている。
【００１０】
【作用】本発明の半導体パッケージにおいては、多層基
板中の少なくとも1層を電源層を専有した層とすると共
に、他の少なくとも1層をグランド層を専有した層とし
ているため、例えば2GHz以上というような高周波数のシ
ステムクロック周波数で動作させる場合においても、誤
動作を有効に防止することができる。グランドの自己イ
ンダクタンスを小さくすることによって、グランドバウ
ンス等による誤動作を安定に防止することが可能とな
る。
板中の少なくとも1層を電源層を専有した層とすると共
に、他の少なくとも1層をグランド層を専有した層とし
ているため、例えば2GHz以上というような高周波数のシ
ステムクロック周波数で動作させる場合においても、誤
動作を有効に防止することができる。グランドの自己イ
ンダクタンスを小さくすることによって、グランドバウ
ンス等による誤動作を安定に防止することが可能とな
る。
【００１１】また、本発明の半導体パッケージにおいて
は、熱伝導性に優れた窒化アルミニウム多層基板を使用
していると共に、パッケージ構造としては接続端子を窒
化アルミニウム多層基板の半導体チップ搭載面と反対側
の面に設けているため、入出力信号数の増加への対応や
パッケージとしての高放熱性化を達成した上で、パッケ
ージを小形化することができる。そして、パッケージの
小形化を図ることによって、パッケージ内配線長を短縮
化することができることから、信号遅延を抑制すること
が可能となり、よって半導体チップの高速動作化に対し
て有効に対応することが可能となる。
は、熱伝導性に優れた窒化アルミニウム多層基板を使用
していると共に、パッケージ構造としては接続端子を窒
化アルミニウム多層基板の半導体チップ搭載面と反対側
の面に設けているため、入出力信号数の増加への対応や
パッケージとしての高放熱性化を達成した上で、パッケ
ージを小形化することができる。そして、パッケージの
小形化を図ることによって、パッケージ内配線長を短縮
化することができることから、信号遅延を抑制すること
が可能となり、よって半導体チップの高速動作化に対し
て有効に対応することが可能となる。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図１および図２は、本発明の半導体パッケ
ージの一実施例の構成をそれぞれ示す図である。これら
の図に示す半導体パッケージ１は、窒化アルミニウム多
層基板２の上面に、ＣＭＯＳゲートアレイやＥＣＬゲー
トアレイ用等の半導体チップ３が搭載され、かつ窒化ア
ルミニウム多層基板２の下面側に、接続端子となる入出
力ピン４が接合されて構成されている。この実施例の半
導体パッケージ１は、特に 100個以上の入出力ピン４を
有し、かつ2GHz以上のシステムクロック周波数で使用さ
れる場合に好適である。
ージの一実施例の構成をそれぞれ示す図である。これら
の図に示す半導体パッケージ１は、窒化アルミニウム多
層基板２の上面に、ＣＭＯＳゲートアレイやＥＣＬゲー
トアレイ用等の半導体チップ３が搭載され、かつ窒化ア
ルミニウム多層基板２の下面側に、接続端子となる入出
力ピン４が接合されて構成されている。この実施例の半
導体パッケージ１は、特に 100個以上の入出力ピン４を
有し、かつ2GHz以上のシステムクロック周波数で使用さ
れる場合に好適である。
【００１４】上記した窒化アルミニウム多層基板２は、
7層の窒化アルミニウム層（２ａ、２ｂ、２ｃ、２ｄ、
２ｅ、２ｆ、２ｇ）を多層一体化することにより構成し
た多層配線基板であり、各窒化アルミニウム層上には所
定の配線パターンを有する、後述する内部配線層が設け
られている。このような窒化アルミニウム多層基板２
は、例えば基板自体（各窒化アルミニウム層）と内部配
線層等となる導電性物質とを同時焼成することにより作
製される。窒化アルミニウム多層基板２の層数は、後述
する電源層やグランド層を専用の窒化アルミニウム層上
に形成する上で、6層以上とすることが好ましい。
7層の窒化アルミニウム層（２ａ、２ｂ、２ｃ、２ｄ、
２ｅ、２ｆ、２ｇ）を多層一体化することにより構成し
た多層配線基板であり、各窒化アルミニウム層上には所
定の配線パターンを有する、後述する内部配線層が設け
られている。このような窒化アルミニウム多層基板２
は、例えば基板自体（各窒化アルミニウム層）と内部配
線層等となる導電性物質とを同時焼成することにより作
製される。窒化アルミニウム多層基板２の層数は、後述
する電源層やグランド層を専用の窒化アルミニウム層上
に形成する上で、6層以上とすることが好ましい。
【００１５】上記窒化アルミニウム多層基板２につい
て、詳細に説明する。最上層の第１の窒化アルミニウム
層２ａ上には、チップ搭載部５と表面配線層６とが、例
えばスパッタ法や蒸着法等の薄膜形成技術によって形成
されている。この表面配線層６は、半導体チップ３との
電気的な接続部となる接続パッドと表面配線部とを有し
ている。接続パッドは、表面配線部の一方の端部に設け
られており、多方の端部は導電性物質が充填されたビア
ホール７に接続されている。
て、詳細に説明する。最上層の第１の窒化アルミニウム
層２ａ上には、チップ搭載部５と表面配線層６とが、例
えばスパッタ法や蒸着法等の薄膜形成技術によって形成
されている。この表面配線層６は、半導体チップ３との
電気的な接続部となる接続パッドと表面配線部とを有し
ている。接続パッドは、表面配線部の一方の端部に設け
られており、多方の端部は導電性物質が充填されたビア
ホール７に接続されている。
【００１６】第２の窒化アルミニウム層２ｂ上には、上
記ビアホール７と連続して設けられたビアホールの形成
領域８を除いて、グランド層９が設けられている。ま
た、第３の窒化アルミニウム層２ｃ上には、入出力信号
線の一部を引き回すための所定の配線パターンを有する
第１の信号配線層１０が設けられている。この第１の信
号配線層１０は、一端部が上記ビアホール７に接続され
ており、他端部はビアホール１１に接続されている。こ
のビアホール１１は、第３、第４、第５、第６および第
７の窒化アルミニウム層２ｃ、２ｄ、２ｅ、２ｆ、２ｇ
を介して、窒化アルミニウム多層基板２の下面まで延設
されている。また、第１の信号配線層１０で引き回され
ていない入出力信号線は、さらにビアホール（７）によ
り第５の窒化アルミニウム層２ｅまで延設されている。
記ビアホール７と連続して設けられたビアホールの形成
領域８を除いて、グランド層９が設けられている。ま
た、第３の窒化アルミニウム層２ｃ上には、入出力信号
線の一部を引き回すための所定の配線パターンを有する
第１の信号配線層１０が設けられている。この第１の信
号配線層１０は、一端部が上記ビアホール７に接続され
ており、他端部はビアホール１１に接続されている。こ
のビアホール１１は、第３、第４、第５、第６および第
７の窒化アルミニウム層２ｃ、２ｄ、２ｅ、２ｆ、２ｇ
を介して、窒化アルミニウム多層基板２の下面まで延設
されている。また、第１の信号配線層１０で引き回され
ていない入出力信号線は、さらにビアホール（７）によ
り第５の窒化アルミニウム層２ｅまで延設されている。
【００１７】第４の窒化アルミニウム層２ｄ上には、上
記ビアホール７、１１と連続して設けられたビアホール
の形成領域１２を除いて、電源層１３が設けられてい
る。また、第５の窒化アルミニウム層２ｅ上には、残り
の入出力信号線を引き回すための所定の配線パターンを
有する第２の信号配線層１４が設けられている。この第
２の信号配線層１４は、一端部が表面配線部（６）から
第１、第２、第３および第４の窒化アルミニウム層２
ａ、２ｂ、２ｃ、２ｄを介して延設されたビアホール
（７）に接続されており、他端部はビアホール１５に接
続されている。このビアホール１５は、第５、第６およ
び第７の窒化アルミニウム層２ｅ、２ｆ、２ｇを介し
て、窒化アルミニウム多層基板２の下面まで延設されて
いる。
記ビアホール７、１１と連続して設けられたビアホール
の形成領域１２を除いて、電源層１３が設けられてい
る。また、第５の窒化アルミニウム層２ｅ上には、残り
の入出力信号線を引き回すための所定の配線パターンを
有する第２の信号配線層１４が設けられている。この第
２の信号配線層１４は、一端部が表面配線部（６）から
第１、第２、第３および第４の窒化アルミニウム層２
ａ、２ｂ、２ｃ、２ｄを介して延設されたビアホール
（７）に接続されており、他端部はビアホール１５に接
続されている。このビアホール１５は、第５、第６およ
び第７の窒化アルミニウム層２ｅ、２ｆ、２ｇを介し
て、窒化アルミニウム多層基板２の下面まで延設されて
いる。
【００１８】第６の窒化アルミニウム層２ｆ上には、上
記入出力信号線（一部電力供給線等を含む）を構成して
いるビアホール１１、１５と連続して設けられたビアホ
ールの形成領域１６を除いて、グランド層１７が設けら
れている。また、第７の窒化アルミニウム層２ｇ上に
は、同様にビアホール１１、１５と連続して設けられた
ビアホールの形成領域１８を除いて、グランド層１９が
設けられている。この第７の窒化アルミニウム層２ｇ上
には、一部配線層２０も設けられている。
記入出力信号線（一部電力供給線等を含む）を構成して
いるビアホール１１、１５と連続して設けられたビアホ
ールの形成領域１６を除いて、グランド層１７が設けら
れている。また、第７の窒化アルミニウム層２ｇ上に
は、同様にビアホール１１、１５と連続して設けられた
ビアホールの形成領域１８を除いて、グランド層１９が
設けられている。この第７の窒化アルミニウム層２ｇ上
には、一部配線層２０も設けられている。
【００１９】窒化アルミニウム多層基板２の下面側に
は、上記入出力信号線（一部電力供給線等を含む）を構
成しているビアホール１１、１５と電気的に接続された
ランド２１が所定のパターンで形成されている。そし
て、これらランド２１上に接続端子となる入出力ピン４
がそれぞれ接合されている。上記ランド２１は、入出力
ピン４の形成ピッチが1.27mm（50ミル）以下となるよう
に配置することが好ましい。この実施例では、入出力ピ
ン４の形成ピッチが1.27mmとなるように、ランド２１の
形成パターンが設定されている。このように、接続端子
部を高密度化しても、熱伝導性の高い窒化アルミニウム
で多層基板が構成されているため、十分な放熱性が確保
されると共に、小形化が可能となり、信号遅延を小さく
することができる。
は、上記入出力信号線（一部電力供給線等を含む）を構
成しているビアホール１１、１５と電気的に接続された
ランド２１が所定のパターンで形成されている。そし
て、これらランド２１上に接続端子となる入出力ピン４
がそれぞれ接合されている。上記ランド２１は、入出力
ピン４の形成ピッチが1.27mm（50ミル）以下となるよう
に配置することが好ましい。この実施例では、入出力ピ
ン４の形成ピッチが1.27mmとなるように、ランド２１の
形成パターンが設定されている。このように、接続端子
部を高密度化しても、熱伝導性の高い窒化アルミニウム
で多層基板が構成されているため、十分な放熱性が確保
されると共に、小形化が可能となり、信号遅延を小さく
することができる。
【００２０】半導体チップ３は、ボンディングワイヤ２
２を介して表面配線層６の接続パッドと電気的に接続さ
れている。この半導体チップ３は、高熱伝導性のセラミ
ックス製封止部材、例えば窒化アルミニウム焼結体から
なる封止部材２３によって覆われている。すなわち、窒
化アルミニウム製封止部材２３は、コ字状断面の凸状外
縁部２３ａの端面が窒化アルミニウム多層基板２の半導
体チップ搭載面に当接され、かつ凹状部２３ｂ内に半導
体チップ３が収容されるように接合されている。窒化ア
ルミニウム多層基板２と窒化アルミニウム製封止部材２
３との接合は、Pb-Sn 半田、 Au-Sn半田、ガラス等によ
り行われる。ただし、ガラスのような熱伝導性の低い接
合材による場合には、接合層の層厚を 100μm 以下、好
ましくは50μm 以下とすることが望ましい。
２を介して表面配線層６の接続パッドと電気的に接続さ
れている。この半導体チップ３は、高熱伝導性のセラミ
ックス製封止部材、例えば窒化アルミニウム焼結体から
なる封止部材２３によって覆われている。すなわち、窒
化アルミニウム製封止部材２３は、コ字状断面の凸状外
縁部２３ａの端面が窒化アルミニウム多層基板２の半導
体チップ搭載面に当接され、かつ凹状部２３ｂ内に半導
体チップ３が収容されるように接合されている。窒化ア
ルミニウム多層基板２と窒化アルミニウム製封止部材２
３との接合は、Pb-Sn 半田、 Au-Sn半田、ガラス等によ
り行われる。ただし、ガラスのような熱伝導性の低い接
合材による場合には、接合層の層厚を 100μm 以下、好
ましくは50μm 以下とすることが望ましい。
【００２１】上記した窒化アルミニウム製封止部材２３
は、放熱部材の機能も兼ね備えている。窒化アルミニウ
ム製封止部材２３の接合部面積は、窒化アルミニウム多
層基板２から窒化アルミニウム製封止部材２３への熱の
伝達状態を直接左右するため、表面配線層６の形成精度
や半導体パッケージ１の許容サイズを考慮した上で、で
きるだけ大きく設定することが好ましい。
は、放熱部材の機能も兼ね備えている。窒化アルミニウ
ム製封止部材２３の接合部面積は、窒化アルミニウム多
層基板２から窒化アルミニウム製封止部材２３への熱の
伝達状態を直接左右するため、表面配線層６の形成精度
や半導体パッケージ１の許容サイズを考慮した上で、で
きるだけ大きく設定することが好ましい。
【００２２】上述した実施例の半導体パッケージ１にお
いては、グランド層９や電源層１３を窒化アルミニウム
多層基板２中の窒化アルミニウム層２ｂ、２ｄを専有す
るように設けているため、グランド層９に関してはグラ
ンドの自己インダクタンスを小さくすることが可能とな
り、これによってグランドバウンス等による誤動作を防
止することができる。また、電源層１３に関しても、専
用の層上に設けることによって、誤動作の防止に寄与す
る。よって、2GHz以上というようなシステムクロック周
波数で動作させる場合においても、安定して動作特性を
確保することが可能となる。
いては、グランド層９や電源層１３を窒化アルミニウム
多層基板２中の窒化アルミニウム層２ｂ、２ｄを専有す
るように設けているため、グランド層９に関してはグラ
ンドの自己インダクタンスを小さくすることが可能とな
り、これによってグランドバウンス等による誤動作を防
止することができる。また、電源層１３に関しても、専
用の層上に設けることによって、誤動作の防止に寄与す
る。よって、2GHz以上というようなシステムクロック周
波数で動作させる場合においても、安定して動作特性を
確保することが可能となる。
【００２３】また、多層配線基板として熱伝導性に優れ
た窒化アルミニウム多層基板２を使用し、かつ入出力ピ
ン４を窒化アルミニウム多層基板２の下面側に設けてい
るため、 100以上というような入出力信号数に対応でき
ると共に、パッケージとしての高放熱性化が達成でき
る。そして、これらを達成した上で、パッケージ形状を
小形化することが可能となる。例えば、上記実施例の半
導体パッケージ１の形状は、25.4mm×25.4mmである。こ
のように、パッケージの小形化が可能となることから、
パッケージ内配線長を短縮化することができ、よって信
号遅延を抑制することが可能となる。これによって、半
導体チップの高速動作化に対して有効に対応することが
可能となる。
た窒化アルミニウム多層基板２を使用し、かつ入出力ピ
ン４を窒化アルミニウム多層基板２の下面側に設けてい
るため、 100以上というような入出力信号数に対応でき
ると共に、パッケージとしての高放熱性化が達成でき
る。そして、これらを達成した上で、パッケージ形状を
小形化することが可能となる。例えば、上記実施例の半
導体パッケージ１の形状は、25.4mm×25.4mmである。こ
のように、パッケージの小形化が可能となることから、
パッケージ内配線長を短縮化することができ、よって信
号遅延を抑制することが可能となる。これによって、半
導体チップの高速動作化に対して有効に対応することが
可能となる。
【００２４】さらに、半導体チップ３を気密封止する封
止部材２３は、高熱伝導性を有していることから、この
封止部材２３側からも半導体チップ３からの熱を放散さ
せることができるため、より一層放熱性を高めることが
できる。
止部材２３は、高熱伝導性を有していることから、この
封止部材２３側からも半導体チップ３からの熱を放散さ
せることができるため、より一層放熱性を高めることが
できる。
【００２５】このように、上記実施例の半導体パッケー
ジ１は、小形化および多ピン化が可能である上に高放熱
性を満足し、さらに信号遅延が抑制できると共に、動作
周波数の高周波化による誤動作を防止し得るものである
と言える。よって、 100個以上の入出力ピン４を有し、
かつ2GHz以上のシステムクロック周波数で使用される場
合に好適である。
ジ１は、小形化および多ピン化が可能である上に高放熱
性を満足し、さらに信号遅延が抑制できると共に、動作
周波数の高周波化による誤動作を防止し得るものである
と言える。よって、 100個以上の入出力ピン４を有し、
かつ2GHz以上のシステムクロック周波数で使用される場
合に好適である。
【００２６】なお、上記実施例では、半導体チップ３を
窒化アルミニウム多層基板２の一主面上に搭載した例に
ついて説明したが、本発明はこれに限定されるものでは
なく、キャビティを有するような半導体パッケージに適
用することも可能である。また、上記実施例は本発明の
半導体パッケージをＰＧＡに適用した例であるが、ＬＧ
Ａ（ランドグリッドアレイ）についても同様な効果が得
られる。
窒化アルミニウム多層基板２の一主面上に搭載した例に
ついて説明したが、本発明はこれに限定されるものでは
なく、キャビティを有するような半導体パッケージに適
用することも可能である。また、上記実施例は本発明の
半導体パッケージをＰＧＡに適用した例であるが、ＬＧ
Ａ（ランドグリッドアレイ）についても同様な効果が得
られる。
【００２７】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージによれば、パッケージを小形化した上で、入出
力信号数の増加への対応や高放熱性化が可能になると共
に、半導体チップの高速動作化による誤動作を防止する
ことができる。よって、半導体チップの高集積化や高速
動作化に実用的に対応可能な半導体パッケージを提供す
ることが可能となる。
ッケージによれば、パッケージを小形化した上で、入出
力信号数の増加への対応や高放熱性化が可能になると共
に、半導体チップの高速動作化による誤動作を防止する
ことができる。よって、半導体チップの高集積化や高速
動作化に実用的に対応可能な半導体パッケージを提供す
ることが可能となる。
【図１】本発明の一実施例の半導体パッケージの構成を
示す断面図である。
示す断面図である。
【図２】図１に示す半導体パッケージに用いた窒化アル
ミニウム多層基板の構造を示す分解斜視図である。
ミニウム多層基板の構造を示す分解斜視図である。
１………半導体パッケージ ２………窒化アルミニウム多層基板 ２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ、２ｇ……窒化ア
ルミニウム層 ３………半導体チップ ４………入出力ピン ６………表面配線層 ９………グランド層 １０……第１の信号配線層 １３……電源層 １４……第２の信号配線層 ２１……ランド ２３……窒化アルミニウム製封止部材
ルミニウム層 ３………半導体チップ ４………入出力ピン ６………表面配線層 ９………グランド層 １０……第１の信号配線層 １３……電源層 １４……第２の信号配線層 ２１……ランド ２３……窒化アルミニウム製封止部材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 孔俊 神奈川県横浜市磯子区新杉田町８番地 株式会社東芝 横浜事業所内 (56)参考文献 特開 平５−144953（ＪＰ，Ａ) 特開 昭60−253295（ＪＰ，Ａ) 特開 平２−181459（ＪＰ，Ａ) 特開 平５−243417（ＪＰ，Ａ) 特開 平５−243416（ＪＰ，Ａ) 特開 平５−235205（ＪＰ，Ａ) 特開 平５−160292（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H05K 3/46
Claims (5)
- 【請求項１】 半導体チップが搭載されると共に、該半
導体チップに電気的に接続された配線パターンを有する
窒化アルミニウム多層基板と、 前記配線パターンと電気的に接続されると共に、前記窒
化アルミニウム多層基板の前記半導体チップの搭載面と
反対側の面に設けられた接続端子とを具備し、 前記窒化アルミニウム多層基板を構成する複数の窒化ア
ルミニウム層のうち、少なくとも1層は電源層を専有し
た層であり、かつ他の少なくとも1層はグランド層を専
有した層であることを特徴とする半導体パッケージ。 - 【請求項２】 請求項１記載の半導体パッケージにおい
て、 前記半導体パッケージは、100個以上の前記接続端子を
有し、かつ2GHz以上のシステムクロック周波数で使用さ
れることを特徴とする半導体パッケージ。 - 【請求項３】 請求項１記載の半導体パッケージにおい
て、 前記窒化アルミニウム多層基板は、6層以上の窒化アル
ミニウム層を有することを特徴とする半導体パッケー
ジ。 - 【請求項４】 請求項１記載の半導体パッケージにおい
て、 前記窒化アルミニウム多層基板の前記半導体チップの搭
載面側には、高熱伝導性セラミックス封止部材が該半導
体チップを封止するように接合されていることを特徴と
する半導体パッケージ。 - 【請求項５】 請求項１記載の半導体パッケージにおい
て、 前記接続端子は、形成ピッチが1.27mm以下となるように
配置されていることを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04306923A JP3112583B2 (ja) | 1992-11-17 | 1992-11-17 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04306923A JP3112583B2 (ja) | 1992-11-17 | 1992-11-17 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163739A JPH06163739A (ja) | 1994-06-10 |
| JP3112583B2 true JP3112583B2 (ja) | 2000-11-27 |
Family
ID=17962902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04306923A Expired - Lifetime JP3112583B2 (ja) | 1992-11-17 | 1992-11-17 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3112583B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330474A (ja) * | 1995-03-31 | 1996-12-13 | Toshiba Corp | 半導体用パッケージ |
-
1992
- 1992-11-17 JP JP04306923A patent/JP3112583B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163739A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5703397A (en) | Semiconductor package having an aluminum nitride substrate | |
| US5825628A (en) | Electronic package with enhanced pad design | |
| US6218731B1 (en) | Tiny ball grid array package | |
| KR100411811B1 (ko) | 반도체패키지 | |
| US5786630A (en) | Multi-layer C4 flip-chip substrate | |
| US5886406A (en) | Power-ground plane for a C4 flip-chip substrate | |
| US6727582B2 (en) | Semiconductor device | |
| US5717249A (en) | RF power amplifying circuit device | |
| US7129571B2 (en) | Semiconductor chip package having decoupling capacitor and manufacturing method thereof | |
| KR19980024956A (ko) | 반도체 패키지 및 반도체 실장 부품 | |
| EP0694968A2 (en) | Multi-chip module semiconductor device | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP3112583B2 (ja) | 半導体パッケージ | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP3074077B2 (ja) | 半導体パッケージ | |
| JP3093278B2 (ja) | 向上したパッド設計による電子パッケージ | |
| KR200295665Y1 (ko) | 적층형반도체패키지 | |
| JP2501278B2 (ja) | 半導体パッケ―ジ | |
| JPS6079763A (ja) | 半導体装置 | |
| JP3290754B2 (ja) | 半導体搭載用多層基板 | |
| JPS6217871B2 (ja) | ||
| KR100583493B1 (ko) | 반도체패키지 | |
| JPS6336687Y2 (ja) | ||
| JPH0917906A (ja) | 半導体用パッケージ | |
| JP2892687B2 (ja) | 半導体素子用パツケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000905 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070922 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 13 |