JP3106707B2 - ワイド画面対応撮像装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画面をワイド化したテ
レビ方式に対応する撮像装置に関するものである。

【０００２】

【従来の技術】近年、ＨＤＴＶ（走査線１１２５本）や
第２世代ＥＤＴＶ（走査線５２５本（６２５本））等の
テレビ方式のように、画面のワイド化が推進されてきて
いる。アスペクト比が従来の４：３から１６：９になる
ため、これらのＨＤＴＶやワイドＥＤＴＶ用の映像信号
処理装置では従来より広帯域な映像信号を扱う。故に、
撮像素子やディスプレイのみならず信号処理回路も標準
テレビ方式の映像信号処理装置とは異なった専用回路が
必要となる。特に、最近では映像信号処理回路のデジタ
ル化が進み、しかもこれらの回路の大部分はＬＳＩ化さ
れている。画面をワイド化すると映像信号のデジタル処
理を行う回路のクロック周波数が上がるため、乗算器，
加算器，メモリ等の演算回路を高速化しなければならな
い。また、メモリはワイド化に応じサイズも大きくしな
くてはならない。故に、画面をワイド化した映像信号処
理装置において映像信号をデジタル処理するためには、
演算回路のスピードやメモリサイズを考慮した専用のデ
ジタル処理回路やＬＳＩを開発しなくてはならず、開発
コストが大きくなるという問題点を有していた。

【０００３】このような問題点を鑑み、画面をワイド化
したテレビ方式に対応した映像信号処理装置を構成する
に当たり、従来の標準テレビ用の映像信号処理装置の回
路やＬＳＩを共用するこにより開発コストを低減し、安
価なワイド画面用の映像信号処理装置を提供する手法が
近年提案されてきている。

【０００４】図１２はその代表的な手法のひとつを示
す、ワイド画面対応の撮像装置における信号処理回路の
構成を示すブロック図である。この手法の主な特徴は、
ワイド画面を分割し、並列的に処理を行うことにより従
来のＬＳＩ等の信号処理回路を有効利用するものであ
る。この例の場合、分割は２分割として処理している。
図１２において、２はワイドアスペクト比の撮像素子、
２２，２３は時間伸長回路、２４，２５は映像信号処理
回路、２６は時間圧縮回路である。以下、図１３〜図１
４を用いて従来のワイド画面対応撮像装置について説明
する。

【０００５】図１３は時間伸長回路２２，２３の構成及
び動作を説明する構成図、図１４は時間圧縮回路２６の
構成及び動作を説明する構成図を示す。

【０００６】ワイド画面撮像素子２ではワイド画面の撮
像が行われ、広帯域な映像信号が出力されて、時間伸長
回路２２，２３に入力される。時間伸長回路２２では左
画面の映像信号の分離，時間伸長が行われ、時間伸長回
路２３では右画面の映像信号の分離，時間伸長が行わ
れ、左画面と右画面の映像信号が並列化される。時間伸
長回路２２，２３はメモリによって構成され、広帯域映
像信号Ｗをサンプリングする高速なクロックに基づいて
左画面あるいは右画面のみの映像信号のデータをメモリ
に書き込み、高速クロックを分周した低速クロックでメ
モリを読み出すことにより、左画面，右画面の映像信号
を分離，時間伸長して並列化した映像信号Ｌ，Ｒを得る
ことができる。

【０００７】時間伸長回路２２，２３では、メモリの動
作として、書き込みに０．５Ｈ（Ｈは１水平走査時
間）、読み出しに１Ｈの時間が必要なため、図１３
（ａ）に示すように２個のメモリで構成し、メモリＡの
書き込みを行っているラインではメモリＢの読み出しを
行い、次のラインではＳＷ１，ＳＷ２を切り換えて逆の
動作を行う。時間伸長回路２２，２３の動作を図１３
（ｂ）に示す。

【０００８】時間伸長された映像信号Ｌ，Ｒは映像信号
処理回路２４，２５に供給され、撮像装置に必要な信号
処理、例えば、ガンマ補正、カラー補正、水平,垂直の
アパーチャ補正、マトリックス処理等が行われる。映像
信号Ｌ，Ｒは時間伸長されているため、映像信号処理回
路２４，２５に必要なスピードは半減され、垂直アパー
チャ補正回路で用いるラインメモリのサイズも半減され
るので、標準テレビ方式の撮像装置で用いた回路やＬＳ
Ｉを共有することができる。

【０００９】映像信号処理回路２４，２５で処理された
映像信号Ｌ’，Ｒ’は時間圧縮回路２６で接合、時間圧
縮されて広帯域な映像信号に変換されて出力される。時
間圧縮回路２６もメモリによって構成することができ、
その構成は図１４（ａ）に示す通りである。図１４
（ａ）のメモリＬ，Ｒでは低速なクロックに基づいて映
像信号Ｌ’，Ｒ’のデータの書き込みが行われる。メモ
リＬのデータは左画面の走査タイミングに同期して高速
クロックによって読み出され、メモリＲのデータは右画
面の走査タイミングに同期して高速クロックによって読
み出される。メモリＬ，Ｒより読み出された映像信号
Ｌ”，Ｒ”をスイッチＳＷで画面の左、右に切り換えて
映像信号Ｌ”，Ｒ”が接合され広帯域な映像信号Ｗ’を
得ることができる。なお、図１４（ａ）のメモリＬ，Ｒ
は各々のデータの書き込みに１Ｈ、読み出しに０．５Ｈ
の時間が必要であり、図１３（ａ）と同様にメモリＡ，
Ｂを有し、ライン毎に書き込み，読み出しを切り換えて
行う構成としている。メモリＬ，Ｒの動作を図１４
（ｂ）に示す。

【００１０】以上の説明では画面を２分割して処理速度
を半減する場合について説明しているが、分割数は自由
であり、ワイド画面の映像信号の帯域及び映像信号処理
回路の処理速度に応じて最適な分割数を決定すればよ
い。例えば、ワイドＥＤＴＶでは２分割、ＨＤＴＶでは
３分割以上すれば所望の処理が行える。

【００１１】

【発明が解決しようとする課題】しかしながら上記のよ
うな従来の構成のワイド画面対応の撮像装置では、分割
することにより現行方式に対応するＬＳＩや信号処理回
路等が共用できても、分割して並列的に映像信号を処理
するためのメモリや、分割した映像信号を元に合成する
ためのメモリを必要とする。また、映像信号の画像デー
タより、画像の平均値，ピーク値等をデジタル処理で抽
出し、撮像装置の各種コントロールを行う回路あるいは
ＬＳＩを使用する場合は、分割した映像信号の画像デー
タを使用することは困難であり、別途画像データの平均
値，ピーク値等を検出する、高速の回路あるいはＬＳＩ
が必要であり、回路規模、開発コストが増大するという
問題点を有していた。

【００１２】本発明は以上の点に鑑み、画面をワイド化
したテレビ方式に対応した撮像装置を構成するに当り、
回路規模の増大なしに従来の標準テレビ用の撮像装置の
信号処理回路やＬＳＩを共用することにより開発コスト
を低減し、安価なワイド画面用の撮像装置を提供するこ
とを目的としている。

【００１３】

【課題を解決するための手段】この目的を達成するため
に本発明のワイド画面対応撮像装置は、所定の周波数ｆ
ｃｋによって撮像信号を読み出すワイド画面対応の撮像
素子と、前記撮像素子の出力信号を前記撮像素子の読み
出し周波数ｆｃｋと同一周波数のクロックパルスでデジ
タル信号に変換するＡＤ変換器と、前記ＡＤ変換器の出
力信号を前記撮像素子の読み出し周波数ｆｃｋの１／ｎ
（ｎは正の整数）分周のクロック周波数でかつ位相が３
６０゜／ｎずつずれたｎ種類のクロックパルスによりｎ
分割する分割回路と、前記分割回路の各出力信号に対応
するクロックパルスでデジタル信号処理を施すｎ個のデ
ジタル信号処理回路と、前記ｎ個のデジタル信号処理回
路の各出力信号を各出力信号の位相に応じ前記撮像素子
の読み出し周波数ｆｃｋでサンプリングしｆｃｋレート
に合成する合成回路と、前記合成回路の出力信号を前記
撮像素子の読み出し周波数ｆｃｋでアナログ信号に変換
するＤＡ変換器とを備えたワイド画面対応撮像装置であ
る。

【００１４】また、本発明のワイド画面対応撮像装置
は、所定の周波数ｆｃｋによって撮像信号を読み出すワ
イド画面対応の撮像素子と、前記撮像素子の出力信号を
前記撮像素子の読み出し周波数ｆｃｋの１／ｎ（ｎは正
の整数）分周のクロック周波数でかつ位相が３６０゜／
ｎずつずれたｎ種類のクロックパルスによりデジタル信
号に変換するｎ個のＡＤ変換器と、前記ｎ個のＡＤ変換
器の各出力信号に対応するクロックパルスでデジタル信
号処理を施すｎ個のデジタル信号処理回路と、前記ｎ個
のデジタル信号処理回路の各出力信号を各出力信号の位
相に応じ前記撮像素子の読み出し周波数ｆｃｋでサンプ
リングしｆｃｋレートに合成する合成回路と、前記合成
回路の出力信号を前記撮像素子の読み出し周波数ｆｃｋ
でアナログ信号に変換するＤＡ変換器とを備えたワイド
画面対応撮像装置である。

【００１５】また、本発明のワイド画面対応撮像装置
は、所定の周波数ｆｃｋによって撮像信号を読み出すワ
イド画面対応の撮像素子と、前記撮像素子の出力信号を
前記撮像素子の読み出し周波数ｆｃｋと同一周波数のク
ロックパルスでデジタル信号に変換するＡＤ変換器と、
前記ＡＤ変換器の出力信号を前記撮像素子の読み出し周
波数ｆｃｋの１／ｎ（ｎは正の整数）分周のクロック周
波数でかつ位相が３６０゜／ｎずつずれたｎ種類のクロ
ックパルスによりｎ分割する分割回路と、前記分割回路
の各出力信号に対応するクロックパルスでデジタル信号
処理を施すｎ個のデジタル信号処理回路と、前記ｎ個の
デジタル信号処理回路の各出力信号を各出力信号の位相
に応じ前記撮像素子の読み出し周波数ｆｃｋでサンプリ
ングしｆｃｋレートに合成する合成回路と、前記合成回
路の出力信号を前記撮像素子の読み出し周波数ｆｃｋで
アナログ信号に変換するＤＡ変換器と、前記ＡＤ変換器
の出力信号を所定クロックｆｍによってデータを間引く
間引き回路と、前記間引き回路のデータにより撮像信号
の平均値，ピーク値等のデータを検出し種々のコントロ
ール用データを出力するデータ検出回路とを備えたワイ
ド画面対応撮像装置である。

【００１６】

【作用】本発明は以上の構成により、ワイド画面対応の
撮像素子の出力信号を所定のクロックｆｃｋで読み出
し、かつｆｃｋのクロックでＡＤ変換してデジタル信号
に変換し、ｆｃｋの１／ｎ（ｎは正の整数）分周のクロ
ック周波数でかつ位相が３６０°／ｎずつずれたｎ種類
のクロックパルスにより時分割的にｎ分割する。このｎ
分割された映像信号をｎ個のデジタル信号処理回路で処
理を並列的に行うことにより、デジタル信号処理回路で
必要な処理速度や帯域を低減し、従来の標準テレビ方式
処理用のデジタル信号処理回路やＬＳＩを使用可能とす
る。また、デジタル信号処理回路で処理されたｎ個の映
像信号は合成回路で各信号の位相に応じてｆｃｋクロッ
クでサンプリングされ合成された後、ＤＡ変換されワイ
ド画面の広帯域な映像信号を得ることができる。

【００１７】また本発明は、間引き回路でｆｃｋのクロ
ックでＡＤ変換されたデジタル信号を所定クロックｆｍ
によってデータを間引くことにより、従来の標準テレビ
方式処理用として使用されているデータ検出の回路やＬ
ＳＩを使用可能とする。

【００１８】

【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。

【００１９】図１は本発明の第１の実施例におけるワイ
ド画面対応撮像装置の構成を示すブロック図である。図
１において、１はレンズ等を通過した光学像が入力され
る入力端子、２はワイド画面対応（例えばアスペクト比
１６：９）の撮像素子、３は黒レベル，白レベル，プリ
ガンマ等の処理が施されるアナログプロセス回路、４は
アナログプロセス回路３の出力信号をデジタル信号に変
換するＡＤ変換器、５はＡＤ変換器４のｆｃｋクロック
レート出力信号をｆｅ，ｆｏクロックレートの信号に変
換する分割回路、６，７は分割回路５のそれぞれ出力信
号にガンマ補正，マトリックス処理等を施すデジタル信
号処理ＬＳＩ、８はｆｅ，ｆｏクロックレートの２つの
デジタル信号処理ＬＳＩ出力信号をｆｃｋクロックレー
ト信号に合成する合成回路、９は合成回路８の出力信号
をアナログ信号に変換するＤＡ変換器、１０はｆｃｋ，
ｆｅ，ｆｏのクロックパルスを発生するクロック発生回
路、１１は出力端子である。

【００２０】以下、本発明の第１の実施例の動作につい
て図２〜図６を用いて説明する。図２はクロック発生回
路１０の内部構成の１例を示す構成図及びそのタイミン
グチャート図、図３，図４は分割回路５の内部構成の１
例を示す構成図及びそのタイミングチャート図、図５，
図６は合成回路８の内部構成の１例を示す構成図及びそ
のタイミングチャート図である。

【００２１】図１において、入力端子１より入力される
光学像はワイド画面対応撮像素子２に結像され、図示し
ていない所定の垂直，水平の読み出しパルス駆動により
電気信号として出力される。このとき水平の読み出しク
ロックは現行テレビ方式の撮像素子（アスペクト比４：
３）の読み出しクロックよりも高速であり、例えば現行
テレビ方式の撮像素子の読み出しが１４．３ＭＨｚ（４
ｆｓｃ；ｆｓｃは色副搬送波周波数）とする時、この撮
像素子と同等の解像度を持つワイド画面対応撮像素子の
読み出しクロックは、アスペクト比１６：９によりほぼ
１９ＭＨｚとなる（このクロック周波数をｆｃｋとす
る）。

【００２２】この高速のクロックｆｃｋによって読み出
された広帯域撮像信号はアナログプロセス回路３で、ブ
ラックバランス等による黒レベル調整やホワイトバラン
ス等による白レベル調整、さらにプリニー処理等が施さ
れる。この後このアナログ信号は、精度，コントロー
ル，特性上優れるデジタル処理を行うために後段のＡＤ
変換器４によりデジタル信号に変換される。本実施例に
おいて、このＡＤ変換は高速のクロックｆｃｋで変換が
行われている。このＡＤ変換器４の出力信号は分割回路
５に入力される。分割回路５では、クロック発生回路１
０より出力される低速のクロックｆｅ，ｆｏによりｆｅ
レートの信号と、ｆｏレートの信号に分割して出力す
る。本実施例の場合、ｆｃｋ，ｆｅ，ｆｏのクロック発
生は、図２のクロック発生回路１０の内部構成の１例及
びタイミングチャートに示すように、フリップフロップ
１２よりｆｃｋを１／２分周した位相の１８０°違うク
ロックをｆｅ，ｆｏとしている。つまり、周波数約９Ｍ
Ｈｚの２系統の信号に分割している。故に、従来のテレ
ビ方式の信号処理速度の回路，ＬＳＩ等に対して、十分
に対応可能な処理速度となっている。

【００２３】分割回路５の分割動作を図３，図４を用い
て以下説明する。分割回路５の内部構成は例えば図３に
示すような構成になっている。図３で１３，１４は８ビ
ット（ここではＡＤ変換器４を８ビットのＡＤ変換器と
して説明する。）のディレイフリップフロップである。
ｆｃｋレートのＡＤ変換器４の出力信号８ビットは、両
方のディレイフリップフロップ１３，１４に入力されて
いる。クロック発生回路１０より出力されるクロックｆ
ｅはディレイフリップフロップ１３に、クロックｆｏは
ディレイフリップフロップ１４にそれぞれ入力されてい
る。故に、図４のタイミングチャートに示すように、Ｄ
０，Ｄ１，Ｄ２，Ｄ３，・・・のｆｃｋレートの信号
が、１／２ｆｃｋレートのＤ０，Ｄ２，・・・の信号系
列と、Ｄ１，Ｄ３，・・・の信号系列の２系統に分割さ
れる。

【００２４】分割された２系統の信号はデジタル信号処
理ＬＳＩ６及びデジタル信号処理ＬＳＩ７にそれぞれ入
力され、ガンマ補正，ブランキング処理，マトリックス
処理等の種々のデジタル処理が施される。デジタル信号
処理ＬＳＩ６及びデジタル信号処理ＬＳＩ７の動作は全
く同様であり、処理の位相が１８０°違うだけである。
ここで、前述したようにクロックは約９ＭＨｚであり、
十分に従来のテレビ方式の処理速度に対応可能であるた
め、その動作については何ら問題ない。このデジタル信
号処理ＬＳＩ６及びデジタル信号処理ＬＳＩ７のそれぞ
れ出力信号は合成回路８でｆｃｋレートの信号に合成さ
れ、元の広帯域ワイド画面信号に復元される。

【００２５】合成回路８の合成動作を図５，図６を用い
て以下説明する。合成回路８の内部構成は例えば図５の
ようになっている。図５において、１５は２系統の入力
信号を切り換えて出力する８ビットのマルチプレクサ、
１６はディレイフリップフロップである。マルチプレク
サ１５はＳ入力がロー（０）のときＩ０入力を、ハイ
（１）のときＩ１入力を選択して出力する。このＳ入力
にはクロックｆｏが入力されている。また、ディレイフ
リップフロップ１６のクロック入力には、ｆｃｋが入力
されている。故に、図６のタイミングチャートよりわか
るように、マルチプレクサ１５のＳ入力にはクロックｆ
ｏが入力されているので、マルチプレクサ１５はＳ入力
がローのときデジタル信号処理ＬＳＩ６の出力信号ｄ
０，ｄ２，・・・を、Ｓ入力がハイのときデジタル信号
処理ＬＳＩ７の出力信号ｄ１，ｄ３，・・・を出力す
る。この出力信号がディレイフリップフロップ１６でク
ロックｆｃｋによりデータ保持され、ｄ０，ｄ１，ｄ
２，ｄ３，・・・のｆｃｋレートの信号が合成される。
この合成回路８で合成されたデジタル信号はＤＡ変換器
９でアナログ信号に変換され、出力端子１１より、広帯
域のワイド画面撮像信号が得られる。

【００２６】このように本発明の第１の実施例によれ
ば、ワイド画面の撮像信号の分割，合成においてメモリ
を必要とせず、デジタル回路の得意とする簡単なデータ
保持回路やマルチプレクサ回路等で構成でき、回路規模
が格段に削減できる。これは従来例との重要な相違点で
ある。

【００２７】なお、分割回路５の機能は、デジタル信号
処理ＬＳＩ６及びデジタル信号処理ＬＳＩ７内の各々の
初段のディレイフリップフロップにその機能を持たせて
もいいことは言うまでもない。

【００２８】次に、本発明の第２の実施例のワイド画面
撮像装置について図７を用いて説明する。図７におい
て、１はレンズ等を通過した光学像が入力される入力端
子、２はワイド画面対応（例えばアスペクト比１６：
９）の撮像素子、３は黒レベル，白レベル，プリガンマ
等の処理が施されるアナログプロセス回路、１７，１８
はアナログプロセス回路３の出力信号をｆｅ，ｆｏクロ
ックレートでデジタル信号に変換するＡＤ変換器、６，
７はＡＤ変換器１７，１８のそれぞれ出力信号にガンマ
補正，マトリックス処理等を施すデジタル信号処理ＬＳ
Ｉ、８はｆｅ，ｆｏクロックレートの２つのデジタル信
号処理ＬＳＩ出力信号をｆｃｋクロックレート信号に合
成する合成回路、９は合成回路８の出力信号をアナログ
信号に変換するＤＡ変換器、１０はｆｃｋ，ｆｅ，ｆｏ
のクロックパルスを発生するクロック発生回路、１１は
出力端子である。

【００２９】本実施例において第１の実施例と違うとこ
ろは分割回路５を省き、ＡＤ変換器を２つ備えている点
である。他の回路は全く同様の回路であり、故にその動
作、作用も同様であり、動作説明は省略する。

【００３０】本実施例においてのメリットは、分割回路
が省略できる点と、ＡＤ変換器１７，１８をｆｃｋ（約
１９ＭＨｚ）の１／２分周したｆｅ，ｆｏ（約９ＭＨ
ｚ）で動作させるため、高速のＡＤ変換器は必要でな
く、ワイド画面撮像信号の読み出しクロックがさらに高
くなっても対応可能になる点である。

【００３１】次に、本発明の第３，第４の実施例のワイ
ド画面対応撮像装置を図８，図９を用いて説明する。図
８，図９において、１はレンズ等を通過した光学像が入
力される入力端子、２はワイド画面対応（例えばアスペ
クト比１６：９）の撮像素子、３は黒レベル，白レベ
ル，プリガンマ等の処理が施されるアナログプロセス回
路、４はアナログプロセス回路３の出力信号をデジタル
信号に変換するＡＤ変換器、５はＡＤ変換器４のｆｃｋ
クロックレート出力信号をｆｅ，ｆｏクロックレートの
信号に変換する分割回路、６，７は分割回路５のそれぞ
れ出力信号にガンマ補正，マトリックス処理等を施すデ
ジタル信号処理ＬＳＩ、８はｆｅ，ｆｏクロックレート
の２つのデジタル信号処理ＬＳＩ出力信号をｆｃｋクロ
ックレート信号に合成する合成回路、９は合成回路８の
出力信号をアナログ信号に変換するＤＡ変換器、１０は
ｆｃｋ，ｆｅ，ｆｏのクロックパルスを発生するクロッ
ク発生回路、１１は出力端子である。また、１９はＡＤ
変換器４の出力信号を適度に間引く間引き回路、２０は
間引き回路１９の出力信号から撮像画面の平均値やピー
ク値等を検出するデータ検出ＬＳＩ、２１はｆｃｋ，ｆ
ｅ，ｆｏのクロック発生に加え間引き回路１９の間引き
用のクロックｆｍを発生するクロック発生回路である。

【００３２】以下、第３，第４の実施例についてその動
作を説明する。図８の第３の実施例と図９の第４の実施
例で構成上違ってる点は、図８の第３の実施例がデータ
検出ＬＳＩ２０の入力信号として、間引き回路１９によ
ってＡＤ変換器４の出力信号から適度に間引いた信号を
とっているのに対し、図９の第４の実施例ではデータ検
出ＬＳＩ２０の入力信号として、デジタル信号処理ＬＳ
Ｉ７への入力信号と同じ分割回路５の片方の出力信号よ
りとっている点である。また、図８，図９の第３，第４
の実施例が、図１，図７の第１，第２の実施例と大きく
異なる点は、データ検出用ＬＳＩを備えた点であり、そ
の他の分割動作，合成動作等は全く同様であり、その動
作説明は省略する。

【００３３】図８において、間引き回路１９の構成とし
ては、例えばディレイフリップフロップにより構成し、
クロックｆｍでＡＤ変換器４のｆｃｋレートの高速の出
力信号をデータ保持することにより、ｆｍレートの信号
に間引くことができる。このクロックｆｍを適度な値に
設定することにより、処理速度を下げ、従来のテレビ方
式対応のデータ検出ＬＳＩ、あるいはもっと小規模のＬ
ＳＩを利用可能とすることができる。また、図９の第４
の実施例ではこの間引き動作を、分割回路５の動作によ
り兼ねており、間引き回路を省略できる。

【００３４】本発明の第３，第４の実施例により、従来
画面を例えば左、右等に分割し処理していた手法では困
難であった撮像画面の平均値，ピーク値等の検出を、従
来のテレビ方式対応のデータ検出ＬＳＩ等で簡単に行う
ことができる。

【００３５】また、データを間引いても撮像画面の平均
値，ピーク値等の検出の精度は、図９の第４の実施例の
ように間引きの程度が１／２、あるいは１／４程度であ
れば、以下の説明により問題ないことがわかる。

【００３６】撮像装置等において画面の平均値，ピーク
値等を求めるためには、例えば撮像画面を図１０（ａ）
に示すように、４８（水平）×１５（垂直）＝７２０の
ブロックに分割しその各ブロックの画像データの平均値
を求める。画面のピーク値はその中で最大の値とし、画
面全体の平均値を求めるには、各ブロックの画像データ
の平均値を加算し、７２０で割り算することにより求め
る。また、１ブロックは図１０（ｂ）に示すように、撮
像素子の画素数にも依存するが例えば、１６画素×１６
ライン＝２５６の画素データより構成される。

【００３７】ここで第４の実施例のようにデータを１／
２に間引く場合を考える。例えば図１１のような入力デ
ータとする。この場合、１ラインの３２画素分だけ示し
ているが、間引かない場合は領域１及び領域２の１ライ
ン分だけの平均値１ｌａｖａはそれぞれ、 １ｌａｖａ＝１２００／１６＝７５，１ｌａｖａ＝１２
８０／１６＝８０ となる。領域１及び領域２を平均化すると７７．５とな
る。また、間引く場合は１，３，５，・・・と画素を選
択する場合、１ライン分だけの平均値１ｌａｖｍ１は、 １ｌａｖｍ１＝１２００／１６＝７５ ２，４，６，・・・と画素を選択する場合、１ライン分
だけの平均値１ｌａｖｍ２は、 １ｌａｖｍ２＝１２８０／１６＝８０ となる。故に、画素の選択の仕方に関係無しに若干の誤
差がでる。また、高周波の画像データであれば誤差も大
きくなると考えられるが、撮像画像データは近接画素に
は相関が大きく、さらに高周波成分のエネルギーは小さ
いという特性を持つこと、さらに１６ライン分の平均を
とり、さらに７２０／２＝３６０ブロックの平均をとる
ことなどを考慮すればほとんど誤差はなくなる。

【００３８】以上説明したように、本発明の第３，第４
の実施例により、ワイド画面対応用に高速のデータ検出
ＬＳＩを専用に開発しなくても、従来のテレビ方式対応
のデータ検出ＬＳＩ、あるいはもっと小規模のＬＳＩを
利用可能とすることができる。

【００３９】なお、図９の第４の実施例の場合は、デジ
タル信号処理ＬＳＩ７の中にデータ検出ＬＳＩ２０を組
み込んだＬＳＩを使用する構成にしてもいいことは言う
までもない。また各実施例において、合成回路８の後ろ
に、ワイド画面対応可能のデジタル信号処理ＬＳＩを配
置していいことも言うまでもない。また、分割回路５用
のクロック及び分割数はｆｃｋの１／２分周以外の他の
適切な分周比、及び分割数（例えば１／４分周，４分
割）でもいいことは言うまでもない。

【００４０】また各実施例において、デジタル信号処理
部はＬＳＩを使用している例を示しているが、ＬＳＩ化
されていないディスクリートの回路でもいいことは言う
までもない。

【００４１】

【発明の効果】以上説明したように本発明によれば、画
面をワイド化したテレビ方式に対応した撮像装置を構成
するに当り、メモリ等を使用しなくてもワイド画面撮像
信号の分割，合成処理が行えるため、回路規模の増大な
しに従来の標準テレビ用の撮像装置の信号処理回路やＬ
ＳＩ（デジタル信号処理そのもののＬＳＩやデータ検出
用のＬＳＩ等）を共用することができ、開発コストを低
減し安価なワイド画面対応の撮像装置を提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるワイド画面対応
撮像装置の構成を示すブロック図

【図２】同第１の実施例におけるクロック発生回路１０
の内部構成の１例を示すブロック図及びそのタイミング
チャート図

【図３】同第１の実施例における分割回路５の内部構成
の１例を示すブロック図

【図４】図３における分割回路５の動作を示すタイミン
グチャート図

【図５】同第１の実施例における合成回路８の内部構成
の１例を示すブロック図

【図６】図５における合成回路８の動作を示すタイミン
グチャート図

【図７】本発明の第２の実施例におけるワイド画面対応
撮像装置の構成を示すブロック図

【図８】本発明の第３の実施例におけるワイド画面対応
撮像装置の構成を示すブロック図

【図９】本発明の第４の実施例におけるワイド画面対応
撮像装置の構成を示すブロック図

【図１０】同第３，第４の実施例における画像データ検
出のための画面分割例を示す説明図

【図１１】同第３，第４の実施例における画面分割ブロ
ックの平均値を算出するための説明図

【図１２】従来のワイド画面対応撮像装置の信号処理回
路の構成を示すブロック図

【図１３】図１２における時間伸長回路２２，２３の構
成及び動作説明図

【図１４】図１２における時間圧縮回路２６の構成及び
動作説明図

【符号の説明】

３ アナログプロセス回路 ４，１７，１８ ＡＤ変換器 ５ 分割回路 ６ デジタル信号処理ＬＳＩ ７ デジタル信号処理ＬＳＩ ８ 合成回路 ９ ＤＡ変換器 １０，２１ クロック発生回路 １９ 間引き回路 ２０ データ検出ＬＳＩ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/14 - 5/253 H04N 5/335 H04N 7/00 - 7/015

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 所定の周波数ｆｃｋによって撮像信号を
   読み出すワイド画面対応の撮像素子と、 前記撮像素子の出力信号を前記撮像素子の読み出し周波
   数ｆｃｋと同一周波数のクロックパルスでデジタル信号
   に変換するＡＤ変換器と、 前記ＡＤ変換器の出力信号を前記撮像素子の読み出し周
   波数ｆｃｋの１／ｎ（ｎは正の整数）分周のクロック周
   波数でかつ位相が３６０゜／ｎずつずれたｎ種類のクロ
   ックパルスによりｎ分割する分割回路と、 前記分割回路の各出力信号に対応するクロックパルスで
   デジタル信号処理を施すｎ個のデジタル信号処理回路
   と、 前記ｎ個のデジタル信号処理回路の各出力信号を各出力
   信号の位相に応じ前記撮像素子の読み出し周波数ｆｃｋ
   でサンプリングしｆｃｋレートに合成する合成回路と、 前記合成回路の出力信号を前記撮像素子の読み出し周波
   数ｆｃｋでアナログ信号に変換するＤＡ変換器とを備え
   たことを特徴とするワイド画面対応撮像装置。
2. 【請求項２】 所定の周波数ｆｃｋによって撮像信号を
   読み出すワイド画面対応の撮像素子と、 前記撮像素子の出力信号を前記撮像素子の読み出し周波
   数ｆｃｋの１／ｎ（ｎは正の整数）分周のクロック周波
   数でかつ位相が３６０゜／ｎずつずれたｎ種類のクロッ
   クパルスによりデジタル信号に変換するｎ個のＡＤ変換
   器と、 前記ｎ個のＡＤ変換器の各出力信号に対応するクロック
   パルスでデジタル信号処理を施すｎ個のデジタル信号処
   理回路と、 前記ｎ個のデジタル信号処理回路の各出力信号を各出力
   信号の位相に応じ前記撮像素子の読み出し周波数ｆｃｋ
   でサンプリングしｆｃｋレートに合成する合成回路と、 前記合成回路の出力信号を前記撮像素子の読み出し周波
   数ｆｃｋでアナログ信号に変換するＤＡ変換器とを備え
   たことを特徴とするワイド画面対応撮像装置。
3. 【請求項３】 所定の周波数ｆｃｋによって撮像信号を
   読み出すワイド画面対応の撮像素子と、 前記撮像素子の出力信号を前記撮像素子の読み出し周波
   数ｆｃｋと同一周波数のクロックパルスでデジタル信号
   に変換するＡＤ変換器と、 前記ＡＤ変換器の出力信号を前記撮像素子の読み出し周
   波数ｆｃｋの１／ｎ（ｎは正の整数）分周のクロック周
   波数でかつ位相が３６０゜／ｎずつずれたｎ種類のクロ
   ックパルスによりｎ分割する分割回路と、 前記分割回路の各出力信号に対応するクロックパルスで
   デジタル信号処理を施すｎ個のデジタル信号処理回路
   と、 前記ｎ個のデジタル信号処理回路の各出力信号を各出力
   信号の位相に応じ前記撮像素子の読み出し周波数ｆｃｋ
   でサンプリングしｆｃｋレートに合成する合成回路と、 前記合成回路の出力信号を前記撮像素子の読み出し周波
   数ｆｃｋでアナログ信号に変換するＤＡ変換器と、 前記ＡＤ変換器の出力信号を所定クロックｆｍによって
   データを間引く間引き回路と、 前記間引き回路のデータにより撮像信号の平均値，ピー
   ク値等のデータを検出し種々のコントロール用データを
   出力するデータ検出回路とを備えたことを特徴とするワ
   イド画面対応撮像装置。