JP3102819B2 - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法Info
- Publication number
- JP3102819B2 JP3102819B2 JP14154792A JP14154792A JP3102819B2 JP 3102819 B2 JP3102819 B2 JP 3102819B2 JP 14154792 A JP14154792 A JP 14154792A JP 14154792 A JP14154792 A JP 14154792A JP 3102819 B2 JP3102819 B2 JP 3102819B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- display device
- crystal display
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は情報端末用として用いら
れるアクティブマトリクス液晶表示パネルに関する。
れるアクティブマトリクス液晶表示パネルに関する。
【０００２】一般にアクティブ型液晶表示装置は、数十
万個のスイッチング素子を有するため、それを全て無欠
陥で作成するのは現在のプロセス技術においては非常に
困難である。そこで一表示画素あたりに複数のスイッチ
ング素子を設ける、いわゆる冗長構成が広く採用されて
いる。
万個のスイッチング素子を有するため、それを全て無欠
陥で作成するのは現在のプロセス技術においては非常に
困難である。そこで一表示画素あたりに複数のスイッチ
ング素子を設ける、いわゆる冗長構成が広く採用されて
いる。
【０００３】
【従来の技術】図１２に従来のアクティブマトリクス液
晶パネルの１つの画素を示す。これは、ゲートバスライ
ン１から送られてくる選択電圧によってＴＦＴ２のゲー
ト電極３に選択電圧が印加されるとドレインバスライン
４から送られてきた信号電圧がドレイン電極５、ソース
電極６を介して画素電極７に印加され、表示されること
になる。しかし、この時ＴＦＴに故障、たとえば選択電
圧が印加されてもゲート電極３が動作しない場合やソー
ス電極６と画素電極７のコンタクト不良、チャンネル抵
抗の増大等が生じた場合は画素電極に信号電圧が印加さ
れず表示欠陥になるという問題があった。
晶パネルの１つの画素を示す。これは、ゲートバスライ
ン１から送られてくる選択電圧によってＴＦＴ２のゲー
ト電極３に選択電圧が印加されるとドレインバスライン
４から送られてきた信号電圧がドレイン電極５、ソース
電極６を介して画素電極７に印加され、表示されること
になる。しかし、この時ＴＦＴに故障、たとえば選択電
圧が印加されてもゲート電極３が動作しない場合やソー
ス電極６と画素電極７のコンタクト不良、チャンネル抵
抗の増大等が生じた場合は画素電極に信号電圧が印加さ
れず表示欠陥になるという問題があった。
【０００４】そこで、特開昭６０−９７３２２号では図
１３に示すように１つの画素を複数７-1, ７-2に分割
し、それぞれを別々のＴＦＴ２-1，２-2に接続してお
き、ＴＦＴ故障によって画素欠陥があっても残りの画素
で表示を行い、表示欠陥が発生しないような冗長構成が
提案されている。しかし、この方法は擬似的に無欠陥を
実現するためＴＶ等の動画表示では問題はないが、情報
端末等の静止画表示には分割画素に欠陥が生ずると文字
や絵が欠けて見にくくなるために適してはいない。
１３に示すように１つの画素を複数７-1, ７-2に分割
し、それぞれを別々のＴＦＴ２-1，２-2に接続してお
き、ＴＦＴ故障によって画素欠陥があっても残りの画素
で表示を行い、表示欠陥が発生しないような冗長構成が
提案されている。しかし、この方法は擬似的に無欠陥を
実現するためＴＶ等の動画表示では問題はないが、情報
端末等の静止画表示には分割画素に欠陥が生ずると文字
や絵が欠けて見にくくなるために適してはいない。
【０００５】そこで最近では図１４に示すように１つの
画素を複数に分割したそれぞれの画素電極７-1, ７-2間
にスイッチング素子８を設けて分割素子のＴＦＴが故障
していた場合にはそのＴＦＴをレーザ等で切り離しスイ
ッチング素子８を外部回路を駆動して他の分割画素から
信号電圧を供給するという方法が提案されている。
画素を複数に分割したそれぞれの画素電極７-1, ７-2間
にスイッチング素子８を設けて分割素子のＴＦＴが故障
していた場合にはそのＴＦＴをレーザ等で切り離しスイ
ッチング素子８を外部回路を駆動して他の分割画素から
信号電圧を供給するという方法が提案されている。
【０００６】
【発明が解決しようとする課題】上記図１３に示した方
式では、この画素構成に液晶電圧の電圧保持を目的とし
た蓄積容量を付加した場合には画素電極の開口率が著し
く低下し、パネル輝度の低下につながるという問題があ
る。また図１４の方式ではＴＦＴのショートによる欠陥
の場合、このＴＦＴをレーザで切り離し修正することが
できるが、この欠陥の検出は困難であるという問題があ
る。
式では、この画素構成に液晶電圧の電圧保持を目的とし
た蓄積容量を付加した場合には画素電極の開口率が著し
く低下し、パネル輝度の低下につながるという問題があ
る。また図１４の方式ではＴＦＴのショートによる欠陥
の場合、このＴＦＴをレーザで切り離し修正することが
できるが、この欠陥の検出は困難であるという問題があ
る。
【０００７】本発明は一画素に複数のスイッチング素子
を有する液晶パネルにおいて、蓄積容量を付加しても画
素電極の開口率の低下のない液晶パネル、及びスイッチ
ング素子の欠陥を容易に発見できる液晶パネルを実現し
ようとする。
を有する液晶パネルにおいて、蓄積容量を付加しても画
素電極の開口率の低下のない液晶パネル、及びスイッチ
ング素子の欠陥を容易に発見できる液晶パネルを実現し
ようとする。
【０００８】
【課題を解決するための手段】本発明の液晶表示装置に
於いては、信号電圧を供給する複数のドレインバスライ
ン４と走査電圧を供給する複数のゲートバスライン１が
ガラス基板上で直交し、その交点近傍に複数のＴＦＴ
（薄膜トランジスタ) ２-1，２-2と該ＴＦＴに対応した
複数の画素電極７-1, ７-2と、該複数の画素電極間を接
続するスイッチング素子８と、蓄積容量用電極９とが設
けられたアクティブマトリクス基板と、ガラス基板上に
対向電極と液晶配向膜とが設けられた対向基板と、該対
向基板とアクティブマトリクス基板に挟持された液晶と
より成るアクティブマトリクス液晶パネルにおいて、同
一の信号電圧、又は異なる信号電圧が供給される前記複
数の画素電極７-1, ７-2間に前記蓄積容量用電極９を跨
設し、且つ該蓄積容量用電極９を前記スイッチング素子
８のスイッチング制御電極を兼ねるように配置したこと
を特徴とする。
於いては、信号電圧を供給する複数のドレインバスライ
ン４と走査電圧を供給する複数のゲートバスライン１が
ガラス基板上で直交し、その交点近傍に複数のＴＦＴ
（薄膜トランジスタ) ２-1，２-2と該ＴＦＴに対応した
複数の画素電極７-1, ７-2と、該複数の画素電極間を接
続するスイッチング素子８と、蓄積容量用電極９とが設
けられたアクティブマトリクス基板と、ガラス基板上に
対向電極と液晶配向膜とが設けられた対向基板と、該対
向基板とアクティブマトリクス基板に挟持された液晶と
より成るアクティブマトリクス液晶パネルにおいて、同
一の信号電圧、又は異なる信号電圧が供給される前記複
数の画素電極７-1, ７-2間に前記蓄積容量用電極９を跨
設し、且つ該蓄積容量用電極９を前記スイッチング素子
８のスイッチング制御電極を兼ねるように配置したこと
を特徴とする。
【０００９】また、本発明の液晶表示装置の駆動方法に
於いては、上記複数のＴＦＴ２-1，２-2が正常なスイッ
チング動作を行っている場合には前記蓄積容量用電極９
には前記複数の画素電極間のスイッチング素子８をオフ
にする電圧を印加し、前記複数のＴＦＴ２-1，２-2のい
づれかのスイッチング動作が故障した場合に限り、前記
蓄積容量用電極９に前記複数の画素電極間のスイッチン
グ素子８をオンにする電圧を印加することを特徴とす
る。
於いては、上記複数のＴＦＴ２-1，２-2が正常なスイッ
チング動作を行っている場合には前記蓄積容量用電極９
には前記複数の画素電極間のスイッチング素子８をオフ
にする電圧を印加し、前記複数のＴＦＴ２-1，２-2のい
づれかのスイッチング動作が故障した場合に限り、前記
蓄積容量用電極９に前記複数の画素電極間のスイッチン
グ素子８をオンにする電圧を印加することを特徴とす
る。
【００１０】また、本発明の液晶表示装置に於いては、
一表示画素あたり複数のスイッチング素子を有するアク
ティブマトリクス型液晶表示装置において、一表示画素
あたり複数の分割画素７-1, ７-2と、それに対応するス
イッチング素子２-1，２-2を有し、分割画素７-1, ７-2
間に光スイッチ３０を有することを特徴とする。また、
それに加えて上記光スイッチ３０としてａ−Ｓi 光スイ
ッチを用い、その抵抗値は光照射時にこのスイッチ３０
を介して隣接する分割画素が駆動できる抵抗値に、暗黒
時にはこのスイッチ３０を介して隣接する画素の電位の
影響を受けない抵抗値とすることを特徴とする。
一表示画素あたり複数のスイッチング素子を有するアク
ティブマトリクス型液晶表示装置において、一表示画素
あたり複数の分割画素７-1, ７-2と、それに対応するス
イッチング素子２-1，２-2を有し、分割画素７-1, ７-2
間に光スイッチ３０を有することを特徴とする。また、
それに加えて上記光スイッチ３０としてａ−Ｓi 光スイ
ッチを用い、その抵抗値は光照射時にこのスイッチ３０
を介して隣接する分割画素が駆動できる抵抗値に、暗黒
時にはこのスイッチ３０を介して隣接する画素の電位の
影響を受けない抵抗値とすることを特徴とする。
【００１１】この構成を採ることにより、一画素に複数
のスイッチング素子を有する液晶表示装置において、蓄
積容量を付加しても画素電極の開口率の低下のない液晶
表示装置、及びスイッチング素子の欠陥を容易に発見で
きる液晶表示装置が得られる。
のスイッチング素子を有する液晶表示装置において、蓄
積容量を付加しても画素電極の開口率の低下のない液晶
表示装置、及びスイッチング素子の欠陥を容易に発見で
きる液晶表示装置が得られる。
【００１２】
【作用】本発明の液晶表示装置では、分割画素間にまた
がって蓄積容量用電極を設け、この蓄積容量用電極を分
割画素間に設けたスイッチング素子のスイッチング制御
電極を兼ねさせることにより開口率の低下を防ぎ、さら
にパネルの無欠陥化、高コントラスト化が実現できる。
がって蓄積容量用電極を設け、この蓄積容量用電極を分
割画素間に設けたスイッチング素子のスイッチング制御
電極を兼ねさせることにより開口率の低下を防ぎ、さら
にパネルの無欠陥化、高コントラスト化が実現できる。
【００１３】また、分割画素間に光スイッチを設けたこ
とにより、光照射時（通常の液晶表示装置ではバックラ
イトを有し、その光を用いる）は分割画素間が光スイッ
チを介して接続されることになり、たとえＴＦＴの１つ
がオープン不良であっても他から書き込みができるの
で、画素欠陥とはならない。ただしＴＦＴの１つでもシ
ョート欠陥があれば、表示画全体が画素欠陥（黒欠陥）
となる。ここで何らかの手段で光スイッチに入る光を、
例えば遮光マスクを用いて遮光すると、分割画素間の光
スイッチによる接続がなくなることにより、分割画素で
不良が判別でき、後はレーザにより不良ＴＦＴを切り離
すことができる。その後通常表示では光スイッチに光を
照射するので、他のＴＦＴから書き込みが可能となり、
画素欠陥とはならない。
とにより、光照射時（通常の液晶表示装置ではバックラ
イトを有し、その光を用いる）は分割画素間が光スイッ
チを介して接続されることになり、たとえＴＦＴの１つ
がオープン不良であっても他から書き込みができるの
で、画素欠陥とはならない。ただしＴＦＴの１つでもシ
ョート欠陥があれば、表示画全体が画素欠陥（黒欠陥）
となる。ここで何らかの手段で光スイッチに入る光を、
例えば遮光マスクを用いて遮光すると、分割画素間の光
スイッチによる接続がなくなることにより、分割画素で
不良が判別でき、後はレーザにより不良ＴＦＴを切り離
すことができる。その後通常表示では光スイッチに光を
照射するので、他のＴＦＴから書き込みが可能となり、
画素欠陥とはならない。
【００１４】
【実施例】図１は本発明の第１の実施例を示す図であ
る。本実施例は、同図に示すように、走査電圧供給用の
ゲートバスライン１と、該ゲートバスラインに直交する
ように設けられた信号電圧供給用のドレインバスライン
４と、該ドレインバスライン４とゲートバスライン１の
交点近傍に設けられたＴＦＴ２-1，２-2と、各ＴＦＴに
接続された分割画素電極７-1, ７-2と、該分割画素電極
７-1, ７-2間を接続するスイッチング素子８と、分割画
素電極７-1,７-2間をまたがって設けられた蓄積容量用
電極９とにより１画素が形成され、該蓄積容量用電極９
はスイッチング素子８のスイッチング制御電極を兼ねる
ように形成されている。
る。本実施例は、同図に示すように、走査電圧供給用の
ゲートバスライン１と、該ゲートバスラインに直交する
ように設けられた信号電圧供給用のドレインバスライン
４と、該ドレインバスライン４とゲートバスライン１の
交点近傍に設けられたＴＦＴ２-1，２-2と、各ＴＦＴに
接続された分割画素電極７-1, ７-2と、該分割画素電極
７-1, ７-2間を接続するスイッチング素子８と、分割画
素電極７-1,７-2間をまたがって設けられた蓄積容量用
電極９とにより１画素が形成され、該蓄積容量用電極９
はスイッチング素子８のスイッチング制御電極を兼ねる
ように形成されている。
【００１５】次に本実施例の製造方法を図２及び図３に
より説明する。図２はＴＦＴの製造方法を説明するため
の図である。まず厚さ１．１mmの透明ガラス基板１０上
にＴi あるいはＣr 材をスパッタにより全面に積層し、
ゲートバスライン及びゲート電極３をパターニングす
る。次にその上からゲート絶縁膜(SiO2 ，SiN) 1１及び
ａ−Ｓi 材による半導体層１２をプラズマＣＶＤ法によ
り連続して積層してトランジスタのパターンでパターニ
ングする。さらにｎ+ 型ａ−Ｓi 材１３とＴi 又はＡl
材によるソース電極６並びにドレイン電極５及びドレイ
ンバスラインを形成する。
より説明する。図２はＴＦＴの製造方法を説明するため
の図である。まず厚さ１．１mmの透明ガラス基板１０上
にＴi あるいはＣr 材をスパッタにより全面に積層し、
ゲートバスライン及びゲート電極３をパターニングす
る。次にその上からゲート絶縁膜(SiO2 ，SiN) 1１及び
ａ−Ｓi 材による半導体層１２をプラズマＣＶＤ法によ
り連続して積層してトランジスタのパターンでパターニ
ングする。さらにｎ+ 型ａ−Ｓi 材１３とＴi 又はＡl
材によるソース電極６並びにドレイン電極５及びドレイ
ンバスラインを形成する。
【００１６】図３は蓄積容量用電極及びスイッチング素
子の製造方法を説明するための図であり、(a) は平面
図、(b) は (a)図のｂ−ｂ線における断面図である。本
製造方法はまず透明基板１０上にＴi あるいはＣr 材を
スパッタにより全面に積層しゲートバスライン及び蓄積
容量用電極兼ゲート電極９をパターニングする。次にそ
の上からゲート絶縁膜（SiO2，SiN) 1４及びａ−Ｓi 材
による半導体層１５をプラズマＣＶＤ法により連続して
積層してトランジスタのパターンでパターニングする。
次いで、ｎ+ ａ−Ｓi 材１６とＴi 又はＡl 材によるソ
ース（ドレイン）電極６、ドレイン（ソース）電極５を
形成する。さらに、分割画素電極７-1, ７ -2をそれぞれ
の一部がソース電極６又はドレイン電極５に重なるよう
にして形成する。
子の製造方法を説明するための図であり、(a) は平面
図、(b) は (a)図のｂ−ｂ線における断面図である。本
製造方法はまず透明基板１０上にＴi あるいはＣr 材を
スパッタにより全面に積層しゲートバスライン及び蓄積
容量用電極兼ゲート電極９をパターニングする。次にそ
の上からゲート絶縁膜（SiO2，SiN) 1４及びａ−Ｓi 材
による半導体層１５をプラズマＣＶＤ法により連続して
積層してトランジスタのパターンでパターニングする。
次いで、ｎ+ ａ−Ｓi 材１６とＴi 又はＡl 材によるソ
ース（ドレイン）電極６、ドレイン（ソース）電極５を
形成する。さらに、分割画素電極７-1, ７ -2をそれぞれ
の一部がソース電極６又はドレイン電極５に重なるよう
にして形成する。
【００１７】このスイッチング素子は故障ＴＦＴに接続
された側の画素電極がソース電極となるように規定され
ている。またスイッチング素子の大きさはＴＦＴ２-1又
は２ -2と同じでよい。このような構成で図３(a) のよう
に分割画素電極７-1, ７-2間に設けることで、ある条件
電圧を蓄積容量用バスラインに印加することで分割画素
電極７-1, ７-2間を接続することができる。ここで蓄積
容量用電極の容量は、例えば画素容量の約３倍程度が好
ましく、この時の蓄積容量用電極９と分割画素電極
７-1, ７-2との重なり面積は例えば 2．５×１０-9ｍ2
程度が適当である。また蓄積容量用電極兼スイッチング
素子８は図４のように同一画素７内ではなく、縦方向に
１つ前の画素間に作り込んでもよい。
された側の画素電極がソース電極となるように規定され
ている。またスイッチング素子の大きさはＴＦＴ２-1又
は２ -2と同じでよい。このような構成で図３(a) のよう
に分割画素電極７-1, ７-2間に設けることで、ある条件
電圧を蓄積容量用バスラインに印加することで分割画素
電極７-1, ７-2間を接続することができる。ここで蓄積
容量用電極の容量は、例えば画素容量の約３倍程度が好
ましく、この時の蓄積容量用電極９と分割画素電極
７-1, ７-2との重なり面積は例えば 2．５×１０-9ｍ2
程度が適当である。また蓄積容量用電極兼スイッチング
素子８は図４のように同一画素７内ではなく、縦方向に
１つ前の画素間に作り込んでもよい。
【００１８】図５は本実施例に周辺回路を含めて示した
図である。例えば蓄積容量用電極９はパネル２０の左側
に引き出し、アナログスイッチ回路２１等によりスイッ
チング素子をオフする電圧、例えば−１０Ｖを印加して
おき、ＴＦＴ故障のあるゲートラインだけにはスイッチ
ング素子をオンにする電圧、例えば１０Ｖが任意に印加
できる回路構成とする。ゲートバスライン１はパネル２
０の右側に引き出し、シフトレジスタ回路２２等により
走査パルスを発生している。またデータバスライン（＝
ドレインバスライン）４は例えば奇数ラインをパネル２
０の上側に、偶数ラインは下側に引き出し、シフトレジ
スタ２３とラッチ回路２４により信号電圧を発生させ
る。
図である。例えば蓄積容量用電極９はパネル２０の左側
に引き出し、アナログスイッチ回路２１等によりスイッ
チング素子をオフする電圧、例えば−１０Ｖを印加して
おき、ＴＦＴ故障のあるゲートラインだけにはスイッチ
ング素子をオンにする電圧、例えば１０Ｖが任意に印加
できる回路構成とする。ゲートバスライン１はパネル２
０の右側に引き出し、シフトレジスタ回路２２等により
走査パルスを発生している。またデータバスライン（＝
ドレインバスライン）４は例えば奇数ラインをパネル２
０の上側に、偶数ラインは下側に引き出し、シフトレジ
スタ２３とラッチ回路２４により信号電圧を発生させ
る。
【００１９】このようにして、ＴＦＴに故障があって
も、スイッチング素子８を作動させることにより欠陥Ｔ
ＦＴに接続した分割画素を作動させ、欠陥のない状態と
することができる。また蓄積容量用電極を開口率の低下
を招くことなく設けることが出来るため、高コントラス
ト高輝度なアクティブマトリクス液晶パネルが実現でき
る。
も、スイッチング素子８を作動させることにより欠陥Ｔ
ＦＴに接続した分割画素を作動させ、欠陥のない状態と
することができる。また蓄積容量用電極を開口率の低下
を招くことなく設けることが出来るため、高コントラス
ト高輝度なアクティブマトリクス液晶パネルが実現でき
る。
【００２０】図６は本発明の第２の実施例を示す図であ
る。本実施例は１つの画素を４つの分割画素電極７-1〜
７-4とし、２つのスイッチング素子８，８′で２つずつ
の分割画素電極を接続したものである。本実施例は前実
施例と同様な効果がある。
る。本実施例は１つの画素を４つの分割画素電極７-1〜
７-4とし、２つのスイッチング素子８，８′で２つずつ
の分割画素電極を接続したものである。本実施例は前実
施例と同様な効果がある。
【００２１】図７は本発明の第３の実施例を示す図であ
る。本実施例は、ゲートバスライン１と該ゲートバスラ
イン１に直交して設けられたドレインバスライン４と、
該ゲートバスライン１とドレインバスラインの交点近傍
に設けられたＴＦＴ２-1，２-2と、１画素７を分割した
分割画素電極７-1，７-2とよりなり、該分割画素電極は
それぞれＴＦＴ２-1とＴＦＴ２-2に接続され、且つ両分
割画素電極７-1，７-2間には両電極を接続して光スイッ
チ３０が設けられている。
る。本実施例は、ゲートバスライン１と該ゲートバスラ
イン１に直交して設けられたドレインバスライン４と、
該ゲートバスライン１とドレインバスラインの交点近傍
に設けられたＴＦＴ２-1，２-2と、１画素７を分割した
分割画素電極７-1，７-2とよりなり、該分割画素電極は
それぞれＴＦＴ２-1とＴＦＴ２-2に接続され、且つ両分
割画素電極７-1，７-2間には両電極を接続して光スイッ
チ３０が設けられている。
【００２２】上記光スイッチ３０の条件として、光照
射時（通常表示時）に光スイッチ３０を介して、隣接す
る分割画素電極７-1，７-2に書き込みができる。暗黒
時（欠陥検査時）に隣接するＴＦＴがショートしている
分割画素の影響を受けずに書き込みができることの２点
である。これをシュミレーションにより計算するとに
関しては１０7 Ω以下の抵抗値、に関しては１０10Ω
以上となれば本発明に適用する条件を満たすことができ
る。
射時（通常表示時）に光スイッチ３０を介して、隣接す
る分割画素電極７-1，７-2に書き込みができる。暗黒
時（欠陥検査時）に隣接するＴＦＴがショートしている
分割画素の影響を受けずに書き込みができることの２点
である。これをシュミレーションにより計算するとに
関しては１０7 Ω以下の抵抗値、に関しては１０10Ω
以上となれば本発明に適用する条件を満たすことができ
る。
【００２３】この光スイッチの例として、光導電性のあ
るａ−Ｓi を用いる。ａ−Ｓi の光導電性は図８に（参
考文献．照晃堂，アモルファス太陽電池 p107)示すよう
に、光照射時に１０3 Ωcm、暗黒時に１０8 Ωcmとな
る。従ってａ−Ｓi の膜厚を０．３μm 、重なりを５μ
m 口とすれば、そのサンドイッチセルの抵抗値は光照射
時１０5 、暗黒時に１０10Ωとなり、，の条件を満
たすことができる。そのサンドイッチ構造としては、図
９に示すように、一方の分割画素電極７-1に接続した金
属膜４０と、他方の分割画素電極７-2との間にａ−Ｓi
膜４１を挟んだもの、あるいは図１０の如く両分割画素
電極７-1，７-2と金属膜４０でａ−Ｓi 膜４１を挟んだ
もの等でよい。
るａ−Ｓi を用いる。ａ−Ｓi の光導電性は図８に（参
考文献．照晃堂，アモルファス太陽電池 p107)示すよう
に、光照射時に１０3 Ωcm、暗黒時に１０8 Ωcmとな
る。従ってａ−Ｓi の膜厚を０．３μm 、重なりを５μ
m 口とすれば、そのサンドイッチセルの抵抗値は光照射
時１０5 、暗黒時に１０10Ωとなり、，の条件を満
たすことができる。そのサンドイッチ構造としては、図
９に示すように、一方の分割画素電極７-1に接続した金
属膜４０と、他方の分割画素電極７-2との間にａ−Ｓi
膜４１を挟んだもの、あるいは図１０の如く両分割画素
電極７-1，７-2と金属膜４０でａ−Ｓi 膜４１を挟んだ
もの等でよい。
【００２４】このように構成された本実施例は、光照射
時は分割画素電極７-1，７-2間が光スイッチ３０を介し
て接続されることになり、たとえ一方のＴＦＴがオープ
ン不良であっても他方のＴＦＴで書き込みができるので
画素欠陥とはならない。またＴＦＴの一つでもショート
欠陥となれば、表示画素全体が画素欠陥（黒欠陥）とな
る。ここで何らかの手段、例えば遮光マスクを用いて光
スイッチ３０に入る光を遮光すると、分割画素間の光ス
イッチによる接続がなくなることになり、分割画素の不
良が判別できる。この後不良ＴＦＴをレーザにより切断
すれば、通常表示では光スイッチ３０はオンとなるの
で、他のＴＦＴからの書き込みが可能となり画素欠陥と
はならない。このように光スイッチ３０に入射する光を
制御することにより欠陥画素を検出することができる。
時は分割画素電極７-1，７-2間が光スイッチ３０を介し
て接続されることになり、たとえ一方のＴＦＴがオープ
ン不良であっても他方のＴＦＴで書き込みができるので
画素欠陥とはならない。またＴＦＴの一つでもショート
欠陥となれば、表示画素全体が画素欠陥（黒欠陥）とな
る。ここで何らかの手段、例えば遮光マスクを用いて光
スイッチ３０に入る光を遮光すると、分割画素間の光ス
イッチによる接続がなくなることになり、分割画素の不
良が判別できる。この後不良ＴＦＴをレーザにより切断
すれば、通常表示では光スイッチ３０はオンとなるの
で、他のＴＦＴからの書き込みが可能となり画素欠陥と
はならない。このように光スイッチ３０に入射する光を
制御することにより欠陥画素を検出することができる。
【００２５】さらに、変形例として図１１に示すよう
に、複数のスキャンバスライン５１のある場合、この光
スイッチ５０を電圧供給端と画素領域間に設ける。例え
ば、上部ラインに相当する光スイッチと、下部ラインに
相当する光スイッチが別の並びになるようにする。これ
により、別々に駆動することが可能となり、不良ショー
トＴＦＴの検出が可能となる。この時の光スイッチはａ
−Ｓi の膜厚を０．３μm 、大きさは１００μm ×３０
μm にすると前述したと同様の計算で光照射時に１０3
Ω、暗黒時に１０9 Ωとなり、光スイッチとして用いる
ことができる。
に、複数のスキャンバスライン５１のある場合、この光
スイッチ５０を電圧供給端と画素領域間に設ける。例え
ば、上部ラインに相当する光スイッチと、下部ラインに
相当する光スイッチが別の並びになるようにする。これ
により、別々に駆動することが可能となり、不良ショー
トＴＦＴの検出が可能となる。この時の光スイッチはａ
−Ｓi の膜厚を０．３μm 、大きさは１００μm ×３０
μm にすると前述したと同様の計算で光照射時に１０3
Ω、暗黒時に１０9 Ωとなり、光スイッチとして用いる
ことができる。
【００２６】
【発明の効果】本発明に依れば、画素分割方式の冗長構
成が採用でき、さらに分割画素の欠陥の修正が可能とな
り無欠陥なアクティブマトリクス液晶パネルが実現でき
る。また蓄積容量用電極を開口率の低下を招くことなく
設けることができるため高コントラスト、高輝度なアク
ティブマトリクス液晶表示装置が実現できる。また分割
画素電極間に光スイッチを設けることにより、ＴＦＴの
ショート欠陥を容易に発見できる液晶表示装置が実現で
きる。
成が採用でき、さらに分割画素の欠陥の修正が可能とな
り無欠陥なアクティブマトリクス液晶パネルが実現でき
る。また蓄積容量用電極を開口率の低下を招くことなく
設けることができるため高コントラスト、高輝度なアク
ティブマトリクス液晶表示装置が実現できる。また分割
画素電極間に光スイッチを設けることにより、ＴＦＴの
ショート欠陥を容易に発見できる液晶表示装置が実現で
きる。
【図１】本発明の第１の実施例を示す図である。
【図２】本発明の実施例におけるＴＦＴの製造方法を説
明するための図である。
明するための図である。
【図３】本発明の実施例における蓄積容量用電極及びス
イッチング素子の製造方法を説明するための図で、(a)
は平面図、(b) は (a)図のｂ−ｂ線における断面図であ
る。
イッチング素子の製造方法を説明するための図で、(a)
は平面図、(b) は (a)図のｂ−ｂ線における断面図であ
る。
【図４】本発明の第１の実施例の変形例を示す図であ
る。
る。
【図５】本発明の実施例に周辺回路を含めて示した図で
ある。
ある。
【図６】本発明の第２の実施例を示す図である。
【図７】本発明の第３の実施例を示す図である。
【図８】ａ−Ｓi の光導電性を示す図である。
【図９】光スイッチの１例を示す図で、(a) は平面図、
(b) は (a)図のｂ−ｂ線における断面図である。
(b) は (a)図のｂ−ｂ線における断面図である。
【図１０】光スイッチの他の例を示す図で、(a) は平面
図、(b) は (a)図のｂ−ｂ線における断面図である。
図、(b) は (a)図のｂ−ｂ線における断面図である。
【図１１】本発明の第３の実施例の変形例を示す図であ
る。
る。
【図１２】従来のアクティブマトリクス液晶パネルの１
つの画素を示す図である。
つの画素を示す図である。
【図１３】１つの画素を複数に分割したアクティブマト
リクス液晶パネルの１画素を示す図である。
リクス液晶パネルの１画素を示す図である。
【図１４】分割画素間にスイッチング素子を設けたアク
ティブマトリクス液晶パネルの１画素を示す図である。
ティブマトリクス液晶パネルの１画素を示す図である。
１…ゲートバスライン ２-1〜２-4…ＴＦＴ ３…ゲート電極 ４…ドレインバスライン ５…ドレイン電極 ６…ソース電極 ７-1〜７-4…分割画素電極 ８，８′…スイッチング素子 ９…蓄積容量用電極 １０…透明ガラス基板 １１…ゲート絶縁膜 １２…ａ−Ｓi 半導体層 １３…ｎ+ ａ−Ｓi ２０…液晶パネル ２１…アナログスイッチ ２２，２３…シフトレジスタ ２４…ラッチ回路 ３０，５０…光スイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 敬三 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭63−246726（ＪＰ，Ａ) 特開 昭63−246727（ＪＰ，Ａ) 特開 平３−72327（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368
Claims (4)
- 【請求項１】 信号電圧を供給する複数のドレインバス
ライン（４）と、走査電圧を供給する複数のゲートバス
ライン（１）がガラス基板上で直交し、その交点近傍に
複数のＴＦＴ（薄膜トランジスタ)(２-1，２-2) と、該
ＴＦＴに対応した複数の画素電極 (７-1, ７-2) と、該
複数の画素電極間を接続するスイッチング素子（８）
と、蓄積容量用電極（９）とが設けられたアクティブマ
トリクス基板と、ガラス基板上に対向電極と液晶配向膜
とが設けられた対向基板と、該対向基板とアクティブマ
トリクス基板に挟持された液晶より成るアクティブマト
リクス液晶パネルにおいて、 同一の信号電圧、又は異なる信号電圧が供給される前記
複数の画素電極 (７-1, ７-2) 間に前記蓄積容量用電極
（９）を跨設し、且つ該蓄積容量用電極（９）を前記ス
イッチング素子（８）のスイッチング制御電極を兼ねる
ように配置したことを特徴とする液晶表示装置。 - 【請求項２】 上記請求項１の液晶表示装置において、
複数のＴＦＴ（２-1，２-2) が正常なスイッチング動作
を行っている場合には前記蓄積容量用電極（９）には前
記複数の画素電極間のスイッチング素子（８）をオフに
する電圧を印加し、前記複数のＴＦＴ（２-1，２-2) の
スイッチング動作が故障した場合に限り、前記蓄積容量
用電極（９）に前記複数の画素電極間のスイッチング素
子（８）をオンにする電圧を印加することを特徴とする
液晶表示装置の駆動方法。 - 【請求項３】 一表示画素あたり複数のスイッチング素
子を有するアクティブマトリクス型液晶表示装置におい
て、 一表示画素あたり、複数の分割画素 (７-1, ７-2) と、
それに対応するスイッチング素子（２-1，２-2) を有
し、分割画素 (７-1, ７-2) 間に光スイッチ（３０）を
有することを特徴とする液晶表示装置。 - 【請求項４】 上記光スイッチ（３０）としてａ−Ｓi
光スイッチを用い、その抵抗値は光照射時にこのスイッ
チ（３０）を介して隣接する分割画素が駆動できる抵抗
値に、暗黒時にはこのスイッチ（３０）を介して隣接す
る画素の電位の影響を受けない抵抗値とすることを特徴
とする請求項３の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14154792A JP3102819B2 (ja) | 1992-06-02 | 1992-06-02 | 液晶表示装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14154792A JP3102819B2 (ja) | 1992-06-02 | 1992-06-02 | 液晶表示装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05333376A JPH05333376A (ja) | 1993-12-17 |
| JP3102819B2 true JP3102819B2 (ja) | 2000-10-23 |
Family
ID=15294509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14154792A Expired - Fee Related JP3102819B2 (ja) | 1992-06-02 | 1992-06-02 | 液晶表示装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3102819B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3185778B2 (ja) * | 1999-02-10 | 2001-07-11 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置、その製造方法及びその駆動方法 |
| KR100885018B1 (ko) * | 2002-08-30 | 2009-02-20 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| KR101189267B1 (ko) | 2004-12-03 | 2012-10-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 액정 표시 장치 |
| JP4498043B2 (ja) * | 2004-07-20 | 2010-07-07 | シャープ株式会社 | 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法 |
| KR101160831B1 (ko) | 2005-06-01 | 2012-06-28 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101407287B1 (ko) * | 2006-12-19 | 2014-06-16 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 리페어 방법 |
| JP6998740B2 (ja) | 2017-11-16 | 2022-01-18 | パナソニック液晶ディスプレイ株式会社 | 液晶表示パネル |
-
1992
- 1992-06-02 JP JP14154792A patent/JP3102819B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05333376A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4288303B2 (ja) | アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置 | |
| US7190418B2 (en) | Semiconductor device | |
| JP3102819B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP2846351B2 (ja) | 液晶表示装置 | |
| JP2851310B2 (ja) | 液晶表示装置 | |
| JPH06258668A (ja) | マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 | |
| JP2784027B2 (ja) | 液晶表示装置 | |
| JP2852073B2 (ja) | 液晶表示装置 | |
| JPH0887030A (ja) | 液晶表示装置の製造方法 | |
| JPH02234127A (ja) | 液晶表示装置 | |
| JPH0484125A (ja) | 液晶表示装置 | |
| JP2938521B2 (ja) | 液晶表示装置 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2845487B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| KR100282932B1 (ko) | 박막장치 | |
| JP2968252B2 (ja) | 液晶表示装置 | |
| JP2968269B2 (ja) | 液晶表示装置の製造方法 | |
| JP2851305B2 (ja) | 液晶表示装置 | |
| JPH0887031A (ja) | 液晶表示装置 | |
| JPH0274929A (ja) | アクティブマトリクス基板 | |
| JP2660532B2 (ja) | 液晶表示装置 | |
| JPH0695142A (ja) | 液晶表示装置 | |
| JP4405004B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP3418683B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0372324A (ja) | アクティブマトリクス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000718 |
|
| LAPS | Cancellation because of no payment of annual fees |