[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3175765B2 - Inspection method for semiconductor wafer - Google Patents

Inspection method for semiconductor wafer

Info

Publication number
JP3175765B2
JP3175765B2 JP34898898A JP34898898A JP3175765B2 JP 3175765 B2 JP3175765 B2 JP 3175765B2 JP 34898898 A JP34898898 A JP 34898898A JP 34898898 A JP34898898 A JP 34898898A JP 3175765 B2 JP3175765 B2 JP 3175765B2
Authority
JP
Japan
Prior art keywords
electron beam
semiconductor wafer
region
contact hole
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34898898A
Other languages
Japanese (ja)
Other versions
JP2000174077A (en
Inventor
恵三 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34898898A priority Critical patent/JP3175765B2/en
Priority to US09/451,440 priority patent/US6897440B1/en
Publication of JP2000174077A publication Critical patent/JP2000174077A/en
Application granted granted Critical
Publication of JP3175765B2 publication Critical patent/JP3175765B2/en
Priority to US10/843,158 priority patent/US6940296B2/en
Priority to US10/863,139 priority patent/US6967327B2/en
Priority to US10/868,615 priority patent/US6982418B2/en
Priority to US11/198,462 priority patent/US7232994B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は複数のコンタクトホ
ールを有する半導体ウエハーの検査方法に関する。
The present invention relates to a method for inspecting a semiconductor wafer having a plurality of contact holes.

【0002】[0002]

【従来の技術】従来、半導体基板には、コンタクトホー
ルと呼ばれる穴を多数設けている。コンタクトホールと
は、異なった導体層間を電気的に導通するために、シリ
コン酸化膜などの絶縁膜に設ける直径が0.2ミクロン
よりも小さな穴をいう。コンタクトホールは、通常RI
E等のエッチングによってシリコン酸化膜に形成する
が、穴の深さと直径との比であるアスペクト比率は年々
変遷する傾向にあり、形状はより長細い形状となってい
る。
2. Description of the Related Art Conventionally, a semiconductor substrate is provided with a large number of holes called contact holes. The contact hole refers to a hole provided in an insulating film such as a silicon oxide film and having a diameter smaller than 0.2 μm to electrically connect different conductive layers. Contact hole is usually RI
Although the silicon oxide film is formed by etching such as E, the aspect ratio, which is the ratio of the depth to the diameter of the hole, tends to change year by year, and the shape is longer and thinner.

【0003】コンタクトホールの形状は、エッチング工
程が終了した後に判断する。通常、正しい諸条件でコン
タクトホールを形成すると、基板に貫通した穴ができ
る。しかし、諸条件が正しく設定されていないと、基板
に穴が貫通せず酸化膜が底に残ってしまう。
[0003] The shape of the contact hole is determined after the etching process is completed. Usually, when a contact hole is formed under the correct conditions, a through hole is formed in the substrate. However, if the conditions are not set correctly, the hole does not penetrate the substrate and the oxide film remains at the bottom.

【0004】そのため、コンタクトホールを形成した半
導体装置に電子ビームを注入して、半導体基板を貫通す
る電流を測定してシリコン酸化膜の有無(厚み)を求め
ることによって、コンタクトホールが基板を貫通するよ
うに形成されているか否かを求める手法がある。この手
法は、ウエハー内に形成された全ての微細な穴1つ1つ
に対して逐次電子ビームを注入し、あらかじめ定めた基
準値と貫通する電子ビームの電流値とを比較して、その
値が基準値よりも大きいか否かによってエッチングの良
否を決定することが行われている。
[0004] Therefore, an electron beam is injected into a semiconductor device having a contact hole formed therein, and a current flowing through the semiconductor substrate is measured to determine the presence or absence (thickness) of a silicon oxide film. There is a method of determining whether or not it is formed as described above. According to this method, an electron beam is sequentially injected into each and every fine hole formed in a wafer, and a predetermined reference value is compared with a current value of the penetrating electron beam. Is determined based on whether or not is larger than a reference value.

【0005】[0005]

【発明が解決しようとする課題】しかし、近年、半導体
基板の微細加工技術は進歩し、億を超える無数の微細な
コンタクトホールを1枚の基板の上に形成している。コ
ンタクトホールの個数は、5年で1桁づつ増大してい
る。この穴を1つずつ検査するには、非常に多くの時間
を要する。そのため、実用的な枚数のウエハーを測定す
ることは困難である。
However, in recent years, the fine processing technology of a semiconductor substrate has been advanced, and an innumerable millions of fine contact holes have been formed on a single substrate. The number of contact holes has increased by one digit in five years. Inspecting these holes one by one takes a great deal of time. Therefore, it is difficult to measure a practical number of wafers.

【0006】また、現在、多くのコンタクトホールを短
時間で測定できるような検査装置がなく、たとえば数ロ
ットのうち1枚のウエハーを抜き取って、そのウエハー
のコンタクトホールの検査を行っている。したがって、
プロセス管理に必要とされる統計的に有効な検査量が確
保できていない。
At present, there is no inspection apparatus capable of measuring many contact holes in a short time. For example, one wafer is extracted from several lots and the contact holes of the wafer are inspected. Therefore,
A statistically effective inspection quantity required for process management has not been secured.

【0007】さらに、半導体基板にコンタクトホールが
存在していても、検査に多大な時間を必要とするため、
不良コンタクトホールを発見するまでに時間を強いられ
やすく、不良コンタクトホールを発見した後すぐに、製
造プロセスを保守するためのフィードバック処理を施す
ことができないという課題がある。
Further, even if a contact hole exists in a semiconductor substrate, a large amount of time is required for inspection.
There is a problem that it takes a long time to find a defective contact hole, and it is not possible to perform feedback processing for maintaining a manufacturing process immediately after finding a defective contact hole.

【0008】[0008]

【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、複数のコンタクトホールを有する半導
体ウエハーの検査方法において、前記半導体ウエハーを
所望の複数の第1の領域に区分けして、各第1の領域に
電子ビームを照射して、各第1の領域中のコンタクトホ
ールを貫通する電子ビームの電流値を測定し、その電流
値を所望のしきい値と比較することにより前記第1の領
域中の複数のコンタクトホールのうち正常に形成されて
いないコンタクトホールの割合を検査することを特徴と
する。
According to the present invention, there is provided a method of inspecting a semiconductor wafer having a plurality of contact holes, the method comprising dividing the semiconductor wafer into a plurality of desired first regions. By irradiating each first region with an electron beam, measuring the current value of the electron beam penetrating the contact hole in each first region, and comparing the current value with a desired threshold value A ratio of a contact hole that is not formed normally among the plurality of contact holes in the first region is inspected.

【0009】すなわち、本発明は、半導体ウエハーを複
数の領域に分割して、その領域ごとに領域に含まれるコ
ンタクトホールが正常に形成されているか否かを検査す
る。
That is, according to the present invention, a semiconductor wafer is divided into a plurality of regions, and it is inspected for each region whether or not a contact hole included in the region is formed normally.

【0010】[0010]

【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0011】まず、半導体装置のコンタクトホールが形
成されているか否かを検査する手法について説明する。
コンタクトホールが正しく形成されているか否かを検査
するには、一般に、2つの手法がある。1つは、酸化膜
をエッチングした半導体基板に、電子ビームを照射し
て、コンタクトホールを貫通する電子ビームの電流値を
測定して検査する手法であり、他は、酸化膜をエッチン
グした半導体基板に、電子ビームを照射して、正常に形
成されず貫通していないコンタクトホールの底および半
導体基板の表面からの二次電子量を測定して検査する手
法である。
First, a method for inspecting whether a contact hole of a semiconductor device is formed will be described.
In general, there are two methods for checking whether or not a contact hole is formed correctly. One is a method of irradiating a semiconductor substrate having an etched oxide film with an electron beam to measure and inspect a current value of an electron beam penetrating a contact hole. In this method, an electron beam is irradiated to measure and measure the amount of secondary electrons from the bottom of the contact hole that is not formed normally and does not penetrate and the surface of the semiconductor substrate.

【0012】図1は貫通する電子ビームの電流値を測定
してコンタクトホールが形成されているか否かを検査す
る手法を示す図であり、複数の貫通していないコンタク
トホール4を形成した酸化膜を備える半導体基板に、電
子ビーム1を照射すると、コンタクトホール4の底を電
流が貫通する。この貫通電流2の電流量を測定して、コ
ンタクトホール4が正常に形成されているか否かを求め
る。
FIG. 1 is a view showing a method of measuring whether or not a contact hole is formed by measuring a current value of a penetrating electron beam, and shows an oxide film in which a plurality of non-penetrating contact holes 4 are formed. When the electron beam 1 is irradiated on the semiconductor substrate having the above, a current penetrates the bottom of the contact hole 4. The amount of the through current 2 is measured to determine whether the contact hole 4 is formed normally.

【0013】すなわち、この手法では、エッチングされ
たコンタクトホール4は、他の領域に比べて酸化膜が薄
いため、電子ビームが貫通する。貫通電流2は、個々の
コンタクトホール底3を貫通する貫通電流の和となり、
コンタクトホール4の個数に比例した電流となる。
That is, in this method, the electron beam penetrates through the etched contact hole 4 because the oxide film is thinner than other regions. The through current 2 is the sum of the through currents passing through the bottoms 3 of the individual contact holes,
The current is proportional to the number of contact holes 4.

【0014】一方、図2は二次電子量を測定してコンタ
クトホールが形成されているか否かを検査する手法を示
す図であり、複数の貫通していないコンタクトホールを
形成した酸化膜を備える半導体基板に、電子ビーム21
を照射すると、コンタクトホール底26および酸化膜表
面22から各々二次電子25および23が発生する。こ
の二次電子の数(二次電子量)を測定して、コンタクト
ホールが形成されているか否かを検査する。
On the other hand, FIG. 2 is a view showing a technique for measuring whether or not a contact hole has been formed by measuring the amount of secondary electrons, and includes an oxide film having a plurality of non-penetrating contact holes. Electron beam 21 on a semiconductor substrate
Irradiation, secondary electrons 25 and 23 are generated from the contact hole bottom 26 and the oxide film surface 22, respectively. The number of secondary electrons (the amount of secondary electrons) is measured to check whether a contact hole is formed.

【0015】一般に、コンタクトホール底26の面積よ
りも、酸化膜表面22の面積の方が広いので、検出され
る二次電子23、25のうち二次電子25の割合は小さ
い。
Generally, the area of the oxide film surface 22 is larger than the area of the contact hole bottom 26, so that the ratio of the secondary electrons 25 to the detected secondary electrons 23 and 25 is small.

【0016】しかも、酸化膜表面22の面積は、コンタ
クトホール底26の面積と相対関係がないものなので、
二次電子量25の測定位置を変えると、コンタクトホー
ル底26の酸化膜の厚みとは関係ない二次電子信号を得
ることになる。
Further, since the area of the oxide film surface 22 has no relative relationship with the area of the contact hole bottom 26,
When the measurement position of the secondary electron quantity 25 is changed, a secondary electron signal independent of the thickness of the oxide film at the contact hole bottom 26 is obtained.

【0017】そこで、以下に示す実施形態では、電子ビ
ーム1を基板に照射して、コンタクトホール4を貫通す
る貫通電流2を測定してコンタクトホールが形成されて
いるか否かを検査するという、図1に示す手法を採用す
る。
Therefore, in the embodiment described below, an electron beam 1 is applied to a substrate, and a through current 2 passing through a contact hole 4 is measured to check whether a contact hole is formed. The method shown in FIG.

【0018】また、半導体基板の製造工程において、不
良コンタクトホールの発生頻度は、半導体基板の量産製
造初期を除くと極めて少ない。したがって、デバイスが
形成されている殆どの基板のコンタクトホールは良品で
あり、コンタクトホールを1つ1つ全てを検査すること
は無駄が多い。
In the process of manufacturing a semiconductor substrate, the frequency of occurrence of defective contact holes is extremely low except for the initial stage of mass production of the semiconductor substrate. Therefore, the contact holes of most of the substrates on which the devices are formed are non-defective, and it is wasteful to inspect all the contact holes one by one.

【0019】すなわち、従来の検査方法は、全てのコン
タクトホールを1つ1つ全てを検査する、いわゆる総当
たり方式を採用していたが、この実施形態では、コンタ
クトホールをいくつかのブロック(領域)に分けて、ブ
ロックから生じる貫通電流を求め、不良コンタクトホー
ルがありそうな領域から検査を行って、短時間で効率よ
く不良コンタクトホールを検出しようとする。
That is, the conventional inspection method employs a so-called brute force method in which all contact holes are inspected one by one, but in this embodiment, the contact holes are divided into several blocks (regions). ), A through current generated from the block is obtained, and an inspection is performed from a region where a defective contact hole is likely to be present, so as to efficiently detect the defective contact hole in a short time.

【0020】具体的には、ウエハーをいくつかのブロッ
クに分け、各ブロックに電子ビームを照射して、各ブロ
ック中のコンタクトホールを貫通する電流の電流値を、
あらかじめ設定した良品のコンタクトホールのしきい値
と比較して、両者のずれを検出し、ずれが大きい場所か
ら先に検査を行う。コンタクトホールが良好に形成され
ている場合に、そのコンタクトホールに特定の加速電圧
で加速した一定量の電子ビームを注入した場合、1つの
コンタクトホールから生じる貫通電流量の最大値をimax
とすると、N個のコンタクトホールからなるブロックの
最大貫通電流量Imaxは最大貫通電流量imaxのN倍であ
る。
More specifically, the wafer is divided into several blocks, each block is irradiated with an electron beam, and the current value of the current passing through the contact hole in each block is calculated as follows.
Compared with a preset threshold value of a non-defective contact hole, the difference between the two is detected, and the inspection is performed first from a place where the difference is large. When a certain amount of electron beam accelerated by a specific acceleration voltage is injected into the contact hole when the contact hole is formed well, the maximum value of the through current generated from one contact hole is imax
Then, the maximum through-current amount Imax of the block including N contact holes is N times the maximum through-current amount imax.

【0021】そのため、検査対象のブロックに含まれる
コンタクトホールの一部が不良コンタクトホールである
とすると、そのブロックを貫通する貫通電流量は、Imax
よりも小さな値となる。したがって計測された貫通電流
値Imesが、最大貫通電流量Imaxよりも小さければ小さい
ほど不良のコンタクトホールの数が多く、そのブロック
にはおおよそN*(Imax−Imes)/Imax個の不良コンタク
トホールが存在することになる。
Therefore, assuming that a part of the contact hole included in the block to be inspected is a defective contact hole, the amount of through current passing through the block is Imax
The value is smaller than. Therefore, the smaller the measured through-current value Imes is smaller than the maximum through-current amount Imax, the larger the number of defective contact holes, and the block has approximately N * (Imax−Imes) / Imax defective contact holes. Will exist.

【0022】上記の検査手法は、ウエハーを、まずチッ
プサイズあるいは1つのチップの中にある機能ブロック
程度の大きさを有するブロックに分割して、各々のブロ
ックに番号を付ける。検査対象のブロックに垂直な電子
ビームを順次当てて、そのブロック中のコンタクトホー
ルを貫通する貫通電流を測定する。測定した貫通電流の
多い順番にブロックを並べる。貫通電流値が小さいブロ
ックほど、そこに含まれるコンタクトホールが正常に形
成されていないので、貫通電流値が小さいブロック内の
コンタクトホールから先に詳細な検査を行う。
In the above inspection method, the wafer is first divided into blocks having a chip size or a size equivalent to a functional block in one chip, and each block is numbered. A perpendicular electron beam is sequentially applied to a block to be inspected, and a through current passing through a contact hole in the block is measured. Arrange the blocks in the order of the measured through current. Since a contact hole included in a block having a smaller through-current value is not formed properly in a block having a smaller through-current value, a detailed inspection is performed first on a contact hole in a block having a smaller through-current value.

【0023】また、1つのブロックは、さらに小さなサ
ブブロックに分ける。サブブロックサイズは、100ミ
クロン角よりも小さくする。それぞれのサブブロックに
は、お互いに識別できるように番号を付している。1つ
のブロック内のサブブロック全体に、逐次電子ビームを
照射し、貫通電流値を測定する。そして、貫通電流値が
小さい順番にサブブロックを並べる。
One block is further divided into smaller sub-blocks. The sub-block size is smaller than 100 micron square. Each sub-block is numbered so that it can be identified from each other. The entire sub-block in one block is sequentially irradiated with an electron beam, and a through current value is measured. Then, the sub-blocks are arranged in ascending order of the through current value.

【0024】サブブロックサイズは、100ミクロン角
よりも小さいので、測定した貫通電流値をウエハー上の
各々のサブブロックに相当する位置に表示すると、ウエ
ハー内の不良分布を示すビットマップが得られる。
Since the sub-block size is smaller than 100 micron square, if the measured through current value is displayed at a position corresponding to each sub-block on the wafer, a bit map showing a failure distribution in the wafer is obtained.

【0025】ビットマップを統計計算すると、貫通電流
値の平均値あるいは標準偏差等の値が得られる。さら
に、特定の不良コンタクトホールの存在箇所を検出する
には、不良コンタクトホールがあるとされたサブブロッ
クを選択して、そのサブブロックを構成するコンタクト
ホールの1つ1つに電子ビームを当て、それぞれのコン
タクトホールの良否の検査を行い、不良コンタクトホー
ルを識別する。
When the bit map is statistically calculated, a value such as an average value or a standard deviation of the through current values can be obtained. Further, in order to detect the location of a specific defective contact hole, a sub-block having a defective contact hole is selected, and an electron beam is applied to each of the contact holes constituting the sub-block. The quality of each contact hole is inspected to identify a defective contact hole.

【0026】このように、コンタクトホールをブロッ
ク、サブブロック、個々のコンタクトホールの順に、階
層的に検査を進めることによって、不良コンタクトホー
ルが無い場所を検査する手間を省いて検査時間を短縮す
る。
As described above, the inspection is progressed hierarchically in the order of the block of the contact holes, the sub-blocks, and the individual contact holes, so that the inspection time can be reduced by eliminating the trouble of inspecting a place where there is no defective contact hole.

【0027】また、大量の半導体ウエハーに発生した不
良コンタクトホールを統計的に分析した結果から、エッ
チング処理した後に不良コンタクトホールが発生する場
所には、法則性があることが確認されている。不良コン
タクトホールの発生する場所は、ウエハーの一定の領域
である場合が多い。そこで、その分析結果を利用して、
不良コンタクトホールの発生頻度の高い場所から検査を
行う。このことによって、半導体基板に形成したコンタ
クトホールを検査する時間を短くする。
Also, from the result of statistical analysis of defective contact holes generated in a large number of semiconductor wafers, it has been confirmed that a place where a defective contact hole occurs after etching has a rule. The location where a defective contact hole occurs is often a fixed area of the wafer. So, using the analysis results,
The inspection is performed from a place where a defective contact hole occurs frequently. This shortens the time for inspecting the contact hole formed in the semiconductor substrate.

【0028】さらに、各ブロックごとに有するコンタク
トホール数が異なるので、ブロックのレイアウトの仕方
によっても、エッチング不良の発生頻度が大きく影響す
ることが分かっている。そのため、不良コンタクトホー
ルが発生しやすいブロックを選定して、その場所を優先
的に検査する。
Further, it is known that the frequency of occurrence of etching defects greatly depends on the layout of the blocks since the number of contact holes provided for each block is different. Therefore, a block in which a defective contact hole is likely to be generated is selected, and the location is inspected preferentially.

【0029】また、量産時のウエハー検査は、所定の基
準値以上の不良コンタクトホール数を有するウエハーを
確認したら、そのウエハーを製造ラインからはずす、あ
るいは、不良コンタクトホールの発生場所が高頻度領域
から検査する等のために利用されている。したがって、
不良コンタクトホール数が所定の基準値未満であるブロ
ックは、製造ラインを素通りさせ、不良コンタクトホー
ル数が所定の基準値以上であるブロックは、その領域を
重点的に調査して検査時間を短縮する。
Further, in the wafer inspection at the time of mass production, when a wafer having the number of defective contact holes equal to or more than a predetermined reference value is confirmed, the wafer is removed from the manufacturing line, or the location where the defective contact hole is generated is from a high frequency area. It is used for inspection. Therefore,
Blocks in which the number of defective contact holes is less than a predetermined reference value pass through the manufacturing line, and blocks in which the number of defective contact holes are equal to or more than the predetermined reference value reduce the inspection time by focusing on the region. .

【0030】(実施形態1)実施形態1について図3〜
図5を参照して説明する。この実施形態ではコンタクト
ホールをブロック単位に分けて、各ブロックごとにコン
タクトホールが正常に形成されているか否かを検査す
る。図3はウエハーを複数のブロックに分け、各々のブ
ロックに番号を付したものの模式図であり、ウエハー3
1を最終的にスクライブして分割される領域をブロック
32として定義し、それぞれのブロック32に、お互い
を識別できるように番号を付している。
(Embodiment 1) FIGS.
This will be described with reference to FIG. In this embodiment, the contact holes are divided into blocks, and it is checked whether or not the contact holes are formed normally for each block. FIG. 3 is a schematic diagram of a wafer divided into a plurality of blocks and each block is numbered.
An area which is finally scribed and divided is defined as a block 32, and a number is assigned to each block 32 so that they can be identified from each other.

【0031】図4はブロック32ごとに、そのブロック
のコンタクトホールを貫通する貫通電流値41を示した
図である。図5は貫通電流値41の大きい順にブロック
32に付した番号を並べた図である。
FIG. 4 is a diagram showing, for each block 32, a through current value 41 penetrating through a contact hole of the block. FIG. 5 is a diagram in which the numbers assigned to the blocks 32 are arranged in ascending order of the through current value 41.

【0032】図3に示すそれぞれのブロック32に、一
定の加速電圧で加速した一定量の電子ビームを順次照射
して、それぞれのブロック32の貫通電流値41を測定
する。貫通電流値41は、たとえば、ブロック03,1
2,16では、図4に示すように53pAという最も小
さな値である。これらのブロックに含まれるコンタクト
ホールは、底が貫通したものが少なく、コンタクトホー
ル底には、酸化膜が多く残っており、図5に示すように
不良コンタクトホールの割合が他のブロックより多い。
Each block 32 shown in FIG. 3 is sequentially irradiated with a fixed amount of electron beam accelerated at a fixed acceleration voltage, and the through current value 41 of each block 32 is measured. The through-current value 41 is, for example, the value of the block 03, 1
In Nos. 2 and 16, the minimum value is 53 pA as shown in FIG. The contact holes included in these blocks have few through holes, and a large amount of an oxide film remains at the bottom of the contact holes. As shown in FIG. 5, the proportion of defective contact holes is larger than that of other blocks.

【0033】さらに細かい不良コンタクトホールの分布
を検査するときは、不良コンタクトホールの多いブロッ
ク03,12,16を、さらに複数のサブブロックに分
けて、サブブロックごとに測定する。一方、不良コンタ
クトホールが無いと判断されたブロックに関してはそれ
以上詳細な検査を行わない。
To inspect the distribution of finer defective contact holes, the blocks 03, 12, and 16 having many defective contact holes are further divided into a plurality of sub-blocks and measured for each sub-block. On the other hand, no further detailed inspection is performed on the block determined to have no defective contact hole.

【0034】したがって、たとえば、不良コンタクトホ
ールが無いと推定されたブロックが、半導体ウエハーの
総面積の9割であるとすると、残りの1割の面積に相当
する場所についてのみ詳細に検査を行えばよい。すなわ
ち、かかる場合には、コンタクトホールを1つずつ検査
する場合に比して、検査速度は約10倍向上する。
Therefore, for example, assuming that a block estimated to have no defective contact hole is 90% of the total area of the semiconductor wafer, it is necessary to perform a detailed inspection only on a portion corresponding to the remaining 10% of the area. Good. That is, in such a case, the inspection speed is improved about 10 times as compared with the case where the contact holes are inspected one by one.

【0035】また、上述のように、計測した貫通電流値
をImesとし、良品コンタクトホールのみが存在する場合
の貫通電流量をImaxとして、これらの貫通電流値を比較
すると、ブロックごとに存在する不良コンタクトホール
の割合が分かる。さらに、図4にようにブロックごとに
貫通電流値を示した分布図からウエハー面内における不
良コンタクトホールが生じやすい領域が分かる。
As described above, when the measured through current value is defined as Imes, and the through current amount when only non-defective contact holes are present is defined as Imax, these through current values are compared. You can see the ratio of contact holes. Further, as shown in FIG. 4, a distribution diagram showing a through current value for each block indicates a region where a defective contact hole is likely to occur in the wafer surface.

【0036】たとえば、貫通電流値Imaxが56pAであ
るとしたときに、ブロック24の貫通電流値をImesは5
6pAなので、完全にエッチングがされていると推定す
ることができる。ブロック16の貫通電流値をImesは5
3pAなので、少なくとも5.4%の領域に不良がある
と推定できる。
For example, when it is assumed that the through current value Imax is 56 pA, the through current value of the block 24 is 5
Since it is 6 pA, it can be estimated that etching has been completed. The through current value of block 16 is 5
Since it is 3 pA, it can be estimated that there is a defect in at least 5.4% of the area.

【0037】また、あるブロックの不良コンタクトホー
ル数が基準値以上である場合は、そのブロックに付した
番号とともに、そのブロックに不良コンタクトホールが
ある旨を、今後の統計に用いるデータとして記録する。
If the number of defective contact holes in a certain block is equal to or larger than the reference value, the number assigned to the block and the fact that the block has a defective contact hole are recorded as data to be used in future statistics.

【0038】(実施形態2)つぎに、実施形態2につい
て図6〜図8を参照して説明する。実施形態2は、実施
形態1で説明したブロック32をさらに複数の小さいサ
ブブロックに分け、サブブロックごとにコンタクトホー
ルが正常に形成されているか否かを検査するものであ
る。
(Embodiment 2) Next, Embodiment 2 will be described with reference to FIGS. In the second embodiment, the block 32 described in the first embodiment is further divided into a plurality of small sub-blocks, and whether or not a contact hole is normally formed in each sub-block is inspected.

【0039】図6はブロック32をさらに分けた複数の
サブブロック62を示す図である。図7は測定した貫通
電流値41を各サブブロック62に示したものである。
図8は貫通電流値41の大きい順にサブブロック62を
並べた図であり、各々のサブブロック62に付した番号
と対応させて並べている。
FIG. 6 is a diagram showing a plurality of sub-blocks 62 obtained by further dividing the block 32. FIG. 7 shows the measured through current value 41 in each sub-block 62.
FIG. 8 is a diagram in which the sub-blocks 62 are arranged in descending order of the through current value 41, and are arranged in correspondence with the numbers assigned to the respective sub-blocks 62.

【0040】図6に示すように、各々のサブブロック6
2には番号を付している。サブブロック62の大きさは
任意であるが、1つのサブブロックの大きさが10〜1
00ミクロン程度になるようにすると、貫通電流量の分
布図が見やすいと考えられる。この実施形態では、非常
に大きなサブブロックの場合を例としている。
As shown in FIG. 6, each sub-block 6
2 is numbered. The size of the sub-block 62 is arbitrary, but the size of one sub-block is 10 to 1
When the thickness is set to about 00 microns, it is considered that the distribution diagram of the through current amount is easy to see. In this embodiment, a case of a very large sub-block is taken as an example.

【0041】サブブロック62に、番号順に電子ビーム
を照射して、各々のサブブロック内のコンタクトホール
を貫通する電子ビームの電流値を測定する。各サブブロ
ック62に照射する電子ビーム量は、単位コンタクトホ
ール当り、一定の基準量になるように設定する。つま
り、サブブロックの面積が大きければ、照射する電子ビ
ーム電流量は多く、逆に小さければ少なくする。
The sub-blocks 62 are irradiated with electron beams in numerical order, and the current value of the electron beam penetrating through the contact holes in each sub-block is measured. The amount of electron beam applied to each sub-block 62 is set to be a constant reference amount per unit contact hole. In other words, if the area of the sub-block is large, the amount of electron beam current to be irradiated is large, and if it is small, it is small.

【0042】測定した貫通電流値41は、たとえば、図
7に示すように各サブブロック62に示したようにな
る。次に、図8に示すように、貫通電流値41の大きい
順に、サブブロック62を並べる。ここで、図8に示す
ように、貫通電流値41を2桁という少ない桁数で表す
と、各ブロックの順位に差がつかず、有効な重み付けが
できない場合がある。その場合には測定される電流値を
表す桁数を増やして、有効な順位付けができるようにす
る。
The measured through current value 41 is, for example, as shown in each sub-block 62 as shown in FIG. Next, as shown in FIG. 8, the sub-blocks 62 are arranged in descending order of the through current value 41. Here, as shown in FIG. 8, when the through current value 41 is represented by a small number of digits such as two digits, there is no difference in the order of each block, and effective weighting may not be performed. In such a case, the number of digits representing the measured current value is increased so that an effective ranking can be performed.

【0043】図8に示すように、サブブロック番号1
1、21が最も小さな貫通電流値である10pAを示
し、他のサブブロックと比較してこのサブブロックに最
も不良コンタクトホールの数が多いことが分かる。サブ
ブロック程度の大きさ(10〜100ミクロン)で、不
良コンタクトホールの存在する割合をウエハーサイズで
画像表示すると、一般にメモリ等の不良管理に利用され
ているビットマップが得られ、そのパターンから不良コ
ンタクトホールが生じる原因を推定できる。
As shown in FIG. 8, the sub-block number 1
1 and 21 indicate the smallest through current value of 10 pA, which indicates that this sub-block has the largest number of defective contact holes as compared with other sub-blocks. When the proportion of defective contact holes existing in a sub-block size (10 to 100 microns) is displayed as an image in wafer size, a bitmap generally used for defect management of a memory or the like can be obtained. The cause of the contact hole can be estimated.

【0044】すなわち後述するように、ビットマップか
ら、たとえばコンタクトホールを形成するエッチング装
置によって不良コンタクトホールが生じたり、半導体ウ
エハーを搬送する搬送装置によって不良コンタクトホー
ルが生じたりというように、不良コンタクトホールが生
じる原因を推定することができる。
That is, as will be described later, from the bit map, for example, a defective contact hole is generated by an etching device for forming a contact hole, or a defective contact hole is generated by a transfer device for transferring a semiconductor wafer. Can be estimated.

【0045】ウエハー全体で見れば、ブロック一辺の大
きさを10ミクロン角にとると、サブブロックの個数は
108個であり、100ミクロン角でとっても106個あ
り、これらの測定値からは、8桁ないしは6桁の正確性
でプロセス変動を測定できる。現在のビットマップが、
単純にごみあるいはパーティクルの有無という1ビット
の情報しか表示していないことを考慮すると、シリコン
酸化膜の残存量そのものが、数桁のアナログ値として測
定できるこの手法では、測定するコンタクトホールが少
ないサブブロックの検査で統計的に有意な検査ができ
る。
In view of the whole wafer, if the size of one side of the block is 10 μm square, the number of sub-blocks is 10 8 , and the number of sub-blocks is 10 6 at 100 μm square. From these measured values, Process variations can be measured with an accuracy of eight or six orders of magnitude. If the current bitmap is
Considering that only 1-bit information indicating the presence or absence of dust or particles is simply displayed, the remaining amount of the silicon oxide film itself can be measured as an analog value of several digits. A statistically significant test can be performed by checking the blocks.

【0046】(実施形態3)実施形態3について図9を
参照して説明する。実施形態3は、各チップに存在する
半導体デバイスの大きさと同様の大きさにブロックを分
け(以下、このように分けたブロックを機能ブロックと
称する)、機能ブロックごとにコンタクトホールが正常
に形成されているか否かを検査するものである。また、
実施形態1などと同様に検査する順番に重み付けをす
る。
(Embodiment 3) Embodiment 3 will be described with reference to FIG. In the third embodiment, the blocks are divided into the same size as the size of the semiconductor device present in each chip (hereinafter, such divided blocks are referred to as functional blocks), and the contact holes are normally formed for each functional block. This is to check whether or not it has been performed. Also,
Weighting is performed in the order of inspection as in the first embodiment.

【0047】システムASIC(application specific
integrated circuit;特定用途向けIC)等は、CP
Uコア、DRAM、SRAM等のメモリ、あるいは外部
チップとの通信を行うためのインターフェイスコア等が
作り込まれている。一般に、それぞれの半導体デバイス
は、同一の周波数で動作することは極めて稀であり、出
力電流、消費電力も異なる。
The system ASIC (application specific)
integrated circuit; IC for specific applications)
A memory such as a U-core, a DRAM, an SRAM, or an interface core for performing communication with an external chip is provided. Generally, each semiconductor device rarely operates at the same frequency, and has different output current and power consumption.

【0048】そのため、それぞれの半導体デバイスごと
に、フィーチャーサイズが異なるので、各機能ブロック
ごとにコンタクトホールのサイズが異なり、コンタクト
ホールの作製難度は異なる。そこで、本実施形態では、
各機能ブロックごとにたとえばブロックA,B,C等の
名前(番号)を付け、各機能ブロックごとにコンタクト
ホールの検査を行う。たとえば、ブロックA,B,Cの
うち、ブロックAのコンタクトホールの作製が最も困難
なブロックであると分かっている場合には、ブロックA
を他のブロックよりも優先的に検査する。
Therefore, since the feature size differs for each semiconductor device, the size of the contact hole differs for each functional block, and the difficulty of forming the contact hole differs. Therefore, in this embodiment,
For example, a name (number) such as blocks A, B, and C is assigned to each functional block, and a contact hole inspection is performed for each functional block. For example, among the blocks A, B, and C, if it is known that the block A is the most difficult block to form the contact hole, the block A
Is checked before other blocks.

【0049】特に、検査時間が制限されている場合に
は、不良コンタクトホールの存在する頻度の高いブロッ
クに検査対象を絞って検査を行えば、より効率的にコン
タクトホールの有無を検査することができる。
In particular, when the inspection time is limited, it is possible to more efficiently inspect the presence or absence of a contact hole by narrowing the inspection target to blocks having a high frequency of defective contact holes. it can.

【0050】これらのブロックA,B,Cは、同様の大
きさで分けられた他の位置にある各ブロックA,B,C
とともに集合体としてとらえてもよい。すなわち、たと
えばメモリ領域の大きさに分けたブロックのすべてを1
つの検査対象に設定してもよい。また、特定のコンタク
トホールが形成されている領域、あるいはコンタクトホ
ール形成密度が一定以上の領域等で指定をしてもよい。
このため、たとえば、ブロックAの占有する面積が、全
面積の100分の1であれば、検査速度は100倍速く
なる。
These blocks A, B, and C are respectively divided into blocks A, B, and C located at other positions of the same size.
May be considered as an aggregate. That is, for example, all the blocks divided into the size of the memory area are set to 1
One inspection target may be set. Further, the designation may be made in a region where a specific contact hole is formed or a region where the contact hole formation density is equal to or higher than a certain value.
Therefore, for example, if the area occupied by the block A is 1/100 of the entire area, the inspection speed is 100 times faster.

【0051】(実施形態4)図10は各ブロックあるい
は各サブブロックに、電子ビームを照射する照射装置を
示す図である。ここで、一般に、電子ビームをコンタク
トホール内に照射するためには、電子ビームをコンタク
トホールに対して水平に入射する必要があり、かつ、ウ
エハーの広範囲の領域でその条件が保たれている必要が
ある。
(Embodiment 4) FIG. 10 is a view showing an irradiation device for irradiating each block or each sub-block with an electron beam. Here, in general, in order to irradiate the electron beam into the contact hole, it is necessary that the electron beam be incident horizontally on the contact hole and that the condition be maintained over a wide area of the wafer. There is.

【0052】通常のSEM(scanning electron micros
cope;走査型電子顕微鏡)で使われている電子ビーム走
査法のように、1つの偏向電極で左右あるいは前後に電
子ビームを走査すると、電子ビームはウエハーに対して
垂直でない入射角になり、広い範囲に照射された電子ビ
ームはコンタクトホール内には照射できない。
Normal SEM (scanning electron micros
When the electron beam is scanned left and right or back and forth by one deflection electrode as in the electron beam scanning method used in scanning electron microscopes (cope), the electron beam becomes a non-perpendicular angle of incidence with respect to the wafer, resulting in a wide angle. The electron beam applied to the area cannot be applied to the inside of the contact hole.

【0053】そのため、本実施形態では、電子銃101
から照射する電子ビーム103を、レンズ102で平行
な電子ビームにする。その後に、平行な電子ビームを開
口部面積が変更可能な可変アパチャー104に入射し、
所望のブロックあるいはサブブロックに電子ビーム10
3を照射する。
Therefore, in this embodiment, the electron gun 101
Is converted into a parallel electron beam by the lens 102. After that, a parallel electron beam is incident on the variable aperture 104 whose opening area can be changed,
The electron beam 10 is applied to the desired block or sub-block.
Irradiate 3.

【0054】電子ビーム103は、それぞれのブロック
などに存在するコンタクトホールを通過して、ウエハー
裏面に設けられた電極106に到達し、その電流は電流
計107によって測定される。
The electron beam 103 passes through a contact hole existing in each block or the like, reaches an electrode 106 provided on the back surface of the wafer, and its current is measured by an ammeter 107.

【0055】(実施形態5)図11は各ブロックに当て
る電子ビーム電流量を示したものである。各ブロックは
面積が異なるため、良好なS/N比で検査を行うために
は、各コンタクトホールごとに照射される電子ビーム量
が、一定となるように電子ビームの照射電流量を調節す
る必要がある。その照射電流量は、たとえば図11に示
すように、ブロックAは10pA、ブロックBは50pAブ
ロックCは100pAとする。
(Embodiment 5) FIG. 11 shows the amount of electron beam current applied to each block. Since each block has a different area, in order to perform inspection with a good S / N ratio, it is necessary to adjust the amount of electron beam irradiation current so that the amount of electron beam irradiated for each contact hole is constant. There is. The irradiation current amount is, for example, 10 pA for block A, 50 pA for block B, and 100 pA for block C, as shown in FIG.

【0056】可変アパチャー104(図10)を用いた
平行電子ビーム源を用いた場合には、電子ビーム103
のビーム密度は、可変アパチャー104の面積に無関係
に一定となる。しかし、実際に製造されるコンタクトホ
ールの密度は、ブロックの面積の増減に対して必ずしも
一定でない。
When a parallel electron beam source using the variable aperture 104 (FIG. 10) is used, the electron beam 103
Is constant regardless of the area of the variable aperture 104. However, the density of actually manufactured contact holes is not always constant with an increase or decrease in the area of the block.

【0057】そこで、それらが変化しても、必要とされ
る桁数の精度でウエハー105内のコンタクトホールを
貫通する電子ビームの電流量が測定できるように、電子
銃101から発生する電子ビーム103のビーム量を調
節する。また、照射電子ビーム量を増加することだけで
なく、計測器の入力換算ノイズを減少することによって
一括して測定できるブロックの範囲を広げることができ
る。
Therefore, even if they change, the electron beam 103 generated from the electron gun 101 can be measured so that the current amount of the electron beam passing through the contact hole in the wafer 105 can be measured with the required precision of the required number of digits. Adjust the beam amount of. In addition to increasing the irradiation electron beam amount, the range of blocks that can be collectively measured can be increased by reducing the input conversion noise of the measuring instrument.

【0058】(実施形態6)図12は測定領域ごとに電
子ビームの量を変える手順を示したフローチャートであ
る。コンタクトホール検査は、ウエハー単位で行われ
る。ウエハーは二次元に移動可能なXYステージの上に
載せられており、ウエハー移動を行って測定対象領域に
電子ビームを当てられるように制御されている。
(Embodiment 6) FIG. 12 is a flowchart showing the procedure for changing the amount of electron beam for each measurement area. The contact hole inspection is performed for each wafer. The wafer is placed on an XY stage that can be moved two-dimensionally, and is controlled so that the wafer can be moved and an electron beam can be applied to an area to be measured.

【0059】検査装置には、ウエハー表面に形成されて
いるデバイスのレイアウト情報が、あらかじめ設定され
ており、電子ビームが照射されているブロックが、どの
ブロックに相当するのかを判断することができる構成に
なっている。
In the inspection apparatus, layout information of devices formed on the wafer surface is set in advance, and it is possible to determine which block corresponds to the block irradiated with the electron beam. It has become.

【0060】本図では、A,B,Cの3つのブロックを
設けた場合に、電子ビーム照射量をブロックによって変
更する手順を示している。まず、XYステージを移動さ
せる。そして、電子ビームが照射される位置が、ブロッ
クAの場合には、図11に示すように、たとえば電子ビ
ーム照射量を10PAとする。
This figure shows a procedure for changing the electron beam irradiation amount depending on the blocks when three blocks A, B and C are provided. First, the XY stage is moved. When the position to be irradiated with the electron beam is the block A, as shown in FIG.

【0061】一方、電子ビームが照射される位置が、ブ
ロックAで無い場合には、その位置がブロックBである
かどうかを、レイアウト情報とステージの位置情報とか
ら判断する。領域がBのときはたとえば50PAとす
る。
On the other hand, when the position to be irradiated with the electron beam is not the block A, it is determined whether or not the position is the block B from the layout information and the stage position information. When the area is B, for example, 50 PA is set.

【0062】また、同様に、電子ビームが照射される位
置が、ブロックBで無い場合には、その位置がブロック
Cであるか否か判断され、ブロックCの場合には照射量
をたとえば100PAとし、いずれのブロックでもない
ときには、照射量をたとえば1PAとする。このよう
に、XYステージの位置情報とレイアウト情報とから電
子ビーム照射量をブロックの種類に適した電子ビーム量
に変更する。
Similarly, when the position to be irradiated with the electron beam is not the block B, it is determined whether or not the position is the block C. In the case of the block C, the irradiation amount is set to, for example, 100 PA. When it is not any block, the irradiation amount is set to, for example, 1 PA. As described above, the irradiation amount of the electron beam is changed to the electron beam amount suitable for the type of the block based on the position information and the layout information of the XY stage.

【0063】(実施形態7)図13はエッチング装置に
依存するコンタクトホールの不良分布特性を考慮した重
み付けを示した図である。一般に、シリコン酸化膜に、
RIE等によるエッチング技術を用いてコンタクトホー
ルを形成すると、エッチング装置の大きさは有限である
ため、ウエハーは半径方向に進むにつれ異常プラズマの
影響が表れる。
(Embodiment 7) FIG. 13 is a diagram showing weighting in consideration of a defect distribution characteristic of a contact hole depending on an etching apparatus. Generally, silicon oxide film
When a contact hole is formed by using an etching technique such as RIE, the size of an etching apparatus is limited, so that the influence of abnormal plasma appears as the wafer advances in the radial direction.

【0064】通常、プラズマエッチングは、プラズマ発
生用の電極に処理ウエハーを対向配置して行う。電極の
面積は有限であり、真空チャンバー等の入れ物の大きさ
も有限である。そのため、ウエハー中心部131では安
定したプラズマの発生が得られるが、端部132では異
常プラズマの発生が起こる場合がある。
Normally, plasma etching is performed by arranging a processing wafer facing a plasma generating electrode. The area of the electrode is finite, and the size of a container such as a vacuum chamber is also finite. Therefore, stable plasma is generated at the central portion 131 of the wafer, but abnormal plasma may be generated at the end 132.

【0065】そのような場合には、コンタクトホールの
不良発生頻度が、同心円状に変化する場合が多い。特
に、ウエハー中心部131よりもウエハー端部132に
不良コンタクトホールが多く発生すると考えられる。そ
のため、ウエハー中心部131よりもウエハー端部13
2に高い重み付けを行って検査の順番を定める。
In such a case, the frequency of occurrence of contact hole defects often changes concentrically. In particular, it is considered that more defective contact holes occur at the wafer end 132 than at the wafer center 131. Therefore, the wafer edge 13 is more
2 is weighted high to determine the order of inspection.

【0066】たとえば、図5で示したように、ブロック
ごとの貫通電流値が、有効数字以内で同じであるものが
多数生じた場合、ウエハー中心部131にあるブロック
よりもウエハー端部132にあるブロックの方を、先に
検査する。もちろん、プロセスによっては、ウエハーの
中心部131のみに不良が大量に発生する場合もある。
その場合には逆に、ウエハーの中心部131に高い重み
付けを行って、検査順序を定める。
For example, as shown in FIG. 5, when a large number of through current values of the same block within the significant figures occur in each block, the through current value is closer to the wafer end 132 than to the block at the center 131 of the wafer. Inspect the block first. Of course, depending on the process, a large amount of defects may occur only in the central portion 131 of the wafer.
In that case, on the contrary, the inspection order is determined by giving high weight to the central portion 131 of the wafer.

【0067】なお、図13は、説明の便宜上、中心部1
31と端部132とを一律に分けて示しているが、これ
らを明確に分け隔てる境界線などがあるのではなく、実
際には、ウエハーは、中心から半径方向に移動するにつ
れて、エッチング装置の影響を受けやすい。
FIG. 13 shows the central part 1 for convenience of explanation.
31 and the end 132 are shown uniformly, but there is no boundary line that clearly separates them, and in fact, as the wafer moves in the radial direction from the center, the etching apparatus becomes easily influenced.

【0068】(実施形態8)図14は半導体ウエハーの
搬送装置に依存したコンタクトホール不良の不良分布特
性を考慮した重み付けを示した図である。通常、半導体
工場で量産処理されてる半導体ウエハーは、種々の搬送
手段によって搬送されている。一般的に、半導体ウエハ
ーは何十枚からなる1ロット単位ごとに、ウエハーカセ
ットに収められ搬送装置によって、つぎの処理装置など
に搬送される。
(Embodiment 8) FIG. 14 is a diagram showing weighting in consideration of the defect distribution characteristics of contact hole defects depending on the semiconductor wafer transfer device. Usually, semiconductor wafers that are mass-produced in a semiconductor factory are transferred by various transfer means. In general, semiconductor wafers are stored in a wafer cassette in units of tens of wafers in units of one lot and transferred by a transfer device to a next processing device or the like.

【0069】搬送されたカセットに収められたウエハー
は、1枚ずつ処理を行うために、搬送装置によってカセ
ットから取り出され、処理装置の内部へと運ばれる。こ
のとき、ウエハーと搬送装置とは、必ず接触する。した
がって、ウエハーと搬送装置とが接触する接触領域14
1付近は、他の領域と比べると、ごみが付着したり、傷
が生じるということが起きやすい。そのため、接触領域
141には、不良コンタクトホールが多く存在しやす
い。
The wafers stored in the transported cassette are taken out of the cassette by a transport device and carried into the processing device for processing one by one. At this time, the wafer always contacts the transfer device. Therefore, the contact area 14 where the wafer and the transfer device come into contact with each other
In the vicinity of 1, it is more likely that dust adheres or scratches occur as compared with other areas. Therefore, the contact region 141 is likely to have many defective contact holes.

【0070】そこで、搬送装置が、ウエハーに接触する
領域141の周辺を、他の領域に比較して高い重み付け
を行い、他の領域よりも優先的に検査を行う。
Therefore, the transfer device weights the periphery of the region 141 in contact with the wafer with a higher weight than the other regions, and performs the inspection with priority over the other regions.

【0071】(実施形態9)図15はサブブロック15
1中の正常なコンタクトホール152及び不良コンタク
トホール153を示した図である。サブブロック151
内にあるコンタクトホールが良品である場合は、そのコ
ンタクトホールに一定量の電子ビームを注入したとき
に、貫通する貫通電流量の最大値をimaxとすると、N個
の同一形状コンタクトホールを有するサブブロック15
1を貫通する最大貫通電流量Imaxは、最大電流量imaxの
N倍である。このことは、実施形態の冒頭で述べたこと
である。
(Embodiment 9) FIG.
1 is a diagram showing a normal contact hole 152 and a defective contact hole 153 in FIG. Sub-block 151
If the contact hole in the inside is non-defective, if the maximum value of the penetrating current that passes through when a certain amount of electron beam is injected into the contact hole is imax, a sub-hole having N identically shaped contact holes Block 15
The maximum through current Imax passing through 1 is N times the maximum current imax. This has been described at the beginning of the embodiment.

【0072】たとえば、図15に示すように、検査され
るサブブロック151に、1つの不良コンタクトホール
153が存在すると、サブブロック151内のコンタク
トホールを貫通する電流量は、最大でもImax-imaxとな
る。貫通電流値Imesが、最大電流量Imaxよりも小さけれ
ば小さいほど、不良のコンタクトホール数が多い。ま
た、サブブロック領域151には、少なくともN*(Imax-
Imes)/Imax個の不良コンタクトホールが存在する。
For example, as shown in FIG. 15, when one defective contact hole 153 exists in sub-block 151 to be inspected, the amount of current penetrating through the contact hole in sub-block 151 is at most Imax-imax. Become. The smaller the through-current value Imes is less than the maximum current amount Imax, the greater the number of defective contact holes. In addition, at least N * (Imax−
There are (Imes) / Imax defective contact holes.

【0073】あるサブブロックに不良コンタクトホール
が存在するときは、そのサブブロックに付した番号とと
もに、そのサブブロックに不良コンタクトホールがある
旨を、今後の統計に用いるためのデータとして記録す
る。
When a defective contact hole exists in a certain sub-block, the fact that there is a defective contact hole in the sub-block is recorded as data for use in future statistics together with the number assigned to the sub-block.

【0074】また、電子ビームを照射したサブブロック
中のコンタクトホールのうち、不良コンタクトホールの
占める割合が、所定の基準値以上の場合には、そのサブ
ブロックが不良領域であると推定する。なお、この推定
は、照射されている電子ビーム量に対応してコンタクト
ホールを貫通する貫通電流の量と貫通電流を計測する計
測器のノイズとの比率で決定される。
When the proportion of defective contact holes in the contact holes in the sub-block irradiated with the electron beam is equal to or larger than a predetermined reference value, it is estimated that the sub-block is a defective area. Note that this estimation is determined by the ratio of the amount of the through current that penetrates the contact hole and the noise of the measuring instrument that measures the through current in accordance with the amount of the irradiated electron beam.

【0075】たとえば、計測された貫通電流値が1nA
で、計測器のもつ電流ノイズ1pAのときには、計測器
は3桁の精度で貫通電流値を計測できる。この場合に
は、1000個のコンタクトホールの中で1つのコンタ
クトホールが不良であれば検出できる。 (実施形態10)図16は半導体ウエハーに、二次元に
電子ビームを当てるための電子ビーム走査装置を示す図
である。電子銃161からウエハー163に向かって面
状の電子ビーム162が垂直に照射される。ウエハー1
63は、ステッピングモータ165、166あるいはピ
エゾアクチュエータ等の駆動原理を用いたXYステージ
164の上に載せられている。
For example, if the measured through current value is 1 nA
When the current noise of the measuring instrument is 1 pA, the measuring instrument can measure the through current value with three digits of accuracy. In this case, if one of the 1000 contact holes is defective, it can be detected. (Embodiment 10) FIG. 16 is a view showing an electron beam scanning apparatus for two-dimensionally applying an electron beam to a semiconductor wafer. A planar electron beam 162 is emitted vertically from the electron gun 161 toward the wafer 163. Wafer 1
63 is mounted on an XY stage 164 using a driving principle such as stepping motors 165 and 166 or a piezo actuator.

【0076】XYステージ164は、ブロック単位ある
いはサブブロック単位に、電子ビーム照射位置が変わる
ように移動させる。移動距離の測定には、ステッピング
モータへ供給する駆動パルス数やピエゾアクチュエータ
に加えた電圧、あるいはレーザーを用いた移動距離測定
から求める。
The XY stage 164 is moved so as to change the electron beam irradiation position in block units or sub-block units. The movement distance is measured from the number of drive pulses supplied to the stepping motor, the voltage applied to the piezo actuator, or the movement distance measurement using a laser.

【0077】たとえば、電子ビーム162を照射する最
初のブロックの中心座標と電子ビーム照射領域の中心と
を一致させるように、XYステージ164を調節する。
次いで、電子ビーム162を1つのブロックに照射して
貫通電流を測定したのち、隣のブロックの中心座標と電
子ビーム照射領域の中心とを一致させるように、XYス
テージ164を移動して調節する。
For example, the XY stage 164 is adjusted so that the center coordinates of the first block to be irradiated with the electron beam 162 coincide with the center of the electron beam irradiation area.
Next, after irradiating one block with the electron beam 162 and measuring the through current, the XY stage 164 is moved and adjusted so that the center coordinates of the adjacent block and the center of the electron beam irradiation area coincide.

【0078】順次、XYステージ164を移動してい
き、ウエハー163全体に電子ビーム162を照射す
る。ブロックの大きさはコンタクトホールに比べて非常
に大きく、かつ、ブロックの周辺にはスクライブライン
等回路の無い領域が広がっている。一般に、目合わせ精
度を上げると目合わせをするために必要な時間が飛躍的
に長くなるが、本実施形態のように、ブロック単位でコ
ンタクトホールが正常に形成されているか否かの検査を
行う場合には、必要とされる目合わせ精度が、数10〜
数100ミクロンと低いので、非常に速く目合わせをす
ることが可能で、ウエハー163全体に電子ビーム16
2を当てるのに1分かからない時間で行うことができ
る。
The XY stage 164 is sequentially moved to irradiate the entire wafer 163 with the electron beam 162. The size of the block is much larger than that of the contact hole, and an area without a circuit such as a scribe line is spread around the block. Generally, when the accuracy of alignment is increased, the time required for alignment is greatly increased. However, as in the present embodiment, an inspection is performed to determine whether or not a contact hole is formed normally in block units. In such a case, the required alignment accuracy is
Since it is as low as several hundred microns, alignment can be performed very quickly, and the electron beam 16
2 can be done in less than one minute.

【0079】サブブロックを検査する場合には、ブロッ
ク検査で最初に検査するように指定したサブブロックの
中心座標と電子ビーム照射領域の中心とを一致させるよ
うに、XYステージ164を移動させ調整する。必要と
されるサブブロックの目合わせ精度は約1ミクロンであ
る。次いで、電子ビーム162をサブブロックに照射し
て貫通電流を測定する。次いで隣のサブブロックの中心
座標と電子ビーム照射領域の中心とを一致させるように
XYステージ164を移動して調節する。
When the sub-block is inspected, the XY stage 164 is moved and adjusted so that the center coordinates of the sub-block designated to be inspected first in the block inspection coincide with the center of the electron beam irradiation area. . The required alignment accuracy of the sub-blocks is about 1 micron. Next, the sub-block is irradiated with the electron beam 162 to measure a through current. Next, the XY stage 164 is moved and adjusted so that the center coordinates of the adjacent sub-block coincide with the center of the electron beam irradiation area.

【0080】このように順次電子ビーム照射領域を移動
していき、1つのブロック内のサブブロック全てに電子
ビームを照射してそのブロックを貫通する貫通電流を測
定する。
As described above, the electron beam irradiation area is sequentially moved, and all the sub-blocks in one block are irradiated with the electron beam to measure a through current passing through the block.

【0081】(実施形態11)図17は1枚のウエハー
から、不良コンタクトホールの有無を段階的に検査する
ための手順を示す図である。検査に先立って、コンタク
トホールの正常・不良を決定するためのしきい値を定め
る(ステップS1)。しきい値は、たとえば、1個の良
品コンタクトホールが示す標準的な貫通電流値や、1つ
のチップ内に存在しても差し支えないコンタクトホール
の不良数や、ウエハー内に存在してもよい不良チップの
数などから定める。
(Embodiment 11) FIG. 17 is a view showing a procedure for stepwise inspecting the presence or absence of a defective contact hole from one wafer. Prior to the inspection, a threshold value for determining whether the contact hole is normal or defective is determined (step S1). The threshold value may be, for example, a standard through-current value indicated by one non-defective contact hole, the number of contact hole defects that may be present in one chip, or a defect that may be present in a wafer. Determined from the number of chips.

【0082】良品コンタクトホール判定基準は、回路の
構成や速度、配線のインピーダンスなど物理的な制約か
ら一義的に決定される。一方、1つのチップ内で許容さ
れる不良コンタクトホールの個数は、半導体製品の回路
冗長度から決まり、許容される不良チップ数は、製造コ
ストが最低になるように調節されるべきパラメータであ
り、従来の生産実績などから妥当な値を選択する。
The non-defective contact hole determination standard is uniquely determined from physical restrictions such as the circuit configuration, speed, and wiring impedance. On the other hand, the number of defective contact holes allowed in one chip is determined by the circuit redundancy of the semiconductor product, and the number of defective chips allowed is a parameter that should be adjusted to minimize the manufacturing cost. Select an appropriate value from the past production results.

【0083】すなわち、たとえば、良好なコンタクトホ
ールであっても、その良品コンタクトホールは、自然酸
化膜等の影響で、何倍もコンタクトホールの抵抗値が変
化することが知られているが、後工程での拡散効果など
もあり、広範囲では不良コンタクトホールとはならな
い。
That is, for example, it is known that, even if the contact hole is a good contact hole, the resistance value of the contact hole changes many times due to the influence of the natural oxide film or the like. Due to the diffusion effect in the process, etc., it does not become a defective contact hole in a wide area.

【0084】そこで、特定の半導体製品の特定の回路に
用いられているコンタクトホールに関して、たとえば完
全なコンタクトホールが示す貫通電流値の半分の値まで
は良品のコンタクトホールとみなすしきい値を設定す
る。これらの設定値は全て、判定装置に記憶されてお
り、それぞれ比較して良否を決定する。
Therefore, with respect to a contact hole used in a specific circuit of a specific semiconductor product, for example, a threshold value that is regarded as a non-defective contact hole is set up to half the through current value indicated by a complete contact hole. . All of these set values are stored in the determination device and are compared with each other to determine pass / fail.

【0085】具体的な製品としてDRAMに含まれるコ
ンタクトホールのしきい値設定について考える。DRA
Mに含まれるコンタクトホールには、いくつかの種類が
あるが、検査対象とされる良品コンタクトホールの貫通
電流値を50とし、許容率を50%とすると、検査によ
って得られる貫通電流は、25PAまでであるときに
は、良品ウエハーとする。
Consider a setting of a threshold value of a contact hole included in a DRAM as a specific product. DRA
There are several types of contact holes included in M. If the penetration current value of a non-defective contact hole to be inspected is 50 and the allowable rate is 50%, the penetration current obtained by the inspection is 25 PA If not, the wafer is considered to be a good wafer.

【0086】DRAMは回路冗長度を有し、通常、記憶
素子の1%程度が不良であっても修復できるものであ
る。したがって、1つのチップにある記憶素子中のコン
タクトホールに不良が1個以上発生してもチップとして
は不良でない。そこで、たとえば記憶素子部分に1%以
上の不良が生じたらそのチップは不良というしきい値を
設ける。1枚のウエハーには100個以上のDRAMチ
ップが同時に作られるが、1枚当りの取れ数が一定値以
下になると、1個のDRAMに対する製造コストが上昇
する。
A DRAM has circuit redundancy, and can normally be repaired even if about 1% of the storage elements are defective. Therefore, even if one or more defects occur in a contact hole in a memory element in one chip, the chip is not defective. Therefore, for example, if a failure of 1% or more occurs in the storage element portion, a threshold value is provided that the chip is defective. More than 100 DRAM chips are simultaneously formed on one wafer, but when the number of chips per wafer becomes less than a certain value, the manufacturing cost for one DRAM increases.

【0087】そこで、1枚のウエハー中のチップの取れ
数が一定値以下の場合には、それをウエハー不良とみな
して製造工程から外す。たとえば、そのしきい値を10
%と設定する。以上のようにしきい値を設定して検査を
開始する(ステップS2)。
Therefore, when the number of chips taken out of one wafer is equal to or less than a certain value, it is regarded as a wafer defect and excluded from the manufacturing process. For example, if the threshold is 10
Set to%. The inspection is started by setting the threshold value as described above (step S2).

【0088】まず、ウエハーの位置を測定して、ブロッ
ク位置と電子ビーム照射位置とを合わせる。各ブロック
に順次電子ビームを一括照射する。このとき、検査の順
番は、機械の不良特性を盛り込んで、ウエハーの端部か
ら先に検査を行ったり、搬送機械が接触する場所を先に
検査する。
First, the position of the wafer is measured, and the block position and the electron beam irradiation position are matched. Each block is sequentially irradiated with an electron beam. At this time, the inspection order includes the failure characteristics of the machine, and the inspection is performed first from the end of the wafer, or the place where the transfer machine comes into contact is inspected first.

【0089】各ブロックのコンタクトホールを貫通する
貫通電流値は、ブロック中の1個のコンタクトホールを
貫通する貫通電流量とブロックに含まれるコンタクトホ
ール個数とから推定できるので、各ブロックの貫通電流
量から各ブロック内の不良コンタクトホール割合を見積
もることができる。
The value of the through current passing through the contact hole of each block can be estimated from the amount of through current passing through one contact hole in the block and the number of contact holes included in the block. Thus, the ratio of defective contact holes in each block can be estimated.

【0090】不良コンタクトホールの数が10%を超え
たものは不良ブロックとみなし(ステップS3)、その
チップ個数をカウントする。このカウント数が、全体数
の10%を超えた場合、検査が途中であっても検査を中
断し、このウエハーを不良ウエハーとみなして製造ライ
ンからはずす。そうでないウエハーは製造ラインに戻さ
れる(ステップS4)。また、不良ウエハーを製造ライ
ンからはずすときには、プロセス異常を知らせるため、
警告音などの警告信号を発するようにすることもでき
る。
If the number of defective contact holes exceeds 10%, it is regarded as a defective block (step S3), and the number of chips is counted. If the counted number exceeds 10% of the total number, the inspection is interrupted even if the inspection is in progress, and this wafer is regarded as a defective wafer and removed from the production line. If not, the wafer is returned to the production line (step S4). In addition, when removing a defective wafer from the production line, to notify the process abnormality,
A warning signal such as a warning sound may be issued.

【0091】一方、ビットマップ取得を目的とする場合
には(ステップS5)、前述の不良とみなされたブロッ
クをさらに、サブブロックに分けて検査する。その検査
によりさらに細かなウエハー上での不良分布が明らかに
なる。これらのデータは、サブブロック位置情報ととも
に記憶され検査出力となる。
On the other hand, when the purpose is to obtain a bitmap (step S5), the block deemed to be defective is further divided into sub-blocks and inspected. The inspection reveals a finer defect distribution on the wafer. These data are stored together with the sub-block position information and become inspection outputs.

【0092】さらに、細かい不良位置の特定を行う場合
には、不良コンタクトホールが存在すると検査結果が出
ているサブブロック内部にある、1つ1つのコンタクト
ホールに電子ビームを照射して、貫通電流量を測定し、
それぞれのコンタクトホールの良否を判定する(ステッ
プS6)。また、その貫通電流値からそのコンタクトホ
ール底に残存するシリコン酸化膜厚みを測定する。
Further, in the case of finely specifying a defective position, an electron beam is applied to each of the contact holes inside the sub-block in which the inspection result is output if a defective contact hole is present, and the through current is reduced. Measure the quantity,
The quality of each contact hole is determined (step S6). Further, the thickness of the silicon oxide film remaining at the bottom of the contact hole is measured from the through current value.

【0093】上記のように、順次階層的に一括測定され
る領域の面積を小さくし、細かい場所の測定を行い、区
分けしたブロックの大きさを反映したビットマップを作
成する。必要に応じて、個々のコンタクトホールを測定
し、コンタクトホール底に残存するシリコン酸化膜厚み
を測定して(ステップS7)、より精密なコンタクトホ
ールの状況を調べる。
As described above, the area of a region which is collectively measured in a hierarchical manner is sequentially reduced, fine locations are measured, and a bit map reflecting the size of the divided block is created. If necessary, each contact hole is measured, and the thickness of the silicon oxide film remaining at the bottom of the contact hole is measured (step S7) to check the state of the contact hole more precisely.

【0094】なお、上記の実施形態では、ブロック形状
は全て矩形である場合について説明したが、ブロックの
形状は、この場合に限定されず、多角形、円形あるいは
楕円形状でもよい。また、ブロックは、スクライブライ
ンを含む構造となっていたが、スクライブライン状には
メインの回路とは異なったテストを行うためのTEG
(test element group;特性評価用素子)が置かれるこ
とがあるので、それらが存在する場合には、それらを除
外したり、それらを別のブロックに定義して検査する。
In the above embodiment, the case where all the block shapes are rectangular has been described. However, the shape of the block is not limited to this case, and may be a polygon, a circle, or an ellipse. Although the block has a structure including a scribe line, the scribe line has a TEG for performing a test different from that of the main circuit.
(Test element group; characteristic evaluation element) may be placed, and if they exist, they are excluded or defined in another block for inspection.

【0095】さらに、上記の実施形態で説明したような
検査手法は、コンタクトホールの検査に留まらず、あら
ゆるウエハー上に形成されたデバイスの検査に利用でき
ることはいうまでもない。また、分割して重み付けを行
う方法は、それぞれの部分の検査出力Sがn個の部分か
らなる集合体を一括検査した場合に得られる検査出力T
が、S*nで表される場合には本発明の手法が利用でき
る。
Further, it goes without saying that the inspection method described in the above embodiment can be used not only for inspection of contact holes but also for inspection of devices formed on all kinds of wafers. In addition, the method of dividing and weighting is based on the inspection output T obtained when the inspection output S of each part is inspected collectively for an aggregate of n parts.
However, when represented by S * n, the method of the present invention can be used.

【0096】なお、本実施形態の半導体ウエハーの検査
方法は、半導体ウエハーの検査に限定されず、SOI基
板の検査方法にも適用できる。
The method of inspecting a semiconductor wafer according to the present embodiment is not limited to the inspection of a semiconductor wafer but can be applied to an inspection method of an SOI substrate.

【0097】[0097]

【発明の効果】本発明によると、半導体ウエハーを所望
の複数の領域に区分けして、各領域ごとにいわゆる電流
貫通法により、コンタクトホールが正常に形成されてい
るか否かを検査するため、逐次全てのコンタクトホール
を検査する場合よりも、短時間でコンタクトホールの検
査を行うことができる。そのため、不良コンタクトホー
ルを効率よく見つけることができ、検査のスループット
を向上することができる。また、単位時間あたりに、多
くのウエハーを検査できるため、精密な製造プロセス管
理が実施できる。
According to the present invention, a semiconductor wafer is divided into a plurality of desired regions, and it is sequentially inspected for each region by a so-called current penetration method to check whether or not a contact hole is normally formed. The inspection of the contact holes can be performed in a shorter time than when all the contact holes are inspected. Therefore, defective contact holes can be efficiently found, and the inspection throughput can be improved. Further, since many wafers can be inspected per unit time, precise manufacturing process management can be performed.

【0098】なお、領域の大きさを半導体チップに搭載
するメモリなどの半導体デバイスと同様の大きさにする
ことによって、フィーチャーサイズが異なる半導体デバ
イスごとに検査を行うことができ、上記と同様に短時間
でコンタクトホールの検査を行うことができる。
By setting the size of the region to be the same as that of a semiconductor device such as a memory mounted on a semiconductor chip, an inspection can be performed for each semiconductor device having a different feature size. The inspection of the contact hole can be performed in a short time.

【0099】また、本発明によると、上記の領域(第1
の領域)よりさらに小さい複数の領域(第2の領域)に
区分けして、各小さい領域ごとにいわゆる電流貫通法に
より、コンタクトホールが正常に形成されているか否か
を検査する。このため、第1の領域、第2の領域、個々
のコンタクトホールというように段階的にコンタクトホ
ールの検査をするので、効率よく検査ができ、短時間で
コンタクトホールの検査を行うことができる。
According to the present invention, the above-mentioned region (first region)
Is divided into a plurality of regions (second regions) smaller than the second region), and it is inspected for each small region by a so-called current penetration method whether or not a contact hole is formed normally. For this reason, since the contact holes are inspected in stages, such as the first region, the second region, and the individual contact holes, the inspection can be performed efficiently and the contact holes can be inspected in a short time.

【0100】さらに、第1の領域あるいは第2の領域に
識別番号を付して、不良コンタクトホールが多いとされ
る領域から検査することにより、さらに、検査時間の短
縮化を図ることができる。なお、不良コンタクトホール
が多いとされる領域とは、たとえば、半導体ウエハーの
端部や、半導体ウエハー搬送機とが接触する箇所に近い
領域である。
Further, by giving an identification number to the first area or the second area and inspecting from the area where there are many defective contact holes, the inspection time can be further shortened. Note that the area where the number of defective contact holes is large is, for example, an area close to an end of a semiconductor wafer or a place where a semiconductor wafer transfer machine comes into contact.

【0101】また、半導体ウエハーに照射する電子ビー
ムの位置情報と、前記半導体基板の位置情報と、半導体
回路のレイアウト情報とから、検査対象となる領域を特
定して、その領域に照射する電子ビームの照射量を領域
中のコンタクトホールの数に応じて変更する。そのた
め、領域中のコンタクトホールの数が異なっても、単位
コンタクトホール数に照射する電子ビーム量を統一する
ことができる。そのため、領域ごとに検査を行っても、
影響の少ない検査を行うことができる。
Further, an area to be inspected is specified from the position information of the electron beam irradiating the semiconductor wafer, the position information of the semiconductor substrate, and the layout information of the semiconductor circuit, and the electron beam irradiating the area is specified. Is changed according to the number of contact holes in the region. Therefore, even if the number of contact holes in the region is different, the amount of electron beam applied to the unit number of contact holes can be unified. Therefore, even if inspection is performed for each area,
Inspection with less influence can be performed.

【0102】さらにまた、領域内のコンタクトホールを
貫通する前記電子ビームの電流値に対応したビットマッ
プを得ることにより、コンタクトホールを検査するとき
に貫通電流法を用いると、得られる検査量は連続量であ
るため、詳しい検査結果を得ることができる。
Further, by obtaining a bitmap corresponding to the current value of the electron beam penetrating the contact hole in the region, if the penetration current method is used for inspecting the contact hole, the obtained inspection amount is continuous. Because it is a quantity, detailed test results can be obtained.

【0103】また、領域に占める不良コンタクトホール
の割合がしきい値以上であるの場合に、その領域中のコ
ンタクトホールの数を数えると共に、領域中のコンタク
トホールの検査を終了する。さらに、プロセス変動量が
しきい値を超えたとき、警告信号などによってプロセス
異常を知らせることができる。
If the proportion of defective contact holes in the region is equal to or greater than the threshold value, the number of contact holes in the region is counted, and the inspection of the contact holes in the region is terminated. Further, when the process variation exceeds the threshold, a process abnormality can be notified by a warning signal or the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態の検査方法を示す図FIG. 1 is a diagram showing an inspection method according to an embodiment of the present invention.

【図2】本発明の実施形態の検査方法の比較を示す図FIG. 2 is a diagram showing a comparison of inspection methods according to the embodiment of the present invention.

【図3】本発明の第1の実施形態の複数ブロックに分け
たウエハーを示す図
FIG. 3 is a view showing a wafer divided into a plurality of blocks according to the first embodiment of the present invention;

【図4】本発明の第1の実施形態の複数ブロックと貫通
電流値との関係を示す図
FIG. 4 is a diagram illustrating a relationship between a plurality of blocks and a through current value according to the first embodiment of the present invention.

【図5】本発明の第1の実施形態の複数ブロックに分け
たウエハーと貫通電流値との関係を示す図
FIG. 5 is a diagram showing a relationship between a wafer divided into a plurality of blocks and a through current value according to the first embodiment of the present invention;

【図6】本発明の第2の実施形態の複数サブブロックに
分けたウエハーを示す図
FIG. 6 is a view showing a wafer divided into a plurality of sub blocks according to the second embodiment of the present invention;

【図7】本発明の第2の実施形態の複数サブブロックと
貫通電流値との関係を示す図
FIG. 7 is a diagram illustrating a relationship between a plurality of sub-blocks and a through current value according to the second embodiment of the present invention.

【図8】本発明の第2の実施形態の複数ブロックに分け
たウエハーと貫通電流値との関係を示す図
FIG. 8 is a diagram showing a relationship between a wafer divided into a plurality of blocks and a through current value according to the second embodiment of the present invention;

【図9】本発明の第3の実施形態の複数機能ブロックに
分けたウエハーを示す図
FIG. 9 is a view showing a wafer divided into a plurality of functional blocks according to the third embodiment of the present invention.

【図10】本発明の第4の実施形態の電子ビーム照射装
置を示す図
FIG. 10 is a view showing an electron beam irradiation apparatus according to a fourth embodiment of the present invention.

【図11】本発明の第5の実施形態の機能ブロックと貫
通電流値との関係を示す図
FIG. 11 is a diagram showing a relationship between a functional block and a through current value according to a fifth embodiment of the present invention.

【図12】本発明の第6の実施形態の電子ビームの照射
量を変えるフローチャート
FIG. 12 is a flowchart for changing an irradiation amount of an electron beam according to a sixth embodiment of the present invention.

【図13】本発明の第7の実施形態のウエハーの中心部
と端部とを示す図
FIG. 13 is a view showing a central portion and an end portion of a wafer according to a seventh embodiment of the present invention.

【図14】本発明の第8の実施形態のウエハーの接触領
域と非接触領域とを示す図
FIG. 14 is a diagram showing a contact area and a non-contact area of a wafer according to an eighth embodiment of the present invention.

【図15】本発明の第9の実施形態のサブブロックとコ
ンタクトホールとを示す図
FIG. 15 is a view showing a sub-block and a contact hole according to a ninth embodiment of the present invention.

【図16】本発明の第10の実施形態の電子ビーム走査
装置を示す図
FIG. 16 is a diagram showing an electron beam scanning device according to a tenth embodiment of the present invention.

【図17】本発明の第11の実施形態の検査の順番を示
すフローチャート
FIG. 17 is a flowchart showing an inspection order according to the eleventh embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1、103、162 電子ビーム 3 コンタクトホール底 4、152 コンタクトホール 22 酸化膜表面 23 二次電子 24 コンタクトホール底 25 コンタクトホール底からの二次電子 31、105、163 ウエハー 32 ブロック 41 貫通電流値 62、72、151 サブブロック 101 電子銃 102 レンズ 104 可変アパチャー 106 電極 107 電流計 131 ウエハー中心部 132 ウエハー端部 141 接触領域 153 不良コンタクトホール 161 電子銃 164 XYステージ 165 X軸ステッピングモータ 166 Y軸ステッピングモータ 167 真空チャンバー 1, 103, 162 Electron beam 3 Contact hole bottom 4, 152 Contact hole 22 Oxide film surface 23 Secondary electron 24 Contact hole bottom 25 Secondary electron from contact hole bottom 31, 105, 163 Wafer 32 Block 41 Through current value 62 , 72, 151 Sub-block 101 Electron gun 102 Lens 104 Variable aperture 106 Electrode 107 Ammeter 131 Wafer center 132 Wafer end 141 Contact area 153 Bad contact hole 161 Electron gun 164 XY stage 165 X-axis stepping motor 166 Y-axis stepping motor 167 vacuum chamber

Claims (21)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数のコンタクトホールを有する半導体
ウエハーの検査方法において、前記半導体ウエハーを所
望の複数の第1の領域に区分けして、各第1の領域に電
子ビームを照射して、各第1の領域中のコンタクトホー
ルを貫通する電子ビームの電流値を測定し、その電流値
を所望のしきい値と比較することにより前記第1の領域
中の複数のコンタクトホールのうち正常に形成されてい
ないコンタクトホールの割合を検査することを特徴とす
る半導体ウエハーの検査方法。
In a method of inspecting a semiconductor wafer having a plurality of contact holes, the semiconductor wafer is divided into a plurality of desired first regions, and each of the first regions is irradiated with an electron beam, and each of the first regions is irradiated with an electron beam. The current value of the electron beam penetrating through the contact hole in the first region is measured, and the current value is compared with a desired threshold value, whereby the normally formed one of the plurality of contact holes in the first region is formed. A method for inspecting a semiconductor wafer, comprising: inspecting a ratio of contact holes that are not present.
【請求項2】 前記複数の第1の領域を、さらに、その
領域より小さい複数の第2の領域に区分けして、各第2
の領域に前記電子ビームを照射して、各第2の領域中の
コンタクトホールを貫通する電子ビームの電流値を測定
し、その電流値を所望のしきい値と比較することにより
前記第2の領域中の複数のコンタクトホールのうち正常
に形成されていないコンタクトホールの割合を検査する
ことを特徴とする請求項1に記載の半導体ウエハーの検
査方法。
2. The method according to claim 1, wherein the plurality of first regions are further divided into a plurality of second regions smaller than the plurality of first regions.
Is irradiated with the electron beam to measure the current value of the electron beam penetrating the contact hole in each second region, and comparing the current value with a desired threshold value, 2. The method according to claim 1, wherein a ratio of a contact hole that is not formed normally among a plurality of contact holes in the region is inspected.
【請求項3】 前記第1の領域の大きさを半導体チップ
の大きさと同様の大きさとすることを特徴とする請求項
1に記載の半導体ウエハーの検査方法。
3. The semiconductor wafer inspection method according to claim 1, wherein the size of the first region is set to be the same as the size of a semiconductor chip.
【請求項4】 前記第1の領域の大きさを前記半導体チ
ップに搭載するメモリなどの半導体デバイスの大きさと
同様の大きさにすることを特徴とする請求項1に記載の
半導体ウエハーの検査方法。
4. The method for inspecting a semiconductor wafer according to claim 1, wherein the size of the first region is set to be the same as the size of a semiconductor device such as a memory mounted on the semiconductor chip. .
【請求項5】 前記複数の第1の領域に、互いに他の第
1の領域と識別可能なように番号を付したことを特徴と
する請求項1乃至4のいずれか1項に記載の半導体ウエ
ハーの検査方法。
5. The semiconductor according to claim 1, wherein the plurality of first regions are numbered so as to be distinguishable from each other. Wafer inspection method.
【請求項6】 前記複数の第2の領域に、互いに他の第
2の領域と識別可能なように番号を付したことを特徴と
する請求項2に記載の半導体ウエハーの検査方法。
6. The method according to claim 2, wherein the plurality of second regions are numbered so as to be distinguishable from each other.
【請求項7】 前記電流値の大きい順あるいは小さい順
に前記第1の領域を並べ、その順序に従って前記各第1
の領域中のコンタクトホールを1つずつ検査することを
特徴とする請求項1乃至4のいずれか1項に記載の半導
体ウエハーの検査方法。
7. The first areas are arranged in descending order of the current value or in descending order of the current value, and the first areas are arranged in accordance with the order.
5. The method according to claim 1, wherein the contact holes in the region are inspected one by one.
【請求項8】 前記電流値の大きい順あるいは小さい順
に前記第2の領域を並べ、その順序に従って前記各第2
の領域中のコンタクトホールを1つずつ正常に形成され
ているか否かを検査することを特徴とする請求項2に記
載の半導体ウエハーの検査方法。
8. The second regions are arranged in descending order of the current value or in descending order of the current value, and the second regions are arranged in accordance with the order.
3. The method for inspecting a semiconductor wafer according to claim 2, wherein it is inspected whether or not the contact holes in the region are normally formed one by one.
【請求項9】 複数の離れた場所にある前記第1の領域
を集合体としてとらえ、その集合体に電子ビームを照射
して、該集合体中のコンタクトホールを貫通する電子ビ
ームの電流値を測定し、その電流値をあらかじめ定めた
しきい値と比較することにより前記集合体中の複数のコ
ンタクトホールのうち正常に形成されていないコンタク
トホールの割合を検査することを特徴とする請求項1に
記載の半導体ウエハーの検査方法。
9. The method according to claim 1, wherein the plurality of first regions at a plurality of distant locations are regarded as an aggregate, and the aggregate is irradiated with an electron beam, and a current value of the electron beam penetrating through a contact hole in the aggregate is determined. 2. The method according to claim 1, wherein a ratio of a contact hole that is not formed normally among the plurality of contact holes in the assembly is inspected by measuring and comparing a current value thereof with a predetermined threshold value. 3. The method for inspecting a semiconductor wafer according to 1.
【請求項10】 前記第1の領域に照射する前記電子ビ
ームの照射量を前記第1の領域中のコンタクトホールの
数量に応じて変更することを特徴とする請求項1に記載
の半導体ウエハーの検査方法。
10. The semiconductor wafer according to claim 1, wherein the irradiation amount of the electron beam applied to the first region is changed according to the number of contact holes in the first region. Inspection methods.
【請求項11】 前記電子ビームの照射量の変更は、前
記電子ビームの照射位置情報と、前記半導体基板の位置
情報と、半導体回路のレイアウト情報とから、前記複数
の第1の領域のうち前記電子ビームを照射する第1の領
域を識別して、該第1の領域ごとに変更することを特徴
とする請求項10に記載の半導体ウエハーの検査方法。
11. The method according to claim 11, wherein the changing of the irradiation amount of the electron beam is performed based on irradiation position information of the electron beam, position information of the semiconductor substrate, and layout information of a semiconductor circuit. The method for inspecting a semiconductor wafer according to claim 10, wherein a first area to be irradiated with the electron beam is identified and changed for each of the first areas.
【請求項12】 前記複数の第1の領域のうち、不良コ
ンタクトホールを有する頻度が高い領域から検査を行う
ことを特徴とする請求項1乃至4のいずれか1項に記載
の半導体ウエハーの検査方法。
12. The inspection of a semiconductor wafer according to claim 1, wherein the inspection is performed from a region having a high frequency of having a defective contact hole among the plurality of first regions. Method.
【請求項13】 前記複数の第2の領域のうち、不良コ
ンタクトホールを有する頻度が高い領域から検査を行う
ことを特徴とする請求項2に記載の半導体ウエハーの検
査方法。
13. The semiconductor wafer inspection method according to claim 2, wherein the inspection is performed from a region having a high frequency of defective contact holes among the plurality of second regions.
【請求項14】 前記半導体ウエハー中心からの該半導
体ウエハーの半径方向につれて検査を行う順番に重みを
付けることを特徴とする請求項1に記載の半導体ウエハ
ーの検査方法。
14. The method for inspecting a semiconductor wafer according to claim 1, wherein weights are assigned in an order of performing the inspection in a radial direction of the semiconductor wafer from the center of the semiconductor wafer.
【請求項15】 前記半導体ウエハーとそれを搬送する
半導体ウエハー搬送機とが接触する箇所に近いほど検査
を行う順番に重みを付けることを特徴とする請求項1に
記載の半導体ウエハーの検査方法。
15. The semiconductor wafer inspection method according to claim 1, wherein the closer the position where the semiconductor wafer and the semiconductor wafer transporter that transports the semiconductor wafer are in contact with each other, the more the inspection is performed.
【請求項16】 前記第1の領域を貫通する前記電子ビ
ームの電流値に対応したビットマップを得ることを特徴
とする請求項1に記載の半導体ウエハーの検査方法。
16. The method according to claim 1, wherein a bit map corresponding to a current value of the electron beam penetrating the first region is obtained.
【請求項17】 前記第1の領域に占める不良コンタク
トホールの割合がしきい値以上である場合に、前記第1
の領域中のコンタクトホールの数量を数えると共に、そ
の第1の領域中のコンタクトホールの検査を終了するこ
とを特徴とする請求項1乃至4のいずれか1項に記載の
半導体ウエハーの検査方法。
17. The method according to claim 17, wherein the ratio of the defective contact hole in the first region is equal to or more than a threshold value.
5. The method according to claim 1, wherein the number of contact holes in the first area is counted, and the inspection of the contact holes in the first area is terminated. 6.
【請求項18】 前記第2の領域に占める不良コンタク
トホールの割合がしきい値以上である場合に、前記第2
の領域中のコンタクトホールの数量を数えると共に、そ
の第2の領域中のコンタクトホールの検査を終了するこ
とを特徴とする請求項2に記載の半導体ウエハーの検査
方法。
18. The method according to claim 18, wherein the ratio of the defective contact hole occupying the second region is equal to or more than a threshold value.
3. The semiconductor wafer inspection method according to claim 2, wherein the number of contact holes in the region is counted and the inspection of the contact holes in the second region is terminated.
【請求項19】 前記第1の領域を貫通する前記電子ビ
ームの電流量の分布から前記電流量の平均値および標準
偏差等を計算し、半導体製造プロセスの変動を検出する
ことを特徴とする請求項1乃至4のいずれか1項に記載
の半導体ウエハーの検査方法。
19. A semiconductor manufacturing process according to claim 19, wherein an average value and a standard deviation of the current amount are calculated from a current amount distribution of the electron beam penetrating the first region to detect a variation in a semiconductor manufacturing process. Item 5. The method for inspecting a semiconductor wafer according to any one of Items 1 to 4.
【請求項20】 前記第2の領域を貫通する前記電子ビ
ームの電流量の分布から前記電流量の平均値および標準
偏差等を計算し、半導体製造プロセスの変動を検出する
ことを特徴とする請求項2に記載の半導体ウエハーの検
査方法。
20. The method according to claim 1, wherein an average value and a standard deviation of the current amount are calculated from a distribution of a current amount of the electron beam penetrating the second region to detect a variation in a semiconductor manufacturing process. Item 3. The method for inspecting a semiconductor wafer according to Item 2.
【請求項21】 前記プロセス変動量がしきい値を超え
たとき、プロセス異常を知らせるための警告信号を発生
することを特徴とする請求項17に記載の半導体ウエハ
ーの検査方法。
21. The semiconductor wafer inspection method according to claim 17, wherein when the process variation exceeds a threshold, a warning signal for notifying a process abnormality is generated.
JP34898898A 1998-11-30 1998-12-08 Inspection method for semiconductor wafer Expired - Fee Related JP3175765B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP34898898A JP3175765B2 (en) 1998-12-08 1998-12-08 Inspection method for semiconductor wafer
US09/451,440 US6897440B1 (en) 1998-11-30 1999-11-30 Contact hole standard test device
US10/843,158 US6940296B2 (en) 1998-11-30 2004-05-11 Contact hole standard test device, method of forming the same, method of testing contact hole, method and apparatus for measuring a thickness of a film, and method of testing a wafer
US10/863,139 US6967327B2 (en) 1998-11-30 2004-06-08 Contact hole standard test device, method of forming the same, method testing contact hole, method and apparatus for measuring a thickness of a film, and method of testing a wafer
US10/868,615 US6982418B2 (en) 1998-11-30 2004-06-16 Contact hole standard test device, method of forming the same, method of testing contact hole, method and apparatus for measuring a thickness of a film, and method of testing a wafer
US11/198,462 US7232994B2 (en) 1998-11-30 2005-08-05 Contact hole standard test device, method of forming the same, method of testing contact hole, method and apparatus for measuring a thickness of a film, and method of testing a wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34898898A JP3175765B2 (en) 1998-12-08 1998-12-08 Inspection method for semiconductor wafer

Publications (2)

Publication Number Publication Date
JP2000174077A JP2000174077A (en) 2000-06-23
JP3175765B2 true JP3175765B2 (en) 2001-06-11

Family

ID=18400743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34898898A Expired - Fee Related JP3175765B2 (en) 1998-11-30 1998-12-08 Inspection method for semiconductor wafer

Country Status (1)

Country Link
JP (1) JP3175765B2 (en)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897440B1 (en) 1998-11-30 2005-05-24 Fab Solutions, Inc. Contact hole standard test device
JP3749107B2 (en) 1999-11-05 2006-02-22 ファブソリューション株式会社 Semiconductor device inspection equipment
JP3877952B2 (en) 1999-11-30 2007-02-07 ファブソリューション株式会社 Device inspection apparatus and inspection method
JP3874996B2 (en) 2000-05-30 2007-01-31 ファブソリューション株式会社 Device inspection method and apparatus
JP3847568B2 (en) 2001-03-01 2006-11-22 ファブソリューション株式会社 Semiconductor device manufacturing method
JP4738610B2 (en) 2001-03-02 2011-08-03 株式会社トプコン Contamination evaluation method for substrate surface, contamination evaluation apparatus and semiconductor device manufacturing method
US6664541B2 (en) * 2001-10-01 2003-12-16 Kla Tencor Technologies Corporation Methods and apparatus for defect localization
JP3913555B2 (en) 2002-01-17 2007-05-09 ファブソリューション株式会社 Film thickness measuring method and film thickness measuring apparatus
US7038224B2 (en) 2002-07-30 2006-05-02 Applied Materials, Israel, Ltd. Contact opening metrology
US7078690B2 (en) * 2002-02-04 2006-07-18 Applied Materials, Israel, Ltd. Monitoring of contact hole production
US7473911B2 (en) 2002-07-30 2009-01-06 Applied Materials, Israel, Ltd. Specimen current mapper
KR100474579B1 (en) * 2002-08-09 2005-03-10 삼성전자주식회사 Method for manufacturing a standard wafer used in surface analysis system
JPWO2004036639A1 (en) * 2002-10-18 2006-02-16 株式会社日立製作所 Etching apparatus and semiconductor device manufacturing method using the same
CN1833174A (en) * 2003-06-10 2006-09-13 应用材料以色列公司 High current electron beam inspection
KR100527670B1 (en) 2003-10-27 2005-11-29 삼성전자주식회사 Method of calculating a roughness of a hole
FR2878075B1 (en) * 2004-11-15 2007-03-02 Soitec Silicon On Insulator METHOD AND APPARATUS FOR MEASURING SEMICONDUCTOR PLATES
JPWO2006120722A1 (en) * 2005-05-02 2008-12-18 株式会社トプコン Manufacturing method of semiconductor device
TWI334933B (en) * 2006-04-03 2010-12-21 Cebt Co Ltd Hole inspection apparatus and hole inspection method using the same
JP2007281340A (en) * 2006-04-11 2007-10-25 Jeol Ltd Inspection apparatus for side edge part of semiconductor wafer

Also Published As

Publication number Publication date
JP2000174077A (en) 2000-06-23

Similar Documents

Publication Publication Date Title
JP3175765B2 (en) Inspection method for semiconductor wafer
JP3877952B2 (en) Device inspection apparatus and inspection method
KR100267463B1 (en) Method of measurement of yield loss chips and poor chips classified by a type according to defected chips on the wafer
US20040049722A1 (en) Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device
US5721619A (en) Misregistration detecting marks for pattern formed on semiconductor substrate
CN116897291B (en) System and method for Z-PAT defect guidance statistical outlier detection for semiconductor reliability failure
CN111653500A (en) Method for judging wafer yield loss
JP2005333128A (en) Probe pad, substrate having semiconductor device, method of testing semiconductor device and tester for testing semiconductor device
US7982155B2 (en) System of testing semiconductor devices, a method for testing semiconductor devices, and a method for manufacturing semiconductor devices
TW202246787A (en) Systems and methods for evaluating the reliability of semiconductor die packages
US12062166B2 (en) Method and system for diagnosing a semiconductor wafer
US20220130733A1 (en) Semiconductor device including a test dummy pattern, method of manufacturing the semiconductor device and method of inspecting an error using the test dummy pattern
JP2002124447A (en) Margin detection method for lithography condition and manufacturing method of semiconductor device
JP2758844B2 (en) Semiconductor wafer slip line inspection method and semiconductor wafer evaluation method
US11037842B2 (en) Semiconductor device with inspection patterns
US6090634A (en) Failure analysis apparatus of semiconductor integrated circuits and method thereof
KR100583169B1 (en) Method for modifying circuit patterns by using charged ion beam analysis equipment
JPH0590370A (en) Ic chip
JP2003077972A (en) Manufacturing method of semiconductor device
JP2000236006A (en) Analyzing method of defect in semiconductor treatment apparatus

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees