[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3019869B2 - 半導体メモリ - Google Patents

半導体メモリ

Info

Publication number
JP3019869B2
JP3019869B2 JP2276889A JP27688990A JP3019869B2 JP 3019869 B2 JP3019869 B2 JP 3019869B2 JP 2276889 A JP2276889 A JP 2276889A JP 27688990 A JP27688990 A JP 27688990A JP 3019869 B2 JP3019869 B2 JP 3019869B2
Authority
JP
Japan
Prior art keywords
memory
block
defective
address
redundant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2276889A
Other languages
English (en)
Other versions
JPH04152565A (ja
Inventor
義博 竹前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2276889A priority Critical patent/JP3019869B2/ja
Priority to US07/861,822 priority patent/US5307316A/en
Priority to EP91917832A priority patent/EP0504434B1/en
Priority to PCT/JP1991/001406 priority patent/WO1992007362A1/ja
Priority to DE69128960T priority patent/DE69128960T2/de
Publication of JPH04152565A publication Critical patent/JPH04152565A/ja
Priority to KR92701423A priority patent/KR960009229B1/ko
Application granted granted Critical
Publication of JP3019869B2 publication Critical patent/JP3019869B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G11C29/832—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【発明の詳細な説明】 〔発明の概要〕 冗長メモリ部を備える半導体メモリに関し、 一層幅広い欠陥に対応できる冗長方式を提供すること
を目的とし、 チップ上のセルアレイを複数ブロックに区分し、各メ
モリブロックに冗長メモリを設ける半導体メモリにおい
て、該メモリブロックの全体を冗長とした冗長メモリブ
ロックを設け、かつ全体配置の形状に欠損部が生じない
ように構成する。
〔産業上の利用分野〕
本発明は、冗長メモリ部を備える半導体メモリに関す
る。
メモリセル、ワード線、ビットの欠陥を救済して、不
良品になるのを回避する手段として半導体メモリに冗長
メモリ部を設けることは、大容量メモリになるほど広く
行なわれている。
〔従来の技術〕
第５図は冗長メモリ部を備える半導体メモリの概要を
示す。10はセルアレイ、11は１ワード線相当の冗長セル
群、12は１ビット線相当の冗長セル群、13はワード線WL
の選択を行なうワードデコーダ、14はビット線BLの選択
を行なうコラムデコーダと読出し時にビット線電位の増
幅を行なうセンスアンプである。図示しないがワード線
もビット線も多数あり、そしてこれらの各交点にメモリ
セルがある。
セルアレイ10はいわば正規のメモリセル群であり、こ
の正規のメモリセル群に欠陥がある、例えばあるワード
線を選択するとき当該読出しデータにはハードエラーが
ある場合は当該ワード線を冗長セル11に代え（当該ワー
ド線を選択するとき、該選択はやめて代りに冗長セル11
を選択する）、また欠陥があるビット線で発生する場合
は当該ビット線を冗長セル12に代える。このような冗長
セル11,12を複数設けておくと、複数のワード線、ビッ
ト線欠陥に対応できるが、冗長セルは欠陥がなければ使
用されないものであるから、多数設けることは得策でな
く、通常は1,2本のワード線、ビット線欠陥に対応でき
る程度の少数にされる。
また半導体メモリは大容量化するにつれてブロック化
される傾向にある。第６図は第５図のメモリを１チップ
上に複数個、本例では８個形成した例を示す。1,2,……
８が各メモリブロックで、各々はブロック１に示すよう
に第５図と同じ構成即ちセルアレイ10、冗長セル11,1
2、ワードデコーダ13、センスアンプ／コラムデコーダ1
4を備える。
〔発明が解決しようとする課題〕
冗長セル11,12を設けると１ワード線、１ビット線の
欠陥例えば断線、これらに連なるメモリセル群の不良は
救済できるが、ワードデコーダやセンスアンプ／コラム
デコーダに欠陥がある場合は救済できない。
第６図のようにチップ上のセルアレイをブロック化す
る場合も同様で、当該ブロック内の１ワード線、１ビッ
ト線、これらに連なるメモリセル群の欠陥は救済できる
が当該ブロックのワードデコーダやセンスアンプ／コラ
ムデコーダが不良の場合は救済できない。
また冗長セル11,12は２ワード線分、２ビット線分設
けたとしても、当然ながら３ワード線、３ビット線以上
の欠陥には対応できない。
本発明はかかる点を改善し、一層幅広い欠陥に対応で
きる冗長方式を提供することを目的とするものである。
〔課題を解決するための手段〕
第１図に示すように本発明では、チップ上のセルアレ
イをブロック化するタイプの半導体メモリにおいて、そ
のメモリブロックの１つを冗長メモリブロックにする。
各メモリブロック1,2,……の構成は同じで、セルアレイ
10、冗長セル11,12を備える。第１図では各メモリブロ
ック1,2,……はワードデコーダ13、センスアンプ／コラ
ムデコーダ14も備えるが、これらは複数のメモリブロッ
クに対して１つ配置してもよい。例えばワードデコーダ
はメモリブロック１と2,3と4,5と6,……に対してそれぞ
れ１つ、またセンスアンプ／コラムデコーダ14は１と3,
2と4,5と7,……に対して１つ配置してもよい。
〔作用〕
この構成によると、救済できる欠陥の範囲を大幅に拡
げることができる。例えば冗長セル11と12は１ワード線
及び１ビット線分とすると、各メモリブロック1,2,……
では１ワード線分及び１ビット線分の欠陥にしか対応で
きず、それ以上の複数のワード線分、複数のビット線分
などの欠陥が発生したときは当該メモリブロックは不
良、ひいてはメモリチップ全体が不良、とする他はない
が、第１図の構成であればこの様な場合は、例えばかか
る欠陥がメモリブロック１で発生したら、冗長ブロック
９を該メモリブロック１の代りに使用すればよく、これ
でメモリチップ全体を良品化することができる。
パターン焼付けの際複数のワード線、ビット線に及ぶ
ような大きなゴミが混入したりすると、そのゴミで覆わ
れる多数のワード線及び多数のビット線が欠陥になる。
このような場合は冗長ブロックに切替えるのが有効であ
る。
また各メモリブロックに設けたワードデコーダおよび
センスアンプ／コラムデコーダに欠陥がある場合、当該
メモリブロックを冗長ブロックに切替えることでチップ
全体の不良品化を防ぐことができる。
本発明ではメモリの冗長構成に階層の概念を持ち込
み、これで救済幅の拡大を図っている。
〔実施例〕
第１図では正規のメモリブロックが８個であり、これ
に冗長ブロックが１個設けられて全体として９ブロック
になっている。形状は図示のように一部が欠損した長方
形である。メモリチップは一般に正方形または長方形で
あるから、第１図の形状ではチップ形状に合わず、欠損
部が無駄になる恐れがある。これに対しては第２図に示
すように３×３の配置とすると、全体が正方形または長
方形になり、チップ形状に適合する。この第２図では、
冗長ブロック９の２辺が正規のメモリブロック6,8に接
する。
第１図でも冗長ブロック９を２ブロック設けると点線
で示すように欠落部が補完され、全体が長方形になる。
しかし冗長ブロックは少数にする、という趣旨からは第
２図の方が適当である。また第２図で冗長ブロックの位
置は、図示の如き右下端に限るものではない。
第３図は本発明のメモリの概要を示す。本例では各メ
モリブロック１〜９は第１図の構成を備える。外部から
入力されるアドレスADDはアドレスバッファ21及びアド
レスバスABを通って各メモリブロックのワードデコーダ
およびコラムデコーダへ送られる。アドレスバッファ21
ではアドレスの各ビットA0,A1,……Anとその反転0,
1,……ｎを作る。入／出力デコーダ（書込みデータ／
読出しデータ）I/OはI/Oバッファ22およびデータバスDB
を通って各メモリブロックのセンスアンプ／ライトアン
プに入／出力端へ至る。L1,L2……はCE（チップイネー
ブル）などの信号線である。なおアドレスバッファやI/
Oバッファは各メモリブロックへ配設してもよい。
不良ブロックがあるメモリチップではその不良ブロッ
クのアドレスを不良ブロック記憶回路（ROM）25へ書込
んでおく。本例ではメモリブロックは８個であるから、
ブロックアドレスは３ビットでよく、不良ブロックのそ
の３ビットアドレスを記憶回路25へ書込んでおく。
メモリをアクセスするアドレスADDのうちの上記３ビ
ットのブロックアドレスはブロック選択回路23へ入力さ
れ、比較回路24で記憶回路25からの不良ブロックアドレ
スと比較される。不一致の間は比較回路24はブロック駆
動回路26をアクティブにし、ブロック選択回路23のデコ
ード信号により選択されたメモリブロックをアクティブ
にする。これは信号線L1,L2,……を通して行なわれる。
一致すると、比較回路24はブロック駆動回路26を不動作
にし、代って冗長ブロック９をアクティブにする。
アドレスバスABやデータバスDBに各メモリブロックが
並列に接続されていると、不良メモリブロックでアドレ
スバスやデータバスが影響を受け（例えば短絡事故を起
していると当該信号線がＨレベルまたはＬレベルに固定
されてしまう等）、全体が不良となってしまう恐れがあ
る。これに対しては第４図が有効である。
第４図では各メモリブロック１〜９とアドレスバスA
B、データバスDB、信号線ｌ（添字１、２、……は適宜
省略する）、電源Vccの各間にスイッチSWを介在させ、
これを不良ブロック記憶回路25によりオン／オフする。
即ち、記憶回路25は不良ブロックのアドレスを書込まれ
ると、当該メモリブロックの上記スイッチSWをオフに
し、他のメモリブロックの上記スイッチSWをオンにす
る。このようにすれば不良ブロックがこれらのアドレス
バス、データバス、信号線、および電源を乱すことがな
い。
なお、スイッチSWは、問題を生じ易い所、例えばアド
レスバスとの間にのみ挿入するようにしてもよい。メモ
リブロックの選択動作などは第３図と同じである。
〔発明の効果〕
以上説明したように本発明によれば、一層広範囲の欠
陥に対してこれを救済できる冗長構成の半導体メモリを
提供することができる。また正規メモリブロックと冗長
メモリブロックを含む全体形状を正方形または長方形と
して、欠損部のない二次元配置にすることにより、無駄
なスペースのない半導体メモリを実現できる。
【図面の簡単な説明】
第１図は本発明の原理図、 第２図〜第４図は本発明の実施例１〜３の説明図、 第５図は冗長構成のメモリの説明図、 第６図は分割セルアレイ型のメモリの説明図である。 第１図で1,2,……は正規のメモリブロック、９は冗長メ
モリブロック、10はセルアレイ、11,12は冗長セルであ
る。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】複数の正規メモリブロックと、冗長メモリ
    ブロックとを有し、 該複数の正規メモリブロックおよび冗長メモリブロック
    の各々は、 メモリセルアレイと、 第１のアドレスに応答し、該メモリセルアレイ中の所定
    のメモリセルを選択するための周辺回路と、 冗長セル部と、 前記メモリセルアレイ中の不良メモリセルのアドレスを
    記憶するための第１の不良アドレス記憶部と、 前記第１のアドレスが前記第１の不良アドレス記憶部に
    記憶された不良アドレスと一致した場合、前記不良メモ
    リセルに替えて前記冗長セル部中の所定の冗長メモリセ
    ルを選択する第１の冗長制御手段とからなる半導体メモ
    リであって、 該半導体メモリはさらに、 ブロックアドレスに応答して、前記複数の正規メモリブ
    ロックのうちの１つを選択するための選択信号を出力す
    るブロック選択回路と、 前記複数の正規メモリブロックのうち不良ブロックのブ
    ロックアドレスを記憶するための第２の不良アドレス記
    憶部と、 前記ブロックアドレスが前記第２の不良アドレス記憶部
    に記憶された不良ブロックアドレスと一致した場合、前
    記選択信号を無効とし前記冗長メモリブロックを選択す
    る第２の冗長制御手段とを有し、 前記冗長メモリブロックは、その２辺において前記正規
    メモリブロックと接するように配置したことを特徴とす
    る半導体メモリ。
  2. 【請求項２】複数の正規メモリブロックと、冗長メモリ
    ブロックとを有し、 該複数の正規メモリブロックおよび冗長メモリブロック
    の各々は、 メモリセルアレイと、 第１のアドレスに応答し、該メモリセルアレイ中の所定
    のメモリセルを選択するための周辺回路と、 冗長セル部と、 前記メモリセルアレイ中の不良メモリセルのアドレスを
    記憶するための第１の不良アドレス記憶部と、 前記第１のアドレスが前記第１の不良アドレス記憶部に
    記憶された不良アドレスと一致した場合、前記不良メモ
    リセルに替えて前記冗長セル部中の所定の冗長メモリセ
    ルを選択する第１の冗長制御手段とからなる半導体メモ
    リであって、 該半導体メモリはさらに、 ブロックアドレスに応答して、前記複数の正規メモリブ
    ロックのうちの１つを選択するための選択信号を出力す
    るブロック選択回路と、 前記複数の正規メモリブロックのうち不良ブロックのブ
    ロックアドレスを記憶するための第２の不良アドレス記
    憶部と、 前記ブロックアドレスが前記第２の不良アドレス記憶部
    に記憶された不良ブロックアドレスと一致した場合、前
    記選択信号を無効とし前記冗長メモリブロックを選択す
    る第２の冗長制御手段とを有し、 前記冗長メモリブロックと、前記複数の正規メモリブロ
    ックは、複数行×複数列に配列され、全体形状が正方形
    または長方形であることを特徴とする半導体メモリ。
  3. 【請求項３】複数の正規メモリブロックと、冗長メモリ
    ブロックとを有し、 該複数の正規メモリブロックおよび冗長メモリブロック
    の各々は、 メモリセルアレイと、 第１のアドレスに応答し、該メモリセルアレイ中の所定
    のメモリセルを選択するための周辺回路と、 冗長セル部と、 前記メモリセルアレイ中の不良メモリセルのアドレスを
    記憶するための第１の不良アドレス記憶部と、 前記第１のアドレスが前記第１の不良アドレス記憶部に
    記憶された不良アドレスと一致した場合、前記不良メモ
    リセルに替えて前記冗長セル部中の所定の冗長メモリセ
    ルを選択する第１の冗長制御手段とからなる半導体メモ
    リであって、 該半導体メモリはさらに、 ブロックアドレスに応答して、前記複数の正規メモリブ
    ロックのうちの１つを選択するための選択信号を出力す
    るブロック選択回路と、 前記複数の正規メモリブロックのうち不良ブロックのブ
    ロックアドレスを記憶するための第２の不良アドレス記
    憶部と、 前記ブロックアドレスが前記第２の不良アドレス記憶部
    に記憶された不良ブロックアドレスと一致した場合、前
    記選択信号を無効とし前記冗長メモリブロックを選択す
    る第２の冗長制御手段とを有し、 前記複数の正規メモリブロックの各々は、アドレスバス
    およびデータバスとそれぞれスイッチング素子を介して
    接続され、不良メモリブロックがある場合、該不良メモ
    リブロックの前記スイッチング素子はオフとされ、前記
    冗長メモリブロックおよび正常な正規メモリブロックの
    前記スイッチング素子はオンとされることを特徴とする
    半導体メモリ。
JP2276889A 1990-10-16 1990-10-16 半導体メモリ Expired - Lifetime JP3019869B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2276889A JP3019869B2 (ja) 1990-10-16 1990-10-16 半導体メモリ
US07/861,822 US5307316A (en) 1990-10-16 1991-10-16 Semiconductor memory unit having redundant structure
EP91917832A EP0504434B1 (en) 1990-10-16 1991-10-16 Semiconductor memory unit having redundant structure
PCT/JP1991/001406 WO1992007362A1 (en) 1990-10-16 1991-10-16 Semiconductor memory unit having redundant structure
DE69128960T DE69128960T2 (de) 1990-10-16 1991-10-16 Halbleiterspeichereinheit mit einer redundanzstruktur
KR92701423A KR960009229B1 (en) 1990-10-16 1992-06-16 Semiconductor memory unit having redundant structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2276889A JP3019869B2 (ja) 1990-10-16 1990-10-16 半導体メモリ

Publications (2)

Publication Number Publication Date
JPH04152565A JPH04152565A (ja) 1992-05-26
JP3019869B2 true JP3019869B2 (ja) 2000-03-13

Family

ID=17575813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2276889A Expired - Lifetime JP3019869B2 (ja) 1990-10-16 1990-10-16 半導体メモリ

Country Status (6)

Country Link
US (1) US5307316A (ja)
EP (1) EP0504434B1 (ja)
JP (1) JP3019869B2 (ja)
KR (1) KR960009229B1 (ja)
DE (1) DE69128960T2 (ja)
WO (1) WO1992007362A1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1126473B1 (en) * 1991-11-20 2004-02-18 Fujitsu Limited Semiconductor memory device
JP3040625B2 (ja) * 1992-02-07 2000-05-15 松下電器産業株式会社 半導体記憶装置
DE69331061T2 (de) 1992-08-10 2002-06-06 Monolithic System Tech Inc Fehlertolerantes hierarchisiertes Bussystem
US5452251A (en) 1992-12-03 1995-09-19 Fujitsu Limited Semiconductor memory device for selecting and deselecting blocks of word lines
KR960008788B1 (en) * 1992-12-30 1996-07-03 Hyundai Electronics Ind Row redundancy circuit
JP3265076B2 (ja) * 1993-09-20 2002-03-11 株式会社東芝 半導体記憶装置
US5519657A (en) * 1993-09-30 1996-05-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having a redundant memory array and a testing method thereof
US5495447A (en) * 1993-10-08 1996-02-27 Digital Equipment Corporation Method and apparatus using mapped redundancy to perform multiple large block memory array repair
US5473573A (en) * 1994-05-09 1995-12-05 Cirrus Logic, Inc. Single chip controller-memory device and a memory architecture and methods suitable for implementing the same
JPH0817197A (ja) * 1994-06-30 1996-01-19 Fujitsu Ltd 半導体記憶装置
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US5822256A (en) * 1994-09-06 1998-10-13 Intel Corporation Method and circuitry for usage of partially functional nonvolatile memory
JP2742220B2 (ja) * 1994-09-09 1998-04-22 松下電器産業株式会社 半導体記憶装置
JP3425811B2 (ja) * 1994-09-28 2003-07-14 Ｎｅｃエレクトロニクス株式会社 半導体メモリ
JP3263259B2 (ja) * 1994-10-04 2002-03-04 株式会社東芝 半導体記憶装置
JPH08203275A (ja) * 1995-01-28 1996-08-09 Sony Corp 遅延用メモリｉｃ
GB2292236A (en) * 1995-04-04 1996-02-14 Memory Corp Plc Improved partial memory engine
US5621690A (en) * 1995-04-28 1997-04-15 Intel Corporation Nonvolatile memory blocking architecture and redundancy
US5623448A (en) * 1995-05-09 1997-04-22 Texas Instruments Incorporated Apparatus and method for implementing integrated circuit memory device component redundancy using dynamic power distribution switching
US5572470A (en) * 1995-05-10 1996-11-05 Sgs-Thomson Microelectronics, Inc. Apparatus and method for mapping a redundant memory column to a defective memory column
DE59510258D1 (de) * 1995-08-09 2002-08-08 Infineon Technologies Ag Integrierte Halbleiter-Speichervorrichtung mit Redundanzschaltungsanordnung
US5771195A (en) * 1995-12-29 1998-06-23 Sgs-Thomson Microelectronics, Inc. Circuit and method for replacing a defective memory cell with a redundant memory cell
US5841709A (en) * 1995-12-29 1998-11-24 Stmicroelectronics, Inc. Memory having and method for testing redundant memory cells
US6037799A (en) * 1995-12-29 2000-03-14 Stmicroelectronics, Inc. Circuit and method for selecting a signal
US5790462A (en) * 1995-12-29 1998-08-04 Sgs-Thomson Microelectronics, Inc. Redundancy control
US5612918A (en) * 1995-12-29 1997-03-18 Sgs-Thomson Microelectronics, Inc. Redundancy architecture
US5706292A (en) * 1996-04-25 1998-01-06 Micron Technology, Inc. Layout for a semiconductor memory device having redundant elements
US5699307A (en) * 1996-06-28 1997-12-16 Intel Corporation Method and apparatus for providing redundant memory in an integrated circuit utilizing a subarray shuffle replacement scheme
US6172935B1 (en) 1997-04-25 2001-01-09 Micron Technology, Inc. Synchronous dynamic random access memory device
JP3688443B2 (ja) * 1997-08-28 2005-08-31 株式会社東芝 半導体記憶装置
JPH11219598A (ja) * 1998-02-03 1999-08-10 Mitsubishi Electric Corp 半導体記憶装置
JP2000243086A (ja) * 1998-12-24 2000-09-08 Mitsubishi Electric Corp 半導体記憶装置
JP4413306B2 (ja) 1999-03-23 2010-02-10 株式会社東芝 半導体記憶装置
JP2000285694A (ja) 1999-03-30 2000-10-13 Mitsubishi Electric Corp 半導体記憶装置および半導体記憶装置を搭載する半導体集積回路装置
US6745354B2 (en) * 2000-02-02 2004-06-01 Broadcom Corporation Memory redundancy implementation
US7173867B2 (en) * 2001-02-02 2007-02-06 Broadcom Corporation Memory redundancy circuit techniques
US8164362B2 (en) * 2000-02-02 2012-04-24 Broadcom Corporation Single-ended sense amplifier with sample-and-hold reference
JP3457611B2 (ja) * 2000-02-16 2003-10-20 日本電気株式会社 半導体記憶装置
JP4398574B2 (ja) * 2000-07-19 2010-01-13 富士通マイクロエレクトロニクス株式会社 半導体記憶装置とその冗長方法
JP2003187591A (ja) * 2001-12-14 2003-07-04 Toshiba Corp 半導体記憶装置
JP4235122B2 (ja) * 2004-02-06 2009-03-11 シャープ株式会社 半導体記憶装置及び半導体記憶装置のテスト方法
KR100533385B1 (ko) * 2004-04-16 2005-12-06 주식회사 하이닉스반도체 반도체 메모리 테스트 방법
JP4677222B2 (ja) * 2004-11-26 2011-04-27 富士通株式会社 サーバ装置
JP4524636B2 (ja) * 2005-03-24 2010-08-18 エルピーダメモリ株式会社 半導体記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58208998A (ja) * 1982-05-28 1983-12-05 Toshiba Corp 半導体ｃｍｏｓメモリ
JPS59119743A (ja) * 1982-12-25 1984-07-11 Nippon Telegr & Teleph Corp <Ntt> 集積回路の冗長構成方式
JPS60137000A (ja) * 1984-12-06 1985-07-20 Hitachi Ltd 半導体メモリ集積回路
JPS62200599A (ja) * 1986-02-26 1987-09-04 Sharp Corp 半導体記憶素子
JP2700640B2 (ja) * 1986-09-24 1998-01-21 日立超エル・エス・アイ・エンジニアリング 株式会社 半導体記憶装置
NL8900026A (nl) * 1989-01-06 1990-08-01 Philips Nv Matrixgeheugen, bevattende standaardblokken, standaardsubblokken, een redundant blok, en redundante subblokken, alsmede geintegreerde schakeling bevattende meerdere van zulke matrixgeheugens.
JP2664236B2 (ja) * 1989-02-01 1997-10-15 富士通株式会社 半導体記憶装置

Also Published As

Publication number Publication date
EP0504434A1 (en) 1992-09-23
EP0504434B1 (en) 1998-02-25
KR920704304A (ko) 1992-12-19
KR960009229B1 (en) 1996-07-16
DE69128960T2 (de) 1998-06-18
JPH04152565A (ja) 1992-05-26
WO1992007362A1 (en) 1992-04-30
DE69128960D1 (de) 1998-04-02
US5307316A (en) 1994-04-26
EP0504434A4 (ja) 1994-12-14

Similar Documents

Publication Publication Date Title
JP3019869B2 (ja) 半導体メモリ
US5313425A (en) Semiconductor memory device having an improved error correction capability
JP5033887B2 (ja) 半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置
US5270974A (en) Monolithic fail bit memory
KR19990047471A (ko) 칼럼 방향의 데이터 입출력선을 가지는 반도체메모리장치와불량셀 구제회로 및 방법
KR100490084B1 (ko) 효율적인 리던던시 구제율을 갖는 반도체 메모리 장치
US5386387A (en) Semiconductor memory device including additional memory cell block having irregular memory cell arrangement
KR19990013942A (ko) 결함 허용 메모리 소자 제조 방법
US6618299B2 (en) Semiconductor memory device with redundancy
JP2004062999A (ja) 半導体記憶装置
US7359260B2 (en) Repair of memory cells
US6426913B1 (en) Semiconductor memory device and layout method thereof
JPH09180485A (ja) 不揮発性半導体記憶装置
JP2870320B2 (ja) 半導体メモリ回路
JP2848451B2 (ja) 半導体メモリ
JP2716251B2 (ja) 半導体メモリ
US20080084771A1 (en) Semiconductor device
JP2594638B2 (ja) 半導体記憶装置
JPH0991991A (ja) メモリモジュール
JP2900944B2 (ja) 半導体メモリ
JP3606567B2 (ja) Ｓｒａｍ装置
KR100372207B1 (ko) 반도체 메모리 장치
JP2924451B2 (ja) 半導体メモリ装置
JP2880835B2 (ja) 半導体記憶装置
JP2735415B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 11