JP3002099B2 - 薄膜トランジスタおよびそれを用いた液晶表示装置 - Google Patents
薄膜トランジスタおよびそれを用いた液晶表示装置Info
- Publication number
- JP3002099B2 JP3002099B2 JP6248184A JP24818494A JP3002099B2 JP 3002099 B2 JP3002099 B2 JP 3002099B2 JP 6248184 A JP6248184 A JP 6248184A JP 24818494 A JP24818494 A JP 24818494A JP 3002099 B2 JP3002099 B2 JP 3002099B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor layer
- gate
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 49
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 62
- 239000010408 film Substances 0.000 claims description 25
- 230000001681 protective effect Effects 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052571 earthenware Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置などに用い
られる薄膜トランジスタに関するもので、特に、オフ電
流の低減を図ったものである。
られる薄膜トランジスタに関するもので、特に、オフ電
流の低減を図ったものである。
【０００２】
【従来の技術】図５は、薄膜トランジスタをスイッチ素
子に用いたアクティブマトリックス液晶表示装置の等価
回路の一構成例を示すものである。図５において、多数
の走査電極線Ｇ1，Ｇ2，…，Ｇnと、多数の信号電極線
Ｓ1，Ｓ2，…，Ｓmとがマトリックス状に配線され、各
走査電極線Ｇはそれぞれ走査回路１に、各信号電極線Ｓ
はそれぞれ信号供給回路２に接続され、各線の交差部分
の近傍に薄膜トランジスタ（スイッチ素子）３が設けら
れ、この薄膜トランジスタ３のドレインにコンデンサと
なる容量部４と液晶素子５とが接続されて回路が概略構
成されている。
子に用いたアクティブマトリックス液晶表示装置の等価
回路の一構成例を示すものである。図５において、多数
の走査電極線Ｇ1，Ｇ2，…，Ｇnと、多数の信号電極線
Ｓ1，Ｓ2，…，Ｓmとがマトリックス状に配線され、各
走査電極線Ｇはそれぞれ走査回路１に、各信号電極線Ｓ
はそれぞれ信号供給回路２に接続され、各線の交差部分
の近傍に薄膜トランジスタ（スイッチ素子）３が設けら
れ、この薄膜トランジスタ３のドレインにコンデンサと
なる容量部４と液晶素子５とが接続されて回路が概略構
成されている。
【０００３】図５に示す回路においては、走査電極線Ｇ
1，Ｇ2，…，Ｇnを順次走査して１つの走査電極線Ｇ上
のすべての薄膜トランジスタ３を一斉にオン状態とし、
この走査に同期させて信号供給回路２から信号電極線Ｓ
1，Ｓ2，…，Ｓmを介し、このオン状態の薄膜トランジ
スタ３に接続されている容量部４のうち、表示するべき
液晶素子５に対応した容量部４に信号電荷を蓄積する。
この蓄積された信号電荷は、薄膜トランジスタ３がオフ
状態になっても次の走査に至るまで、対応する液晶素子
５を励起し続けるので、液晶素子５が制御信号により制
御され、表示されたことになる。即ち、このような駆動
を行なうことで外部の駆動用の回路１、２からは時分割
駆動していても、各液晶素子５はスタティック駆動され
ていることになる。
1，Ｇ2，…，Ｇnを順次走査して１つの走査電極線Ｇ上
のすべての薄膜トランジスタ３を一斉にオン状態とし、
この走査に同期させて信号供給回路２から信号電極線Ｓ
1，Ｓ2，…，Ｓmを介し、このオン状態の薄膜トランジ
スタ３に接続されている容量部４のうち、表示するべき
液晶素子５に対応した容量部４に信号電荷を蓄積する。
この蓄積された信号電荷は、薄膜トランジスタ３がオフ
状態になっても次の走査に至るまで、対応する液晶素子
５を励起し続けるので、液晶素子５が制御信号により制
御され、表示されたことになる。即ち、このような駆動
を行なうことで外部の駆動用の回路１、２からは時分割
駆動していても、各液晶素子５はスタティック駆動され
ていることになる。
【０００４】図６と図３は、図５に等価回路で示した従
来のアクティブマトリックス液晶表示装置において、走
査電極線Ｇと信号電極線Ｓなどの部分を基板上に備えた
ものの一構造例を示すものである。図５と図６に示すア
クティブマトリックス表示装置において、ガラスなどの
透明の基板１４上に、走査電極線Ｇと信号電極線Ｓとが
互いに交差してマトリックス状に配線されている。ま
た、走査電極線Ｇと信号電極線Ｓとの交差部分の近傍に
薄膜トランジスタ３が設けられている。
来のアクティブマトリックス液晶表示装置において、走
査電極線Ｇと信号電極線Ｓなどの部分を基板上に備えた
ものの一構造例を示すものである。図５と図６に示すア
クティブマトリックス表示装置において、ガラスなどの
透明の基板１４上に、走査電極線Ｇと信号電極線Ｓとが
互いに交差してマトリックス状に配線されている。ま
た、走査電極線Ｇと信号電極線Ｓとの交差部分の近傍に
薄膜トランジスタ３が設けられている。
【０００５】図６と図３に示す一般的な薄膜トランジス
タ３においては、走査電極線Ｇから引き出して設けたゲ
ート電極８上に、絶縁層１６を設け、この絶縁層１６上
にアモルファスシリコン（ａ-Ｓｉ）からなる半導体層
２０を設け、更にこの半導体層２０上にアルミニウムな
どの導体からなるドレイン電極１０とソース電極１２と
を相互に対向させて離間して設けて構成されている。な
お、半導体層２０の最上層はイオンをドープしたアモル
ファスシリコンなどのオーミックコンタクト層２２にさ
れていて、図３に示す薄膜トランジスタ３は一般にチャ
ネルエッチ型と称されている構造である。また、これら
の積層体の上部にはさらに保護膜１８が積層されてい
る。
タ３においては、走査電極線Ｇから引き出して設けたゲ
ート電極８上に、絶縁層１６を設け、この絶縁層１６上
にアモルファスシリコン（ａ-Ｓｉ）からなる半導体層
２０を設け、更にこの半導体層２０上にアルミニウムな
どの導体からなるドレイン電極１０とソース電極１２と
を相互に対向させて離間して設けて構成されている。な
お、半導体層２０の最上層はイオンをドープしたアモル
ファスシリコンなどのオーミックコンタクト層２２にさ
れていて、図３に示す薄膜トランジスタ３は一般にチャ
ネルエッチ型と称されている構造である。また、これら
の積層体の上部にはさらに保護膜１８が積層されてい
る。
【０００６】また、前記ドレイン電極１０は、保護膜１
８にあけられたコンタクトホール２４を通じて画素電極
１５に接続されるとともに、前記ソース電極１２は信号
電極線Ｓに接続されている。また、相互に対向したドレ
イン電極１０とソース電極１２との間の下方側の半導体
層１０によりチャネル部２６が形成されている。そし
て、保護膜１８上に位置する画素電極上に図示しない配
向膜が形成され、さらにその上方に配向膜を備えた透明
の基板が設けられ、それらの配向膜の間に液晶が封入さ
れてアクティブマトリックス液晶表示装置が構成され
る。この構成であると、画素電極１５が前記液晶の分子
に電界を印加すると液晶分子の配向制御ができるように
なっている。そして、透明な基板１４の下方に付設され
たバックライトから光が照射されると、液晶の配向に従
って光線の偏光方向が変換され、液晶素子毎にそれを透
過する光線と透過しない光線とに制御することができ、
各種の表示を行うことができるようになる。
８にあけられたコンタクトホール２４を通じて画素電極
１５に接続されるとともに、前記ソース電極１２は信号
電極線Ｓに接続されている。また、相互に対向したドレ
イン電極１０とソース電極１２との間の下方側の半導体
層１０によりチャネル部２６が形成されている。そし
て、保護膜１８上に位置する画素電極上に図示しない配
向膜が形成され、さらにその上方に配向膜を備えた透明
の基板が設けられ、それらの配向膜の間に液晶が封入さ
れてアクティブマトリックス液晶表示装置が構成され
る。この構成であると、画素電極１５が前記液晶の分子
に電界を印加すると液晶分子の配向制御ができるように
なっている。そして、透明な基板１４の下方に付設され
たバックライトから光が照射されると、液晶の配向に従
って光線の偏光方向が変換され、液晶素子毎にそれを透
過する光線と透過しない光線とに制御することができ、
各種の表示を行うことができるようになる。
【０００７】
【発明が解決しようとする課題】上記作動によって機能
する液晶表示装置であると、薄膜トランジスタ３の形成
されている箇所においては、光を透過しない各種の電極
等があるために、基板の下方から照射された光線は表示
には寄与しないものの、基板の下方からの光線は薄膜ト
ランジスタ３の下部には当たっていることになる。すな
わち、液晶表示装置の基板１４の裏面側にバックライト
が設けられた場合、バックライトから発せられた光線が
基板１４を通過すると、その光の一部が図３の矢印Ａに
示す如く、半導体層２０に当たり、また一部の光はさら
に半導体層２０の下面の傾斜面２８で反射されることが
ある。すると、光を受けた半導体層２０の導電率が高く
なり、光電流が流れるので、薄膜トランジスタ３を駆動
している場合にゲート電極８で回路をオフ（ＯＦＦ）状
態にしているはずのところに、リーク電流が流れる問題
があった。このリーク電流が生じると液晶駆動時のオフ
電流が増大することになり、液晶表示装置の光透過特性
に悪影響を与えるおそれがあった。
する液晶表示装置であると、薄膜トランジスタ３の形成
されている箇所においては、光を透過しない各種の電極
等があるために、基板の下方から照射された光線は表示
には寄与しないものの、基板の下方からの光線は薄膜ト
ランジスタ３の下部には当たっていることになる。すな
わち、液晶表示装置の基板１４の裏面側にバックライト
が設けられた場合、バックライトから発せられた光線が
基板１４を通過すると、その光の一部が図３の矢印Ａに
示す如く、半導体層２０に当たり、また一部の光はさら
に半導体層２０の下面の傾斜面２８で反射されることが
ある。すると、光を受けた半導体層２０の導電率が高く
なり、光電流が流れるので、薄膜トランジスタ３を駆動
している場合にゲート電極８で回路をオフ（ＯＦＦ）状
態にしているはずのところに、リーク電流が流れる問題
があった。このリーク電流が生じると液晶駆動時のオフ
電流が増大することになり、液晶表示装置の光透過特性
に悪影響を与えるおそれがあった。
【０００８】また、液晶に同極性の電荷を印加し続ける
と、直流成分によって液晶に接している配向膜イオン成
分が片寄り、吸着した電荷により電場が生じて表示が焼
き付いてしまう問題がある。そこで、従来から画素電極
１５に印加する電圧の極性が逆になっても液晶は同じ光
透過特性を有することを利用し、液晶の交流駆動を行な
い、前記焼き付きの問題の解消を図っている。
と、直流成分によって液晶に接している配向膜イオン成
分が片寄り、吸着した電荷により電場が生じて表示が焼
き付いてしまう問題がある。そこで、従来から画素電極
１５に印加する電圧の極性が逆になっても液晶は同じ光
透過特性を有することを利用し、液晶の交流駆動を行な
い、前記焼き付きの問題の解消を図っている。
【０００９】ところが、液晶を交流駆動した場合、寄生
容量が発生し、ゲート電圧が画素電極に飛び込み、画素
電極１５の電位の動的電圧シフトが発生する。この電圧
シフトを発生させる寄生容量とは、アクティブマトリッ
クス液晶表示装置の一部に形成した絶縁層１６が容量化
してしまうためである。
容量が発生し、ゲート電圧が画素電極に飛び込み、画素
電極１５の電位の動的電圧シフトが発生する。この電圧
シフトを発生させる寄生容量とは、アクティブマトリッ
クス液晶表示装置の一部に形成した絶縁層１６が容量化
してしまうためである。
【００１０】ここで図３に示す構造における寄生容量に
ついて考察すると、ゲート電極８とドレイン電極１０と
の間に設けられている絶縁層１６が寄生容量化するので
あるが、図３に示す構造では、ゲート電極８とドレイン
電極１０の重なり部分が大きいために、ゲート−ドレイ
ン間容量（ＣGD）が比較的大きくなってしまい、寄生容
量が大きくなる問題があった。更に、前記のようなゲー
ト−ドレイン間容量が生じた場合、液晶駆動時にスイッ
チングノイズを生じる問題があった。そこで、このゲー
ト−ドレイン間容量（ＣGD）を少しでも抑えるべく、ゲ
ート電極８とソース・ドレイン電極１０，１２の重なり
部分を小さくするために、ゲート電極８をできるだけ小
さくするこの研究開発がなされている。
ついて考察すると、ゲート電極８とドレイン電極１０と
の間に設けられている絶縁層１６が寄生容量化するので
あるが、図３に示す構造では、ゲート電極８とドレイン
電極１０の重なり部分が大きいために、ゲート−ドレイ
ン間容量（ＣGD）が比較的大きくなってしまい、寄生容
量が大きくなる問題があった。更に、前記のようなゲー
ト−ドレイン間容量が生じた場合、液晶駆動時にスイッ
チングノイズを生じる問題があった。そこで、このゲー
ト−ドレイン間容量（ＣGD）を少しでも抑えるべく、ゲ
ート電極８とソース・ドレイン電極１０，１２の重なり
部分を小さくするために、ゲート電極８をできるだけ小
さくするこの研究開発がなされている。
【００１１】さらにまた、半導体層２０とゲート絶縁層
１６の界面からソース・ドレイン電極１０，１２にリー
ク電流が流れ、ゲート電圧が負になったときに、オフ電
流が増大してしまうという不具合もあった。
１６の界面からソース・ドレイン電極１０，１２にリー
ク電流が流れ、ゲート電圧が負になったときに、オフ電
流が増大してしまうという不具合もあった。
【００１２】上記したようなオフ電流の増加は、保持率
を低下せしめ、もってコントラストが低下し、また不要
な電力を消費してしまうものであった。
を低下せしめ、もってコントラストが低下し、また不要
な電力を消費してしまうものであった。
【００１３】本発明は前記事情に鑑みてなされたもので
あり、半導体層にバックライトなどからの光が入射しな
い構造として半導体層のリーク電流を抑え、薄膜トラン
ジスタのオフ電流を低くできる薄膜トランジスタを提供
することを目的とする。
あり、半導体層にバックライトなどからの光が入射しな
い構造として半導体層のリーク電流を抑え、薄膜トラン
ジスタのオフ電流を低くできる薄膜トランジスタを提供
することを目的とする。
【００１４】
【課題を解決するための手段】本発明に係る薄膜トラン
ジスタは、基板上に遮光性の導電材料からなるゲート電
極が形成され、前記基板上面と前記ゲート電極とを覆っ
てゲート絶縁層が形成され、該ゲート電極上のゲート絶
縁層上にゲート電極よりも幅狭の半導体層がゲート電極
の上方領域内にのみ位置するように形成され、前記半導
体層の幅方向一端上にオーミックコンタクト層を介して
ソース電極が形成され、前記半導体層の幅方向他端上に
オーミックコンタクト層を介してドレイン電極が前記ソ
ース電極と対向状態で離間して形成され、前記ソース電
極、ドレイン電極、半導体層、およびゲート絶縁膜を覆
う保護膜であって、該保護膜自体により前記ソース電極
とオーミックコンタクト層と前記半導体層のそれぞれの
端面どうしの電気的接続を遮断するとともに、前記ドレ
イン電極とオーミックコンタクト層と前記半導体層のそ
れぞれの端面どうしの電気的接続を遮断する保護膜が形
成され、前記ソース電極上およびドレイン電極上の保護
膜にコンタクトホールがそれぞれ設けられ、該コンタク
トホールを通して前記保護膜上に形成した画素電極がド
レイン電極に接続されるとともに、前記ゲート絶縁層上
に形成されかつ前記保護膜で覆われた信号電極線が前記
ソース電極に接続されてなることを特徴とする。
ジスタは、基板上に遮光性の導電材料からなるゲート電
極が形成され、前記基板上面と前記ゲート電極とを覆っ
てゲート絶縁層が形成され、該ゲート電極上のゲート絶
縁層上にゲート電極よりも幅狭の半導体層がゲート電極
の上方領域内にのみ位置するように形成され、前記半導
体層の幅方向一端上にオーミックコンタクト層を介して
ソース電極が形成され、前記半導体層の幅方向他端上に
オーミックコンタクト層を介してドレイン電極が前記ソ
ース電極と対向状態で離間して形成され、前記ソース電
極、ドレイン電極、半導体層、およびゲート絶縁膜を覆
う保護膜であって、該保護膜自体により前記ソース電極
とオーミックコンタクト層と前記半導体層のそれぞれの
端面どうしの電気的接続を遮断するとともに、前記ドレ
イン電極とオーミックコンタクト層と前記半導体層のそ
れぞれの端面どうしの電気的接続を遮断する保護膜が形
成され、前記ソース電極上およびドレイン電極上の保護
膜にコンタクトホールがそれぞれ設けられ、該コンタク
トホールを通して前記保護膜上に形成した画素電極がド
レイン電極に接続されるとともに、前記ゲート絶縁層上
に形成されかつ前記保護膜で覆われた信号電極線が前記
ソース電極に接続されてなることを特徴とする。
【００１５】更に本発明の液晶表示装置は、先に記載の
構成の薄膜トランジスタを用いたことを特徴とする。
構成の薄膜トランジスタを用いたことを特徴とする。
【００１６】
【００１７】
【作用】本発明の薄膜トランジスタであると、ゲート電
極がその上方に配置される半導体層よりも広いので、バ
ックライトからの光が薄膜トランジスタの下部に入射さ
れても、光を透過しないゲート電極が光を遮り、ゲート
電極の上方の半導体層にバックライトの光が到達しな
い。よって、チャネル部の半導体層に光電流が生じるこ
とがなく、薄膜トランジスタのオフ電流が低くなるの
で、薄膜トランジスタを駆動する場合のオン／オフ比が
向上する。
極がその上方に配置される半導体層よりも広いので、バ
ックライトからの光が薄膜トランジスタの下部に入射さ
れても、光を透過しないゲート電極が光を遮り、ゲート
電極の上方の半導体層にバックライトの光が到達しな
い。よって、チャネル部の半導体層に光電流が生じるこ
とがなく、薄膜トランジスタのオフ電流が低くなるの
で、薄膜トランジスタを駆動する場合のオン／オフ比が
向上する。
【００１８】また、ソース電極、ドレイン電極、半導体
層、およびゲート絶縁膜を覆い、かつ前記ソース電極と
オーミックコンタクト層と前記半導体層のそれぞれの端
面どうしの電気的接続をそれ自体で遮断するとともに前
記ドレイン電極とオーミックコンタクト層と前記半導体
層のそれぞれの端面どうしの電気的接続をそれ自体で遮
断する保護膜を形成し、半導体層とゲート絶縁層の端面
側からリークしようとするリーク電流を保護膜で遮断で
きるようにしたので、半導体層とゲート絶縁層の端面側
からリークするリーク電流がドレイン電極に流れること
がなく、オフ電流を低減せしめることができる。したが
って、液晶表示装置のコントラストを高めることができ
ると共に、消費電力を低減することができる。
層、およびゲート絶縁膜を覆い、かつ前記ソース電極と
オーミックコンタクト層と前記半導体層のそれぞれの端
面どうしの電気的接続をそれ自体で遮断するとともに前
記ドレイン電極とオーミックコンタクト層と前記半導体
層のそれぞれの端面どうしの電気的接続をそれ自体で遮
断する保護膜を形成し、半導体層とゲート絶縁層の端面
側からリークしようとするリーク電流を保護膜で遮断で
きるようにしたので、半導体層とゲート絶縁層の端面側
からリークするリーク電流がドレイン電極に流れること
がなく、オフ電流を低減せしめることができる。したが
って、液晶表示装置のコントラストを高めることができ
ると共に、消費電力を低減することができる。
【００１９】さらに、ソース電極及び又はドレイン電極
が小さく形成されることから、ゲート電極が大きくと
も、ゲート電極とソース・ドレイン電極の重なり部分が
小さく、ゲート−ドレイン間容量（ＣGD）を低減される
ので、液晶駆動時のスイッチングノイズを防止を図るこ
とができる。
が小さく形成されることから、ゲート電極が大きくと
も、ゲート電極とソース・ドレイン電極の重なり部分が
小さく、ゲート−ドレイン間容量（ＣGD）を低減される
ので、液晶駆動時のスイッチングノイズを防止を図るこ
とができる。
【００２０】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は本発明に係る薄膜トランジスタの一
実施例を示すもので、この例の薄膜トランジスタは、ガ
ラス（例えば、屈折率が１.５３０であるコーニング社
製＃７０５９ガラス）などの透明の基板１４上に、Ｃ
ｒ、Ａｌ、Ｃｕ等の導電性と遮光性を有する材料からな
るゲート電極３０が形成され、さらに基板１４上面とゲ
ート電極３０を覆ってゲート絶縁層１６（例えば、屈折
率が１.８５程度を示す窒化シリコン膜）が形成されて
いる。
て説明する。図１は本発明に係る薄膜トランジスタの一
実施例を示すもので、この例の薄膜トランジスタは、ガ
ラス（例えば、屈折率が１.５３０であるコーニング社
製＃７０５９ガラス）などの透明の基板１４上に、Ｃ
ｒ、Ａｌ、Ｃｕ等の導電性と遮光性を有する材料からな
るゲート電極３０が形成され、さらに基板１４上面とゲ
ート電極３０を覆ってゲート絶縁層１６（例えば、屈折
率が１.８５程度を示す窒化シリコン膜）が形成されて
いる。
【００２１】そして、前記ゲート絶縁層１６上にはアモ
ルファスシリコンなどの半導体層３６が形成されるとと
もに、ゲート電極３０の上方に、相対向して離間したソ
ース電極３４とドレイン電極３２とが形成され、ソース
電極３４と半導体層３６との間にイオン打ち込みされた
アモルファスシリコンなど（ｎ+ａ−ＳｉＨ）のオーミ
ックコンタクト層４６が、ドレイン電極３２と半導体層
３６との間にイオン打ち込みされたアモルファスシリコ
ンなどのオーミックコンタクト層３８がそれぞれ形成さ
れ、ソース電極３４とドレイン電極３２の間の半導体層
３６によってチャネル部４１が形成されている。尚、ソ
ース電極３４及びドレイン電極３２はアルミニウム、Ｃ
ｕ、ＩＴＯなどの導電性材料からなる。
ルファスシリコンなどの半導体層３６が形成されるとと
もに、ゲート電極３０の上方に、相対向して離間したソ
ース電極３４とドレイン電極３２とが形成され、ソース
電極３４と半導体層３６との間にイオン打ち込みされた
アモルファスシリコンなど（ｎ+ａ−ＳｉＨ）のオーミ
ックコンタクト層４６が、ドレイン電極３２と半導体層
３６との間にイオン打ち込みされたアモルファスシリコ
ンなどのオーミックコンタクト層３８がそれぞれ形成さ
れ、ソース電極３４とドレイン電極３２の間の半導体層
３６によってチャネル部４１が形成されている。尚、ソ
ース電極３４及びドレイン電極３２はアルミニウム、Ｃ
ｕ、ＩＴＯなどの導電性材料からなる。
【００２２】なお、図１には省略されているが、この構
造の薄膜トランジスタは、図５，６に示す液晶表示装置
の薄膜トランジスタ３として用いられるもので、従来の
薄膜トランジスタと同様に液晶の駆動用に使用されるも
のである。即ち、液晶表示を行なうには、所定の走査電
極線Ｇと信号電極線Ｓとに信号を印加して特定の薄膜ト
ランジスタ３により特定の画素電極４０に電荷をかけて
液晶の分子に電界をかけることにより表示と非表示を行
なうことができる。
造の薄膜トランジスタは、図５，６に示す液晶表示装置
の薄膜トランジスタ３として用いられるもので、従来の
薄膜トランジスタと同様に液晶の駆動用に使用されるも
のである。即ち、液晶表示を行なうには、所定の走査電
極線Ｇと信号電極線Ｓとに信号を印加して特定の薄膜ト
ランジスタ３により特定の画素電極４０に電荷をかけて
液晶の分子に電界をかけることにより表示と非表示を行
なうことができる。
【００２３】そして、本実施例の薄膜トランジスタにあ
っては、ゲート電極が半導体層３６よりも広く形成され
ている。
っては、ゲート電極が半導体層３６よりも広く形成され
ている。
【００２４】また、本実施例の薄膜トランジスタにあっ
ては、図３に示されるような従来の薄膜トランジスタと
は異なり、ソース電極１２及びドレイン電極１０が半導
体層２０の周部を覆いつつ、ゲート絶縁層１６上に形成
されることなく、ソース電極３４及びドレイン電極３２
はオーミックコンタクト層４６，３８を介して半導体層
３６の上部にのみ形成され、ゲート絶縁層１６上には形
成されていない。即ち、ゲート絶縁層１６上であって半
導体層３６の近傍にはソース電極３４及び又はドレイン
電極３２が形成されていない。
ては、図３に示されるような従来の薄膜トランジスタと
は異なり、ソース電極１２及びドレイン電極１０が半導
体層２０の周部を覆いつつ、ゲート絶縁層１６上に形成
されることなく、ソース電極３４及びドレイン電極３２
はオーミックコンタクト層４６，３８を介して半導体層
３６の上部にのみ形成され、ゲート絶縁層１６上には形
成されていない。即ち、ゲート絶縁層１６上であって半
導体層３６の近傍にはソース電極３４及び又はドレイン
電極３２が形成されていない。
【００２５】尚、オーミックコンタクト層４６，３８が
形成されていることにより、半導体層３６とソース電極
３４及びドレイン電極３２との接続が良好なオーミック
コンタクトとなり、オン抵抗を低減することができるよ
うになる。
形成されていることにより、半導体層３６とソース電極
３４及びドレイン電極３２との接続が良好なオーミック
コンタクトとなり、オン抵抗を低減することができるよ
うになる。
【００２６】また上記構成とするため、ドレイン電極３
２と、ＩＴＯなどからなる画素電極４０とは、保護膜１
８のドレイン電極３２上に形成されたコンタクトホール
４２を通じて接続されている。また、ソース電極３４と
信号電極線Ｓとは保護膜１８の上部に形成されたソース
接続体４４を通じて接続されている。
２と、ＩＴＯなどからなる画素電極４０とは、保護膜１
８のドレイン電極３２上に形成されたコンタクトホール
４２を通じて接続されている。また、ソース電極３４と
信号電極線Ｓとは保護膜１８の上部に形成されたソース
接続体４４を通じて接続されている。
【００２７】前記構造の薄膜トランジスタにあっては、
ゲート電極３０がその上方に配置される半導体層３６よ
りも広いので、基板の下方に付設されたバックライトか
らの光が、図１の矢印Ａに示すように、薄膜トランジス
タの下部に入射されても、光を透過しないゲート電極３
０が光を遮り、ゲート電極３０の上方の半導体層３６に
バックライトの光が到達しない。よって、チャネル部４
１の半導体層３６に光電流が生じることがなく、薄膜ト
ランジスタのオフ電流が低くなるので、薄膜トランジス
タを駆動する場合の、オン電流とオフ電流との比、即
ち、オン／オフ比が向上する。また、従来の図３に示す
構造の場合よりも、ゲート電極３０とドレイン電極３２
の重なり部分が小さいので、ゲート・ドレイン間容量
（寄生容量：ＣGD）が減少する。よってスイッチングノ
イズが減少する。
ゲート電極３０がその上方に配置される半導体層３６よ
りも広いので、基板の下方に付設されたバックライトか
らの光が、図１の矢印Ａに示すように、薄膜トランジス
タの下部に入射されても、光を透過しないゲート電極３
０が光を遮り、ゲート電極３０の上方の半導体層３６に
バックライトの光が到達しない。よって、チャネル部４
１の半導体層３６に光電流が生じることがなく、薄膜ト
ランジスタのオフ電流が低くなるので、薄膜トランジス
タを駆動する場合の、オン電流とオフ電流との比、即
ち、オン／オフ比が向上する。また、従来の図３に示す
構造の場合よりも、ゲート電極３０とドレイン電極３２
の重なり部分が小さいので、ゲート・ドレイン間容量
（寄生容量：ＣGD）が減少する。よってスイッチングノ
イズが減少する。
【００２８】また、ゲート絶縁層１６上には、ソース電
極３４とドレイン電極３２のいずれも形成されておら
ず、半導体層３６とゲート絶縁層１６の界面の近傍にこ
れらソース電極３４及びドレイン電極３２が形成されて
いないので、半導体層３６とゲート絶縁層１６の界面か
らのリーク電流がドレイン電極３２に流れることがな
い。
極３４とドレイン電極３２のいずれも形成されておら
ず、半導体層３６とゲート絶縁層１６の界面の近傍にこ
れらソース電極３４及びドレイン電極３２が形成されて
いないので、半導体層３６とゲート絶縁層１６の界面か
らのリーク電流がドレイン電極３２に流れることがな
い。
【００２９】図２は本実施例の薄膜トランジスタにおけ
るドレイン電流とゲート電圧の関係について、そのオン
領域とオフ領域でのそれぞれの値を示したものである。
また、図４には従来構造の薄膜トランジスタ３でのドレ
イン電流とゲート電圧の関係を示した。尚、各図でのゲ
ート電圧のオフ領域においては、バックライトを点灯し
たもの（破線）と消灯したもの（実線）を共に示した。
るドレイン電流とゲート電圧の関係について、そのオン
領域とオフ領域でのそれぞれの値を示したものである。
また、図４には従来構造の薄膜トランジスタ３でのドレ
イン電流とゲート電圧の関係を示した。尚、各図でのゲ
ート電圧のオフ領域においては、バックライトを点灯し
たもの（破線）と消灯したもの（実線）を共に示した。
【００３０】図４からわかるように、従来の薄膜トラン
ジスタにおいて、ゲート電圧をオフ状態としているとき
に、バックライトが点灯していると、ゲート電圧が−５
Ｖ以下のところでは、１０-10（Ａ）程度のドレイン電
流が流れ、コントラストが良くないことがわかる。これ
は、バックライトからの光線が半導体層２０に照射し、
光電流が流れてしまっていることに起因するものと思わ
れる。また、バックライトが点灯していないときであっ
ても、オフ領域でゲート電圧が下がるにつれて、ドレイ
ン電流が増加してしまっていることがわかる。これは、
半導体層２０とゲート絶縁層１６の界面からドレイン電
極１０に電流がリークしていることに起因するものと思
われる。
ジスタにおいて、ゲート電圧をオフ状態としているとき
に、バックライトが点灯していると、ゲート電圧が−５
Ｖ以下のところでは、１０-10（Ａ）程度のドレイン電
流が流れ、コントラストが良くないことがわかる。これ
は、バックライトからの光線が半導体層２０に照射し、
光電流が流れてしまっていることに起因するものと思わ
れる。また、バックライトが点灯していないときであっ
ても、オフ領域でゲート電圧が下がるにつれて、ドレイ
ン電流が増加してしまっていることがわかる。これは、
半導体層２０とゲート絶縁層１６の界面からドレイン電
極１０に電流がリークしていることに起因するものと思
われる。
【００３１】一方、本実施例の薄膜トランジスタである
と、図２に示すように、ゲート電圧の低下に伴うドレイ
ン電極の増加は僅かであり、かつ、バックライトが点灯
していても、光電流が生じず、ドレイン電流がバックラ
イトの光の影響を殆ど受けないことがわかる。したがっ
て、薄膜トランジスタのオフ電流を低減することができ
る。すなわちオフ電流を１×１０-10（Ａ）から１×１
０-12に低減することができることから、図７に示すよ
うに、コントラストを約２０から約１１０へと飛躍的に
高めることができる。また、消費電力の低減も図れる。
と、図２に示すように、ゲート電圧の低下に伴うドレイ
ン電極の増加は僅かであり、かつ、バックライトが点灯
していても、光電流が生じず、ドレイン電流がバックラ
イトの光の影響を殆ど受けないことがわかる。したがっ
て、薄膜トランジスタのオフ電流を低減することができ
る。すなわちオフ電流を１×１０-10（Ａ）から１×１
０-12に低減することができることから、図７に示すよ
うに、コントラストを約２０から約１１０へと飛躍的に
高めることができる。また、消費電力の低減も図れる。
【００３２】
【発明の効果】本発明の薄膜トランジスタは、ソース電
極、ドレイン電極、半導体層、およびゲート絶縁膜を覆
い、かつ前記ソース電極とオーミックコンタクト層と前
記半導体層のそれぞれの端面どうしの電気的接続をそれ
自身で遮断するとともに前記ドレイン電極とオーミック
コンタクト層と前記半導体層のそれぞれの端面どうしの
電気的接続をそれ自身で遮断する保護膜を形成し、半導
体層とゲート絶縁層の端面側からリークしようとするリ
ーク電流を保護膜で遮断できるようにしたので、リーク
電流が半導体層からドレイン電極側あるいはソース電極
側に流れることがなくなる結果、オフ電流を低減せしめ
ることができる。したがって、液晶表示装置のコントラ
ストを高めることができると共に、消費電力を低減する
ことができる。
極、ドレイン電極、半導体層、およびゲート絶縁膜を覆
い、かつ前記ソース電極とオーミックコンタクト層と前
記半導体層のそれぞれの端面どうしの電気的接続をそれ
自身で遮断するとともに前記ドレイン電極とオーミック
コンタクト層と前記半導体層のそれぞれの端面どうしの
電気的接続をそれ自身で遮断する保護膜を形成し、半導
体層とゲート絶縁層の端面側からリークしようとするリ
ーク電流を保護膜で遮断できるようにしたので、リーク
電流が半導体層からドレイン電極側あるいはソース電極
側に流れることがなくなる結果、オフ電流を低減せしめ
ることができる。したがって、液晶表示装置のコントラ
ストを高めることができると共に、消費電力を低減する
ことができる。
【００３３】更に、遮光性の導電材料からなるゲート電
極上のゲート絶縁層上にゲート電極よりも幅狭の半導体
層をゲート電極の上方領域内にのみ位置するように形成
し、半導体層の幅方向一端上にオーミックコンタクト層
を介してソース電極を、半導体層の幅方向他端上にオー
ミックコンタクト層を介してドレイン電極をそれぞれ形
成し、ゲート絶縁層上であって半導体層の近傍にソース
電極及びドレイン電極を形成していないので、バックラ
イトからの光が薄膜トランジスタの下部に入射されて
も、光を透過しないゲート電極が光を遮り、ゲート電極
の上方の半導体層にバックライトの光が到達しない。よ
って、チャネル部の半導体層に光電流が生じることがな
く、薄膜トランジスタのオフ電流が低くなるので、薄膜
トランジスタを駆動する場合のオン／オフ比が向上す
る。
極上のゲート絶縁層上にゲート電極よりも幅狭の半導体
層をゲート電極の上方領域内にのみ位置するように形成
し、半導体層の幅方向一端上にオーミックコンタクト層
を介してソース電極を、半導体層の幅方向他端上にオー
ミックコンタクト層を介してドレイン電極をそれぞれ形
成し、ゲート絶縁層上であって半導体層の近傍にソース
電極及びドレイン電極を形成していないので、バックラ
イトからの光が薄膜トランジスタの下部に入射されて
も、光を透過しないゲート電極が光を遮り、ゲート電極
の上方の半導体層にバックライトの光が到達しない。よ
って、チャネル部の半導体層に光電流が生じることがな
く、薄膜トランジスタのオフ電流が低くなるので、薄膜
トランジスタを駆動する場合のオン／オフ比が向上す
る。
【００３４】さらに、ソース電極及びドレイン電極を半
導体層上のみにオーミックコンタクト層を介して形成
し、ソース電極及びドレイン電極を小さく形成すること
から、ゲート電極が大きくとも、ゲート電極とソース・
ドレイン電極の重なり部分が小さく、ゲート−ドレイン
間容量（ＧGD）を低減できるので、液晶駆動時のスイッ
チングノイズ防止を図ることができる。
導体層上のみにオーミックコンタクト層を介して形成
し、ソース電極及びドレイン電極を小さく形成すること
から、ゲート電極が大きくとも、ゲート電極とソース・
ドレイン電極の重なり部分が小さく、ゲート−ドレイン
間容量（ＧGD）を低減できるので、液晶駆動時のスイッ
チングノイズ防止を図ることができる。
【図１】本実施例の薄膜トランジスタの側断面図であ
る。
る。
【図２】本実施例の薄膜トランジスタでの、ゲート電圧
とドレイン電圧の関係を示すグラフである。
とドレイン電圧の関係を示すグラフである。
【図３】従来例の薄膜トランジスタの側断面図である。
【図４】従来例の薄膜トランジスタでの、ゲート電圧と
ドレイン電圧の関係を示すグラフである。
ドレイン電圧の関係を示すグラフである。
【図５】図５は、アクティブマトリックス液晶表示装置
の等価回路の一例を示す回路図である。
の等価回路の一例を示す回路図である。
【図６】図６はアクティブマトリックス液晶表示装置の
一構造例の要部を示す平面図である。
一構造例の要部を示す平面図である。
【図７】オフ電流とコントラストの関係を示すグラフで
ある。
ある。
３ 薄膜トランジスタ ５ 液晶素子 ８ ゲート電極 １０ ドレイン電極 １２ ソース電極 １５ 画素電極 １６ ゲート絶縁層 ２０ 半導体層 ３０ ゲート電極 ３２ ドレイン電極 ３４ ソース電極 ３６ 半導体層 Ｇ 走査電極線 Ｓ 信号電極線
Claims (2)
- 【請求項１】 基板上に遮光性の導電材料からなるゲー
ト電極が形成され、前記基板上面と前記ゲート電極とを
覆ってゲート絶縁層が形成され、該ゲート電極上のゲー
ト絶縁層上にゲート電極よりも幅狭の半導体層がゲート
電極の上方領域内にのみ位置するように形成され、前記
半導体層の幅方向一端上にオーミックコンタクト層を介
してソース電極が形成され、前記半導体層の幅方向他端
上にオーミックコンタクト層を介してドレイン電極が前
記ソース電極と対向状態で離間して形成され、前記ソー
ス電極、ドレイン電極、半導体層、およびゲート絶縁膜
を覆う保護膜であって、該保護膜自体によって前記ソー
ス電極とオーミックコンタクト層と前記半導体層のそれ
ぞれの端面どうしの電気的接続を遮断するとともに、前
記ドレイン電極とオーミックコンタクト層と前記半導体
層のそれぞれの端面どうしの電気的接続を遮断する保護
膜が形成され、前記ソース電極上およびドレイン電極上
の保護膜にコンタクトホールがそれぞれ設けられ、該コ
ンタクトホールを通して前記保護膜上に形成した画素電
極がドレイン電極に接続されるとともに、前記ゲート絶
縁層上に形成されかつ前記保護膜で覆われた信号電極線
が前記ソース電極に接続されてなることを特徴とする薄
膜トランジスタ。 - 【請求項２】 請求項１記載の薄膜トランジスタを用い
たことを特徴とする液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6248184A JP3002099B2 (ja) | 1994-10-13 | 1994-10-13 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
| US08/534,612 US5598012A (en) | 1994-10-13 | 1995-09-27 | Thin-film transistor with wide gate electrode and liquid crystal display incorporating same |
| DE19538050A DE19538050C2 (de) | 1994-10-13 | 1995-10-12 | Dünnschichttransistor |
| KR1019950035061A KR100294350B1 (ko) | 1994-10-13 | 1995-10-12 | 박막트랜지스터 및 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6248184A JP3002099B2 (ja) | 1994-10-13 | 1994-10-13 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08116062A JPH08116062A (ja) | 1996-05-07 |
| JP3002099B2 true JP3002099B2 (ja) | 2000-01-24 |
Family
ID=17174458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6248184A Expired - Lifetime JP3002099B2 (ja) | 1994-10-13 | 1994-10-13 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5598012A (ja) |
| JP (1) | JP3002099B2 (ja) |
| KR (1) | KR100294350B1 (ja) |
| DE (1) | DE19538050C2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
| US5808317A (en) * | 1996-07-24 | 1998-09-15 | International Business Machines Corporation | Split-gate, horizontally redundant, and self-aligned thin film transistors |
| KR100230595B1 (ko) * | 1996-12-28 | 1999-11-15 | 김영환 | 액정 표시 장치 및 그 제조방법 |
| JP3883641B2 (ja) * | 1997-03-27 | 2007-02-21 | 株式会社半導体エネルギー研究所 | コンタクト構造およびアクティブマトリクス型表示装置 |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| JP2002368228A (ja) * | 2001-06-13 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその駆動方法 |
| US20030120539A1 (en) * | 2001-12-24 | 2003-06-26 | Nicolas Kourim | System for monitoring and analyzing the performance of information systems and their impact on business processes |
| JP4604440B2 (ja) * | 2002-02-22 | 2011-01-05 | 日本電気株式会社 | チャネルエッチ型薄膜トランジスタ |
| JP4551049B2 (ja) * | 2002-03-19 | 2010-09-22 | 三菱電機株式会社 | 表示装置 |
| KR20040006555A (ko) * | 2002-07-12 | 2004-01-24 | 삼성전자주식회사 | 액정 표시 장치 |
| US8681140B2 (en) * | 2004-05-21 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus having the same |
| KR100703467B1 (ko) * | 2005-01-07 | 2007-04-03 | 삼성에스디아이 주식회사 | 박막트랜지스터 |
| KR101152528B1 (ko) | 2005-06-27 | 2012-06-01 | 엘지디스플레이 주식회사 | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 |
| JP5023465B2 (ja) * | 2005-10-20 | 2012-09-12 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
| TWI275184B (en) * | 2006-05-18 | 2007-03-01 | Au Optronics Corp | Thin film transistor and fabrication method thereof |
| KR101409704B1 (ko) * | 2006-12-26 | 2014-06-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
| JP2009071289A (ja) * | 2007-08-17 | 2009-04-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR101367129B1 (ko) * | 2008-07-08 | 2014-02-25 | 삼성전자주식회사 | 씬 필름 트랜지스터 및 그 제조 방법 |
| JP5615605B2 (ja) * | 2010-07-05 | 2014-10-29 | 三菱電機株式会社 | Ｆｆｓモード液晶装置 |
| JP2012053372A (ja) * | 2010-09-03 | 2012-03-15 | Hitachi Displays Ltd | 液晶表示装置 |
| KR101708906B1 (ko) | 2016-10-05 | 2017-02-21 | 배진철 | 의자용 받침대 및 그를 구비하는 의자 |
| JP2019050394A (ja) * | 2018-10-31 | 2019-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
| CN110400811B (zh) | 2019-08-30 | 2021-12-17 | 合肥鑫晟光电科技有限公司 | 阵列基板和显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61203484A (ja) * | 1985-03-06 | 1986-09-09 | 株式会社東芝 | 表示装置用駆動回路基板及びその製造方法 |
| JPS62209514A (ja) * | 1986-03-11 | 1987-09-14 | Seiko Epson Corp | アクテイブマトリクス基板 |
| JP2672524B2 (ja) * | 1987-10-02 | 1997-11-05 | 株式会社日立製作所 | 薄膜トランジスタ |
| JPH01217423A (ja) * | 1988-02-26 | 1989-08-31 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタアレイ基板 |
| US5355002A (en) * | 1993-01-19 | 1994-10-11 | Industrial Technology Research Institute | Structure of high yield thin film transistors |
-
1994
- 1994-10-13 JP JP6248184A patent/JP3002099B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-27 US US08/534,612 patent/US5598012A/en not_active Expired - Lifetime
- 1995-10-12 KR KR1019950035061A patent/KR100294350B1/ko not_active IP Right Cessation
- 1995-10-12 DE DE19538050A patent/DE19538050C2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE19538050A1 (de) | 1996-04-18 |
| KR960015962A (ko) | 1996-05-22 |
| KR100294350B1 (ko) | 2001-09-17 |
| DE19538050C2 (de) | 2003-12-11 |
| US5598012A (en) | 1997-01-28 |
| JPH08116062A (ja) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3002099B2 (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| US6310372B1 (en) | Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device | |
| KR100359796B1 (ko) | 액정표시장치용박막트랜지스터및액정표시장치 | |
| US6819385B2 (en) | Transflective pixel structure | |
| US20010045995A1 (en) | Liquid crystal display and manufacturing method therfor | |
| KR970030914A (ko) | 반도체 장치 | |
| JP2000323715A (ja) | 表示用薄膜半導体素子及び表示装置 | |
| KR19990007458A (ko) | 액정 디스플레이용 박막 트랜지스터 | |
| KR100312329B1 (ko) | 액정표시장치의 구조 및 그 제조방법 | |
| JP3719343B2 (ja) | 電気光学装置用基板、電気光学装置、電気光学装置の駆動方法及び電子機器並びに投射型表示装置 | |
| JP2003279944A (ja) | 液晶表示装置 | |
| KR100476623B1 (ko) | 액정표시장치 | |
| US20040090583A1 (en) | Liquid crystal display device integrating driving circuit on matrix substrate | |
| JP2003255375A (ja) | 液晶表示装置 | |
| KR20020002516A (ko) | 액정 표시 소자의 게이트 전극 형성방법 | |
| JPH0268524A (ja) | 液晶表示装置 | |
| JPH0385529A (ja) | 薄膜半導体表示装置 | |
| JP4065076B2 (ja) | 表示装置 | |
| JP3207760B2 (ja) | 半導体装置およびこれを用いた画像表示装置 | |
| KR100658523B1 (ko) | 액정표시장치 | |
| JP3825486B2 (ja) | 液晶表示装置 | |
| JP2000298289A (ja) | 液晶表示装置 | |
| JPH09269482A (ja) | アクティブマトリックス液晶表示装置 | |
| KR100336892B1 (ko) | Tft-lcd | |
| JPH05224236A (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |