JP3098473B2 - 情報処理装置および情報処理システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は大規模データ処理を
行う情報処理システムに関し、特に記憶装置内の配列デ
ータを複数の装置間で転送する情報処理装置に関する。

【０００２】

【従来の技術】従来、複数の情報処理装置間のデータ転
送は、特開平０５−１０８５８１号公報に示されるよう
に、二次元配列データ内のサブアレイデータ全体をアク
セスする場合、サブアレイデータの各アドレス単位に命
令を分解し、総転送要素数をサブアレイデータの要素数
で割った数の命令を発行していた。

【０００３】

【発明が解決しようとする課題】第一の問題点は、二次
元配列データ内のサブアレイデータ全体をアクセスする
場合、サブアレイデータの要素数に拘わらず総転送要素
数をサブアレイデータの要素数で割った分だけデータ転
送命令を発行しなければならず、データ転送時の転送効
率が低いことである。

【０００４】

【課題を解決するための手段】本発明第一の情報処理装
置は、記憶部と、少なくともひとつのプロセッサと、デ
ータ転送回路と、転送制御回路とを有し、転送命令は、
命令種別、サブアレイデータ要素数、総転送要素数、転
送元要素間距離、転送元サブアレイ間距離、転送元基点
アドレス、転送先要素間距離、転送先サブアレイ間距離
および転送先基点アドレスから構成され、前記転送制御
回路は、前記プロセッサからの前記転送命令を格納する
格納部と、前記主記憶部中に格納された二次元配列を構
成する前記サブアレイデータ要素数が所定の値であるこ
とを判定する転送長比較回路と、前記転送長比較回路で
の判定結果が所定の要素数である場合に、前記サブアレ
イデータ要素数を前記総転送要素数に替える転送長差し
替え回路と、前記転送元要素間距離を前記転送元サブア
レイ間距離に替える距離差し替え回路を有し、前記転送
回路において前記転送制御回路の指示により転送を実行
する。

【０００５】本発明第二の情報処理装置は、本発明第一
の情報処理装置であって、前記差し替え回路において、
前記サブアレイデータ要素数と前記総転送要素数の差が
所定の値より大きい場合に、前記サブアレイデータ要素
数を前記総転送要素数に替え、前記転送元要素間距離を
前記転送元サブアレイ間距離に替える。

【０００６】本発明の情報処理システムは、本発明第一
の情報処理装置または本発明第二の情報処理装置をノー
ドとし、前記ノード間を接続する接続装置を有する。

【０００７】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【０００８】図１は、本発明の情報処理システムの構成
図である。本情報処理システムは、データ転送をおこな
う情報処理装置である第一、第二、第三、第四のノード
１，２，３および４とノード間接続装置５から構成され
る。

【０００９】次にノード間のデータ転送の動作について
説明する。

【００１０】転送元ノードより転送先ノードへ発行され
る二次元配列データ内の転送命令は、ノード内にて二次
元配列データの一部であるサブアレイデータの転送単位
ＲＱ，ＤＡＴＡ、ＡＤより構成される命令に分解され、
総転送要素数をサブアレイデータの要素数で割った数の
命令が発行される。サブアレイデータとは、二次元配列
データを構成する配列で一次元方向に存在するデータの
集合を表す。第一のノード１から第三のノード３への二
次元配列データを転送する場合、第一のノード１は、分
解されたサブアレイ毎に、命令とデータを第三のノード
３へ送出する。命令とデータを受け付けた第三のノード
３は、命令内のアドレスと要素数および要素間距離の情
報からサブアレイデータ内のアドレスを生成し、データ
を第三のノード３の所定の記憶アドレスに格納する。

【００１１】図２は、本発明の情報処理装置を第一のノ
ード１とするノードの構成を示すブロック図である。

【００１２】図２において、第一のノード１は、第一の
演算プロセッサ１５、第二の演算プロセッサ１６、記憶
部１２、ノード間命令発行手段１１、サブアレイデータ
分解処理装置１４および接続装置１３から構成される。
第一の演算プロセッサ１５と第二の演算プロセッサ１６
と記憶部１２とノード間命令発行手段１１とサブアレイ
データ分解処理装置１４は、接続装置１３で接続され
る。ノード間命令発行手段１１は、転送長比較回路１２
０、転送長差し替え回路１１９、転送元要素間距離差し
替え回路１１８、転送先要素間距離差し替え回路１１
７、命令受け付けレジスタ１２２、命令保持レジスタ１
１６、命令出力レジスタ１１２、メモリ命令出力レジス
タ１１１、セレクタ１１５、アドレス生成回路１１３、
転送先アドレス生成回路１１４および命令分解制御回路
１２１から構成される。命令受け付けレジスタ１２２
は、接続装置１３よりノード間転送命令を受け付けて命
令を格納する。

【００１３】次に第一のノード１の動作を説明する。第
一の演算プロセッサ１５からノード間転送命令が発行さ
れると、接続装置１３はノード間転送命令を識別して、
ノード間命令発行手段１１に命令を送出する。ノード間
命令発行手段１１は、アドレスを含む命令と命令に対応
したデータをノード間接続装置５を経由して転送先ノー
ドへ送出する。転送先ノードでは、ノード間接続装置５
から送出されたアドレスおよび命令と対応するデータを
サブアレイデータ分解処理装置１４に入力し、命令に付
随するアドレスとデータから記憶部１２にデータを格納
する。ノード間転送命令は、命令種別、サブアレイデー
タ要素数、総転送要素数、転送元要素間距離、転送元サ
ブアレイ間距離、転送元基点アドレス、転送先要素間距
離、転送先サブアレイ間距離および転送先基点アドレス
から構成される。これらの命令の各要素は、それぞれ命
令種別は命令受け付けレジスタ１２２のＣＭＤに、サブ
アレイデータ要素数は命令受け付けレジスタ１２２のＬ
１に、総転送要素数は命令受け付けレジスタ１２２のＬ
に、転送元要素間距離は命令受け付けレジスタ１２２の
ＤＬ１に、転送元サブアレイ間距離は命令受け付けレジ
スタ１２２のＤＬ２に、転送元基点アドレスは命令受け
付けレジスタ１２２のＢＬに、転送先要素間距離は命令
受け付けレジスタ１２２のＤＲ１に、転送先サブアレイ
間距離は命令受け付けレジスタ１２２のＤＲ２に、転送
先基点アドレスは命令受け付けレジスタ１２２のＢＲ
に、格納される。

【００１４】第一の演算プロセッサ１５から発行され接
続装置１３を経由してノード間命令発行手段１１が受け
付けた命令はセレクタ１１５、転送長比較回路１２０、
転送長差し替え回路１１９、要素間距離差し替え回路１
１８および転送先要素間距離差し替え回路１１７へ送ら
れる。転送長比較回１２０は、命令受け付けレジスタ１
２２より受け付ける命令内のサブアレイデータ要素数Ｌ
１が１かどうかを判定し、結果を転送長差し替え回路１
１９および要素間距離差し替え回路１１８へ送る。転送
長差し替え回路１１９は、サブアレイデータ要素数Ｌ１
が１の場合は、サブアレイデータをサブアレイデータ内
のひとつのデータとして処理できるので、サブアレイデ
ータ要素数Ｌ１の代わりに総転送要素数Ｌを、それ以外
の場合にはサブアレイデータ要素数Ｌ１を選択してセレ
クタ１１５へ送出する。要素間距離差し替え回路１１８
は、サブアレイデータ要素数Ｌ１が１の場合に、転送元
要素間距離ＤＬ１の代わりに転送元サブアレイ間距離Ｄ
Ｌ２を、それ以外の場合には転送元要素間距離ＤＬ１を
選択してセレクタ１１５へ送出する。要素間距離差し替
え回路８−２は、サブアレイデータ要素数Ｌ１が１の場
合に転送先要素間距離ＤＲ１の代わりに転送先サブアレ
イ間距離ＤＲ２を、それ以外の場合には転送先要素間距
離ＤＲ１を選択してセレクタ１１５へ送出する。セレク
タ１１５は、命令受け付けレジスタ１２２および命令保
持レジスタ１１６より受け付ける命令に対して、命令分
解動作中である場合には命令保持レジスタ１１６より受
け付ける命令を、それ以外の場合には命令受け付けレジ
スタ１２２より受け付ける命令を命令分解制御回路１２
１の指示により選択して命令保持レジスタ１１６へ送出
する。命令分解制御回路１２１は、命令受け付けレジス
タ１２２で命令を受信後起動し、命令が分解されるまで
制御信号を生成する。命令保持レジスタ１１６は、セレ
クタ１１５によって選択された命令をセットし、命令出
力レジスタ１１２およびアドレス生成回路１１３、転送
先アドレス生成回路１１４へ送出する。アドレス生成回
路１１３、転送先アドレス生成回路１１４は、命令保持
レジスタ１１６より受け付けたデータ転送命令を複数の
命令に分解した際の各命令におけるアドレスを算出し、
メモリ命令出力レジスタ１１１と命令出力レジスタ１１
２およびセレクタ１１５へ送出する。アドレス生成回路
１１３にて転送元アドレスＢＬの算出を、転送先アドレ
ス生成回路１１４にて転送先アドレスＢＲの算出を行
う。メモリ命令出力レジスタ１１１は、サブアレイデー
タ要素数Ｌ１、転送元要素間距離ＤＬ１およびアドレス
生成回路１１３より受け付けた転送元アドレスＢＬを記
憶部１２へ、命令保持レジスタ１１６より受け付けた命
令および転送先アドレス生成回路１１４より受け付けた
転送先アドレスＢＲを命令出力レジスタ１１２へ書き込
み、命令出力レジスタ１１２内の命令はノード間接続装
置５を通じて転送先ノードへ発行される。なお、転送先
ノードが自ノードということもありうる。

【００１５】次に、本発明において、サブアレイデータ
を縮退しないで転送する場合と、縮退して転送する場合
について説明する。

【００１６】まず縮退しない場合について説明する。図
３に、サブアレイの要素数が１ではなく、サブアレイデ
ータを縮退しない場合のノード間転送命令の動作説明を
示す。

【００１７】転送元主記憶アドレスＢＬ、転送先主記憶
アドレスＢＲ、総転送要素数Ｌ、サブアレイデータ要素
数Ｌ１、転送元サブアレイ内要素間距離ＤＬ１、転送先
サブアレイ内要素間距離ＤＲ１、転送元サブアレイ間距
離ＤＬ２、転送先サブアレイ間距離ＤＲ２とする。ノー
ド間での二次元配列データ内のサブアレイデータの一括
転送は、転送元ノード内の記憶部１２上のアドレスＢＬ
を先頭番地として転送元サブアレイ内要素間距離ＤＬ１
離れているアドレスに格納されているサブアレイデータ
でその要素数Ｌ１を、転送元サブアレイ間距離ＤＬ２で
総転送要素数Ｌのデータを、転送先ノード内の記憶部１
２上のアドレスＢＲから始まる転送先サブアレイ内要素
間距離ＤＲ１をもつサブアレイデータ要素数Ｌ１のデー
タの集まりとして転送先サブアレイ間距離ＤＲ２で示す
アドレスに対し転送を行っている。図４に、Ｌ１が１、
Ｌが２５６の場合の動作説明図を示す。この場合、転送
元ノード内の記憶部１２上のアドレスＢＬより要素間距
離ＤＬ１をもつサブアレイデータ要素数１の集まりをサ
ブアレイ間距離ＤＬ２で総転送要素数２５６のデータ
を、転送先ノード内の記憶部１２上のアドレスＢＲより
要素間距離ＤＲ１をもつサブアレイデータ要素数１のデ
ータの集まりとして間隔ＤＲ２で転送を行う。この時に
発行を要する転送命令の数は、２５６必要である。転送
先ノードでは、命令とそれに付随するアドレスおよびア
ドレスに対応するデータをサブアレイデータ分解処理装
置１４にて受け付け、接続装置１３を通じて転送先ノー
ド内記憶部１２へアドレスに対応するデータを格納す
る。

【００１８】次に縮退して転送する場合について説明す
る。図５において、Ｌ１が１、Ｌが２５６である。この
時の本情報処理装置の動作を図２を参照して説明する。
第一の演算プロセッサ１５より送出されたデータ転送命
令ＲＱ０は、接続装置１３へ送出される。接続装置１３
はノード間命令発行手段１１１内の命令受け付けレジス
タ１２２にデータ転送命令ＲＱ０を送出する。命令受け
付けレジスタ１２２は、命令コードＣＭＤをセレクタ１
１５および命令分解制御回路１２１へ、サブアレイデー
タ要素数Ｌ１を転送長比較回路１２０、転送長差し替え
回路１１９および命令分解制御回路１２１へ、総転送要
素数Ｌを転送長差し替え回路１１９、セレクタ１１５お
よび命令分解制御回路１２１へ、転送元サブアレイ内要
素間距離ＤＬ１を要素間距離差し替え回路１１８へ、転
送元サブアレイ間距離ＤＬ２を要素間距離差し替え回路
１１８およびセレクタ１１５へ、転送元基点アドレスＢ
Ｌをセレクタ１１５へ、転送先サブアレイ内要素間距離
ＤＲ１を転送先要素間距離差し替え回路１１７およびセ
レクタ１１５へ、転送先サブアレイ間距離ＤＲ２を転送
先要素間距離差し替え回路１１７およびセレクタ１１５
へ、転送先基点アドレスＢＲをセレクタ１１５へ、それ
ぞれ送出する。転送長比較回路１２０は、Ｌ１が１であ
るかの判定を行い、Ｌ１が１であるので差し替え指示を
転送長差し替え回路１１９および要素間距離差し替え回
路１１８、転送先要素間距離差し替え回路１１７へ送出
する。転送長差し替え回路１１９は、転送長比較回路１
２０における差し替え指示を受けて、Ｌ１（この場合は
１）をＬ（この場合は２５６）に差し替えてセレクタ１
１５へ送出する。要素間距離差し替え回路１１８は、転
送長比較回路１２０における差し替え指示を受けて、転
送元サブアレイ内要素間距離ＤＬ１を転送元サブアレイ
間距離ＤＬ２に差し替えてセレクタ１１５へ送出する。
転送先要素間距離差し替え回路１１７は、転送長比較回
路１２０における差し替え指示を受けて、転送先サブア
レイ内要素間距離ＤＲ１を転送先サブアレイ間距離ＤＲ
２に差し替えてセレクタ１１５へ送出する。セレクタ１
１５は、命令受け付けレジスタ１２２および命令保持レ
ジスタ１１６より受け付ける命令に対して、命令分解動
作中でないので命令受け付けレジスタ１２２より受け付
ける命令を選択し、命令保持レジスタ１１６へ送出す
る。命令保持レジスタ１１６は、セレクタ１１５より受
け付ける命令をセットして、アドレス生成回路１１３と
転送先アドレス生成回路１１４およびメモリ命令出力レ
ジスタ１１１へ送出する。転送先アドレス生成回路１１
４は、命令保持レジスタ１１６より受け付けた分解動作
中のデータ転送命令におけるアドレスＢＬ、ＢＲの算出
を行い、要素数がひとつのためそれぞれＢＬ、ＢＲとし
てメモリ命令出力レジスタ１１１と命令出力レジスタ１
１２へ送出する。図５のノード間転送命令では、Ｌ１＝
１、Ｌ＝２５６の場合なので、転送元ノード内の記憶部
１２上のアドレスＢＬより転送元サブアレイ内要素間距
離ＤＬ１をもつサブアレイデータ要素数２５６の集まり
を転送元サブアレイ間距離ＤＬ２で総転送要素数２５６
に再構成し、転送先ノードへ転送する。この時発行を要
する転送命令の数はひとつである。命令出力レジスタ１
１２は、命令保持レジスタ１１６より受け付けたＣＭ
Ｄ、Ｌ１＝２５６、ＤＲ１、ＢＲより構成される命令Ｒ
Ｑ１をノード間接続装置５を通じて転送先ノードへ発行
する。転送元ノードでは、サブアレイデータ要素数Ｌ
１、転送元サブアレイ内要素間距離ＤＬ１および転送元
アドレスＢＬを自ノード内記憶部１２へ送り出し記憶部
１２へアクセスを行い、アドレスに対応するデータを接
続装置１３およびノード間接続装置５を通じて転送先ノ
ードへ送出する。転送先ノードでは、命令とそれに付随
するアドレスおよびアドレスに対応するデータをサブア
レイデータ分解処理装置１４にて受け付け、接続装置１
３を通じて転送先ノード内記憶部１２へアドレスに対応
するデータを格納する。図６は 、サブアレイデータの
要素数Ｌ１が１ではないが比較的小さくそれに比して総
転送要素数Ｌが大きい時に縮退して転送する情報処理装
置をノードとする第一のノード１のブロック図である。
図２との構成上の違いは、命令受け付けレジスタ１２２
と命令保持レジスタ１１６の間に、アドレスの差し替え
を行う転送元アドレス差し替え回路１２３、転送先アド
レス差し替え回路１２４、が設けられていることであ
る。転送長比較回路１２０は、サブアレイデータ要素数
Ｌ１および総転送要素数Ｌを比較して、サブアレイデー
タ要素数Ｌ１がＬ分のＬ１より小さい場合には、転送長
差し替え回路１１９、要素間距離差し替え回路１１８、
転送先要素間距離差し替え回路１１７および転送元アド
レス差し替え回路１２３、転送先アドレス差し替え回路
１２４に対してそれぞれ、転送長、要素間距離およびア
ドレスの差し替え指示を送る。転送長差し替え回路１１
９は、サブアレイデータ要素数Ｌ１をＬ分のＬ１と差し
替える。要素間距離差し替え回路１１８は、転送元サブ
アレイ内要素間距離ＤＬ１をｎ掛けるＤＬ２の値（ｎ＝
１、２、…ｎ、ここでｎは何回目の転送であるかを示
す）と差し替える。転送先要素間距離差し替え回路１１
７は、転送先サブアレイ内要素間距離ＤＲ１をｎ掛ける
ＤＲ２の値（ｎ＝１、２、…ｎ、ここでｎは何回目の転
送であるかを示す）と差し替える。転送元アドレス差し
替え回路１２３は、転送元アドレスＢＬをＢＬにｍ掛け
るＤＬ１を加えた値へ（ｍ＝０、１、２、…，ｎ−１、
ここでｎは何回目の転送であるかを示す）と差し替え
る。転送先アドレス差し替え回路１２４は、転送先アド
レスＢＲをＢＲにｍ掛けるＤＲ１を加えた値（ｍ＝０、
１、２、…，ｎ−１、ここでｎは何回目の転送であるか
を示す）と差し替える。これにより、図７に示すよう
に、各サブアレイデータから要素を１つずつ集めて１つ
の命令で転送し、これをＬ１回行うことにより、サブア
レイデータ要素数Ｌ１が小さければ小さいほど少ない命
令数にてデータ転送を実現することが出来る。

【００１９】

【発明の効果】第１の効果は、サブアレイデータの要素
数が１である場合には、サブアレイ内の要素間距離をサ
ブアレイ間の距離に差し替え、サブアレイデータの要素
数を総転送要素数と差し替えることにより、総転送要素
数の分だけ発行しなければならないデータ転送命令を１
つに減少させることが可能となり、データ転送をまとめ
て行いデータ転送の効率を上げることが可能になる。

【００２０】第二の効果は、サブアレイデータの要素数
が、１ではないが比較的小さくそれに比して総転送要素
数が大きい場合においても、データ転送をまとめて行う
ことができ転送の効率を上げることができる。

【図面の簡単な説明】

【図１】本発明の第一の実施の形態を示すブロック図で
ある。

【図２】本発明の第二の実施の形態を示すブロック図で
ある

【図３】従来のサブアレイデータの一括転送の動作の説
明図である。

【図４】総転送要素数２５６における従来のサブアレイ
データ転送動作の説明図である。

【図５】総転送要素数２５６における本発明第二の実施
の形態の動作の説明図である。

【図６】本発明第三の実施の形態を示すブロック図であ
る。

【図７】本発明の第三の実施の形態の動作の説明図であ
る。

【符号の説明】

１ 第一のノード ２ 第二のノード ３ 第三のノード ４ 第四のノード ５ ノード間接続装置 １１ ノード間命令発行手段 １２ 記憶部 １３ 接続装置 １４ サブアレイデータ分解処理装置 １５ 第一の演算プロセッサ １６ 第二の演算プロセッサ １１１ メモリ命令出力レジスタ １１２ 命令出力レジスタ １１３ アドレス生成回路 １１４ 転送先アドレス生成回路 １１５ セレクタ １１６ 命令保持レジスタ １１７ 転送先要素間距離差し替え回路 １１８ 要素間距離差し替え回路 １１９ 転送長差し替え回路 １２０ 転送長比較回路 １２１ 命令分解制御回路 １２２ 命令受け付けレジスタ １２３ 転送元アドレス差し替え回路 １２４ 転送先アドレス差し替え回路

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 記憶部と、少なくともひとつのプロセッ
   サと、データ転送回路と、転送制御回路とを有し、 転送命令は、命令種別、サブアレイデータ要素数、総転
   送要素数、転送元要素間距離、転送元サブアレイ間距
   離、転送元基点アドレス、転送先要素間距離、転送先サ
   ブアレイ間距離および転送先基点アドレスから構成さ
   れ、前記転送制御回路は、前記プロセッサからの前記転
   送命令を格納する格納部と、前記主記憶部中に格納され
   た二次元配列を構成する前記サブアレイデータ要素数が
   所定の値であることを判定する転送長比較回路と、前記
   転送長比較回路での判定結果が所定の要素数である場合
   に、前記サブアレイデータ要素数を前記総転送要素数に
   替える転送長差し替え回路と、前記転送元要素間距離を
   前記転送元サブアレイ間距離に替える距離差し替え回路
   を有し、前記転送回路において前記転送制御回路の指示
   により転送を実行することを特徴とする情報処理装置。
2. 【請求項２】 前記差し替え回路において、前記サブア
   レイデータ要素数と前記総転送要素数の差が所定の値よ
   り大きい場合に、前記サブアレイデータ要素数を前記総
   転送要素数に替え、前記転送元要素間距離を前記転送元
   サブアレイ間距離に替えることを特徴とする請求項１記
   載の情報処理装置。
3. 【請求項３】 請求項１または２記載の情報処理装置を
   ノードとし、前記ノードを接続装置で接続したとを特徴
   とする情報処理システム。