JP3087008B2 - 表面伝導型電子放出素子、電子源及び画像形成装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表面伝導型電子放出素
子、該素子を複数用いた電子源及びそれを用いた表示装
置や露光装置等の画像形成装置の製造方法に関する。

【０００２】

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。

【０００３】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に電
圧を印加通電することで通常行われ、導電性薄膜を局所
的に破壊、変形もしくは変質させて構造を変化させ、電
気的に高抵抗な状態の電子放出部を形成する処理であ
る。電子放出は、上記電子放出部が形成された導電性薄
膜に電圧を印加して電流を流すことにより、電子放出部
に発生した亀裂付近から行われる。

【０００４】上記電子放出素子は、構造が単純で製造も
容易であることから、大面積に亙って多数配列形成でき
る利点がある。そこで、この特徴を活かすための種々の
応用が研究されている。例えば表示装置等の画像形成装
置への利用が挙げられる。

【０００５】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に該電子放出素子を配列
し、個々の電子放出素子の両端（両素子電極）を配線
（共通配線とも呼ぶ）にて夫々結線した行を多数行配列
（梯型配置とも呼ぶ）した電子源が挙げられる（特開平
１−３１３３２号公報、同１−２８３７４９号公報、同
２−２５７５５２号公報）。また、特に表示装置におい
ては、液晶を用いた表示装置と同様の平板型表示装置と
することが可能で、しかもバックライトが不要な自発光
型の表示装置として、表面伝導型電子放出素子を多数配
置した電子源と、この電子源からの電子線の照射により
可視光を発光する蛍光体とを組み合わせた表示装置が提
案されている（アメリカ特許第５０６６８８３号明細
書）。

【０００６】上記表面伝導型電子放出素子を利用した表
示装置において、高品位、高精細な画像を大画面で得る
ためには、電子放出素子の行・列の数が夫々数百〜数千
となり、非常に多くの電子放出素子を配列する必要があ
る。従って、各電子放出素子の電気特性が均一で制御し
やすいことが望まれる。

【０００７】

【発明が解決しようとする課題】上述の表面伝導型電子
放出素子において、本出願人は、電子放出部に炭素を存
在させることにより、電子放出特性が著しく改善される
ことを見出した。本発明の目的は、真空中での動作時
に、更に安定に動作する表面伝導型電子放出素子の製造
方法を提供することにある。

【０００８】また、表面伝導型電子放出素子を複数個同
一基板上に形成してなる電子源において、素子電極間距
離が長いと製造工程上有利であるが、電子放出部が蛇行
し易く、電子放出部の形状が素子毎に不均一になり、結
果として電子放出特性がばらつき易くなる。

【０００９】上記電子源や該電子源に画像形成部材を組
合せてなる画像形成装置においては、個々の電子放出素
子の電子放出量のばらつきは、輝度ムラの発生要因とな
り、画像品位の低下を招き易い。また、個々の電子放出
素子より発生した電子ビームが電子放出部の蛇行によ
り、電子照射面での収束性が悪くなるなどの問題を生じ
易い。

【００１０】本発明の更なる目的は、このような問題を
解決し、製造上有利で且つ均一な電子放出特性を示す表
面伝導型電子放出素子の製造方法を提供することにあ
り、更には、輝度ムラ等画像品位の低下を防止した電子
源及び画像形成装置の製造方法を提供することにある。

【００１１】

【課題を解決するための手段及び作用】本発明の第１
は、絶縁性基板上に炭素膜を形成し、該炭素膜上に一方
の素子電極が形成されるように一対の対向する素子電極
を形成する工程、該素子電極間を連絡する導電性薄膜を
形成する工程、該導電性薄膜に通電処理により前記炭素
膜の近傍に電子放出部を形成する工程、更に有機物質が
存在する雰囲気下で上記導電性薄膜にパルス電圧を印加
する活性化工程とを有することを特徴とする表面伝導型
電子放出素子の製造方法、 絶縁性基板上に一対の素子電
極を形成し、一方の素子電極上に炭素膜を形成する工
程、該素子電極間を連絡する導電性薄膜を形成する工
程、該導電性薄膜に通電処理により前記炭素膜の近傍に
電子放出部を形成する工程、更に有機物質の存在下で上
記導電性薄膜にパルス電圧を印加する活性化工程とを有
することを特徴とする表面伝導型電子放出素子の製造方
法、及び 絶縁性基板上に設けた一対の素子電極間を連絡
する導電性薄膜に通電処理により電子放出部を設けた表
面伝導型電子放出素子の製造方法において、絶縁性基板
上に、導電性薄膜に段差を形成できる端部を有する炭素
膜を形成し、該炭素膜上に一方の素子電極が形成される
ように一対の対向する素子電極を形成する工程、該素子
電極間を連絡し、しかも前記炭素膜を設けたことによる
段差が形成された導電性薄膜を形成する工程、該導電性
薄膜に通電処理により段差に沿った電子放出部を形成す
る工程、更に有機物質が存在する雰囲気下で上記導電性
薄膜にパルス電圧を印加する活性化工程とを有すること
を特徴とする表面伝導型電子放出素子の製造方法を提供
するものである。

【００１２】本発明の第２は、上記いずれかの表面伝導
型電子放出素子の製造方法で同一基板上に複数の表面伝
導型電子放出素子を形成することを特徴とする電子源の
製造方法を提供するものであり、 本発明の第３は、上記
電子源の製造方法で得られた電子源を、該電子源から放
出される電子線を制御する制御電極と、該電子源からの
電子線の照射により画像を形成する画像形成部材と組み
合わせることを特徴とする画像形成装置の製造方法、及
び上記電子源の製造方法で得られた電子源を、該電子源
からの電子線の照射により画像を形成する画像形成部材
と組み合わせることを特徴とする画像形成装置の製造方
法を提供するものである。

【００１３】本発明の電子放出素子は、電子放出部に炭
素及び炭素化合物を堆積させる活性化工程において、炭
素の結晶成長の核となる炭素が、炭素膜として予め電子
放出部近傍に付設されているため、結晶性の高い炭素体
が容易に成長し、その結果得られた素子の真空中におけ
る動作駆動が安定性を増す。また、炭素膜を設けたこと
で導電性薄膜に段差が形成され、該段差に沿って電子放
出部が形成される。従って、素子電極間の距離が大きく
なった場合でも、電子放出部の形状が制御され、均一な
電子ビームが得られる。

【００１４】表面伝導型電子放出素子には平面型と垂直
型があり、本発明についてはいずれの電子放出素子も構
成することができる。まず、平面型電子放出素子の基本
的な構成について説明する。

【００１５】図１（ａ）、（ｂ）は、平面型表面伝導型
電子放出素子の基本的な構成を示す図である。

【００１６】図１において１は基板、２は電子放出部、
３は導電性薄膜、４と５は素子電極、６は炭素膜であ
る。

【００１７】基板１としては、例えば石英ガラス、Ｎａ
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりＳｉＯ₂ を積層した積層
体、アルミナ等のセラミックス等が挙げられる。

【００１８】炭素膜６は、炭素、炭素化合物又はこれら
の混合物で、グラファイト、グラッシーカーボン、アモ
ルファスカーボン或いはその混合体が好ましく、特に導
電性のある、グラファイトを含む膜が好ましい。

【００１９】対向する素子電極４，５の材料としては、
一般的導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、
Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属ある
いは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ−Ａｇ
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。

【００２０】炭素膜６の形状、素子電極間隔Ｌ、素子電
極長さＷ、導電性薄膜３の形状等は、応用される形態等
によって設計される。

【００２１】炭素膜６の膜厚は好ましくは数十Å〜数μ
ｍであり、より好ましくは数十Å〜数百Åである。ま
た、炭素膜６の形状は、どのような形状でも良く、素子
構成によって適宜設計されるが、所望の位置に電子放出
部２を形成するためには、導電性薄膜の所望の位置に段
差を形成できるような端部を有していることが好まし
い。

【００２２】素子電極間隔Ｌは、数百Å〜数百μｍであ
ることが好ましく、より好ましくは、素子電極４，５間
に印加する電圧等により、数μｍ〜数十μｍである。

【００２３】素子電極長さＷは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数μｍ〜数百μｍであ
り、また素子電極厚ｄは、数百Å〜数μｍである。

【００２４】導電性薄膜３は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であることが
特に好ましく、その膜厚は、素子電極４，５へのステッ
プカバレージ、素子電極４，５間の抵抗値及び後述する
フォーミング条件等によって適宜選択される。この導電
性薄膜３の膜厚は、好ましくは数Å〜数千Åで、特に好
ましくは１０Å〜５００Åであり、その抵抗値は、１０
³ 〜１０⁷ Ω／□のシート抵抗値である。

【００２５】導電性薄膜３を構成する材料としては、例
えばＰｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃ
ｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金
属、ＰｄＯ、ＳｎＯ₂ 、Ｉｎ₂ Ｏ₃ 、ＰｂＯ、Ｓｂ₂ Ｏ
₃ 等の酸化物、ＨｆＢ₂ 、ＺｒＢ₂ 、ＬａＢ₆ 、ＣｅＢ
₆ 、ＹＢ₄ 、ＧｄＢ₄ 等の硼化物、ＴｉＣ、ＺｒＣ、Ｈ
ｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化物、ＴｉＮ、Ｚｒ
Ｎ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体等が挙げ
られる。

【００２６】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（島状も含む）の膜をさす。微
粒子膜である場合、微粒子の粒径は、数Å〜数千Åであ
ることが好ましく、特に好ましくは１０Å〜２００Åで
ある。

【００２７】電子放出部２は、導電性薄膜３の一部に形
成された高抵抗の亀裂であり、導電性薄膜３の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部２の位置及び形状
は図１に示されるような位置及び形状に特定されるもの
ではない。

【００２８】亀裂は、数Å〜数百Åの粒径の導電性微粒
子を有することもある。この導電性微粒子は、導電性薄
膜３を構成する材料の元素の一部、あるいは総てと同様
のものである。また、亀裂を含む電子放出部２及びその
近傍の導電性薄膜３は炭素及び炭素化合物を有する。尚
ここで炭素及び炭素化合物とは、グラファイト（単結
晶、多結晶双方を指す）を主としたものであり、その膜
厚は、好ましくは５００Å以下、より好ましくは３００
Å以下である。

【００２９】

【００３０】次に、垂直型表面伝導型電子放出素子の基
本的な構成について説明する。

【００３１】図２は、垂直型電子放出素子の基本的な構
成を示す図で、図中２１は段差形成部材で、その他図１
と同じ符号は同じ部材を示すものである。

【００３２】基板１、電子放出部２、導電性薄膜３、素
子電極４，５及び炭素膜６は、前述した平面型電子放出
素子と同様の材料で構成されたものである。

【００３３】段差形成部材２１は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたＳｉＯ₂ 等の絶縁性
材料で構成されたものである。この段差形成部材２１の
膜厚は、先に述べた平面型電子放出素子の素子電極間隔
Ｌ（図１参照）に対応するもので、段差形成部材２１の
作成法や素子電極４，５間に印加する電圧により設定さ
れるが、好ましくは数百Å〜数十μｍであり、特に好ま
しくは数百Å〜数μｍである。

【００３４】導電性薄膜３は、炭素膜６、素子電極４，
５の作成後に形成されるので、素子電極４，５の上に積
層される。尚、電子放出部２は、図２においては段差形
成部２１に直線状に示されているが、作製条件、フォー
ミング条件等に依存し、形状、位置ともこれに限るもの
ではない。

【００３５】尚、以下の説明は、上述の平面型電子放出
素子と垂直型電子放出素子の内、平面型を例にして説明
するが、平面型電子放出素子に代えて垂直型電子放出素
子としてもよい。

【００３６】表面伝導型電子放出素子の製法としては様
々な方法が考えられるが、その一例を図３に基づいて説
明する。尚、図３において図１と同じ符号は同じ部材を
示すものである。

【００３７】１）基板１を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法、ＣＶ
Ｄ、プラズマＣＶＤ等により炭素材料を堆積後、フォト
リソグラフィー技術により該基板１上に炭素膜６を形成
する（図３（ａ））。

【００３８】２）炭素膜６を設けた基板１上に、真空蒸
着法、スパッタ法、印刷法等により素子電極材料を堆積
後、フォトリソグラフィー技術により基板１の面上に素
子電極４，５を形成する（図３（ｂ））。

【００３９】３）素子電極４，５を設けた基板１上に有
機金属溶液を塗布して放置することにより、素子電極４
と素子電極５間を連絡して有機金属薄膜を形成する。
尚、有機金属溶液とは、前述の導電性薄膜３の構成材料
の金属を主元素とする有機化合物の溶液である。この
後、有機金属薄膜を加熱焼成処理し、リフトオフ、エッ
チング等によりパターニングされた導電性薄膜３を形成
する（図３（ｃ））。尚、ここでは、有機金属溶液の塗
布法により説明したが、これに限ることなく、例えば真
空蒸着法、スパッタ法、化学的気相堆積法、分散塗布
法、ディッピング法、スピンナー法等によって有機金属
膜を形成することもできる。

【００４０】４）続いて、フォーミングと呼ばれる通電
処理を施す。素子電極４，５間に、不図示の電源より通
電すると、炭素膜６の端部近傍の導電性薄膜３に構造の
変化した電子放出部２が形成される（図３（ｄ））。こ
の通電処理により導電性薄膜３を局所的に破壊、変形も
しくは変質せしめ、構造の変化した部位が電子放出部２
である。

【００４１】フォーミングの電圧波形の例を図４に示
す。

【００４２】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合（図４（ａ））と、パルス波高値を増加させな
がら電圧パルスを印加する場合（図４（ｂ））とがあ
る。

【００４３】まず、パルス波高値を定電圧とした場合に
ついて図４（ａ）で説明する。

【００４４】図４（ａ）におけるＴ₁ 及びＴ₂ は電圧波
形のパルス幅とパルス間隔であり、例えば、Ｔ₁ を１μ
ｓｅｃ〜１０ｍｓｅｃ、Ｔ₂ を１０μｓｅｃ〜１００ｍ
ｓｅｃとし、波高値（フォーミング時のピーク電圧）を
前述した電子放出素子の形態に応じて適宜選択して、適
当な真空度の真空雰囲気下で、数秒から数十分印加す
る。尚、印加する電圧波形は、図示される三角波に限定
されるものではなく、矩形波等の所望の波形を用いるこ
とができる。

【００４５】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図４（ｂ）で説明する。

【００４６】図４（ｂ）におけるＴ₁ 及びＴ₂ は図４
（ａ）と同様であり、波高値（フォーミング時のピーク
電圧）を、例えば０．１Ｖステップ程度ずつ増加させ、
図４（ａ）の説明と同様の適当な真空雰囲気下で印加す
る。

【００４７】尚、パルス間隔Ｔ₂ 中に、導電性薄膜３
（図１及び図２参照）を局所的に破壊、変形もしくは変
質させない程度の電圧、例えば０．１Ｖ程度の電圧で素
子電流を測定して抵抗値を求め、例えば１ＭΩ以上の抵
抗を示した時にフォーミングを終了する。

【００４８】５）次に、フォーミング工程が終了した素
子に活性化工程を施す。

【００４９】活性化工程とは、真空排気系に起因するポ
ンプオイルのオイルバックからくる有機物質や一般的な
炭化水素類の有機物質を真空中に分圧等制御導入し、こ
の真空中に存在する有機物質から、通電フォーミング同
様、パルス波高値が定電圧のパルスの印加を繰りかえす
処理を施すことにより、炭素及び炭素化合物を堆積する
工程であり、素子電流Ｉ_f、放出電流Ｉ_eが、著しく変化
する処理である。素子電流Ｉ_fと放出電流Ｉ_eを測定しな
がら、例えば、放出電流Ｉ_eが、飽和した時点で、活性
化工程を終了する。なお、上記有機物質としては、アル
カン、アルケン、アルキン等の脂肪族炭化水素類、芳香
族炭化水素類、アルコール類、アルデヒド類、ケトン
類、アミン類、フェノール、カルボン酸、スルホン酸等
の有機酸、さらにこれらの誘導体等が挙げられる。

【００５０】尚、活性化工程前に既に、電子放出部２近
傍には炭素膜６が存在し、活性化工程の堆積物において
グラファイトの結晶の形成が容易になり、安定化が促さ
れる。

【００５１】６）更に好ましくは、こうして作製した電
子放出素子を、フォーミング工程、活性化工程での真空
度より高い真空度の真空雰囲気にして動作駆動する。ま
た、より好ましくは、このより高い真空度の真空雰囲気
下で８０℃〜１５０℃の加熱後、動作駆動する。

【００５２】尚、フォーミング工程、活性化処理した真
空度より高い真空度の真空雰囲気とは、例えば約１０
^-6.5ｔｏｒｒ以上の真空度を有する真空度であり、より
好ましくは、超高真空系であり、炭素及び炭素化合物が
新たに堆積しない真空度である。

【００５３】上記６）の工程によりこれ以上の炭素及び
炭素化合物の堆積が抑制され、素子電流及び放出電流が
安定する。

【００５４】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。

【００５５】図５は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。

【００５６】図５において、図１と同じ符号は同じ部材
を示す。また、５１は素子に素子電圧Ｖ_f を印加するた
めの電源、５０は素子電極４，５間の導電性薄膜３を流
れる素子電流Ｉ_f を測定するための電流計、５４は電子
放出部より放出される放出電流Ｉ_e を捕捉するためのア
ノード電極、５３はアノード電極５４に電圧を印加する
ための高圧電源、５２は放出電流Ｉ_e を測定するための
電流計、５５は真空装置、５６は排気ポンプである。

【００５７】電子放出素子及びアノード電極５４等は真
空装置５５内に設置され、この真空装置５５には不図示
の真空系等の必要な機器が具備されていて、所望の真空
下で電子放出素子の測定評価ができるようになってい
る。

【００５８】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置５５全体及び電子放出素子の基板１は、
ヒーターにより２００℃程度まで加熱できるようになっ
ている。尚、この測定評価系は、後述するような表示パ
ネル（図８における２０１参照）の組み立て段階におい
て、表示パネル及びその内部を真空装置５５及びその内
部として構成することで、前述のフォーミング工程、活
性化工程及び後述するそれ以後の工程における測定評価
及び処理に応用することができるものである。

【００５９】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノード電極５４の電圧を
１ｋＶ〜１０ｋＶとし、アノード電極５４と電子放出素
子の距離Ｈを２〜８ｍｍとして行った測定に基づくもの
である。

【００６０】まず、放出電流Ｉ_e 及び素子電流Ｉ_f と、
素子電圧Ｖ_f との関係の典型的な例を図６に示す。尚、
図６において、放出電流Ｉ_e は素子電流Ｉ_f に比べて著
しく小さいので、任意単位で示されている。尚、縦及び
横軸ともリニアスケールにて示されている。

【００６１】図６から明らかなように、電子放出素子
は、放出電流Ｉ_e に対する次の３つの特徴的特性を有す
る。

【００６２】まず第１に、電子放出素子はある電圧（し
きい値電圧と呼ぶ：図６中のＶ_th）以上の素子電圧Ｖ_f
を印加すると急激に放出電流Ｉ_e が増加し、一方しきい
値電圧Ｖ_th以下では放出電流Ｉ_e が殆ど検出されない。
即ち、放出電流Ｉ_e に対する明確なしきい値電圧Ｖ_thを
持った非線形素子である。

【００６３】第２に、放出電流Ｉ_e が素子電圧Ｖ_f に対
して単調増加する特性（ＭＩ特性と呼ぶ）を有するた
め、放出電流Ｉ_e は素子電圧Ｖ_f で制御できる。

【００６４】第３に、アノード電極５４（図５参照）に
捕捉される放出電荷は、素子電圧Ｖ_f を印加する時間に
依存する。即ち、アノード電極５４に捕捉される電荷量
は、素子電圧Ｖ_f を印加する時間により制御できる。

【００６５】放出電流Ｉ_e が素子電圧Ｖ_f に対してＭＩ
特性を有すると同時に、素子電流Ｉ_f も素子電圧Ｖ_f に
対してＭＩ特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図６の実線で示す特性で
ある。一方、図６に破線で示すように、素子電流Ｉ_f は
素子電圧Ｖ_f に対して電圧制御型負性抵抗特性（ＶＣＮ
Ｒ特性と呼ぶ）を示す場合もある。いずれの特性を示す
かは、電子放出素子の製法及び測定時の測定条件等に依
存する。但し、図６において、実線及び破線にて表わさ
れている特性は、互いに縦・横軸とも異なるスケールに
て示されている。又、素子電流Ｉ_f が素子電圧Ｖ_f に対
してＶＣＮＲ特性を有する電子放出素子でも、放出電流
Ｉ_e は素子電圧Ｖ_f に対してＭＩ特性を有する。

【００６６】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。

【００６７】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、ｍ本のＸ方向配線の上にｎ本のＹ方
向配線を層間絶縁層を介して設置し、電子放出素子の一
対の素子電極に夫々Ｘ方向配線、Ｙ方向配線を接続した
配置方式が挙げられる。これを以後単純マトリクス配置
と呼ぶ。まず、この単純マトリクス配置について詳述す
る。

【００６８】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された電子放出素子
における放出電子は、しきい値電圧を超える電圧では、
対向する素子電極間に印加するパルス状電圧の波高値と
パルス幅で制御できる。一方、しきい値電圧以下では殆
ど電子は放出されない。従って、多数の電子放出素子を
配置した場合においても、個々の素子に上記パルス状電
圧を適宜印加すれば、入力信号に応じて電子放出素子を
選択し、その電子放出量が制御でき、単純なマトリクス
配線だけで個別の電子放出素子を選択して独立に駆動可
能となる。

【００６９】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図７に基づいて更
に説明する。

【００７０】図７において基板１は既に説明したような
ガラス板等であり、この基板１上に配列された表面伝導
型電子放出素子１０４の個数及び形状は用途に応じて適
宜設定されるものである。

【００７１】ｍ本のＸ方向配線１０２は、夫々外部端子
Ｄ_x1，Ｄ_x2，……，Ｄ_xmを有するもので、基板１上に、
真空蒸着法、印刷法、スパッタ法等で形成した導電性金
属等である。また、多数の電子放出素子１０４にほぼ均
等に電圧が供給されるように、材料、膜厚、配線幅が設
定されている。

【００７２】ｎ本のＹ方向配線１０３は、夫々外部端子
Ｄ_y1，Ｄ_y2，……，Ｄ_ynを有するもので、Ｘ方向配線１
０２と同様に作成される。

【００７３】これらｍ本のＸ方向配線１０２とｎ本のＹ
方向配線１０３間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このｍ，ｎは共に正の整数である。

【００７４】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたＳｉＯ₂ 等であり、Ｘ方
向配線１０２を形成した基板１の全面或は一部に所望の
形状で形成され、特に、Ｘ方向配線１０２とＹ方向配線
１０３の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。

【００７５】更に、電子放出素子１０４の対向する素子
電極（不図示）が、ｍ本のＸ方向配線１０２と、ｎ本の
Ｙ方向配線１０３と、真空蒸着法、印刷法、スパッタ法
等で形成された導電性金属等からなる結線１０５によっ
て電気的に接続されているものである。

【００７６】ここで、ｍ本のＸ方向配線１０２と、ｎ本
のＹ方向配線１０３と、結線１０５と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、電子放出素子１０４は、基板１
あるいは不図示の層間絶縁層上どちらに形成してもよ
い。

【００７７】また、詳しくは後述するが、前記Ｘ方向配
線１０２には、Ｘ方向に配列された電子放出素子１０４
の行を入力信号に応じて走査するために、走査信号を印
加する不図示の走査信号印加手段が電気的に接続されて
いる。

【００７８】一方、Ｙ方向配線１０３には、Ｙ方向に配
列された電子放出素子１０４の列の各列を入力信号に応
じて変調するために、変調信号を印加する不図示の変調
信号発生手段が電気的に接続されている。更に、各電子
放出素子１０４に印加される駆動電圧は、当該電子放出
素子１０４に印加される走査信号と変調信号の差電圧と
して供給されるものである。

【００７９】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図８〜図１０を用いて説明する。尚、図８は表示パ
ネル２０１の基本構成図であり、図９は蛍光膜１１４を
示す図であり、図１０は図８の表示パネル２０１で、Ｎ
ＴＳＣ方式のテレビ信号に応じてテレビジョン表示を行
うための駆動回路の一例を示すブロック図である。

【００８０】図８において、１は上述のようにして表面
伝導型電子放出素子を配置した電子源の基板、１１１は
基板１を固定したリアプレート、１１６はガラス基板１
１３の内面に蛍光膜１１４とメタルバック１１５等が形
成されたフェースプレート、１１２は支持枠であり、リ
アプレート１１１、支持枠１１２及びフェースプレート
１１６にフリットガラス等を塗布し、大気中あるいは窒
素中で、４００〜５００℃で１０分以上焼成することで
封着して外囲器１１８を構成している。

【００８１】図８において、２は図１における電子放出
部に相当する。１０２、１０３は、電子放出素子１０４
の一対の素子電極４，５と接続されたＸ方向配線及びＹ
方向配線で、夫々外部端子Ｄ_x1〜Ｄ_xm，Ｄ_y1〜Ｄ_ynを有
している。

【００８２】外囲器１１８は、上述の如く、フェースー
プレート１１６、支持枠１１２、リアプレート１１１で
構成されている。しかし、リアプレート１１１は主に基
板１の強度を補強する目的で設けられるものであり、基
板１自体で十分な強度を持つ場合は別体のリアプレート
１１１は不要で、基板１に直接支持枠１１２を封着し、
フェースプレート１１６、支持枠１１２、基板１にて外
囲器１１８を構成してもよい。また、フェースプレート
１１６、リアプレート１１１の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器１１８とすることもでき
る。

【００８３】蛍光膜１１４は、モノクロームの場合は蛍
光体１２２のみからなるが、カラーの蛍光膜１１４の場
合は、蛍光体１２２の配列により、ブラックストライプ
（図９（ａ））あるいはブラックマトリクス（図９
（ｂ））等と呼ばれる黒色導伝材１２１と蛍光体１２２
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体１２２間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜１１４におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材１２１の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。

【００８４】ガラス基板１１３に蛍光体１２２を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。

【００８５】また、図８に示されるように、蛍光膜１１
４の内面側には通常メタルバック１１５が設けられる。
メタルバック１１５の目的は、蛍光体１２２（図９参
照）の発光のうち内面側への光をガラス基板１１３側へ
鏡面反射することにより輝度を向上すること、電子ビー
ム加速電圧を印加するための電極として作用すること、
外囲器１１８内で発生した負イオンの衝突によるダメー
ジからの蛍光体１２２の保護等である。メタルバック１
１５は、蛍光膜１１４の作製後、蛍光膜１１４の内面側
表面の平滑化処理（通常フィルミングと呼ばれる）を行
い、その後Ａｌを真空蒸着等で堆積することで作製でき
る。

【００８６】フェースプレート１１６には、更に蛍光膜
１１４の導電性を高めるため、蛍光膜１１４の外面側に
透明電極（不図示）を設けてもよい。

【００８７】前述の封着を行う際、カラーの場合は各色
蛍光体１２２と電子放出素子１０４とを対応させなくて
はいけないため、十分な位置合わせを行なう必要があ
る。

【００８８】外囲器１１８内は、不図示の排気管を通
じ、１×１０^-7ｔｏｒｒ程度の真空度にされ、封止され
る。また、外囲器１１８の封止を行う直前あるいは封止
後に、ゲッター処理を行うこともある。これは、外囲器
１１８内の所定の位置に配置したゲッター（不図示）を
加熱し、蒸着膜を形成する処理である。ゲッターは通常
Ｂａ等が主成分であり、該蒸着膜の吸着作用により、例
えば１×１０^-5〜１×１０^-7ｔｏｒｒの真空度を維持す
るためのものである。

【００８９】尚、前述したフォーミング及びこれ以降の
電子放出素子の各製造工程は、通常、外囲器１１８の封
止直前又は封止後に行われるもので、その内容は前述の
通りである。

【００９０】上述の表示パネル２０１は、例えば図１０
に示されるような駆動回路で駆動することができる。
尚、図１０において、２０１は表示パネル、２０２は走
査回路、２０３は制御回路、２０４はシフトレジスタ、
２０５はラインメモリ、２０６は同期信号分離回路、２
０７は変調信号発生器、Ｖ_x 及びＶ_a は直流電圧源であ
る。

【００９１】図１０に示されるように、表示パネル２０
１は、外部端子Ｄ_x1〜Ｄ_xm、外部端子Ｄ_y1〜Ｄ_yn及び高
圧端子Ｈｖを介して外部の電気回路と接続されている。
この内、外部端子Ｄ_x1〜Ｄ_xmには前記表示パネル２０１
内に設けられている電子放出素子、即ちｍ行ｎ列の行列
状にマトリクス配置された電子放出素子群を１行（ｎ素
子）ずつ順次駆動して行くための走査信号が印加され
る。

【００９２】一方、外部端子Ｄ_y1〜Ｄ_ynには、前記走査
信号により選択された１行の各電子放出素子の出力電子
ビームを制御するための変調信号が印加される。また、
高圧端子Ｈｖには、直流電圧源Ｖ_a より、例えば１０ｋ
Ｖの直流電圧が供給される。これは電子放出素子より出
力される電子ビームに、蛍光体を励起するのに十分なエ
ネルギーを付与するための加速電圧である。

【００９３】走査回路２０２は、内部にｍ個のスイッチ
ング素子（図１０中Ｓ₁ 〜Ｓ_m で模式的に示す）を備え
るもので、各スイッチング素子Ｓ₁ 〜Ｓ_m は、直流電圧
電源Ｖ_x の出力電圧もしくは０Ｖ（グランドレベル）の
いずれか一方を選択して、表示パネル２０１の外部端子
Ｄ_x1〜Ｄ_xmと電気的に接続するものである。各スイッチ
ング素子Ｓ₁ 〜Ｓ_m は、制御回路２０３が出力する制御
信号Ｔ_scanに基づいて動作するもので、実際には、例え
ばＦＥＴのようなスイッチング機能を有する素子を組み
合わせることにより容易に構成することが可能である。

【００９４】本例における前記直流電圧源Ｖ_x は、前記
表面伝導型電子放出素子の特性（しきい値電圧）に基づ
き、走査されていない電子放出素子に印加される駆動電
圧がしきい値電圧以下となるような一定電圧を出力する
よう設定されている。

【００９５】制御回路２０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路２０６より送られる同期信号Ｔ_syncに
基づいて、各部に対してＴ_scan、Ｔ_sft 及びＴ_mry の各
制御信号を発生する。

【００９６】同期信号分離回路２０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離（フィルター）回路を用いれば、
容易に構成できるものである。同期信号分離回路２０６
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Ｔ_syncとして図示する。一方、前記テレビ
信号から分離された画像の輝度信号成分を便宜上ＤＡＴ
Ａ信号と図示する。このＤＡＴＡ信号はシフトレジスタ
２０４に入力される。

【００９７】シフトレジスタ２０４は、時系列的にシリ
アル入力される前記ＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、前記制御
回路２０３より送られる制御信号Ｔ_sft に基づいて作動
する。この制御信号Ｔ_sft は、シフトレジスタ２０４の
シフトクロックであると言い換えてもよい。また、シリ
アル／パラレル変換された画像１ライン分（電子放出素
子のｎ素子分の駆動データに相当する）のデータは、Ｉ
_d1〜Ｉ_dnのｎ個の並列信号として前記シフトレジスタ２
０４より出力される。

【００９８】ラインメモリ２０５は、画像１ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路２０３より送られる制御信号Ｔ_mry に従って適
宜Ｉ_d1〜Ｉ_dnの内容を記憶する。記憶された内容は、Ｉ
_d'1 〜Ｉ_d'n として出力され、変調信号発生器２０７に
入力される。

【００９９】変調信号発生器２０７は、前記画像データ
Ｉ_d'1 〜Ｉ_d'n の各々に応じて、電子放出素子の各々を
適切に駆動変調するための信号源で、その出力信号は、
端子Ｄ_y1〜Ｄ_ynを通じて表示パネル２０１内の電子放出
素子に印加される。

【０１００】前述したように、電子放出素子は電子放出
に明確なしきい値電圧を有しており、しきい値電圧を超
える電圧が印加された場合にのみ電子放出が生じる。ま
た、しきい値電圧を超える電圧に対しては電子放出素子
への印加電圧の変化に応じて放出電流も変化して行く。
電子放出素子の材料、構成、製造方法を変えることによ
り、しきい値電圧の値や印加電圧に対する放出電流の変
化度合いが変わる場合もあるが、いずれにしても以下の
ことがいえる。

【０１０１】即ち、電子放出素子にパルス状の電圧を印
加する場合、例えばしきい値電圧以下の電圧を印加して
も電子放出は生じないが、しきい値電圧を超える電圧を
印加する場合には電子放出を生じる。その際、第１には
電圧パルスの波高値を変化させることにより、出力され
る電子ビームの強度を制御することが可能である。第２
には、電圧パルスの幅を変化させることにより、出力さ
れる電子ビームの電荷の総量を制御することが可能であ
る。

【０１０２】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式とが挙げられる。電圧変調方式を行う場合、変調信号
発生器２０７としては、一定の長さの電圧パルスを発生
するが、入力されるデータに応じて適宜パルスの波高値
を変調できる電圧変調方式の回路を用いる。また、パル
ス幅変調方式を行う場合、変調信号発生器２０７として
は、一定の波高値の電圧パルスを発生するが、入力され
るデータに応じて適宜パルス幅を変調できるパルス幅変
調方式の回路を用いる。

【０１０３】シフトレジスタ２０４やラインメモリ２０
５は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル／パラレル変換や記憶が
所定の速度で行えるものであればよい。

【０１０４】デジタル信号式を用いる場合には、同期信
号分離回路２０６の出力信号ＤＡＴＡをデジタル信号化
する必要がある。これは同期信号分離回路２０６の出力
部にＡ／Ｄ変換器を設けることで行える。

【０１０５】また、これと関連して、ラインメモリ２０
５の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器２０７に設けられる回路が若干異なるも
のとなる。

【０１０６】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器２０７には、例えばよく知られてい
るＤ／Ａ変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器２０７は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器（カウン
タ）及び計数器の出力値と前記メモリの出力値を比較す
る比較器（コンパレータ）を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を電
子放出素子の駆動電圧にまで電圧増幅するための増幅器
を付け加えてもよい。

【０１０７】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器２０７には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路（ＶＣＯ）を用いれ
ばよく、必要に応じて電子放出素子の駆動電圧にまで電
圧増幅するための増幅器を付け加えてもよい。

【０１０８】以上のような表示パネル２０１及び駆動回
路を有する本発明の画像形成装置は、端子Ｄ_x1〜Ｄ_xm及
びＤ_y1〜Ｄ_ynから電圧を印加することにより、必要な電
子放出素子から電子を放出させることができ、高圧端子
Ｈｖを通じて、メタルバック１１５あるいは透明電極
（不図示）に高電圧を印加して電子ビームを加速し、加
速した電子ビームを蛍光膜１１４に衝突させることで生
じる励起・発光によって、ＮＴＳＣ方式のテレビ信号に
応じてテレビジョン表示を行うことができるものであ
る。

【０１０９】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てＮＴＳＣ方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、ＰＡＬ、ＳＥＣＡＭ方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるＴＶ信号、例えばＭＵＳＥ方式を初めとす
る高品位ＴＶ方式でもよい。

【０１１０】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図１１及び
図１２を用いて説明する。

【０１１１】図１１において、１は基板、１０４は表面
伝導型電子放出素子、３０４は電子放出素子１０４を接
続する共通配線で１０本設けられており、各々外部端子
Ｄ₁〜Ｄ₁₀を有している。

【０１１２】電子放出素子１０４は、基板１上に並列に
複数個配置されている。これを素子行と呼ぶ。そしてこ
の素子行が複数行配置されて電子源を構成している。

【０１１３】各素子行の共通配線３０４（例えば外部端
子Ｄ₁ とＤ₂ の共通配線３０４）間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線Ｄ₂ 〜Ｄ₉ について、夫々
相隣接する共通配線３０４、即ち夫々相隣接する外部端
子Ｄ₂ とＤ₃ ，Ｄ₄ とＤ₅ ，Ｄ₆ とＤ₇ ，Ｄ₈ とＤ₉ の
共通配線３０４を一体の同一配線としても行うことがで
きる。

【０１１４】図１１は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル３０１の
構造を示す図である。

【０１１５】図１１中３０２はグリッド電極、３０３は
電子が通過するための開口、Ｄ₁ 〜Ｄ_m は各電子放出素
子に電圧を印加するための外部端子、Ｇ₁ 〜Ｇ_n はグリ
ッド電極３０２に接続された外部端子である。また、各
素子行間の共通配線３０４は一体の同一配線として基板
１上に形成されている。

【０１１６】尚、図１２において図８と同じ符号は同じ
部材を示すものであり、図８に示される単純マトリクス
配置の電子源を用いた表示パネル２０１との大きな違い
は、基板１とフェースプレート１１６の間にグリッド電
極３０２を備えている点である。

【０１１７】基板１とフェースプレート１１６の間に
は、上記のようにグリッド電極３０２が設けられてい
る。このグリッド電極３０２は、電子放出素子１０４か
ら放出された電子ビームを変調することができるもの
で、梯型配置の素子行と直行して設けられたストライプ
状の電極に、電子ビームを通過させるために、各電子放
出素子１０４に対応して１個ずつ円形の開口３０３を設
けたものとなっている。

【０１１８】グリッド電極３０２の形状や配置位置は、
必ずしも図１２に示すようなものでなければならないも
のではなく、開口３０３をメッシュ状に多数設けること
もあり、またグリッド電極３０２を、例えば電子放出素
子１０４の周囲や近傍に設けてもよい。

【０１１９】外部端子Ｄ₁ 〜Ｄ_m 及びＧ₁ 〜Ｇ_n は不図
示の駆動回路に接続されている。そして、素子行を１列
ずつ順次駆動（走査）して行くのと同期してグリッド電
極３０２の列に画像１ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜１１４への照射を制御
し、画像を１ラインずつ表示することができる。

【０１２０】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。

【０１２１】

【実施例】

［実施例１］本発明第１の実施例として、図１に示した
平面型の表面伝導型電子放出素子を作製した。その製造
工程を図３に沿って説明する。

【０１２２】工程−ａ 清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板１上に、炭素膜のネガ
パターンをフォトレジスト（ＨＰＲ−１１８２；フジハ
ント社製）形成し、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ
ＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により、厚さ１
０００Åの炭素膜を堆積した。原料ガスはメタンを用
い、水素で１０倍に希釈して成膜した。フォトレジスト
パターンを有機溶剤で溶解し、余分な炭素膜をリフトオ
フし、炭素膜６を形成した（図３（ａ））。

【０１２３】工程−ｂ この基板上に素子電極間ギャップとなるべきパターンを
フォトレジスト（ＲＤ−２０００Ｎ−４１；日立化成社
製）形成し、真空蒸着法により、厚さ５０ÅのＴｉ、厚
さ１０００ÅのＮｉを順次堆積した。フォトレジストパ
ターンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフト
オフし、素子電極間隔Ｌ＝５０μｍ、素子電極長さＷ＝
３００μｍの素子電極４，５を形成した（図３
（ｂ））。

【０１２４】工程−ｃ 素子電極間ギャップとその近傍に開口を有するマスクを
用いて膜厚１０００ÅのＣｒ膜を真空蒸着により堆積・
パターニングし、その上に有機Ｐｄ（ｃｃｐ４２３０；
奥野製薬（株）製）をスピンナーにより回転塗布、３０
０℃で１０分間の加熱焼成処理をし、パラジウム（Ｐ
ｄ）微粒子（１０〜１５０Å）を主体とする導電性薄膜
３を形成した。

【０１２５】尚、Ｐｄ微粒子の粒径は上記に限るもので
はなく、また、導電性薄膜３の厚さも数十Å〜２００Å
が実用的ではあるが、これに限られるものではない。

【０１２６】こうして形成された主元素としてＰｄより
なる微粒子からなる導電性薄膜３のシート抵抗値は１×
１０⁴ Ω／□であった。

【０１２７】工程−ｄ Ｃｒ膜及び焼成後の導電性薄膜３を酸エッチャントによ
りエッチングして所望のパターンを形成した（図３
（ｃ））。

【０１２８】以上の工程により基板１上に、炭素膜６、
素子電極４，５、導電性薄膜３を形成した。

【０１２９】工程−ｅ 上記基板を図５の測定評価系に取り付け、真空ポンプに
て排気し、２×１０^-5ｔｏｒｒの真空度に達した後、電
源５１より素子電極４，５間に電圧を印加し、通電フォ
ーミング処理を施した（図３（ｄ））。この時の印加電
圧波形は図４（ｂ）のものである。図中のＴ₁ ＝１ｍｓ
ｅｃ、Ｔ₂ ＝１０ｍｓｅｃ、三角波の波高値（通電フォ
ーミング時のピーク電圧）は０．１Ｖステップで昇圧
し、通電フォーミング処理を行なった。また、通電中
は、同時に０．１Ｖの電圧でＴ₂ 間に抵抗測定パルスを
挿入し、抵抗を測定した。尚、通電フォーミング処理の
終了は、抵抗測定パルスでの測定値が、約１ＭΩ以上に
なった時とし、同時に素子への電圧の印加を終了した。
この素子のフォーミング電圧ＶＦは５．０Ｖであった。

【０１３０】工程−ｆ 続いて、通電フォーミング処理を施した素子に、波高値
が１４Ｖの矩形波の電圧を印加して活性化処理を行なっ
た。当該活性化処理は、前述した様に、図５の測定評価
系内で、素子電流Ｉ_f 及び放出電流Ｉ_e を測定しながら
印加した。尚、この時、図５の測定評価系内にはアセト
ンを１０^-3ｔｏｒｒ導入した。

【０１３１】上述の工程で作製した表面伝導型電子放出
素子の特性及び形態を把握するために、素子の電子放出
特性の測定を図５の測定評価系で行なった。尚、アノー
ド電極５４と素子間の距離Ｈは４ｍｍとし、アノード電
極電位を１ｋＶ、また、真空度は１０^-8ｔｏｒｒとし、
素子電極４，５間に素子電圧１５Ｖを印加し行なった。

【０１３２】本実施例で作製した素子は、素子電流Ｉ
_f 、放出電流Ｉ_e とも、素子電圧に対して前述のＭＩ特
性を示し、Ｉ_f は２ｍＡ、Ｉ_e は２μＡであった。ま
た、電子放出部２は炭素膜６で形成された段差に沿い、
略直線状であった。また、電子放出部２を顕微ラマンで
観察すると、炭素膜６の配設していない従来の素子と比
較して、結晶性の向上が見られた。また、動作駆動した
時、Ｉ_f 、Ｉ_e 共に安定性が良かった。

【０１３３】［参考例］本発明の参考例として、図２に
示す垂直型の表面伝導型電子放出素子を作製した。その
製造工程を図１８に沿って説明する。

【０１３４】工程−ａ 基板１として石英基板を用い、これを有機溶剤により十
分に洗浄後、該基板１面上に、真空蒸着法によりＮｉを
１０００Å積層し、フォトリソ及びエッチングプロセス
によってパターニングしてＮｉからなる下部素子電極５
を形成した後、グラファイトをターゲットとしてレーザ
ービーム蒸着法によって炭素膜を１００Å堆積し、フォ
トリソプロセスによって微細加工した（図１８
（ａ））。

【０１３５】工程−ｂ 基板上全面に最終的に段差形成部２１となるＳｉＯ₂ を
ＣＶＤ法により６０００Å積層した（図１８（ｂ））。

【０１３６】工程−ｃ 更にＳｉＯ₂ 層上にリフトオフ法で厚さ１０００ÅのＮ
ｉからなる上部素子電極４（真空蒸着法により堆積）を
形成した（図１８（ｃ））。

【０１３７】工程−ｄ 上部素子電極４をマスクとしてドライエッチング法によ
りＳｉＯ₂ を部分的に除去して所望の段差形成部２１と
した（図１８（ｄ））。尚、素子電極４，５の長さは５
００μｍとした。

【０１３８】工程−ｅ 有機パラジウム（ｃｃｐ−４２３０；奥野製薬（株）
製）をスピンコータを用いて塗布した後、３００℃で１
０分間の加熱処理を行ない、酸化パラジウム（ＰｄＯ）
微粒子膜からなる膜を素子電極４，５間に位置する炭素
膜６の端部を被覆するように形成し、導電性薄膜３とし
た（図１８（ｅ））。尚、導電性薄膜３の幅は３００μ
ｍとした。

【０１３９】工程−ｆ 次に、素子電極４，５間に電圧を印加し、フォーミング
処理することによって電子放出部２を形成した（図１８
（ｆ））。フォーミング電圧の波形は図４（ａ）に示す
ものであり、Ｔ₁ ＝１ｍｓｅｃ、Ｔ₂ ＝１０ｍｓｅｃ、
フォーミング電圧ＶＦ＝５Ｖとし、１×１０^-6ｔｏｒｒ
の真空雰囲気下で６０秒間行なった。このようにして作
製した電子放出部２は、Ｐｄ元素を主成分とする微粒子
膜が配置された状態であった。

【０１４０】工程−ｇ 次に、電子放出部を安定化させるため、１×１０^-6ｔｏ
ｒｒの雰囲気下で４００℃、１時間の熱処理を行なっ
た。

【０１４１】以上のようにして作製された素子につい
て、図５の測定評価系により電子放出特性を測定した。
本実施例では、該素子を１×１０^-6ｔｏｒｒの真空下に
て、アノード電極５４と電子放出素子間の距離を４ｍ
ｍ、アノード電極５４の電位を１ｋＶとし、上部素子電
極４が高電位となるように素子電極４，５の間に電圧を
印加して、その時に流れるＩ_f 及びＩ_e を測定した。そ
の結果、図６に示したＭＩ特性が得られ、素子電圧１６
Ｖの時、Ｉ_f が２．２ｍＡ、Ｉ_e が１．１μＡとなり、
電子放出効率η＝Ｉ_e ／Ｉ_f は０．０５％であった。

【０１４２】［実施例２］本発明第２実施例として、図
７に示す単純マトリクスの電子源を作製した。電子源の
一部の平面図を図１３に示す。また、図中のＡ−Ａ’断
面図を図１４に、この電子源の製造工程を図１５〜１６
に示す。但し、図１３〜１６中で同じ符号を付したもの
は同じものを示す。ここで、１４１は層間絶縁層、１４
２はコンタクトホールである。以下製造工程を図１５、
１６に沿って詳述する。

【０１４３】工程−ａ 清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成してなる絶縁性基板１上に、真
空蒸着により厚さ５０ÅのＣｒ、厚さ６０００ÅのＡｕ
を順次積層し、フォトレジスト（ＡＺ１３７０；ヘキス
ト社製）をスピンナーにより回転塗布、ベークした後、
フォトマスク像を露光現像して、下配線１０２のレジス
トパターンを形成し、Ａｕ／Ｃｒ堆積膜をウエットエッ
チングして、所望の形状の下配線１０２を形成した。

【０１４４】工程−ｂ 次に、厚さ１．０μｍのシリコン酸化膜からなる層間絶
縁層１４１をＲＦスパッタ法により堆積した。

【０１４５】工程−ｃ 工程−ｂで堆積したシリコン酸化膜にコンタクトホール
１４２を形成するためのフォトレジストパターンを作
り、これをマスクとして層間絶縁層１４１をエッチング
してコンタクトホール１４２を形成した。エッチングは
ＣＦ₄ とＨ₂ ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ
Ｉｏｎ Ｅｔｃｈｉｎｇ）法によった。

【０１４６】工程−ｄ その後、プラズマＣＶＤ法で、炭素膜６を形成し、所望
の段差を形成した後、素子電極間ギャップＬとなるパタ
ーンのフォトレジスト（ＲＤ−２０００Ｎ−４１，日立
化成社製）を形成し、真空蒸着法によって厚さ５０Åの
Ｔｉ、厚さ１０００ÅのＮｉを順次堆積した。上記フォ
トレジストを有機溶剤で溶解して余分のＮｉ／Ｔｉ膜を
リフトオフして素子電極４，５を形成した。素子電極間
隙Ｌは３μｍ、素子電極長さＷは３００μｍとした。

【０１４７】工程−ｅ 素子電極４，５の上に上配線１０３のフォトレジストパ
ターンを形成した後、厚さ５０ÅのＴｉ、厚さ５０００
ÅのＡｕを順次真空蒸着により堆積し、リフトオフによ
り不要の部分を除去して所望の形状の上配線１０３を形
成した。

【０１４８】工程−ｆ 導電性薄膜のマスクにより膜厚１０００ÅのＣｒ膜１６
１を真空蒸着により堆積、パターニングし、その上に有
機Ｐｄ（ｃｃｐ４２３０：奥野製薬（株）社製）をスピ
ンナーにより回転塗布し、３００℃で１０分間Ｎ₂ 中で
加熱焼成処理した。このＰｄよりなる微粒子とＣからな
る導電性薄膜の膜厚は１００Å、シート抵抗値は２×１
０³ Ω／□であった。

【０１４９】工程−ｇ Ｃｒ膜１６１及び焼成後の導電性薄膜３を酸エッチャン
トによりエッチングして所望のパターンを形成した。

【０１５０】工程−ｈ コンタクトホール１４２以外にレジストを塗布するよう
なパターンを形成し、真空蒸着により厚さ５０ÅのＴ
ｉ、厚さ５０００ÅのＡｕを順次堆積した。リフトオフ
により不要の部分を除去することにより、コンタクトホ
ール１４２を埋め込んだ。

【０１５１】以上の工程により、絶縁性基板１上に下配
線１０２、層間絶縁層１４１、上配線１０３、炭素膜
６、素子電極４，５、導電性薄膜３を形成した。

【０１５２】以上のようにして作製した未フォーミング
の電子源を用いて図８に示す表示パネルを構成し、本発
明の画像表示装置を形成した。

【０１５３】上記工程で作製した未フォーミングの電子
源基板１をリアプレート１１１に固定した後、電子源基
板１の５ｍｍ上方に、フェースプレート１１６（ガラス
基板１１３の内面に蛍光膜１１４とメタルバック１１５
が形成されている）を支持枠１１２を介して十分に位置
合わせをして配置し、フェースプレート１１６、支持枠
１１２、リアプレート１１１の接合部にフリットガラス
を塗布し、大気中で４００℃〜５００℃で１０分以上焼
成することで封着した。またリアプレート１１１への電
子源基板１の固定もフリットガラスで行なった。

【０１５４】本実施例では蛍光体はストライプ形状（図
９（ａ）参照）を採用し、ブラックストライプの材料と
しては黒鉛を主成分とする材料を用い、ガラス基板１１
３に蛍光体を塗布する方法としてはスラリー法を用い
た。

【０１５５】また、蛍光膜１１４の内面側に設けられる
メタルバック１１５は、蛍光膜作製後、蛍光膜の内面側
表面の平滑化処理（フィルミング）を行ない、その後Ａ
ｌを真空蒸着することで作製した。フェースプレート１
１６には、更に蛍光膜１１４の導電性を高めるため、蛍
光膜１１４の外面側に透明電極が設けられる場合もある
が、本実施例では、メタルバック１１５のみで十分な導
電性が得られたため省略した。

【０１５６】以上のようにして完成したガラス容器内の
雰囲気を排気管（不図示）を通じオイルを使用しない真
空ポンプにて１×１０^-6ｔｏｒｒまで排気した。その
後、容器外端子Ｄ_x1〜Ｄ_xmないしＤ_y1〜Ｄ_ynを通じて素
子電極間に電圧を印加し、フォーミング処理を行ない、
電子放出部を形成した。この時フォーミング処理の電圧
波形は図４（ｂ）のもので、Ｔ₁ ＝１ｍｓｅｃ、Ｔ₂ ＝
１０ｍｓｅｃとした。

【０１５７】次にフォーミングと同一の波形で、波高値
を１４Ｖとして１．５×１０^-3ｔｏｒｒのアセトンを導
入し、Ｉ_f 、Ｉ_e を測定しながら活性化処理を行なっ
た。

【０１５８】約１×１０^-7ｔｏｒｒ程度の真空度まで、
排気し、不図示の排気管をガスバーナーで熱することで
融着し、外囲器１１８の封止を行なった。

【０１５９】最後に、封止後の真空度を維持するため
に、高周波加熱法でゲッター処理を行なった。

【０１６０】以上のようにして作製した表示パネルの容
器外端子Ｄ_x1〜Ｄ_xmないしＤ_y1〜Ｄ_yn、及び高圧端子Ｈ
ｖをそれぞれ必要な駆動系に接続し、画像形成装置を完
成した。各表面伝導型電子放出素子に容器外端子Ｄ_x1〜
Ｄ_xmないしＤ_y1〜Ｄ_ynを通じ、走査信号及び変調信号を
不図示の信号発生手段によりそれぞれ印加することによ
り、電子放出を行い、高圧端子Ｈｖを通じ、メタルバッ
ク１１５に数ｋＶ以上の電圧を印加し、電子ビームを加
速し、蛍光膜１１４に衝突させ、励起・発光させること
で画像を表示した。本実施例の画像形成装置において
は、表示安定性が高く、画像品位の良い表示画像が得ら
れた。

【０１６１】［実施例３］図１７は実施例２の画像形成
装置を、例えばテレビジョン放送をはじめとする種々の
画像情報源より提供される画像情報を表示できるように
構成した表示装置の一例を示すための図である。図中２
８０はディスプレイパネル、２６１はディスプレイパネ
ルの駆動回路、２６２はディスプレイコントローラ、２
６３はマルチプレクサ、２６４はデコーダ、２６５は入
出力インターフェース回路、２６６はＣＰＵ、２６７は
画像生成回路、２６８、２６９及び２７０は画像メモリ
インターフェース回路、２７１は画像入力インターフェ
ース回路、２７２および２７３はＴＶ信号受信回路、２
７４は入力部である。尚、本表示装置は、例えばテレビ
ジョン信号のように映像情報と音声情報の両方を含む信
号を受信する場合には、当然映像の表示と同時に音声を
再生するものであるが、本発明の特徴と直接関係しない
音声情報の受信、分離、再生、処理、記憶などに関する
回路やスピーカーなどについては説明を省略する。

【０１６２】以下、画像信号の流れに沿って各部を説明
してゆく。

【０１６３】先ず、ＴＶ信号受信回路２７３は、例えば
電波や空間光通信などのような無線伝送系を用いて伝送
されるＴＶ画像信号を受信するための回路である。受信
するＴＶ信号の方式は特に限られるものではなく、例え
ば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式などの
諸方式でも良い。また、これらよりさらに多数の走査線
よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとする
いわゆる高品位ＴＶ）は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。ＴＶ信号受信回路２７３で受信されたＴＶ
信号は、デコーダ２６４に出力される。

【０１６４】また、画像ＴＶ信号受信回路２７２は、例
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるＴＶ画像信号を受信するための回
路である。前記ＴＶ信号受信回路２７３と同様に、受信
するＴＶ信号の方式は特に限られるものではなく、また
本回路で受信されたＴＶ信号もデコーダ２６４に出力さ
れる。

【０１６５】また、画像入力インターフェース回路２７
１は、例えばＴＶカメラや画像読取スキャナーなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ２６４に出力さ
れる。

【０１６６】また、画像メモリインターフェース回路２
７０は、ビデオテープレコーダー（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ２６４に出力される。

【０１６７】また、画像メモリインターフェース回路２
６９は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
２６４に出力される。

【０１６８】また、画像メモリ−インターフェース回路
２６８は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ２６
４に出力される。

【０１６９】また、入出力インターフェース回路２６５
は、本表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力を行なうのはもちろんのこと、場合によっては本
表示装置の備えるＣＰＵ２６６と外部との間で制御信号
や数値データの入出力などを行なうことも可能である。

【０１７０】また、画像生成回路２６７は、前記入出力
インターフェース回路２６５を介して外部から入力され
る画像データや文字・図形情報や、或いはＣＰＵ２６６
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。

【０１７１】本回路により生成された表示用画像データ
は、デコーダ２６４に出力されるが、場合によっては前
記入出力インターフェース回路２６５を介して外部のコ
ンピュータネットワークやプリンターに出力することも
可能である。

【０１７２】また、ＣＰＵ２６６は、主として本表示装
置の動作制御や、表示画像の生成、選択、編集に関わる
作業を行なう。

【０１７３】例えば、マルチプレクサ２６３に制御信号
を出力し、ディスプレイパネル２８０に表示する画像信
号を適宜選択したり組み合わせたりする。また、その際
には表示する画像信号に応じてディスプレイパネルコン
トローラ２６２に対して制御信号を発生し、画面表示周
波数や走査方法（例えばインターレースかノンインター
レースか）や一画面の走査線の数など表示装置の動作を
適宜制御する。

【０１７４】また、前記画像生成回路２６７に対して画
像データや文字・図形情報を直接出力したり、或いは前
記入出力インターフェース回路２６５を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。

【０１７５】尚、ＣＰＵ２６６は、むろんこれ以外の目
的の作業にも関わるものであっても良い。例えば、パー
ソナルコンピュータやワードプロセッサなどのように、
情報を生成したり処理する機能に直接関わっても良い。

【０１７６】或いは、前述したように入出力インターフ
ェース回路２６５を介して外部のコンピュータネットワ
ークと接続し、例えば数値計算などの作業を外部機器と
協同して行なっても良い。

【０１７７】また、入力部２７４は、前記ＣＰＵ２６６
に使用者が命令やプログラム、或いはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置など多様な入力機器を用いることが可能である。

【０１７８】また、デコーダ２６４は、前記２６７ない
し２７３より入力される種々の画像信号を３原色信号、
または輝度信号とＩ信号、Ｑ信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ２
６４は内部に画像メモリを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。また、画像メモリを備えることにより、静
止画の表示が容易になる、或いは前記画像生成回路２６
７及びＣＰＵ２６６と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
行なえるようになるという利点が生まれるからである。

【０１７９】また、マルチプレクサ２６３は前記ＣＰＵ
２６６より入力される制御信号に基づき表示画像を適宜
選択するものである。即ち、マルチプレクサ２６３はデ
コーダ２６４から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路２６１に出力
する。その場合には、一画面表示時間内で画像信号を切
り換えて選択することにより、いわゆる多画面テレビの
ように、一画面を複数の領域に分けて領域によって異な
る画像を表示することも可能である。

【０１８０】また、ディスプレイパネルコントローラ２
６２は、前記ＣＰＵ２６６より入力される制御信号に基
づき駆動回路２６１の動作を制御するための回路であ
る。

【０１８１】先ず、ディスプレイパネルの基本的な動作
に関わるものとして、例えばディスプレイパネルの駆動
用電源（不図示）の動作シーケンスを制御するための信
号を駆動回路２６１に対して出力する。

【０１８２】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法（例
えばインターレースかノンインターレースか）を制御す
るための信号を駆動回路２６１に対して出力する。

【０１８３】また、場合によっては表示画像の輝度、コ
ントラスト、色調、シャープネスといった画質の調整に
関わる制御信号を駆動回路２６１に対して出力する場合
もある。

【０１８４】また、駆動回路２６１は、ディスプレイパ
ネル２８０に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ２６３から入力される画像信
号と、前記ディスプレイパネルコントローラ２６２より
入力される制御信号に基づいて動作するものである。

【０１８５】以上、各部の機能を説明したが、図１７に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル２
７０に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ２６４に
おいて逆変換された後、マルチプレクサ２６３において
適宜選択され、駆動回路２６１に入力される。一方、デ
ィスプレイコントローラ２６２は、表示する画像信号に
応じて駆動回路２６１の動作を制御するための制御信号
を発生する。駆動回路２６１は、上記画像信号と制御信
号に基づいてディスプレイパネル２８０に駆動信号を印
加する。これにより、ディスプレイパネル２８０におい
て画像が表示される。これらの一連の動作は、ＣＰＵ２
６６により統括的に制御される。また、本表示装置にお
いては、前記デコーダ２６４に内蔵する画像メモリや、
画像生成回路２６７及びＣＰＵ２６６が関与することに
より、単に複数の画像情報の中から選択したものを表示
するだけでなく、表示する画像情報に対して、例えば拡
大、縮小、回転、移動、エッジ強調、間引き、補間、色
変換、画像の縦横比変換などをはじめとする画像処理
や、合成、消去、接続、入れ替え、はめ込みなどをはじ
めとする画像編集を行なうことも可能である。また、本
実施例の説明では、特に触れなかったが、上記画像処理
や画像編集と同様に、音声情報に関しても処理や編集を
行なうための専用回路を設けても良い。

【０１８６】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピューターの端末機器、ワ
ードプロセッサをはじめとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
或いは民生用として極めて応用範囲が広い。

【０１８７】尚、上記図１７は、本発明の画像形成装置
の一例を示したに過ぎず、これのみに限定されるもので
ないことは言うまでもない。例えば図１７の構成要素の
うち使用目的上必要のない機能に関わる回路は省いても
差し支えない。またこれとは逆に、使用目的によっては
さらに構成要素を追加しても良い。例えば、本表示装置
をテレビ電話機として応用する場合には、テレビカメ
ラ、音声マイク、照明機、モデムを含む送受信回路など
を構成要素に追加するのが好適である。

【０１８８】本表示装置においては、とりわけ表面伝導
型電子放出素子を電子源とするディスプレイパネルの薄
型化が容易なため、表示装置の奥行きを小さくすること
ができる。それに加えて、表面伝導型電子放出素子を電
子源とするディスプレイパネルは大画面化が容易で輝度
が高く視野角特性にも優れるため、本表示装置は臨場感
あふれ迫力に富んだ画像を視認性良く表示することが可
能である。

【０１８９】更に、本発明の電子源は各表面伝導型電子
放出素子間での電子放出特性が均一であるため、形成さ
れる画像の画質が高く、また高精細な画像の表示も可能
である。

【０１９０】

【発明の効果】以上説明したように、本発明によると駆
動初期から特性が安定で且つ素子電流が比較的小さく、
効率の高い電子放出素子が得られ、該素子を用いて構成
される本発明の画像形成装置において高品位な画像が安
定して得られる。

【図面の簡単な説明】

【図１】本発明の表面伝導型電子放出素子の一実施態様
を示す断面図である。

【図２】本発明の表面伝導型電子放出素子の他の実施態
様を示す断面図である。

【図３】本発明の表面伝導型電子放出素子の製造工程例
を示す図である。

【図４】本発明の表面伝導型電子放出素子の製造に係る
通電処理の電圧波形を示す図である。

【図５】本発明の表面伝導型電子放出素子の電子放出特
性を評価するための測定評価系を示す図である。

【図６】本発明の表面伝導型電子放出素子の電子放出特
性を示す図である。

【図７】本発明の単純マトリクス電子源の模式図であ
る。

【図８】本発明の画像形成装置の表示パネルの一実施態
様を示す図である。

【図９】本発明の画像形成装置に用いる蛍光膜を示す図
である。

【図１０】本発明の画像形成装置の一実施態様のブロッ
ク図である。

【図１１】本発明の梯子型電子源の模式図である。

【図１２】梯子型電子源を用いた本発明の画像形成装置
の表示パネルを示す図である。

【図１３】本発明の実施例２の画像形成装置に用いた電
子源を示す図である。

【図１４】本発明の実施例２に係る電子源の部分断面図
である。

【図１５】実施例２に係る電子源の製造工程図である。

【図１６】実施例２に係る電子源の製造工程図である。

【図１７】本発明の実施例３の画像形成装置のブロック
図である。

【図１８】本発明の参考例の製造工程図である。

【符号の説明】

１ 絶縁性基板 ２ 電子放出部 ３ 導電性薄膜 ４，５ 素子電極 ６ 炭素膜 ２１ 段差形成部材 ５０ 電流計 ５１ 電源 ５２ 電流計 ５３ 高圧電源 ５４ アノード電極 ５５ 真空装置 ５６ 排気ポンプ １０２ Ｘ方向配線 １０３ Ｙ方向配線 １０４ 表面伝導型電子放出素子 １０５ 結線 １１１ リアプレート １１２ 支持枠 １１３ ガラス基板 １１４ 蛍光膜 １１５ メタルバック １１６ フェースプレート １１８ 外囲器 １２１ 黒色導伝材 １２２ 蛍光体 １４１ 層間絶縁層 １４２ コンタクトホール １６１ Ｃｒ膜 ２０１ 表示パネル ２０２ 走査回路 ２０３ 制御回路 ２０４ シフトレジスタ ２０５ ラインメモリ ２０６ 同期信号分離回路 ２０７ 変調信号発生器 ２６１ 駆動回路 ２６２ ディスプレイパネルコントローラ ２６３ マルチプレクサ ２６４ デコーダ ２６５ 入出力インターフェース ２６６ ＣＰＵ ２６７ 画像生成回路 ２６８ 画像メモリーインターフェース ２６９ 画像メモリーインターフェース ２７０ 画像メモリーインターフェース ２７１ 画像入力メモリーインターフェース ２７２ ＴＶ信号受信回路 ２７３ ＴＶ信号受信回路 ２７４ 入力部 ２８０ ディスプレイパネル ３０１ 表示パネル ３０２ グリッド電極 ３０３ 開口 ３０４ 共通配線 ４０１ 表示パネル

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 1/316,9/02 H01J 29/04,31/12

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 絶縁性基板上に炭素膜を形成し、該炭素
   膜上に一方の素子電極が形成されるように一対の対向す
   る素子電極を形成する工程、該素子電極間を連絡する導
   電性薄膜を形成する工程、該導電性薄膜に通電処理によ
   り前記炭素膜の近傍に電子放出部を形成する工程、更に
   有機物質が存在する雰囲気下で上記導電性薄膜にパルス
   電圧を印加する活性化工程とを有することを特徴とする
   表面伝導型電子放出素子の製造方法。
2. 【請求項２】 絶縁性基板上に一対の素子電極を形成
   し、一方の素子電極上に炭素膜を形成する工程、該素子
   電極間を連絡する導電性薄膜を形成する工程、該導電性
   薄膜に通電処理により前記炭素膜の近傍に電子放出部を
   形成する工程、更に有機物質の存在下で上記導電性薄膜
   にパルス電圧を印加する活性化工程とを有することを特
   徴とする表面伝導型電子放出素子の製造方法。
3. 【請求項３】 絶縁性基板上に設けた一対の素子電極間
   を連絡する導電性薄膜に通電処理により電子放出部を設
   けた表面伝導型電子放出素子の製造方法において、 絶縁性基板上に、導電性薄膜に段差を形成できる端部を
   有する炭素膜を形成し、該炭素膜上に一方の素子電極が
   形成されるように一対の対向する素子電極を形成する工
   程、 該素子電極間を連絡し、しかも前記炭素膜を設けたこと
   による段差が形成された導電性薄膜を形成する工程、 該導電性薄膜に通電処理により段差に沿った電子放出部
   を形成する工程、 更に有機物質が存在する雰囲気下で上記導電性薄膜にパ
   ルス電圧を印加する活性化工程とを有することを特徴と
   する表面伝導型電子放出素子の製造方法。
4. 【請求項４】 炭素膜として、グラファイト、グラッシ
   ーカーボン、アモルファスカーボン或いはその混合体を
   形成することを特徴とすることを特徴とする請求項１〜
   ３のいずれかに記載の表面伝導型電子放出素子の製造方
   法。
5. 【請求項５】 請求項１〜４のいずれかの製造方法で同
   一基板上に複数の表面伝導型電子放出素子を形成するこ
   とを特徴とする電子源の製造方法。
6. 【請求項６】 請求項５の製造方法で得られた電子源
   を、該電子源から放出される電子線を制御する制御電極
   と、該電子源からの電子線の照射により画像を形成する
   画像形成部材と組み合わせることを特徴とする画像形成
   装置の製造方法。
7. 【請求項７】 請求項５の製造方法で得られた電子源
   を、該電子源からの電子線の照射により画像を形成する
   画像形成部材と組み合わせることを特徴とする画像形成
   装置の製造方法。