JP2961500B2

JP2961500B2 - 表面伝導型電子放出素子、電子源及び画像形成装置の製造方法

Info

Publication number: JP2961500B2
Application number: JP22611394A
Authority: JP
Inventors: 健夫塚本; 敬介山本; 康弘浜元; 正人山野辺
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-08-29
Filing date: 1994-08-29
Publication date: 1999-10-12
Anticipated expiration: 2014-10-12
Also published as: JPH0869747A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表面伝導型電子放出素
子、これを用いた電子源、表示装置や露光装置等の画像
形成装置の製造方法に関する。

【０００２】

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。

【０００３】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に直
流電圧あるいは非常にゆっくりとした昇電圧、例えば１
Ｖ／１分程度の昇電圧を印加通電することで通常行わ
れ、導電性薄膜を局所的に破壊、変形もしくは変質させ
て構造を変化させ、電気的に高抵抗な状態の電子放出部
を形成する処理である。電子放出は、上記電子放出部が
形成された導電性薄膜に電圧を印加して電流を流すこと
により、電子放出部に発生した亀裂付近から行われる。

【０００４】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。

【０００５】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通電極とも呼ぶ）にて夫々結線した
行を多数行配列（梯型配置とも呼ぶ）した電子源が挙げ
られる（特開平１−３１３３２号公報、同１−２８３７
４９号公報、同２−２５７５５２号公報）。また、特に
表示装置においては、液晶を用いた表示装置と同様の平
板型表示装置とすることが可能で、しかもバックライト
が不要な自発光型の表示装置として、表面伝導型電子放
出素子を多数配置した電子源と、この電子源からの電子
線の照射により可視光を発光する蛍光体とを組み合わせ
た表示装置が提案されている（アメリカ特許第５０６６
８８３号明細書）。

【０００６】

【発明が解決しようとする課題】しかしながら、表面伝
導型電子放出素子の製造については、フォーミングに所
要の通電時間を要しており、多くの表面伝導型電子放出
素子の製造に際してはその短縮が望まれる。

【０００７】特に表面伝導型電子放出素子で大面積ディ
スプレーを作製する場合、表面伝導型電子放出素子の数
が極めて多いので、例えば配列された１列毎にフォーミ
ングを行ったとしても、全部の表面伝導型電子放出素子
にフォーミングを施すのに時間がかかる。

【０００８】また、低電圧から高電圧に昇圧するフォー
ミングを上記のような１列毎に行う場合、フォーミング
されるまでの間は素子の導電性薄膜の抵抗に応じた電流
が流れるので、列内に電位差が生じ、各素子を均一にフ
ォーミングできない。フォーミング状態が不均一である
と、各表面伝導型電子放出素子の電子放出特性がばらつ
き、例えばこれを表示装置に用いた場合には輝度むらの
原因となり、調整が煩雑となる。

【０００９】更に、上記フォーミング時の電流は素子数
が増加するに従って単純に増加するため、多数の素子を
一度にフォーミングしようとすると配線がジュール熱で
発熱し、損傷されやすい。

【００１０】本発明は、かかる従来の問題点に鑑み、フ
ォーミングを短時間で均一かつ発熱少なく行えるように
し、表面伝導型電子放出素子、それを用いた電子源及び
画像形成装置の製造を容易かつ効率化すること目的とす
る。

【００１１】

【課題を解決するための手段及び作用】請求項１〜１０
の発明は、表面伝導型電子放出素子の製造方法に関する
発明で、基板上に一対の素子電極を形成すると共に、素
子電極間を連絡する導電性薄膜を形成する工程と、一対
の電極間に誘電体を挟んで構成される電荷蓄積体の一方
の電極として該素子電極を用い、該電荷蓄積体の放電に
よって導電性薄膜に電子放出部を形成するフォーミング
工程とを有する点に特徴を有するものである。

【００１２】

【００１３】請求項１１〜２２の発明は、上記表面伝導
型電子放出素子を複数個備えた電子源の製造方法に関す
る発明で、基板上に複数対の素子電極を形成すると共
に、各対の素子電極間を連絡する導電性薄膜を形成する
工程と、一対の電極間に誘電体を挟んで構成される電荷
蓄積体の一方の電極として該素子電極を用い、該電荷蓄
積体の放電によって各導電性薄膜に電子放出部を形成す
るフォーミング工程とを有する点に特徴を有するもので
ある。

【００１４】

【００１５】更に、請求項２３及び２４の発明は、上記
製造方法により製造された電子源を用いた画像形成装置
の製造方法に関する発明である。

【００１６】上記のように、本発明は、表面伝導型電子
放出素子、表面伝導型電子放出素子を複数個備えた電子
源及び画像形成装置の製造方法に係るもので、各発明の
構成及び作用を以下に更に説明する。

【００１７】本発明の表面伝導型電子放出素子には平面
型と垂直型がある。まず、平面型表面伝導型電子放出素
子の基本的な構成について説明する。

【００１８】図１（ａ）、（ｂ）は、平面型表面伝導型
電子放出素子の基本的な構成を示す図である。

【００１９】図１において１は基板、２は電子放出部、
３は導電性薄膜、４と５は素子電極である。

【００２０】基板１としては、例えば石英ガラス、Ｎａ
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりＳｉＯ₂ を積層した積層
体、アルミナ等のセラミックス等が挙げられる。

【００２１】対向する素子電極４，５の材料としては、
一般的導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、
Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属ある
いは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ−Ａｇ
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。

【００２２】素子電極間隔Ｌ、素子電極長さＷ、導電性
薄膜３の形状等は、応用される形態等によって設計され
る。

【００２３】素子電極間隔Ｌは、数百オングストローム
から数百マイクロメートルであることが好ましく、より
好ましくは、素子電極４，５間に印加する電圧と電子放
出し得る電界強度等により、数マイクロメートルから数
十マイクロメートルである。

【００２４】素子電極長さＷは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数マイクロメートルか
ら数百マイクロメートルであり、また素子電極厚ｄは、
数百オングストロームから数マイクロメートルである。

【００２５】尚、図１に示される表面伝導型電子放出素
子は、基板１上に、素子電極４，５、導電性薄膜３の順
に積層されたものとなっているが、基板１上に、導電性
薄膜３、素子電極４，５の順に積層したものとしてもよ
い。

【００２６】導電性薄膜３は、良好な電子放出特性を得
るためには、微粒子で構成された微粒子膜であることが
特に好ましく、その膜厚は、素子電極４，５へのステッ
プカバレージ、素子電極４，５間の抵抗値及び後述する
フォーミング条件等によって適宜選択される。この導電
性薄膜３の膜厚は、好ましくは数オングストロームから
数千オングストロームで、特に好ましくは１０オングス
トロームから５００オングストロームであり、その抵抗
値は、１０の３乗から１０の７乗オーム／□のシート抵
抗値である。

【００２７】導電性薄膜３を構成する材料としては、例
えばＰｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃ
ｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金
属、ＰｄＯ、ＳｎＯ₂ 、Ｉｎ₂ Ｏ₃ 、ＰｂＯ、Ｓｂ₂ Ｏ
₃ 等の酸化物、ＨｆＢ₂ 、ＺｒＢ₂ 、ＬａＢ₆ 、ＣｅＢ
₆ 、ＹＢ₄ 、ＧｄＢ₄ 等の硼化物、ＴｉＣ、ＺｒＣ、Ｈ
ｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化物、ＴｉＮ、Ｚｒ
Ｎ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カーボ
ン等が挙げられる。

【００２８】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（島状も含む）の膜をさす。微
粒子膜である場合、微粒子の粒径は、数オングストロー
ムから数千オングストロームであることが好ましく、特
に好ましくは１０オングストロームから２００オングス
トロームである。

【００２９】電子放出部２には亀裂が含まれており、電
子放出はこの亀裂付近から行われる。この亀裂を含む電
子放出部２及び亀裂自体は、導電性薄膜３の膜厚、膜
質、材料及び後述するフォーミング条件等の製法に依存
して形成される。従って、電子放出部２の位置及び形状
は図１に示されるような位置及び形状に特定されるもの
ではない。

【００３０】亀裂は、数オングストロームから数百オン
グストロームの粒径の導電性微粒子を有することもあ
る。この導電性微粒子は、導電性薄膜３を構成する材料
の元素の一部、あるいは総てと同様のものである。ま
た、亀裂を含む電子放出部２及びその近傍の導電性薄膜
３は炭素及び炭素化合物を有することもある。

【００３１】次に、垂直型表面伝導型電子放出素子の基
本的な構成について説明する。

【００３２】図２は、垂直型表面伝導型電子放出素子の
基本的な構成を示す図で、図中２１は段差形成部材で、
その他図１と同じ符号は同じ部材を示すものである。

【００３３】基板１、電子放出部２、導電性薄膜３及び
素子電極４，５は、前述した平面型表面伝導型電子放出
素子と同様の材料で構成されたものである。

【００３４】段差形成部材２１は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたＳｉＯ₂ 等の絶縁性
材料で構成されたものである。この段差形成部材２１の
膜厚は、先に述べた平面型表面伝導型電子放出素子の素
子電極間隔Ｌ（図１参照）に対応するもので、段差形成
部材２１の作成法や素子電極４，５間に印加する電圧と
電子放出し得る電界強度により設定されるが、好ましく
は数百オングストロームから数十マイクロメートルであ
り、特に好ましくは数百オングストロームから数マイク
ロメートルである。

【００３５】導電性薄膜３は、通常、素子電極４，５の
作成後に形成されるので、素子電極４，５の上に積層さ
れるが、導電性薄膜３の形成後に素子電極４，５を作成
し、導電性薄膜３の上に素子電極４，５が積層されるよ
うにすることも可能である。また、平面型表面伝導型電
子放出素子の説明においても述べたように、電子放出部
２の形成は、導電性薄膜３の膜厚、膜質、材料及び後述
するフォーミング条件等の製法に依存するので、その位
置及び形状は図２に示されるような位置及び形状に特定
されるものではない。

【００３６】尚、以下の説明は、上述の平面型表面伝導
型電子放出素子と垂直型表面伝導型電子放出素子の内、
平面型を例にして説明するが、平面型表面伝導型電子放
出素子に代えて垂直型表面伝導型電子放出素子としても
よい。

【００３７】本発明の表面伝導型電子放出素子の製法と
しては様々な方法が考えられるが、その一例を図３に基
づいて説明する。尚、図３において図１と同じ符号は同
じ部材を示すものである。

【００３８】１）基板１を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板１の面上に素子電極４，５を形成する（図
３（ａ））。

【００３９】２）素子電極４，５を設けた基板１上に有
機金属溶液を塗布して放置することにより、素子電極４
と素子電極５間を連絡して有機金属薄膜を形成する。
尚、有機金属溶液とは、前述の導電性薄膜３の構成材料
の金属を主元素とする有機化合物の溶液である。この
後、有機金属薄膜を加熱焼成処理し、リフトオフ、エッ
チング等によりパターニングされた導電性薄膜３を形成
する（図３（ｂ））。尚、ここでは、有機金属溶液の塗
布法により説明したが、これに限ることなく、例えば真
空蒸着法、スパッタ法、化学的気相堆積法、分散塗布
法、ディッピング法、スピンナー法等によって有機金属
膜を形成することもできる。

【００４０】３）続いて、フォーミングにより、導電性
薄膜３の部位に構造の変化した電子放出部２を形成する
（図３（ｃ））。この導電性薄膜３を局所的に破壊、変
形もしくは変質せしめ、構造の変化した部位が電子放出
部３である。

【００４１】フォーミングの作用は明らかではないが、
通電のジュール熱による薄膜の部分的な破壊又は変質だ
といわれている。しかし、このジュール熱を生じさせる
エネルギーの供給は通電だけではない。

【００４２】そこで本発明では、フォーミング工程にお
いて、ジュール熱を生じさせるエネルギーの供給源とし
て、電荷Ｑと電位差Ｖによる放電エネルギーを用いてい
るものである。

【００４３】本発明で用いる電荷は、電荷蓄積体（コン
デンサー）に蓄えたものである。この電荷蓄積体は、表
面伝導型電子放出素子の素子電極４，５を用いて構成さ
れているものである。このような電荷蓄積体の例として
は、図１３ないし１５で説明するように、誘電体材料で
構成した基板１の表裏面に素子電極４，５と導伝体４０
５を相対向させて配置して構成した電荷蓄積体（図１３
参照）、基板１の上に導伝体４０５、誘電体層５０６、
素子電極４，５の順に設けることで構成した電荷蓄積体
（図１４参照）、素子電極４，５上の真空領域６０６を
誘電体として構成した電荷蓄積体（図１５参照）が挙げ
られる。

【００４４】電荷蓄積体によるフォーミングは、素子の
両方の素子電極４，５が導電性薄膜３を介して同電位と
なる状態で両素子電極４，５に電荷を与えた後、一方の
素子電極４を接地もしくは電荷蓄積体を構成する導伝体
に接続することで行うことができる。

【００４５】特に複数の表面伝導型電子放出素子を有す
る電子源製造に際しての電荷蓄積体によるフォーミング
は、選択された複数の素子の両方の素子電極４，５が導
電性薄膜３を介して同電位となる状態で各素子電極４，
５に電荷を与えた後、各表面伝導型電子放出素子の一方
の素子電極４を総て接地もしくは電荷蓄積体を構成する
導伝体に接続することで行うことができる。

【００４６】次に、電荷によるフォーミングの原理を、
フォーミングがジュール熱によって行われるものと仮定
して簡単に説明する。

【００４７】フォーミングに必要なエネルギーをＵとす
ると、通電で行う場合には電流Ｉ、電圧Ｖ通電時間Ｔで
表すと、Ｕ＝ＩＴＶである。放電の場合は、電荷Ｑある
いは容量Ｃと電圧Ｖを用いると、Ｕ＝ＣＶ² ／２＝ＱＶ
／２で表される。放電のエネルギーは、通電の場合と同
じように、放電経路内に含まれる抵抗体でほぼ１００％
ジュール熱となって消費される。よって、ジュール熱が
フォーミングにおいて支配的である場合には、放電であ
っても通電と同様にフォーミングを行うことができる。

【００４８】このようなフォーミングにおいて、１回の
放電エネルギーがフォーミングを行うのに最低必要なエ
ネルギー以上である場合には、１回の放電でフォーミン
グが可能である。放電は、極めて短時間で終了すること
から、短時間でのフォーミングが可能となる。

【００４９】また、電荷の放電時には極めて大きな電流
が生じるが、極めて短時間に放電が終了するので、配線
の発熱を極めて小さく押えることができる。

【００５０】例えば複数の素子が並列された１ラインに
対してフォーミングを行う場合、フォーミング電流が流
れると、配線抵抗により、電位供給点から離れるに従っ
て電位が低下する。しかし、１ライン内の各素子の両素
子電極４，５が導電性薄膜３を介して同電位となる状態
で各素子電極４，５上に電荷を蓄積することで、各素子
に一定の電荷が蓄積されて、ライン内を一定の電位に保
つことができる。この後、各素子の一方の素子電極４
（又は５）を接地もしくは導電体と接続して放電を行う
と、各素子に蓄積された電荷量が一定のため、各素子に
おけるジュール熱の発生量が一定となり、ライン内で均
一なフォーミングが可能となる。尚、この手法は、ライ
ンに限定されるものではなく、エリア内の素子のフォー
ミングについても同様に用いることができる。

【００５１】フォーミング処理の放電電圧波形の例を図
４に示す。

【００５２】図４中の放電電圧は素子電極４，５間の電
位差を示す。初期電位差Ｖ１及び放電時間の時定数Ｔ１
は、使用した電荷蓄積体の容量Ｑと素子電極４，５間の
抵抗値Ｒに依存するが、１素子当り約１００μジュール
のエネルギーでフォーミングされるとすると、前述のＵ
＝ＣＶ² ／２＝ＱＶ／２の関係式から、例えば１ｎＦの
電荷蓄積体に電荷を蓄積した場合には約４５０Ｖの初期
電圧となる。また、Ｒ＝２００Ωの素子で放電したとす
ると、時定数Ｔは０．２マイクロ秒である。尚、このフ
ォーミング工程は、適当な真空度下で行うことが好まし
い。

【００５３】４）本発明の表面伝導型電子放出素子の場
合、更に活性化工程を施すことが好ましい。

【００５４】活性化工程とは、例えば１０の−４乗〜１
０の−５乗ｔｏｒｒ程度の真空度で、パルス波高値を定
電圧としたパルスの印加を繰り返す処理のことをいい、
真空雰囲気中に存在する有機物質から炭素及び炭素化合
物を電子放出部２（図１及び図２参照）に堆積させるこ
とで、素子電流、放出電流の状態を著しく向上させるこ
とができる工程である。この活性化工程は、例えば素子
電流や放出電流を測定しながら行って、例えば放出電流
が飽和した時点で終了するようにすれば効果的であるの
で好ましい。また、活性化工程でのパルス波高値は、好
ましくは駆動電圧の波高値である。

【００５５】尚、上記炭素及び炭素化合物とは、グラフ
ァイト（単結晶及び多結晶の双方を指す）、非晶質カー
ボン（非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す）である。また、その堆積膜厚は、好ま
しくは５００オングストローム以下、より好ましくは３
００オングストローム以下である。

【００５６】６）このようにして作成した表面伝導型電
子放出素子を、フォーミング工程、活性化工程での真空
度より高い真空度の真空雰囲気下で動作駆動する安定化
工程を施すことが好ましい。より好ましくは、この高い
真空度の真空雰囲気下で、８０〜１５０℃の加熱の後、
動作駆動する。

【００５７】尚、フォーミング工程、活性化工程の真空
度より高い真空度の真空雰囲気とは、例えば約１０の−
６乗ｔｏｒｒ以上の真空度を有する真空雰囲気であり、
より好ましくは超高真空系であり、炭素及び炭素化合物
が新たにほぼ堆積しない真空度である。

【００５８】即ち、表面伝導型電子放出素子を上記真空
雰囲気中に封入してしまうことにより、これ以上の炭素
及び炭素化合物の堆積を抑制することが可能となり、こ
れによって素子電流Ｉｆ、放出電流Ｉｅが安定する。

【００５９】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。

【００６０】図５は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。

【００６１】図５において、図１と同じ符号は同じ部材
を示す。また、５１は素子に素子電圧Ｖｆを印加するた
めの電源、５０は素子電極４，５間の導電性薄膜３を流
れる素子電流Ｉｆを測定するための電流計、５４は電子
放出部２より放出される放出電流Ｉｅを捕捉するための
アノード電極、５３はアノード電極５４に電圧を印加す
るための高圧電源、５２は電子放出部２より放出される
放出電流Ｉｅを測定するための電流計、５５は真空装
置、５６は排気ポンプである。

【００６２】表面伝導型電子放出素子及びアノード電極
５４等は真空装置５５内に設置され、この真空装置５５
には不図示の真空計等の必要な機器が具備されていて、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。

【００６３】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置５５全体及び表面伝導型電子放出素子の
基板１は、ヒーターにより２００℃程度まで加熱できる
ようになっている。尚、この測定評価系は、後述するよ
うな表示パネル（図８における２０１参照）の組み立て
段階において、表示パネル及びその内部を真空装置５５
及びその内部として構成することで、前述のフォーミン
グ工程、活性化工程及び後述するそれ以後の工程におけ
る側定評価及び処理に応用することができるものであ
る。

【００６４】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノード電極５４の電圧を
１ｋＶ〜１０ｋＶとし、アノード電極５４と表面伝導型
電子放出素子の距離Ｈを２〜８ｍｍとして行った測定に
基づくものである。

【００６５】まず、放出電流Ｉｅ及び素子電流Ｉｆと、
素子電圧Ｖｆとの関係の典型的な例を図６に示す。尚、
図６において、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さいので、任意単位で示されている。

【００６６】図６から明らかなように、表面伝導型電子
放出素子は、放出電流Ｉｅに対する次の３つの特徴的特
性を有する。

【００６７】まず第１に、表面伝導型電子放出素子はあ
る電圧（しきい値電圧と呼ぶ：図６中のＶｔｈ）を超え
る素子電圧Ｖｆを印加すると急激に放出電流Ｉｅが増加
し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅが殆
ど検出されない。即ち、放出電流Ｉｅに対する明確なし
きい値電圧Ｖｔｈを持った非線形素子である。

【００６８】第２に、放出電流Ｉｅが素子電圧Ｖｆに対
して単調増加する特性（ＭＩ特性と呼ぶ）を有するた
め、放出電流Ｉｅは素子電圧Ｖｆで制御できる。

【００６９】第３に、アノード電極５４（図５参照）に
補足される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。即ち、アノード電極５４に捕捉される電荷量
は、素子電圧Ｖｆを印加する時間により制御できる。

【００７０】放出電流Ｉｅが素子電圧Ｖｆに対してＭＩ
特性を有すると同時に、素子電流Ｉｆも素子電圧Ｖｆに
対してＭＩ特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図６の実線で示す特性で
ある。一方、図６に破線で示すように、素子電流Ｉｆは
素子電圧Ｖｆに対して電圧制御型負性抵抗特性（ＶＣＮ
Ｒ特性と呼ぶ）を示す場合もある。いずれの特性を示す
かは、表面伝導型電子放出素子の製法及び測定時の測定
条件等に依存する。但し、素子電流Ｉｆが素子電圧Ｖｆ
に対してＶＣＮＲ特性を有する表面伝導型電子放出素子
でも、上記３つの特性上の特徴を有する。

【００７１】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。

【００７２】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、ｍ本のＸ方向配線の上にｎ本のＹ方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に夫々Ｘ方向配線、Ｙ方向配線
を接続した配置方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。

【００７３】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された表面伝導型電
子放出素子における放出電子は、しきい値電圧を超える
電圧では、対向する素子電極間に印加するパルス状電圧
の波高値とパルス幅で制御できる。一方、しきい値電圧
以下では殆ど電子は放出されない。従って、多数の表面
伝導型電子放出素子を配置した場合においても、個々の
素子に上記パルス状電圧を適宜印加すれば、入力信号に
応じて表面伝導型電子放出素子を選択し、その電子放出
量が制御でき、単純なマトリクス配線だけで個別の表面
伝導型電子放出素子を選択して独立に駆動可能となる。

【００７４】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図７に基づいて更
に説明する。

【００７５】図７において基板１は既に説明したような
ガラス板等であり、この基板１上に配列された本発明の
表面伝導型電子放出素子１０４の個数及び形状は用途に
応じて適宜設定されるものである。

【００７６】ｍ本のＸ方向配線１０２は、夫々外部端子
Ｄｘ１，Ｄｘ２，……，Ｄｘｍを有するもので、基板１
上に、真空蒸着法、印刷法、スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子１０４にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。

【００７７】ｎ本のＹ方向配線１０３は、夫々外部端子
Ｄｙ１，Ｄｙ２，……，Ｄｙｎを有するもので、Ｘ方向
配線１０２と同様に作成される。

【００７８】これらｍ本のＸ方向配線１０２とｎ本のＹ
方向配線１０３間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このｍ，ｎは共に正の整数である。

【００７９】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたＳｉＯ₂ 等であり、Ｘ方
向配線１０２を形成した基板１の全面或は一部に所望の
形状で形成され、特に、Ｘ方向配線１０２とＹ方向配線
１０３の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。

【００８０】更に、表面伝導型電子放出素子１０４の対
向する素子電極（不図示）が、ｍ本のＸ方向配線１０２
と、ｎ本のＹ方向配線１０３と、真空蒸着法、印刷法、
スパッタ法等で形成された導電性金属等からなる結線１
０５によって電気的に接続されているものである。

【００８１】ここで、ｍ本のＸ方向配線１０２と、ｎ本
のＹ方向配線１０３と、結線１０５と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、また夫々異なっていてもよく、前述の素子電極の
材料等より適宜選択される。これら素子電極への配線
は、素子電極と材料が同一である場合は素子電極と総称
する場合もある。また、表面伝導型電子放出素子１０４
は、基板１あるいは不図示の層間絶縁層上どちらに形成
してもよい。

【００８２】また、詳しくは後述するが、前記Ｘ方向配
線１０２には、Ｘ方向に配列された表面伝導型電子放出
素子１０４の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。

【００８３】一方、Ｙ方向配線１０３には、Ｙ方向に配
列された表面伝導型電子放出素子１０４の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号発生手段が電気的に接続されている。更
に、各表面伝導型電子放出素子１０４に印加される駆動
電圧は、当該表面伝導型電子放出素子１０４に印加され
る走査信号と変調信号の差電圧として供給されるもので
ある。

【００８４】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図８〜図１０を用いて説明する。尚、図８は表示パ
ネル２０１の基本構成図であり、図９は蛍光膜１１４を
示す図であり、図１０は図８の表示パネル２０１で、Ｎ
ＴＳＣ方式のテレビ信号に応じてテレビジョン表示を行
うための駆動回路の一例を示すブロック図である。

【００８５】図８において、１は上述のようにして本発
明の表面伝導型電子放出素子を配置した電子源の基板、
１１１は基板１を固定したリアプレート、１１６はガラ
ス基板１１３の内面に蛍光膜１１４とメタルバック１１
５等が形成されたフェースプレート、１１２は支持枠で
あり、リアプレート１１１、支持枠１１２及びフェース
プレート１１６にフリットガラス等を塗布し、大気中あ
るいは窒素中で、４００〜５００℃で１０分以上焼成す
ることで封着して外囲器１１８を構成している。

【００８６】図８において、２は図１における電子放出
部に相当する。１０２、１０３は、表面伝導型電子放出
素子１０４の一対の素子電極４，５と接続されたＸ方向
配線及びＹ方向配線で、夫々外部端子Ｄｘ１ないしＤｘ
ｍ，Ｄｙ１ないしＤｙｎを有している。

【００８７】外囲器１１８は、上述の如く、フェースー
プレート１１６、支持枠１１２、リアプレート１１１で
構成されている。しかし、リアプレート１１１は主に基
板１の強度を補強する目的で設けられるものであり、基
板１自体で十分な強度を持つ場合は別体のリアプレート
１１１は不要で、基板１に直接支持枠１１２を封着し、
フェースプレート１１６、支持枠１１２、基板１にて外
囲器１１８を構成してもよい。また、フェースプレート
１１６、リアプレート１１１の間にスぺーサーと呼ばれ
る不図示の支持体を更に設置することで、大気圧に対し
て十分な強度を有する外囲器１１８とすることもでき
る。

【００８８】蛍光膜１１４は、モノクロームの場合は蛍
光体１２２のみからなるが、カラーの蛍光膜１１４の場
合は、蛍光体１２２の配列により、ブラックストライプ
（図９（ａ））あるいはブラックマトリクス（図９
（ｂ））等と呼ばれる黒色導伝材１２１と蛍光体１２２
とで構成される。ブラックストライプ、ブラックマトリ
クスが設けられる目的は、カラー表示の場合必要となる
三原色の各蛍光体１２２間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜１１４におけ
る外光反射によるコントラストの低下を抑制することで
ある。黒色導伝材１２１の材料としては、通常良く用い
られている黒鉛を主成分とする材料だけでなく、導電性
があり、光の透過及び反射が少ない材料であれば他の材
料を用いることもできる。

【００８９】ガラス基板１１３に蛍光体１２２を塗布す
る方法としては、モノクローム、カラーによらず、沈澱
法や印刷法が用いられる。

【００９０】また、図８に示されるように、蛍光膜１１
４の内面側には通常メタルバック１１５が設けられる。
メタルバック１１５の目的は、蛍光体１２２（図９参
照）の発光のうち内面側への光をフェースプレート１１
６側へ鏡面反射することにより輝度を向上すること、電
子ビーム加速電圧を印加するための電極として作用する
こと、外囲器１１８内で発生した負イオンの衝突による
ダメージからの蛍光体１２２の保護等である。メタルバ
ック１１５は、蛍光膜１１４の作製後、蛍光膜１１４の
内面側表面の平滑化処理（通常フィルミングと呼ばれ
る）を行い、その後Ａｌを真空蒸着等で堆積することで
作製できる。

【００９１】フェースプレート１１６には、更に蛍光膜
１１４の導伝性を高めるため、蛍光膜１１４の外面側に
透明電極（不図示）を設けてもよい。

【００９２】前述の封着を行う際、カラーの場合は各色
蛍光体１２２と表面伝導型電子放出素子１０４とを対応
させなくてはいけないため、十分な位置合わせを行なう
必要がある。

【００９３】外囲器１１８内は、不図示の排気管を通
じ、１０の−７乗ｔｏｒｒ程度の真空度にされ、封止さ
れる。また、外囲器１１８の封止を行う直前あるいは封
止後に、ゲッター処理を行うこともある。これは、外囲
器１１８内の所定の位置に配置したゲッター（不図示）
を加熱し、蒸着膜を形成する処理である。ゲッターは通
常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、
例えば１×１０の−５乗ないしは１×１０の−７乗ｔｏ
ｒｒの真空度を維持するためのものである。

【００９４】尚、前述したフォーミング及びこれ以降の
表面伝導型電子放出素子の各製造工程は、通常、外囲器
１１８の封止直前又は封止後に行われるもので、その内
容は前述の通りである。

【００９５】上述の表示パネル２０１は、例えば図１０
に示されるような駆動回路で駆動することができる。
尚、図１０において、２０１は表示パネル、２０２は走
査回路、２０３は制御回路、２０４はシフトレジスタ、
２０５はラインメモリ、２０６は同期信号分離回路、２
０７は変調信号発生器、Ｖｘ及びＶａは直流電圧源であ
る。

【００９６】図１０に示されるように、表示パネル２０
１は、外部端子Ｄｘ１ないしＤｘｍ、外部端子Ｄｙ１な
いしＤｙｎ及び高圧端子Ｈｖを介して外部の電気回路と
接続されている。この内、外部端子Ｄｘ１ないしＤｘｍ
には前記表示パネル２０１内に設けられている表面伝導
型電子放出素子、即ちｍ行ｎ列の行列状にマトリクス配
置された表面伝導型電子放出素子群を１行（ｎ素子ず
つ）順次駆動して行くための走査信号が印加される。

【００９７】一方、端子Ｄｙ１ないし外部端子Ｄｙｎに
は、前記走査信号により選択された１行の各表面伝導型
電子放出素子の出力電子ビームを制御するための変調信
号が印加される。また、高圧端子Ｈｖには、直流電圧源
Ｖａより、例えば１０ｋＶの直流電圧が供給される。こ
れは表面伝導型電子放出素子より出力される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
ための加速電圧である。

【００９８】走査回路２０２は、内部にｍ個のスイッチ
ング素子（図１０中Ｓ１ないしＳｍで模式的に示す）を
備えるもので、各スイッチング素子Ｓ１〜Ｓｍは、直流
電圧電源Ｖｘの出力電圧もしくは０Ｖ（グランドレベ
ル）のいずれか一方を選択して、表示パネル２０１の外
部端子Ｄｘ１ないしＤｘｍと電気的に接続するものであ
る。各スイッチング素子Ｓ１〜Ｓｍは、制御回路２０３
が出力する制御信号Ｔｓｃａｎに基づいて動作するもの
で、実際には、例えばＦＥＴのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。

【００９９】本例における前記直流電圧源Ｖｘは、前記
表面伝導型電子放出素子の特性（しきい値電圧）に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。

【０１００】制御回路２０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路２０６より送られる同期信号Ｔｓｙｎ
ｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及び
Ｔｍｒｙの各制御信号を発生する。

【０１０１】同期信号分離回路２０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離（フィルター）回路を用いれば、
容易に構成できるものである。同期信号分離回路２０６
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Ｔｓｙｎｃとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上Ｄ
ＡＴＡ信号と図示する。このＤＡＴＡ信号はシフトレジ
スタ２０４に入力される。

【０１０２】シフトレジスタ２０４は、時系列的にシリ
アル入力される前記ＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、前記制御
回路２０３より送られる制御信号Ｔｓｆｔに基づいて作
動する。この制御信号Ｔｓｆｔは、シフトレジスタ２０
４のシフトクロックであると言い換えてもよい。また、
シリアル／パラレル変換された画像１ライン分（表面伝
導型電子放出素子のｎ素子分の駆動データに相当する）
のデータは、Ｉｄ１ないしＩｄｎのｎ個の並列信号とし
て前記シフトレジスタ２０４より出力される。

【０１０３】ラインメモリ２０５は、画像１ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路２０３より送られる制御信号Ｔｍｒｙに従って
適宜Ｉｄ１ないしＩｄｎの内容を記憶する。記憶された
内容は、Ｉｄ’１ないしＩｄ’ｎとして出力され、変調
信号発生器２０７に入力される。

【０１０４】変調信号発生器２０７は、前記画像データ
Ｉｄ’１ないしＩｄ’ｎの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調するための信号源
で、その出力信号は、端子Ｄｏｙ１ないしＤｏｙｎを通
じて表示パネル２０１内の表面伝導型電子放出素子に印
加される。

【０１０５】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。

【０１０６】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第１には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第２には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。

【０１０７】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器２０７としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器２０７としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。

【０１０８】シフトレジスタ２０４やラインメモリ２０
５は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル／パラレル変換や記憶が
所定の速度で行えるものであればよい。

【０１０９】デジタル信号式を用いる場合には、同期信
号分離回路２０６の出力信号ＤＡＴＡをデジタル信号化
する必要がある。これは同期信号分離回路２０６の出力
部にＡ／Ｄ変換器を設けることで行える。

【０１１０】また、これと関連して、ラインメモリ２０
５の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器２０７に設けられる回路が若干異なるも
のとなる。

【０１１１】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器２０７には、例えばよく知られてい
るＤ／Ａ変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器２０７は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器（カウン
タ）及び計数器の出力値と前記メモリの出力値を比較す
る比較器（コンパレータ）を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。

【０１１２】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器２０７には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路（ＶＣＯ）を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。

【０１１３】以上のような表示パネル２０１及び駆動回
路を有する本発明の画像形成装置は、端子Ｄｘ１〜Ｄｘ
ｍ及びＤｙ１〜Ｄｙｎから電圧を印加することにより、
必要な表面伝導型電子放出素子から電子を放出させるこ
とができ、高圧端子Ｈｖを通じて、メタルバック１１５
あるいは透明電極（不図示）に高電圧を印加して電子ビ
ームを加速し、加速した電子ビームを蛍光膜１１４に衝
突させることで生じる励起・発光によって、ＮＴＳＣ方
式のテレビ信号に応じてテレビジョン表示を行うことが
できるものである。

【０１１４】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てＮＴＳＣ方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、ＰＡＬ、ＳＥＣＡＭ方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるＴＶ信号、例えばＭＵＳＥ方式を初めとす
る高品位ＴＶ方式でもよい。

【０１１５】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図１１及び
図１２を用いて説明する。

【０１１６】図１１において、１は基板、１０４は表面
伝導型電子放出素子、３０４は表面伝導型電子放出素子
１０４を接続する共通配線で１０本設けられており、各
々外部端子Ｄ１〜Ｄ１０を有している。

【０１１７】表面伝導型電子放出素子１０４は、基板１
上に並列に複数個配置されている。これを素子行と呼
ぶ。そしてこの素子行が複数行配置されて電子源を構成
している。

【０１１８】各素子行の共通配線３０４（例えば外部端
子Ｄ１とＤ２の共通配線３０４）間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線Ｄ２〜Ｄ９について、夫々
相隣接する共通配線３０４、即ち夫々相隣接する外部端
子Ｄ２とＤ３，Ｄ４とＤ５，Ｄ６とＤ７，Ｄ８とＤ９の
共通配線３０４を一体の同一配線としても行うことがで
きる。

【０１１９】図１２は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル３０１の
構造を示す図である。

【０１２０】図１２中３０２はグリッド電極、３０３は
電子が通過するための開口、Ｄ１〜Ｄｍは各表面伝導型
電子放出素子に電圧を印加するための外部端子、Ｇ１〜
Ｇｎはグリッド電極３０２に接続された外部端子であ
る。また、各素子行間の共通配線３０４は一体の同一配
線として基板１上に形成されている。

【０１２１】尚、図１２において図８と同じ符号は同じ
部材を示すものであり、図８に示される単純マトリクス
配置の電子源を用いた表示パネル２０１との大きな違い
は、基板１とフェースプレート１１６の間にグリッド電
極３０２を備えている点である。

【０１２２】基板１とフェースプレート１１６の間に
は、上記のようにグリッド電極３０２が設けられてい
る。このグリッド電極３０２は、表面伝導型電子放出素
子１０４から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直行して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子１０４に対応して１個ずつ円
形の開口３０３を設けたものとなっている。

【０１２３】グリッド電極３０２の形状や配置位置は、
必ずしも図１２に示すようなものでなければならないも
のではなく、開口３０３をメッシュ状に多数設けること
もあり、またグリッド電極３０２を、例えば表面伝導型
電子放出素子１０４の周囲や近傍に設けてもよい。

【０１２４】外部端子Ｄ１〜Ｄｍ及びＧ１〜Ｇｎは不図
示の駆動回路に接続されている。そして、素子行を１列
ずつ順次駆動（走査）して行くのと同期してグリッド電
極３０２の列に画像１ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜１１４への照射を制御
し、画像を１ラインずつ表示することができる。

【０１２５】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。

【０１２６】

【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。

【０１２７】実施例１本実施例の表面伝導型電子放出素子として、図１
（ａ），（ｂ）に示すタイプの表面伝導型電子放出素子
を作成した。図１において１は基板、４と５は素子電
極、２は電子放出部、３は電子放出部２を含む導電性薄
膜、Ｌは素子電極間隔、Ｗは素子電極幅、ｄは素子電極
厚である。

【０１２８】以下、作成手順を図１及び図３に基づいて
説明する。

【０１２９】誘電体基板１として厚さ１．１ミリメート
ルの石英の基板１を用い、これを有機溶剤により十分に
洗浄後、この基板１面上にＰｔからなる素子電極４，５
を形成した（図３（ａ））。この時、素子電極間隔Ｌは
３ミクロンメートル、素子電極幅Ｗは５００ミクロンメ
ートル、素子電極厚ｄは１０００オングストロームとし
た。

【０１３０】次いで、有機金属化合物として、０．１モ
ル（２２．４９ｇ）の酢酸パラジウムと、０．２モル
（２０．２４ｇ）のジｎ−プロピルアミンとの混合物を
スピンナー塗布（８００ｒｐｍ、３０秒）した後、クリ
ーンオーブンで３００℃、１２分の焼成を行い、導電性
薄膜３であるＰｄＯ膜を形成した。（図３（ｂ））。本
実施例では、塗布／焼成を２回繰り返すことにより、２
〜５×１０の４乗オーム／□の膜抵抗を得た。

【０１３１】ターボポンプとロータリーポンプで〜１０
の−６乗ｔｏｒｒまで排気した真空容器内においてフォ
ーミングを行い、電子放出部２を形成した。

【０１３２】ここで、本実施例におけるフォーミングに
ついて図１３で説明する。

【０１３３】図１３において、４０１は電源、４０２，
４０３は容量成分、４０４は切り換えスイッチ、４０５
は真空蒸着法で形成されたＡｕ薄膜の導伝体である。

【０１３４】まず、図１３（ａ）から（ｂ）に示される
ように、切り換えスイッチ４０４を閉じて、電源４０１
を一方の素子電極５に接続する。導伝体４０５と素子電
極４，５及び導電性薄膜３との間には誘電体の基板１が
介在して電気的に絶縁されているため、素子電極４，５
の表面には正の電位が形成され、容量成分４０２，４０
３に電荷が蓄積される。蓄積される電荷量は用いる電源
４０１の電圧とこの電源４０１との接続時間、用いる基
板１の誘電率、素子電極４，５及び導電性薄膜３の面積
に依存するが、本実施例では４５０Ｖの電源４０１へ１
０マイクロ秒接続することで充電を行った。

【０１３５】次に、図１３（ｃ）に示すように、切り換
えスイッチ４０４を切り換えて、素子電極４と導伝体４
０５を接続した。これにより、素子電極４に蓄積されて
いた電荷はそのまま短絡によって放電されるが、素子電
極５に蓄積された電荷は導電性薄膜３を通じて放電さ
れ、導電性薄膜３にジュール熱が生じてフォーミングが
行われ、電子放出部２が形成された。

【０１３６】素子電極４，５間の放電電圧の時間変化は
図４に示されるようなもので、充電の初期電圧Ｖ１は４
５０Ｖ、放電の時定数Ｔ１は０．２マイクロ秒であっ
た。

【０１３７】本実施例におけるフォーミングは１回の作
業で終了し、従来に比して極めて短時間でフォーミング
が終了した。

【０１３８】このフォーミングが終了した後に、基板１
裏面のＡｕ薄膜である導電体４０５をヨウ素／ヨウ化カ
リウムのエッチング液で除去し、浮遊容量の影響を取り
除いた。

【０１３９】上記のようにして得た表面伝導型電子放出
素子の電子放出特性を、既に説明した図５に示されるよ
うな測定評価系で測定した。測定は、アノード電極５４
と表面伝導型電子放出素子間の距離Ｌを４ｍｍ、アノー
ド電極５４の電位を１ｋＶ、電子放出特性測定時の真空
装置５５内の真空度を１×１０の−６乗ｔｏｒｒとして
行った。

【０１４０】その結果、図６に示したような電流−電圧
特性が得られた。本表面伝導型電子放出素子の平均的な
特性は、素子電圧Ｖｆ＝８Ｖ程度から急激に放出電流Ｉ
ｅが増加し、素子電圧Ｖｆ＝１６Ｖでは素子電流Ｉｆが
２．２ｍＡ、放出電流Ｉｅが１．１マイクロＡとなり、
電子放出効率η＝Ｉｅ／Ｉｆ（％）は０．０５％であ
り、フォーミング電圧によらずほぼ均一な表面伝導型電
子放出素子が得られた。

【０１４１】実施例２本発明の第２の実施例を図１４で説明する。

【０１４２】誘電体の基板１として石英の基板１を用
い、これを有機溶剤により十分洗浄後、Ｐｔからなる厚
さ１０００オングストロームの薄膜を導伝体５０５とし
て形成し、その上にＳｉ₃ Ｎ₄ からなる誘電体５０６を
１ミクロンメートルの厚さで形成した。続いて、更にそ
の上にＰｔからなる素子電極４，５を形成し、以後、実
施例１と同様に導電性薄膜３を形成した。

【０１４３】尚、図１４において、４０１は電源、４０
２，４０３は容量成分、４０４は切り換えスイッチであ
る。

【０１４４】まず、図１４（ａ）から（ｂ）に示される
ように、切り換えスイッチ４０４を閉じて電源４０１を
一方の素子電極４と接続する。導伝体４０５と素子電極
４，５及び導電性薄膜３との間には誘電体層５０６が介
在して電気的に絶縁されているため、素子電極４，５の
表面には正の電位が形成され、容量成分４０２，４０３
に電荷が蓄積される。蓄積される電荷量は用いる電源４
０１の電圧とこの電源４０１との接続時間、用いる基板
１の誘電率、素子電極４，５及び導電性薄膜３の面積に
依存するが、本実施例では１５Ｖの電源４０１へ１０マ
イクロ秒接続することで充電を行った。

【０１４５】次に、図１４（ｃ）に示すように、切り換
えスイッチ４０４を切り換えて、素子電極４と導伝体４
０５を接続した。これにより、素子電極４に蓄積されて
いた電荷はそのまま短絡によって放電されるが、素子電
極５に蓄積された電荷は導電性薄膜３を通じて放電さ
れ、導電性薄膜３にジュール熱が生じてフォーミングが
行われ、電子放出部２が形成された。

【０１４６】本実施例のように、電荷を蓄積するための
誘電体層５０６を薄く形成することで、電荷蓄積容量が
増大し、必要とする初期電位を低減することが可能とな
った。

【０１４７】実施例３本発明の第３の実施例を図１５で説明する。

【０１４８】誘電体の基板１として石英の基板１を用
い、実施例１と同様な手法を用いて、基板１上にＰｔか
らなる素子電極４，５を形成し、更に導電性薄膜３を形
成した。この素子の５ミリメートル上方に、ガラス基板
６０８と蛍光体６０７と導伝体６０５からなるフェース
プレートを設置し、基板１とガラス基板６０８間を真空
領域６０６とした。

【０１４９】尚、図１５において、４０１は電源、４０
２，４０３は容量成分、４０４は切り換えスイッチであ
る。

【０１５０】まず、図１５（ａ）に示されるように、切
り換えスイッチ４０４を閉じて電源４０１を一方の素子
電極４と接続する。導伝体４０５と素子電極４，５及び
導電性薄膜３との間には誘電率が１の真空領域６０６が
介在して電気的に絶縁されているため、素子電極４，５
の表面には正の電位が形成され、容量成分４０２，４０
３に電荷が蓄積される。蓄積される電荷量は用いる電源
４０１の電圧とこの電源４０１との接続時間、用いる基
板１の誘電率、素子電極４，５及び導電性薄膜３の面積
に依存するが、本実施例では１５００Ｖの電源４０１へ
１０マイクロ秒接続することで充電を行った。

【０１５１】次に、図１５（ｃ）に示すように、切り換
えスイッチ４０４を切り換えて、素子電極４と導伝体４
０５を接続した。これにより、素子電極４に蓄積されて
いた電荷はそのまま短絡によって放電されるが、素子電
極５に蓄積された電荷は導電性薄膜３を通じて放電さ
れ、導電性薄膜３にジュール熱が生じてフォーミングが
行われ、電子放出部２が形成された。

【０１５２】本実施例のように真空領域６０６を誘電体
として用い、しかもフェースプレートの構成部材として
も用いられる導伝体４０５をも利用して電荷蓄積体を構
成することで、特別な電極として導伝体４０５を設ける
ことなく、パネル構造のままフォーミングを行うことが
可能となった。

【０１５３】実施例４図１６は、本発明の表面伝導型電子放出素子を複数個備
えた本発明の電子源を用いたディスプレイパネルに、例
えばテレビジョン放送を初めとする種々の画像情報源よ
り提供される画像情報を表示できるように構成した本発
明の画像形成装置の一例を示す図である。

【０１５４】図中１６１００はディスプレイパネル、１
６１０１はディスプレイパネルの駆動回路、１６１０２
はディスプレイコントローラ、１６１０３はマルチプレ
クサ、１６１０４はデコーダ、１６１０５は入出力イン
ターフェース回路、１６１０６はＣＰＵ、１６１０７は
画像生成回路、１６１０８及び１６１０９及び１６１１
０は画像メモリーインターフェース回路、１６１１１は
画像入力インターフェース回路、１６１１２及び１６１
１３はＴＶ信号受信回路、１６１１４は入力部である。

【０１５５】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。

【０１５６】以下、画像信号の流れに沿って各部の機能
を説明する。

【０１５７】まず、ＴＶ信号受信回路１６１１３は、例
えば電波や空間光通信等のような無線伝送系を用いて伝
送されるＴＶ信号を受信するための回路である。

【０１５８】受信するＴＶ信号の方式は特に限られるも
のではなく、例えばＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣ
ＡＭ方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式を初めとする所謂高品位ＴＶは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。

【０１５９】ＴＶ信号受信回路１６１１３で受信された
ＴＶ信号は、デコーダ１６１０４に出力される。

【０１６０】ＴＶ信号受信回路１６１１２は、例えば同
軸ケーブルや光ファイバー等のような有線伝送系を用い
て伝送されるＴＶ信号を受信するための回路である。前
記ＴＶ信号受信回路１６１１３と同様に、受信するＴＶ
信号の方式は特に限られるものではなく、また本回路で
受信されたＴＶ信号もデコーダ１６１０４に出力され
る。

【０１６１】画像入力インターフェース回路１６１１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１６１０４に
出力される。

【０１６２】画像メモリーインターフェース回路１６１
１０は、ビデオテープレコーダー（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ１６１０４に出力され
る。

【０１６３】画像メモリーインターフェース回路１６１
０９は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
１６１０４に出力される。

【０１６４】画像メモリーインターフェース回路１６１
０８は、静止画ディスクのように、静止画像データを記
憶している装置から画像信号を取り込むための回路で、
取り込まれた静止画像データはデコーダ１６１０４に入
力される。

【０１６５】入出力インターフェース回路１６１０５
は、本画像形成装置と、外部のコンピュータもしくはコ
ンピュータネットワークもしくはプリンターなどの出力
装置とを接続するための回路である。画像データや文字
・図形情報の入出力を行うのは勿論のこと、場合によっ
ては本画像形成装置の備えるＣＰＵ１６１０６と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。

【０１６６】画像生成回路１６１０７は、前記入出力イ
ンターフェース回路１６１０５を介して外部から入力さ
れる画像データや文字・図形情報や、あるいはＣＰＵ１
６１０６より出力される画像データや文字・図形情報に
基づき、表示用画像データを生成するための回路であ
る。本回路の内部には、例えば画像データや文字・図形
情報を蓄積するための書き換え可能メモリーや、文字コ
ードに対応する画像パターンが記憶されている読み出し
専用メモリーや、画像処理を行うためのプロセッサー等
を初めとして、画像の生成に必要な回路が組み込まれて
いる。

【０１６７】本回路により生成された表示用画像データ
は、デコーダ１６１０４に出力されるが、場合によって
は前記入出力インターフェース回路１６１０５を介して
外部のコンピュータネットワークやプリンターに出力す
ることも可能である。

【０１６８】ＣＰＵ１６１０６は、主として本画像形成
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。

【０１６９】例えば、マルチプレクサ１６１０３に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。その際には表示
する画像信号に応じてディスプレイパネルコントローラ
１６１０２に対して制御信号を発生し、画面表示周波数
や走査方法（例えばインターレースかノンインターレー
スか）や一画面の走査線の数など画像形成装置の動作を
適宜制御する。また、前記画像生成回路１６１０７に対
して画像データや文字・図形情報を直接出力したり、あ
るいは前記入出力インターフェース回路１６１０５を介
して外部のコンピュータやメモリーをアクセスして画像
データや文字・図形情報を入力する。

【０１７０】尚、ＣＰＵ１６１０６は、これ以外の目的
の作業にも関わるものであってよい。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わってもよい。あるい
は前述したように、入出力インターフェース回路１６１
０５を介して外部のコンピュータネットワークと接続
し、例えば数値計算等の作業を外部機器と協同して行っ
てもよい。

【０１７１】入力部１６１１４は、前記ＣＰＵ１６１０
６に使用者が命令やプログラム、あるいはデータなどを
入力するためのものであり、例えばキーボードやマウス
の他、ジョイスティック、バーコードリーダー、音声認
識装置等の多様な入力機器を用いることが可能である。

【０１７２】デコーダ１６１０４は、前記１６１０７な
いし１６１１３より入力される種々の画像信号を３原色
信号、又は輝度信号とＩ信号、Ｑ信号に逆変換するため
の回路である。尚、図中に点線で示すように、デコーダ
１６１０４は内部に画像メモリーを備えるのが望まし
い。これは、例えばＭＵＳＥ方式を初めとして、逆変換
するに際して画像メモリーを必要とするようなテレビ信
号を扱うためである。

【０１７３】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路１６１０
７及びＣＰＵ１６１０６と協同して、画像の間引き、補
間、拡大、縮小、合成を初めとする画像処理や編集が容
易になるという利点が得られる。

【０１７４】マルチプレクサ１６１０３は、前記ＣＰＵ
１６１０６より入力される制御信号に基づき、表示画像
を適宜選択するものである。即ち、マルチプレクサ１６
１０３はデコーダ１６１０４から入力される逆変換され
た画像信号の内から所望の画像信号を選択して駆動回路
１６１０１に出力する。その場合には、一画面表示時間
内で画像信号を切り換えて選択することにより、所謂多
画面テレビのように、一画面を複数の領域に分けて領域
によって異なる画像を表示することも可能である。

【０１７５】ディスプレイパネルコントローラ１６１０
２は、前記ＣＰＵ１６１０６より入力される制御信号に
基づき、駆動回路１６１０１の動作を制御するための回
路である。

【０１７６】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
（図示せず）の動作シーケンスを制御するための信号を
駆動回路１６１０１に対して出力する。ディスプレイパ
ネルの駆動方法に関わるものとして、例えば画面表示周
波数や走査方法（例えばインターレースかノンインター
レースか）を制御するための信号を駆動回路１６１０１
に対して出力する。また、場合によっては、表示画像の
輝度やコントラストや色調やシャープネスといった画質
の調整に関わる制御信号を駆動回路１６１０１に対して
出力する場合もある。

【０１７７】駆動回路１６１０１は、ディスプレイパネ
ル１６１００に印加する駆動信号を発生するための回路
であり、前記マルチプレクサ１６１０３から入力される
画像信号と、前記ディスプレイパネルコントローラ１６
１０２より入力される制御信号に基づいて動作するもの
である。

【０１７８】以上、各部の機能を説明したが、図１６に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル１６１００に表示することが可能である。即ち、テレ
ビジョン放送を初めとする各種の画像信号は、デコーダ
１６１０４におて逆変換された後、マルチプレクサ１６
１０３において適宜選択され、駆動回路１６１０１に入
力される。一方、デイスプレイコントローラ１６１０２
は、表示する画像信号に応じて駆動回路１６１０１の動
作を制御するための制御信号を発生する。駆動回路１６
１０１は、上記画像信号と制御信号に基づいてディスプ
レイパネル１６１００に駆動信号を印加する。これによ
り、ディスプレイパネル１６１００において画像が表示
される。これらの一連の動作は、ＣＰＵ１６１０６によ
り統括的に制御される。

【０１７９】本画像形成装置においては、前記デコーダ
１６１０４に内蔵する画像メモリや、画像生成回路１６
１０７及び情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大、縮小、
回転、移動、エッジ強調、間引き、補間、色変換、画像
の縦横比変換等を初めとする画像処理や、合成、消去、
接続、入れ換え、嵌め込み等を初めとする画像編集を行
うことも可能である。また、本実施例の説明では特に触
れなかったが、上記画像処理や画像編集と同様に、音声
情報に関しても処理や編集を行なうための専用回路を設
けてもよい。

【０１８０】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。

【０１８１】尚、図１６は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。

【０１８２】例えば図１６の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本画像形成装置をテレビ電
話機として応用する場合には、テレビカメラ、音声マイ
ク、照明機、モデムを含む送受信回路等を構成要素に追
加するのが好適である。

【０１８３】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源としているので、表示パネ
ルの薄形化が容易であり、画像形成装置の奥行きを小さ
くすることができる。それに加えて、表面伝導型電子放
出素子を電子ビーム源とする表示パネルは大画面化が容
易で輝度が高く視野角特性にも優れるため、画像形成装
置は臨場感にあふれ、迫力に富んだ画像を視認性良く表
示することが可能である。

【０１８４】

【発明の効果】本発明は、以上説明した通りのものであ
り、次の効果を奏するものである。

【０１８５】（１）蓄積電荷の放電によってフォーミン
グを行うので、放電時間に対応する極めて短時間でフォ
ーミングを行うことができる。特に大面積ディスプレー
化に伴うフォーミング時間の増大を軽減することができ
る。

【０１８６】（２）蓄積電荷の放電時には極めて大きな
電流が生じるが、極めて短時間で放電が終了するので、
配線の発熱を極めて小さく押えることができ、配線の発
熱による損傷を防止できる。

【０１８７】（３）１ラインに複数の表面伝導型電子放
出素子が並列に接続されている場合、通電にてラインの
一端に電位を供給してフォーミングを行う場合には、フ
ォーミング電流が流れると、配線抵抗成分により、電位
供給点から離れるに従って電位が低下する。しかしなが
ら、本発明によれば、ライン内の各素子の両素子電極が
導電性薄膜を介して同電位となる状態で各素子電極に電
荷を蓄積することで、ライン内を一定の電位に保つこと
ができる。そして、この後、各表面伝導型電子放出素子
を接地して放電を行うと、表面伝導型電子放出素子の電
位は通電によるフォーミングを行うときの電位よりも大
きな電位であるため、配線抵抗による電位低下量の割合
は最初に形成された電位に対して小さくすることが可能
である。従って、ライン内での各表面伝導型電子放出素
子の放電エネルギーのばらつきが少なく、ライン内で均
一なフォーミングが可能である。

【図面の簡単な説明】

【図１】本発明の表面伝導型電子放出素子の一例である
平面型表面伝導型電子放出素子を示す概略的構成図であ
る。

【図２】本発明の表面伝導型電子放出素子の他の例であ
る垂直型表面伝導型電子放出素子を示す概略的構成図で
ある。

【図３】本発明の表面伝導型電子放出素子の製造手順の
説明図である。

【図４】本発明の蓄積電荷の放電によるフォーミング時
の電圧波形を示す図である。

【図５】電子放出特性を測定評価するための測定評価系
の一例を示す概略的構成図である。

【図６】１×１０の−６乗Ｔｏｒｒ程度の真空度におけ
る典型的なＩ−Ｖ特性を示す図である。

【図７】単純マトリクス配置の本発明の電子源の概略的
構成図である。

【図８】単純マトリクス配置の電子源を用いた本発明の
画像形成装置に用いる表示パネルの概略的構成図である

【図９】図８の表示パネルにおける蛍光膜を示す図であ
る。

【図１０】図８の表示パネルを駆動する駆動回路の一例
を示す図である。

【図１１】梯型配置の本発明の電子源の概略的平面図で
ある。

【図１２】梯型配置の電子源を用いた本発明の画像形成
装置に用いる表示パネルの概略的構成図である。

【図１３】実施例１の説明図である。

【図１４】実施例２の説明図である。

【図１５】実施例３の説明図である。

【図１６】実施例４の画像形成装置を示すブロック図で
ある。

【符号の説明】

１基体２電子放出部３薄膜４，５素子電極２１段差形成部材５０素子電流Ｉｆを測定するための電流計５１電源５２放出電流Ｉｅを測定するための電流計５３高圧電源５４アノード電極５５真空装置５６排気ポンプ１０２Ｘ方向配線（下配線）１０３Ｙ方向配線（上配線）１０４表面伝導型電子放出素子１０５結線１１１リアプレート１１２支持枠１１３ガラス基板１１４蛍光膜１１５メタルバック１１６フェースプレート１１８外囲器１２１黒色導伝材１２２蛍光体２０１表示パネル２０２走査回路２０３制御回路２０４シフトレジスタ２０５ラインメモリ２０６同期信号分離回路２０７変調信号発生器３０１表示パネル３０２グリッド電極３０３開口３０４共通配線４０１電源４０２，４０３容量成分４０４切り換えスイッチ５０６誘電体層５０２，５０３容量成分６０５導伝体６０６真空領域６０７蛍光体６０８ガラス基板１６１００ディスプレイパネル１６１０１駆動回路１６１０２ディスプレイコントローラ１６１０３マルチプレクサ１６１０４デコーダ１６１０５入出力インターフェース回路１６１０６ＣＰＵ１６１０７画像生成回路１６１０８画像メモリーインターフェース回路１６１０９画像メモリーインターフェース回路１６１１０画像メモリーインターフェース回路１６１１１画像入力インターフェース回路１６１１２ＴＶ信号受信回路１６１１３ＴＶ信号受信回路１６１１４入力部

───────────────────────────────────────────────────── フロントページの続き (72)発明者山野辺正人東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (56)参考文献特開平４−28139（ＪＰ，Ａ) 特開平７−176265（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01J 1/30,9/02

Claims

(57)【特許請求の範囲】

【請求項１】基板上に一対の素子電極を形成すると共
に、素子電極間を連絡する導電性薄膜を形成する工程
と、一対の電極間に誘電体を挟んで構成される電荷蓄積体の
一方の電極として該素子電極を用い、該電荷蓄積体の放
電によって導電性薄膜に電子放出部を形成するフォーミ
ング工程とを有することを特徴とする表面伝導型電子放
出素子の製造方法。
【請求項２】表面側に素子電極が形成される誘電体基
板の裏面側に、電荷蓄積体の他方の電極となる導電体を
設ける工程を有することを特徴とする請求項１の表面伝
導型電子放出素子の製造方法。
【請求項３】素子電極の形成に先立って、基板上に電
荷蓄積体の他方の電極となる導電体と誘電体を順次設
け、その上に素子電極を形成することを特徴とする請求
項１の表面伝導型電子放出素子の製造方法。
【請求項４】素子電極上の真空領域を誘電体として用
いることを特徴とする請求項１の表面伝導型電子放出素
子の製造方法。
【請求項５】フォーミング工程において、表面伝導型
電子放出素子の両方の素子電極が導電性薄膜を介して同
電位となる状態で両素子電極に電荷を与えた後、一方の
素子電極を接地することを特徴とする請求項１ないし４
いずれかの表面伝導型電子放出素子の製造方法。
【請求項６】フォーミング工程の後に、フォーミング
工程より高い真空度下で表面伝導型電子放出素子に電圧
を印加する安定化工程を有することを特徴とする請求項
１ないし５いずれかの表面伝導型電子放出素子の製造方
法。
【請求項７】フォーミング工程の後に、有機物質の存
在下で表面伝導型電子放出素子に電圧を印加する活性化
工程を有することを特徴とする請求項１ないし５いずれ
かの表面伝導型電子放出素子の製造方法。
【請求項８】活性化工程の後に、フォーミング工程及
び活性化工程より高い真空度下で表面伝導型電子放出素
子に電圧を印加する安定化工程を有することを特徴とす
る請求項７の表面伝導型電子放出素子の製造方法。
【請求項９】素子電極を同一平面上に形成して平面型
とすることを特徴とする請求項１ないし８いずれかの表
面伝導型電子放出素子の製造方法。
【請求項１０】一方の素子電極に隣接して設けた絶縁
層上に他方の素子電極を位置させ、該絶縁層の側面に素
子電極間を連絡する導電性薄膜を形成して垂直型とする
ことを特徴とする請求項１ないし８いずれかの表面伝導
型電子放出素子の製造方法。
【請求項１１】複数の表面伝導型電子放出素子を備え
た電子源の製法において、基板上に複数対の素子電極を形成すると共に、各対の素
子電極間を連絡する導電性薄膜を形成する工程と、一対の電極間に誘電体を挟んで構成される電荷蓄積体の
一方の電極として該素子電極を用い、該電荷蓄積体の放
電によって各導電性薄膜に電子放出部を形成するフォー
ミング工程とを有することを特徴とする電子源の製造方
法。
【請求項１２】表面側に素子電極が形成される誘電体
基板の裏面側に、電荷蓄積体の他方の電極となる導電体
を設ける工程を有することを特徴とする請求項１１の電
子源の製造方法。
【請求項１３】素子電極の形成に先立って、基板上に
電荷蓄積体の他方の電極となる導電体と誘電体を順次設
け、その上に素子電極を形成することを特徴とする請求
項１１の電子源の製造方法。
【請求項１４】素子電極上の真空領域を誘電体として
用いることを特徴とする請求項１１の電子源の製造方
法。
【請求項１５】フォーミング工程において、選択され
た複数の表面伝導型電子放出素子の両方の素子電極が各
導電性薄膜を介して同電位となる状態で両素子電極に電
荷を与えた後、各表面伝導型電子放出素子の一方の素子
電極を接地することを特徴とする請求項１１ないし１４
いずれかの電子源の製造方法。
【請求項１６】フォーミング工程の後に、フォーミン
グ工程より高い真空度下で表面伝導型電子放出素子に電
圧を印加する安定化工程を有することを特徴とする請求
項１１ないし１５いずれかの電子源の製造方法。
【請求項１７】フォーミング工程の後に、有機物質の
存在下で各表面伝導型電子放出素子に電圧を印加する活
性化工程を有することを特徴とする請求項１１ないし１
５いずれかの電子源の製造方法。
【請求項１８】活性化工程の後に、フォーミング工程
及び活性化工程より高い真空度下で各表面伝導型電子放
出素子に電圧を印加する安定化工程を有することを特徴
とする請求項１７の電子源の製造方法。
【請求項１９】各表面伝導型電子放出素子の素子電極
を同一面上に形成し、各表面伝導型電子放出素子を平面
型とすることを特徴とする請求項１１ないし１８いずれ
かの電子源の製造方法。
【請求項２０】各表面伝導型電子放出素子の一方の素
子電極に隣接して設けられた絶縁層上に他方の素子電極
を位置させ、該絶縁層の側面に素子電極間を連絡する導
電性薄膜を形成し、各表面伝導型電子放出素子を垂直型
とすることを特徴とする請求項１１ないし１８いずれか
の電子源の製造方法。
【請求項２１】複数の表面伝導型電子放出素子を配列
した素子列を少なくとも１列以上形成し、各表面伝導型
電子放出素子を駆動するための配線をマトリクス配置す
ることを特徴とする請求項１１ないし２０いずれかの電
子源の製造方法。
【請求項２２】複数の表面伝導型電子放出素子を配列
した素子列を少なくとも１列以上形成し、各表面伝導型
電子放出素子を駆動するための配線をはしご状配置する
ことを特徴とする請求項１１ないし２０いずれかの電子
源の製造方法。
【請求項２３】請求項２１の製造方法で製造した電子
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを組み合わせることを特徴とする画像
形成装置の製造方法。
【請求項２４】請求項２２の製造方法で製造した電子
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを組み合わせること
を特徴とする画像形成装置の製造方法。