[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2905736B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2905736B2
JP2905736B2 JP8067898A JP6789896A JP2905736B2 JP 2905736 B2 JP2905736 B2 JP 2905736B2 JP 8067898 A JP8067898 A JP 8067898A JP 6789896 A JP6789896 A JP 6789896A JP 2905736 B2 JP2905736 B2 JP 2905736B2
Authority
JP
Japan
Prior art keywords
conductor
semiconductor
semiconductor device
ground conductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8067898A
Other languages
English (en)
Other versions
JPH09232513A (ja
Inventor
俊一 今岡
伸明 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EI TEI AARU KODENPA TSUSHIN KENKYUSHO KK
Original Assignee
EI TEI AARU KODENPA TSUSHIN KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI TEI AARU KODENPA TSUSHIN KENKYUSHO KK filed Critical EI TEI AARU KODENPA TSUSHIN KENKYUSHO KK
Priority to JP8067898A priority Critical patent/JP2905736B2/ja
Priority to US08/769,586 priority patent/US5825080A/en
Publication of JPH09232513A publication Critical patent/JPH09232513A/ja
Application granted granted Critical
Publication of JP2905736B2 publication Critical patent/JP2905736B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06589Thermal management, e.g. cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Waveguides (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置、特に
高い周波数で使用される半導体装置に関する。
【0002】
【従来の技術】従来は、半導体基板の片面に微細加工や
多層配線を施すことにより半導体装置の高集積化・高密
度化が図られていた。近年さらに半導体装置の高集積化
・高密度化の要求が強まり、半導体チップが積層されて
構成された半導体装置が提案されている。
【0003】図6は、特開昭63−156348号公報
で開示された従来例の半導体装置の縦断面図である。図
6の半導体装置は、それぞれ半導体デバイス13−1乃
至13−4が形成された半導体チップ11−1乃至11
−4が積層されてなる。半導体チップ11−1におい
て、バンプ15−11,15−12は半導体デバイス1
3−1が形成された半導体基板14−1の上面16−1
に形成され、バンプ15−11,15−12は半導体基
板14−1上に形成された内部配線電極(図示せず)に
よって半導体デバイス13−1に接続されている。バン
プ17−11,17−12は、半導体基板14−1の下
面18−1に形成される。そして、バンプ15−11と
バンプ17−11とは、半導体基板14−1に形成され
たスルーホールの内部に形成された内部配線電極20−
11によって接続される。また、バンプ15−12とバ
ンプ17−12とは、半導体基板14−1に形成された
スルーホールの内部に形成された内部配線電極20−1
2と上面16−1に形成された内部配線電極21−1と
によって接続されている。絶縁層22−1は半導体基板
14−1の上面16−1と下面18−1にそれぞれ形成
される。
【0004】半導体チップ11−2乃至11−4は、上
述の半導体チップ11−1と同様に構成され、図6の半
導体チップ11−2乃至11−4において、半導体チッ
プ11−1の各部分に対応する部分にはハイフン(−)
の前の符号を同一にして示している。そして、半導体チ
ップ11−1乃至11−4は、積み重ねられて、対向す
るバンプ同志を熱圧着して接続されている。以上のよう
に半導体チップ11−1乃至11−4を積層して半導体
装置を構成することにより、当該半導体装置の高集積化
及び高密度化を図っている。
【0005】
【発明が解決しようとする課題】しかしながら、従来例
の半導体装置では、半導体チップ11−1の上面16−
1に形成された電極と半導体チップ11−2の下面18
−2に形成された電極、半導体チップ11−2の上面1
6−2に形成された電極と半導体チップ11−3の下面
18−3に形成された電極及び半導体チップ11−3の
上面16−3に形成された電極と半導体チップ11−4
の下面18−4に形成された電極とが互いに電磁的に結
合する。これによって、半導体チップ11−1乃至11
−4に構成されている回路が互いに干渉して、当該回路
が正常に動作しないという問題点があった。また、上述
の干渉を防ぐために、半導体チップ11−1乃至11−
4の間隔を広くすると半導体チップ間の接続に用いたバ
ンプの長さが長くなるので、半導体装置の厚さを薄くで
きなかったり、寄生成分である当該バンプのインダクタ
ンスが大きくなって、より高い周波数で動作する回路が
正常に動作しなくなり、より高い周波数で動作する回路
を高密度に構成できないという問題点があった。
【0006】本発明の第1の目的は、以上の問題点を解
決して、従来例に比較して、半導体チップに形成された
回路と外部の回路との間の干渉を防止でき、かつ回路を
高密度に構成することができる半導体装置を提供するこ
とにある。
【0007】本発明の第2の目的は、以上の問題点を解
決して、従来例に比較して、積層された半導体チップの
各回路間の干渉を防止でき、かつより高い周波数で動作
する回路を高密度に構成することができ、しかも薄い積
層型の半導体装置を提供することにある。
【0008】
【課題を解決するための手段】本発明に係る請求項1記
載の半導体装置は、少なくとも一方の面にトランジスタ
とストリップ導体が形成された半導体基板と、上記半導
体基板の2つの面にそれぞれ形成された絶縁膜と、上記
絶縁膜の表面に形成された接続用電極及び表面接地導体
とを備えた半導体装置であって、上記絶縁膜と上記スト
リップ導体と上記表面接地導体とによって伝送線路が構
成され、かつ上記表面接地導体が上記接続用電極が形成
された部分を除いて上記絶縁膜の表面を覆うように形成
されていることを特徴とする。
【0009】また、請求項2記載の半導体装置は、請求
項1記載の半導体装置において、上記半導体基板の上記
トランジスタが形成されている面に、該トランジスタと
近接してかつ該トランジスタの1つの電極に接続された
内部接地導体が形成され、上記内部接地導体と上記表面
接地導体とが、上記絶縁膜に形成されたバイアホールを
介して、該バイアホールに形成されたバイアホール導体
によって接続されていることを特徴とする。
【0010】さらに、請求項3記載の半導体装置は、請
求項2記載の半導体装置において、上記バイアホール導
体及び上記表面接地導体の各厚さを上記内部接地導体の
厚さより厚くしたことを特徴とする。
【0011】またさらに、請求項4記載の半導体装置
は、請求項1記載の半導体装置において、上記絶縁膜に
は、上記トランジスタの少なくとも1つの電極の直上に
バイアホールが形成され、該トランジスタの電極が該バ
イアホールに形成されたバイアホール導体を介して上記
表面接地導体に接続されていることを特徴とする。
【0012】また、請求項5記載の半導体装置は、請求
項4記載の半導体装置において、上記バイアホール導体
及び上記表面接地導体の各厚さを上記トランジスタの電
極の厚さより厚くしたことを特徴とする。
【0013】また、請求項6記載の半導体装置は、請求
項1〜5のうちのいずれか1つに記載の半導体装置にお
いて、上記絶縁膜は複数の誘電体膜が積層されてなり、
上記複数の誘電体膜の間にさらにストリップ導体が形成
されて該ストリップ導体と上記表面接地導体とによって
伝送線路が構成されていることを特徴とする。
【0014】また、請求項7記載の半導体装置は、請求
項1〜6のうちのいずれか1つに記載の半導体装置にお
いて、上記半導体基板の他方の面に導体が形成され、上
記トランジスタの電極と上記他方の面に形成された導
体、又は上記ストリップ導体と上記他方の面に形成され
た導体とが、上記半導体基板に形成されたバイアホール
を介して、該バイアホールに形成されたバイアホール導
体によって接続されていることを特徴とする。
【0015】また、請求項8記載の半導体装置は、請求
項7記載の半導体装置において、上記半導体基板の他方
の面にさらに、上記他方の面に形成された上記導体に接
続されたトランジスタが形成されていることを特徴とす
る。
【0016】また、請求項9記載の積層型半導体装置
は、請求項1〜8のうちの1つに記載の半導体装置を複
数個積層し、隣接する半導体装置の各表面接地導体間及
び各接続用電極間を互いに接続したことを特徴とする。
【0017】
【発明の実施の形態】
<実施形態>図1は、マザー基板40の上に設けられた
本発明に係る一実施形態の半導体装置の縦断面図であ
る。当該半導体装置は、図1に示すように、3つの半導
体チップ1,2,3が積層されてなり、半導体チップ
1,2,3はそれぞれ、絶縁膜106,206,306
の各上面に形成された接地導体101,201,301
と、絶縁膜107,207,307の各下面に形成され
た接地導体102,202,302とを備えたことを特
徴とする。
【0018】以下、図面を参照して実施形態の半導体装
置の構成を詳細に説明する。まず、図2を参照して、半
絶縁性の半導体基板305を備えた半導体チップ3につ
いて詳細に説明する。半導体チップ3において、半導体
基板305は、例えばGaAsからなり、半導体基板3
05の上面の所定の部分に活性層381が形成される。
そして、活性層381上にゲート電極308gとソース
電極308sとドレイン電極308dが形成され、活性
層381とゲート電極308gとソース電極308sと
ドレイン電極308dとを備えた電界効果トランジスタ
308(以下、トランジスタ308という。)が形成さ
れる。ここで、半導体基板305としては、Siなどの
他の材料からなる半導体基板を用いてもよく、トランジ
スタ308はバイポーラトランジスタなどの他のトラン
ジスタでもよい。
【0019】また、接地導体303は、半導体基板30
5の上面にトランジスタ308のソース電極308sに
接続されて形成され、また、半導体基板305の上面に
MIM型のキャパシタ309がトランジスタ308のド
レイン電極308dに接続されて形成される。ここで、
キャパシタ309は図2に示すように、例えば誘電体膜
393を挟設する2つの電極391,392によって構
成される。ここで、キャパシタ309の電極392はト
ランジスタ308のドレイン電極308dに接続され
る。さらに、半導体基板305の上面には、キャパシタ
309の上部に形成された電極391に接続されてスト
リップ導体322が形成され、ストリップ導体322に
連結された接続用導体322tが形成される。また、半
導体基板305の上面には、後述するようにトリプレー
ト線路T21を外部接続用導体312bに接続するため
の接続用導体324tが形成される。
【0020】以上のようにトランジスタ308と各導体
が形成された半導体基板305の上面に誘電体膜306
aが形成され、誘電体膜306aの上面にストリップ導
体320とストリップ導体320に連結された接続用導
体320tと、ストリップ導体321とストリップ導体
321に連結された接続用導体321tとが形成され
る。また、上述の各導体が形成された誘電体膜306a
の上面に誘電体膜306bが形成され、誘電体膜306
bの上面の全面に接地導体301が形成される。ここ
で、誘電体膜306a,306bは、例えばポリイミド
などからなる。しかしながら、本発明はこれに限らず、
他の材料からなる誘電体膜を用いてもよい。
【0021】これによって、誘電体膜306bを挟設す
るストリップ導体320と接地導体301とによって逆
マイクロストリップ線路M20が構成され、図5に示す
ように誘電体膜306aと誘電体膜306bによって構
成される絶縁膜306を挟設するストリップ導体322
と接地導体301とによって逆マイクロストリップ線路
M22が構成される。ここで、逆マイクロストリップ線
路M20,M22は、図2に示すように、接地導体30
1が半導体基板305から最も外側に位置する誘電体膜
306bの表面に形成され、ストリップ導体320,3
22が内側の誘電体膜306aの上面又は半導体基板3
05の上面に形成されている伝送線路である。また、図
4に示すように誘電体膜306a,306bを介してス
トリップ導体321を挟設する接地導体301と接地導
体303とによってトリプレート線路T21が構成され
る。ここで、図1と図2において、逆マイクロストリッ
プ線路M20,M22とトリプレート線路T21の符号
は、それぞれストリップ導体320,322,321の
符号の後ろの括弧内に付して示している。
【0022】ここで、図2に示すように、接続用導体3
20tは、誘電体膜306aに設けられたバイアホール
362内に形成されたバイアホール導体562によって
接続用導体322tに接続され、これによって、逆マイ
クロストリップ線路M20と逆マイクロストリップ線路
M22とは接続される。また、接続用導体321tは誘
電体膜306aに設けられたバイアホール363内に形
成されたバイアホール導体563によって、半導体基板
305の上面に形成された接続用導体324tに接続さ
れ、当該接続用導体324tは詳細後述するように外部
接続用導体312bに接続され、これによって、トリプ
レート線路T21は外部接続用導体312bに接続され
る。また、半導体基板305の上面に形成された接地導
体303は、絶縁膜306に形成されたバイアホール3
61内に形成されたバイアホール導体561によって絶
縁膜306の上面に形成された接地導体301に接続さ
れる。
【0023】以上のようにして、半導体基板305の上
面に、トランジスタ308とキャパシタ309と逆マイ
クロストリップ線路M20,M22とトリプレート線路
T21とからなる回路が構成される。また、同様にし
て、半導体基板305の下面にはキャパシタ310、接
地導体304及び接続用導体325tなどが形成され、
半導体基板305の下面には誘電体膜307aが形成さ
れる。さらに、誘電体膜307aの下面には接地導体及
び接続用導体315などが形成され、誘電体膜307a
の下面に誘電体膜307bが形成される。そして、誘電
体膜307bの下面には、図2,図3に示すように、外
部接続用導体312a,312b,312c,312d
と接地導体302が形成される。ここで、接地導体30
2は、図3に示すように、外部接続用導体312a,3
12b,312c,312dを形成する部分を除いて、
誘電体膜307bの下面を覆うように形成される。
【0024】ここで、接続用導体324tは、図2に示
すように半導体基板305に設けられたバイアホール3
52内に形成されたバイアホール導体552によって、
半導体基板305の下面に形成された接続用導体325
tに接続され、当該接続用導体325tは誘電体膜30
7aに設けられたバイアホール373内のバイアホール
導体573、誘電体膜307aと誘電体膜307bとの
間に形成された接続用導体315及び誘電体膜307b
に設けられたバイアホール375内に形成されたバイア
ホール導体575を介して、外部接続用導体312bに
接続される。これによって、接続用導体324tに接続
されたトリプレート線路T21は外部接続用導体312
bに接続される。
【0025】半導体基板305の上面に形成された接地
導体303は、半導体基板305に設けられたバイアホ
ール351内に形成されたバイアホール導体551によ
って半導体基板305の下面に形成された接地導体30
4に接続され、当該接地導体304は誘電体膜307a
と誘電体膜307bとからなる絶縁膜307を貫通する
ように設けられたバイアホール371内に形成されたバ
イアホール導体571によって接地導体302に接続さ
れる。以上のようにして、トランジスタ308を含んで
所定の動作をする回路が形成された半導体チップ3が構
成される。
【0026】半導体チップ1,2は、半導体チップ3と
同様に構成される。すなわち半導体チップ1は、図1に
示すように、半導体基板105の下面に形成されたトラ
ンジスタ108、半導体基板105の上面及び下面に形
成された導体、それぞれ2つの誘電体膜(図示せず。)
からなる絶縁膜106,107及び当該絶縁膜106,
107の2つの誘電体膜の間に形成された導体を備え、
トランジスタ108を含む所定の回路が形成されてい
る。そして、絶縁膜106の上面には、上述のトランジ
スタ108を含む回路に接続された外部接続用導体11
3aが形成され、外部接続用導体113aを形成する部
分を除いて、絶縁膜106の上面を覆うように接地導体
101が形成され、絶縁膜107の下面には、上述のト
ランジスタ108を含む回路に接続された外部接続用導
体112a,112bが形成され、外部接続用導体11
2a,112bを形成する部分を除いて、絶縁膜107
の下面を覆うように接地導体102が形成される。
【0027】半導体チップ2には、半導体基板205の
上面に形成されたトランジスタ208、半導体基板20
5の上面及び下面に形成された導体、それぞれ2つの誘
電体膜からなる絶縁膜206,207及び絶縁膜20
6,207の2つの誘電体膜(図示せず。)の間に形成
された導体を備え、トランジスタ208を含む所定の回
路が形成されている。そして、絶縁膜206の上面に
は、上述のトランジスタ208を含む回路に接続された
外部接続用導体213a,213bが形成され、外部接
続用導体213a,213bを形成する部分を除いて、
絶縁膜206の上面を覆うように接地導体201が形成
される。また、絶縁膜207の下面には、外部接続用導
体212aが形成され、外部接続用導体212aを形成
する部分を除いて、絶縁膜207の下面を覆うように接
地導体202が形成される。
【0028】以上のようにしてそれぞれ構成された半導
体チップ1,2,3は、以下のように互いに接続されて
マザー基板40の上面に積層される。ここで、マザー基
板40は、例えばアルミナなどからなり、マザー基板4
0の上面には、引き出し導体412a,412b及び接
地導体401が形成され、マザー基板40の下面には、
接地導体402が形成されている。半導体チップ1は、
半導体チップ1の外部接続用導体112aの少なくとも
1部がマザー基板40の引き出し導体412aに対向す
るように、半導体チップ1の外部接続用導体112bの
少なくとも1部がマザー基板40の引き出し導体412
bに対向するように、かつ半導体チップ1の接地導体1
02がマザー基板40の接地導体401に対向するよう
に設けられる。そして、半導体チップ1の外部接続用導
体112aは、マザー基板40の引き出し導体412a
にバンプ81aによって接続され、半導体チップ1の外
部接続用導体112bはマザー基板40の引き出し導体
412bにバンプ81bによって接続される。また、半
導体チップ1の接地導体102はマザー基板40の接地
導体401に、バンプ91a乃至91fによって接続さ
れる。
【0029】ここで、バンプ81a,81b,91a乃
至91fは例えばAuからなる。そして、例えばバンプ
81aは、外部接続用導体112a上に形成されたバン
プと引き出し導体412a上に形成されたバンプとが熱
圧着されることによって一体化されてなり、外部接続用
導体112aと引き出し導体412aとを接続するとと
もにマザー基板40上に半導体チップ1を固定する。バ
ンプ81b,91a乃至91f、後述する半導体チップ
2の各導体を半導体チップ1の各導体に接続する場合及
び半導体チップ3の各導体を半導体チップ2の各導体に
接続する場合に用いるバンプについても同様である。こ
の場合、半導体チップ1はマザー基板40上にバンプ8
1a,81b,91a乃至91fの高さだけ離れて固定
される。
【0030】半導体チップ2は、半導体チップ1の外部
接続用導体113aと半導体チップ2の外部接続用導体
212aとが互いに対向するようにかつ接地導体101
と接地導体202とが互いに対向するように、半導体チ
ップ1の上に重ねられて設けられる。そして、外部接続
用導体113aと外部接続用導体212aとがバンプ8
2aによって互いに接続され、接地導体101と接地導
体202とが互いにバンプ92a乃至92gによって接
続されるとともに、半導体チップ2は半導体チップ1上
にバンプ82a,92a乃至92gの高さだけ離れて固
定される。
【0031】半導体チップ3は、半導体チップ2の外部
接続用導体213aと半導体チップ3の外部接続用導体
312aとが互いに対向し、半導体チップ2の外部接続
用導体213bと半導体チップ3の外部接続用導体31
2bとが互いに対向し、かつ接地導体201と接地導体
302とが互いに対向するように半導体チップ2の上に
重ねられて設けられる。そして、外部接続用導体213
aと外部接続用導体312aとがバンプ83aによって
互いに接続され、外部接続用導体213bと外部接続用
導体312bとがバンプ83bによって互いに接続され
る。また、接地導体201と接地導体302とが互いに
バンプ93a乃至93fによって接続される。このよう
にして、半導体チップ3は、バンプ83a,83b,9
3a乃至93fによって、半導体チップ2上に、バンプ
83a,83b,93a乃至93fの高さだけ離れて固
定される。以上のようにして、マザー基板40上に、半
導体チップ1,2,3が積層された実施形態の半導体装
置は構成される。
【0032】以上のようにして構成された本発明に係る
実施形態の半導体装置において、半導体チップ1,2,
3にはそれぞれ、接地導体101,102、接地導体2
01,202、接地導体301,302が形成されてい
る。これによって、半導体チップ1,2,3が積層され
たときに、半導体基板105の上面に形成された導体又
は絶縁膜106の2つの誘電体膜の間に形成された導体
と、半導体基板205の下面に形成された導体又は絶縁
膜207の2つの誘電体膜の間に形成された導体とが電
磁的に結合することを防ぐことができ、かつ半導体基板
205の上面に形成された導体又は絶縁膜206の2つ
の誘電体膜の間に形成された導体と、半導体基板305
の下面に形成された導体又は2つの誘電体膜307a,
307bの間に形成された導体とが電磁的に結合するこ
とを防ぐことができる。従って、半導体チップ1に形成
された回路と半導体チップ2に形成された回路との間の
干渉及び半導体チップ2に形成された回路と半導体チッ
プ3に形成された回路との間の干渉を防ぐことができ、
当該各回路の正常な動作を損なわないように積層するこ
とができる。
【0033】また、以上のようにして構成された実施形
態の半導体装置において、半導体チップ1,2,3には
それぞれ、接地導体101,102、接地導体201,
202、接地導体301,302を形成することによっ
て、半導体チップ1,2,3に形成された各回路の間の
干渉を防止しているので、各半導体チップ間の間隔を十
分狭くすることができる。これによって、バンプ82
a,83a,83bの高さ方向の長さを十分短くできる
ので、寄生インダクタンスであるバンプ82a,83
a,83bのインダクタンスを非常に小さくでき、回路
の正常な動作を損なわないように積層できるとともに半
導体装置の厚さを薄くできる。
【0034】さらに、以上のようにして構成された実施
形態の半導体装置において、接地導体101,102,
201,202,301,302をそれぞれ、絶縁膜1
06,107,206,207,306,307を覆う
ように広く形成している。そして、半導体チップ1の接
地導体102とマザー基板40の接地導体401、半導
体チップ1の接地導体101と半導体チップ2の接地導
体202及び半導体チップ2の接地導体201と半導体
チップ3の接地導体302との間をそれぞれ、複数のバ
ンプ91a乃至91f、バンプ92a乃至92g及びバ
ンプ93a乃至93fによって接続している。これによ
って、半導体チップ1の接地導体102とマザー基板4
0の接地導体401、半導体チップ1の接地導体101
と半導体チップ2の接地導体202及び半導体チップ2
の接地導体201と半導体チップ3の接地導体302と
の間の各接地インピーダンスを小さくできる。従って、
マザー基板40の接地導体401と半導体チップ1,
2,3の各接地導体101,102,201,202,
301,302との間の接地インピーダンスを小さくで
きるので、半導体チップ1,2,3に形成された各回路
の正常な動作を損なわないように半導体チップ1,2,
3を積層できる。
【0035】さらにまた、以上のようにして構成された
実施形態の半導体装置によれば、上述したように、寄生
インダクタンスであるバンプ82a,83a,83bの
インダクタンスを非常に小さくでき、かつ接地インピー
ダンスを小さくできるので、より高い周波数で動作をす
るアナログ回路や高速デジタル回路を積層して構成する
ことができ、集積化された当該回路を高い密度で形成す
ることができる。
【0036】また、実施形態の半導体装置の半導体チッ
プ1,2,3はそれぞれ、接地導体101,102、接
地導体201,202、接地導体301,302を備え
ているので、半導体チップ1,2,3を単独で用いた場
合においても、半導体チップ1,2,3に形成された各
回路と外部回路との間の干渉を防ぐことができる。
【0037】また、実施形態の半導体装置においては、
半導体チップ1,2,3をそれぞれ、積層される前に、
予め正常に動作をするかどうかを検査して、正常に動作
をするもののみを用いて積層することができる。これに
よって、実施形態の半導体装置は、製造をする際の製造
歩留りをよくすることができる。
【0038】さらに、実施形態の半導体装置において
は、半導体チップ1,2,3にそれぞれ設けられたトラ
ンジスタ108,208,308によって発生された熱
はそれぞれ、絶縁膜107,206,306を介して各
接地導体102,201,301に伝えられて半導体装
置の外部に放出される。すなわち、接地導体102,2
01,301はそれぞれ、放熱板としても動作するの
で、トランジスタ108,208,308の活性層にお
ける温度の上昇を防止できる。これによって、トランジ
スタ108,208,308の電気的特性の劣化を防止
でき、半導体装置の寿命を長くすることができる。
【0039】次に、図面を参照して、本発明に係る変形
例について説明する。 <第1の変形例>図7は、本発明に係る第1の変形例の
半導体装置の部分断面図である。図7の第1の変形例の
半導体装置は、図1の実施形態と同様に、半導体チップ
1a,2aを含む複数の半導体チップがマザー基板40
上に積層されて構成され、図7において、図1と同様の
ものには同様の符号を付して示している。ここで、第1
の変形例の半導体装置は、半導体チップ1aの半導体基
板105に厚さ方向に貫通するバイアホール151が形
成され、半導体基板105の上面に形成されたトランジ
スタ18のソース電極18sと、半導体基板105の下
面に形成されたトランジスタ28のソース電極28sと
が、バイアホール151に形成されたバイアホール導体
152によって接続されて、トランジスタ18を含む第
1の回路11と、トランジスタ28を含む第2の回路1
2とが接続されたことを特徴とする。
【0040】以下、図7を参照して、第1の変形例の半
導体装置の構成を詳細に説明する。半導体基板105に
は、厚さ方向に貫通するバイアホール151が形成さ
れ、半導体基板105の上面には、活性層118が形成
される。活性層118上にゲート電極18gとドレイン
電極18dとソース電極18sとが形成されてトランジ
スタ18が形成される。さらに半導体基板105の上面
には、トランジスタ18を含んで所定の動作をするよう
に、抵抗(図示せず。)、キャパシタ(図示せず。)等
の各素子及び電極が形成されて第1の回路11が形成さ
れる。また、半導体基板105の下面には活性層128
が形成され、活性層128上にゲート電極28gとドレ
イン電極28dとソース電極28sとが形成されてトラ
ンジスタ28が形成される。さらに半導体基板105の
下面には、トランジスタ28を含んで所定の動作をする
ように、抵抗(図示せず。)、キャパシタ(図示せ
ず。)等の各素子及び電極が形成されて第2の回路12
が形成される。
【0041】ここで、第1の変形例では、図7に示すよ
うに、半導体基板105の上面には、接地導体171が
トランジスタ18のソース電極18sに接続されて形成
され、半導体基板105の下面には、トランジスタ28
のソース電極28sに接続されて接地導体172が形成
される。そして、接地導体171と接地導体172とが
バイアホール151に形成されたバイアホール導体15
2によって接続されて、第1の回路11と第2の回路1
2とが接続される。すなわち、トランジスタ18のソー
ス電極18sとトランジスタ28のソース電極28sと
は、接地導体171とバイアホール導体152と接地導
体172とを介して接続されている。従って、例えば、
接地導体172を後述するバイアホール導体162を介
して接地導体102に接続し、第1と第2の回路12と
に所定の素子を接続することによりプッシュプル増幅器
を構成することができる。
【0042】また、第1の回路11が形成された半導体
基板105の上面に、図1の実施形態と同様に絶縁膜1
06が形成され、絶縁膜106の上面には、接地導体1
01が形成される。さらに、第2の回路12が形成され
た半導体基板105の下面に、図1の実施形態と同様に
絶縁膜107が形成され、絶縁膜107の下面には、接
地導体102が形成される。ここで、接地導体172と
接地導体102とは、絶縁膜107に形成されたバイア
ホール161に形成されたバイアホール導体152を介
して接続される。
【0043】以上のように構成された半導体チップ1a
は、上面に接地導体401が形成されたマザー基板40
の上面の所定の位置に載置され、半導体チップ1aの接
地導体102とマザー基板40の接地導体401とがバ
ンプ591a,591b,591c,591dを用いて
接続される。半導体チップ1aの上面には、半導体チッ
プ1aと同様に構成され、トランジスタ208aを備え
た半導体チップ2aが載置され、半導体チップ1aの接
地導体101と半導体チップ2aの接地導体202とが
互いにバンプ592a,592b,592c,592d
とを用いて接続される。ここで、トランジスタ208a
は半導体基板205の下面に形成された活性層281上
にトランジスタ18,28と同様に形成される。
【0044】以上のようにして、半導体チップ1a,2
aを含む複数の半導体チップがマザー基板40上に構成
された第1の変形例の半導体装置は構成される。
【0045】以上のように構成された第1の変形例の半
導体装置において、半導体チップ1aは、半導体基板1
05の下面に形成されたトランジスタ28を含む第2の
回路12上に絶縁膜107を形成して、絶縁膜107の
下面に接地導体102を形成して、接地導体102をマ
ザー基板40の接地導体401に接続している。これに
よって、第2の回路12の電極が接地導体401に接触
することを防止することができるので、半導体基板10
5の下面にも第2の回路12を形成することができ、従
来の片面(上面)にしか回路を形成することができない
半導体チップに比較して、高密度の回路を形成できる。
【0046】以上のように構成された第1の変形例の半
導体装置において、半導体チップ1aは、半導体基板1
05の上面に形成された第1の回路11と半導体基板1
05の下面に形成された第2の回路12とを、半導体基
板105に形成されたバイアホール151に形成された
バイアホール導体152によって接続することができる
ので、第1の回路11と第2の回路12とを容易にかつ
任意の位置で接続することができる。
【0047】以上の第1の変形例の半導体装置では、半
導体チップ1a,2aを含む半導体チップのすべてにつ
いて、半導体チップ1aと同様に、半導体基板の両面に
それぞれトランジスタを含む回路を構成してもよいし、
積層される半導体チップのうち、少なくとも1つの半導
体チップの両面にそれぞれ回路を形成するようにしても
よい。
【0048】また、以上の第1の変形例では、接地導体
171と接地導体172とをバイアホール導体152に
よって接続して、第1の回路11と第2の回路12とを
接続したが、本発明はこれに限らず、接地導体171以
外の第1の回路11の電極と、接地導体172以外の第
2の回路12の電極とをバイアホール導体152によっ
て接続して、第1の回路11と第2の回路12とを接続
するようにしてもよい。
【0049】<第2の変形例>図8は、本発明に係る第
2の変形例の半導体装置の部分断面図であり、マザー基
板40上に積層された半導体チップのうち最上層に位置
する半導体チップ3aの一部分の断面を示している。第
2の変形例の半導体装置は、図1の半導体装置の半導体
チップ3に代えて半導体チップ3aを備えた他は、図1
の半導体装置と同様に構成される。また、図8におい
て、図1及び図2と同様のものには同様の符号を付して
示している。この第2の変形例の半導体装置において、
半導体チップ3aは、図1の実施形態の半導体チップ3
に比較して以下の(1)乃至(3)が異なる。 (1)図1の接地導体301に代えて、接地導体301
に比べて十分厚い接地導体301aが形成される。 (2)トランジスタ308に近接して、絶縁層306を
貫通するバイアホール61が形成される。 (3)バイアホール61に、半導体基板305上に形成
された接地導体303と、絶縁層306の上面に形成さ
れた接地導体301aとを接続するための、バイアホー
ル導体71を形成する。ここで、バイアホール導体71
は接地導体303及び図1の接地導体301に比較して
十分厚く形成される。
【0050】ここで、第2の変形例の半導体チップ3a
において、接地導体303の厚さT2は、例えば1μm
に設定され、接地導体301aの厚さT2及びバイアホ
ール導体71の厚さは、例えば10μmに設定される。
また、バイアホール61は、活性層381で発生された
熱を、バイアホール導体71を介して容易に接地導体3
01aに伝達できるように、例えば、トランジスタ30
8から100μm又は200μm離れた位置にトランジ
スタ308に近接して設けられる。
【0051】以上のように構成された第2の変形例の半
導体装置の半導体チップ3aにおいて、トランジスタ3
08のドレイン電極308dとソース電極308sとの
間の活性層381で発生した熱は、図8の501,50
2の符号を付した矢印で示すように、半導体基板305
の内部及び接地導体303と、バイアホール導体71と
を介して、絶縁層306を覆うように広くかつ厚く形成
された接地導体301aに伝達されて放出される。ここ
で、バイアホール導体71は、トランジスタ308に近
接して形成されたバイアホール61に形成され、かつ厚
く形成されているので、活性層381で発生した熱は、
効率よく接地導体301aに伝達され、厚く形成された
接地導体301aによって効率よく放出される。これに
よって、図1の実施形態の半導体装置の半導体チップ3
に比較して、トランジスタ308で発生した熱を効率よ
く半導体装置の外部に放出できる。従って、第2の変形
例の半導体装置は、図1の実施形態の半導体装置に比較
して、トランジスタ308の動作時の温度上昇を抑える
ことができるので、トランジスタ308の特性が熱によ
って変動することを抑えることができ、かつトランジス
タの発熱量が大きい大電力を扱う回路を形成することが
でき、しかもトランジスタの寿命を長くできる。
【0052】以上の第2の変形例では、他の半導体チッ
プ1,2においても半導体チップ3aと同様に構成して
もよいし、積層する複数の半導体チップのうちの少なく
とも1つを上述のように構成してもよい。
【0053】<第3の変形例>図9は、本発明に係る第
3の変形例の半導体装置の部分断面図であり、マザー基
板40上に積層された半導体チップのうち最上層に位置
する半導体チップ3bの一部分の断面を示している。こ
の第3の変形例の半導体装置は、以下の点を除いては図
8の第2の変形例の半導体装置と同様に構成される。 (1)トランジスタ308のソース電極308s上に、
絶縁層306を貫通するバイアホール61aが形成され
る。 (2)バイアホール61aに、ソース電極308sと絶
縁層306の上面に形成された接地導体301aとを接
続するための、バイアホール導体71aを形成する。こ
こで、バイアホール導体71aは、第2の変形例のバイ
アホール導体71と同様に、接地導体303及び図1の
接地導体301に比較して十分厚く形成される。
【0054】以上のように構成された第3の変形例の半
導体装置は、第2の変形例の半導体装置と同様の効果を
有するとともに、トランジスタ308のソース電極30
8sを直接、接地導体301aに接続することができる
ので、ソース電極308sと接地導体301aとの間の
距離を極めて短くでき、接地インピーダンスを小さくで
きる。また、接地導体303を広い幅に形成する必要が
ないので、半導体チップ3bを実施形態の半導体チップ
3に比較して小さくできる。
【0055】<他の変形例>以上の実施形態の半導体装
置は、3つの半導体チップ1,2,3を積層して構成し
たが本発明はこれに限らず、2つの半導体チップ又は4
以上の数の半導体チップを積層して構成してもよい。以
上のように構成しても実施形態と同様の効果を有する。
【0056】また、以上の実施形態の半導体装置におい
て、各半導体チップ1,2,3の絶縁膜106,10
7,206,207,306,307はそれぞれ、2つ
の誘電体膜を積層して構成したが、本発明はこれに限ら
ず、1つの誘電体膜で絶縁膜を構成してもよい。以上の
ように構成することにより各半導体チップの構成を簡単
にできる。
【0057】さらに、以上の実施形態の半導体装置にお
いて、各半導体チップ1,2,3の絶縁膜106,10
7,206,207,306,307はそれぞれ、2つ
の誘電体膜を積層して構成したが、本発明はこれに限ら
ず、3以上の数の誘電体膜を積層することにより絶縁膜
を構成してもよい。以上のように構成して、各誘電体膜
の間に導体からなる回路を形成し、かつ当該積層された
複数の誘電体膜のうち半導体基板から最も外側に位置す
る誘電体膜の表面に接地導体を形成することにより、実
施形態と同様の効果を有するとともに、実施形態の半導
体装置に比較して集積化された高密度の半導体装置を構
成できる。
【0058】また、実施形態の半導体装置では、Auか
らなるバンプを用いたが、本発明はこれに限らず、はん
だなどからなるバンプを用いて構成してもよい。以上の
ように構成しても、実施形態と同様の効果を有する。
【0059】また、実施形態の半導体装置では、半導体
基板105,205,305の各上面と各下面にそれぞ
れ回路を形成したが、本発明はこれに限らず、少なくと
も一方の面(上面又は下面)に回路を形成するようにし
てもよい。以上のように構成しても、実施形態と同様の
効果を有する。
【0060】
【発明の効果】本発明に係る請求項1記載の半導体装置
は、2つの面のうちの少なくとも一方にトランジスタを
含む回路が形成された半導体基板と上記半導体基板の2
つの面にそれぞれ形成された絶縁膜とを備え、上記接続
用電極が形成された部分を除いて上記絶縁膜の表面を覆
うように、上記各絶縁膜の表面に接地導体を形成してい
るので、上記半導体装置に形成された回路と外部の回路
との干渉を防ぐことができる。
【0061】また、請求項2記載の半導体装置は、請求
項1記載の半導体装置において、上記絶縁膜には厚さ方
向に貫通するバイアホールが形成され、上記バイアホー
ルにバイアホール導体が形成され、上記トランジスタの
複数の電極のうちの1つの電極は、上記回路が形成され
た面に上記トランジスタに近接するように形成された内
部接地導体と、上記バイアホール導体とを介して上記表
面接地導体に接続されている。これによって、上記トラ
ンジスタで発生された熱は、内部接地導体と上記バイア
ホール導体とを介して上記表面接地導体に伝達されて外
部に放出される。
【0062】また、請求項3記載の半導体装置は、請求
項2記載の半導体装置において、上記バイアホール導体
及び上記表面接地導体の各厚さを、上記内部接地導体の
厚さより厚くしているので、上記トランジスタで発生さ
れた熱は、内部接地導体と上記バイアホール導体とを介
して上記表面接地導体に効率よく伝達されて効率よく外
部に放出される。
【0063】さらに、請求項4記載の半導体装置は、上
記絶縁膜には厚さ方向に貫通するバイアホールが形成さ
れ、上記バイアホールにバイアホール導体が形成され、
上記トランジスタの複数の電極のうちの1つの電極は、
上記バイアホール導体を介して上記表面接地導体に接続
されている。これによって、上記トランジスタで発生さ
れた熱を、内部接地導体と上記バイアホール導体とを介
して上記表面接地導体に伝達して外部に放出することが
でき、かつ表面接地導体に接続された上記トランジスタ
の電極の接地インピーダンスを小さくできる。
【0064】また、請求項5記載の半導体装置は、上記
バイアホール導体及び上記表面接地導体の各厚さを、上
記トランジスタの複数の電極の厚さより厚くしているの
で、上記トランジスタで発生された熱を、内部接地導体
と上記バイアホール導体とを介して上記表面接地導体に
効率良く伝達して効率良く外部に放出することができ、
しかも表面接地導体に接続された上記トランジスタの電
極の接地インピーダンスを小さくできる。
【0065】また、請求項6記載の半導体装置におい
て、上記絶縁膜は複数の誘電体膜が積層されてなり、上
記複数の誘電体膜の間には、上記トランジスタを含む回
路の少なくとも一部を構成する電極が形成される。これ
によって、上記絶縁膜を1つの誘電体膜によって構成し
た場合に比較して、上記トランジスタを含む回路を高密
度に形成することができる。
【0066】さらに、請求項7記載の半導体装置におい
て、上記トランジスタを含む回路は、上記半導体基板の
上記2つの面にそれぞれ形成されるので、上記半導体基
板の1つの面にのみ回路を形成した場合に比較して、上
記トランジスタを含む回路を高密度に形成することがで
きる。
【0067】また、請求項8記載の半導体装置は、請求
項7記載の半導体装置において、上記半導体基板には厚
さ方向に貫通する別のバイアホールが形成され、上記別
のバイアホールに別のバイアホール導体が形成され、上
記半導体基板の両面にそれぞれ形成された上記トランジ
スタを含む2つの回路の各1つの電極は、上記別のバイ
アホール導体を介して接続されている。これによって、
上記トランジスタを含む2つの回路を容易にかつ任意の
位置で接続することができる。
【0068】さらに、請求項9記載の積層型半導体装置
は、請求項1乃至8のうちの1つに記載の半導体装置
を、各半導体基板の厚さ方向に複数個積層し、上記各半
導体装置の各接地導体を互いに接続する接続手段を備え
ているので、従来例に比較して、積層された半導体装置
の各回路間の干渉を防止でき、かつ高い周波数で動作す
る回路を高密度に構成することができ、しかも薄い積層
型の半導体装置を提供できる。
【図面の簡単な説明】
【図1】 マザー基板40上に構成された本発明に係る
一実施形態の半導体装置の縦断面図である。
【図2】 図1の半導体チップ3の一部分解斜視図であ
る。
【図3】 図1の半導体チップ3を下から見たときの平
面図である。
【図4】 図1の半導体チップ3のトリプレート線路T
21の上下面に垂直な面における縦断面図である。
【図5】 図1の半導体チップ3の逆マイクロストリッ
プ線路M22の上下面に垂直な面における縦断面図であ
る。
【図6】 従来例の半導体装置の縦断面図である。
【図7】 本発明に係る第1の変形例の半導体装置の部
分縦断面図である。
【図8】 本発明に係る第2の変形例の半導体装置の部
分縦断面図である。
【図9】 本発明に係る第3の変形例の半導体装置の部
分縦断面図である。
【符号の説明】
1,2,3,1a,2a,3a…半導体チップ、 11…第1の回路、 12…第2の回路、 18,28,108,208,208a,308…トラ
ンジスタ、 18d,28d,308d…ドレイン電極、 18g,28g,308g…ゲート電極、 18s,28s,308s…ソース電極、 M20,M22…逆マイクロストリップ線路、 T21…トリプレート線路、 40…マザー基板、 61,61a,151,161,361,362,36
3,371,372,373,374,375…バイア
ホール、 71,71a,152,162,561,562,56
3,571,572,573,574,575…バイア
ホール導体、 81a,81b,82a,83a,83b,91a乃至
91f,92a乃至92g,93a乃至93f,591
a乃至591d,592a乃至592d…バンプ、 101,102,171,172,201,202,3
01,301a,302,303,401,402…接
地導体、 105,205,305…半導体基板、 106,107,206,207,306,307…絶
縁膜、 112a,112b,113a,212a,213a,
213b,312a,312b,312c,312d…
外部接続用導体、 306a,306b,307a,307b…誘電体膜、 309,310…キャパシタ、 315…接続用導体、 320,321,322…ストリップ導体、 320t,321t,324t,325t…接続用導
体、 412a,412b…引き出し導体。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01P 3/08 (56)参考文献 特開 昭61−43463(JP,A) 特開 昭62−272556(JP,A) 特開 平6−125208(JP,A) 特公 昭61−55255(JP,B2) (58)調査した分野(Int.Cl.6,DB名) H01L 27/00 301 H01L 25/065 H01L 25/07 H01L 25/18 H01P 3/08

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 少なくとも一方の面にトランジスタとス
    トリップ導体が形成された半導体基板と、上記半導体基
    板の2つの面にそれぞれ形成された絶縁膜と、上記絶縁
    膜の表面に形成された接続用電極及び表面接地導体とを
    備えた半導体装置であって、 上記絶縁膜と上記ストリップ導体と上記表面接地導体と
    によって伝送線路が構成され、かつ上記表面接地導体が
    上記接続用電極が形成された部分を除いて上記絶縁膜の
    表面を覆うように形成されていることを特徴とする半導
    体装置。
  2. 【請求項2】 上記半導体基板の上記トランジスタが形
    成されている面に、該トランジスタと近接してかつ該ト
    ランジスタの1つの電極に接続された内部接地導体が形
    成され、上記内部接地導体と上記表面接地導体とが、上
    記絶縁膜に形成されたバイアホールを介して、該バイア
    ホールに形成されたバイアホール導体によって接続され
    ている請求項1記載の半導体装置。
  3. 【請求項3】 上記バイアホール導体及び上記表面接地
    導体の各厚さを上記内部接地導体の厚さより厚くした請
    求項2記載の半導体装置。
  4. 【請求項4】 上記絶縁膜において、上記トランジスタ
    の少なくとも1つの電極の直上にバイアホールが形成さ
    れ、該トランジスタの電極が該バイアホールに形成され
    たバイアホール導体を介して上記表面接地導体に接続さ
    れている請求項1記載の半導体装置。
  5. 【請求項5】 上記バイアホール導体及び上記表面接地
    導体の各厚さを上記トランジスタの電極の厚さより厚く
    した請求項4記載の半導体装置。
  6. 【請求項6】 上記絶縁膜は複数の誘電体膜が積層され
    てなり、上記複数の誘電体膜の間にさらにストリップ導
    体が形成されて該ストリップ導体と上記表面接地導体と
    によって伝送線路が構成されている請求項1〜5のうち
    のいずれか1つに記載の半導体装置。
  7. 【請求項7】 上記半導体基板の他方の面に導体が形成
    され、上記トランジスタの電極と上記他方の面に形成さ
    れた導体、又は上記ストリップ導体と上記他方の面に形
    成された導体とが、上記半導体基板に形成されたバイア
    ホールを介して、該バイアホールに形成されたバイアホ
    ール導体によって接続されている請求項1〜6のうちの
    いずれか1つに記載の半導体装置。
  8. 【請求項8】 上記半導体基板の他方の面にさらに、上
    記他方の面に形成された上記導体に接続されたトランジ
    スタが形成されている請求項7記載の半導体装置。
  9. 【請求項9】 請求項1〜8のうちの1つに記載の半導
    体装置を複数個積層し、隣接する半導体装置の各表面接
    地導体間及び各接続用電極間を互いに接続したことを特
    徴とする積層型半導体装置。
JP8067898A 1995-12-18 1996-03-25 半導体装置 Expired - Lifetime JP2905736B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8067898A JP2905736B2 (ja) 1995-12-18 1996-03-25 半導体装置
US08/769,586 US5825080A (en) 1995-12-18 1996-12-18 Semiconductor device provided with surface grounding conductor for covering surfaces of electrically insulating films

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-329057 1995-12-18
JP32905795 1995-12-18
JP8067898A JP2905736B2 (ja) 1995-12-18 1996-03-25 半導体装置

Publications (2)

Publication Number Publication Date
JPH09232513A JPH09232513A (ja) 1997-09-05
JP2905736B2 true JP2905736B2 (ja) 1999-06-14

Family

ID=26409106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8067898A Expired - Lifetime JP2905736B2 (ja) 1995-12-18 1996-03-25 半導体装置

Country Status (2)

Country Link
US (1) US5825080A (ja)
JP (1) JP2905736B2 (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783259B2 (ja) * 1996-07-18 1998-08-06 日本電気株式会社 半導体パッケージとその製造方法
KR100214562B1 (ko) * 1997-03-24 1999-08-02 구본준 적층 반도체 칩 패키지 및 그 제조 방법
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
DE19743264C2 (de) * 1997-09-30 2002-01-17 Infineon Technologies Ag Verfahren zur Herstellung einer Emulationsschaltkreisanordnung sowie Emulationsschaltkreisanordnung mit zwei integrierten Schaltkreisen
US6424034B1 (en) * 1998-08-31 2002-07-23 Micron Technology, Inc. High performance packaging for microprocessors and DRAM chips which minimizes timing skews
US6355950B1 (en) 1998-09-23 2002-03-12 Intel Corporation Substrate interconnect for power distribution on integrated circuits
DE19853703A1 (de) 1998-11-20 2000-05-25 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises
EP1145315A1 (de) 1998-12-30 2001-10-17 Infineon Technologies AG Vertikal integrierte halbleiteranordnung
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
US6143072A (en) * 1999-04-06 2000-11-07 Ut-Battelle, Llc Generic process for preparing a crystalline oxide upon a group IV semiconductor substrate
FR2792440B1 (fr) * 1999-04-19 2001-06-08 Schlumberger Systems & Service Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d'une couche complementaire
US6278181B1 (en) * 1999-06-28 2001-08-21 Advanced Micro Devices, Inc. Stacked multi-chip modules using C4 interconnect technology having improved thermal management
US6249136B1 (en) * 1999-06-28 2001-06-19 Advanced Micro Devices, Inc. Bottom side C4 bumps for integrated circuits
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP4422323B2 (ja) 2000-12-15 2010-02-24 株式会社ルネサステクノロジ 半導体装置
US6867501B2 (en) * 2001-11-01 2005-03-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
WO2003063242A1 (en) * 2002-01-16 2003-07-31 Alfred E. Mann Foundation For Scientific Research Space-saving packaging of electronic circuits
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
JP2003273231A (ja) * 2002-03-19 2003-09-26 Fujitsu Ltd 半導体集積回路のシールド構造
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US20040124538A1 (en) * 2002-12-31 2004-07-01 Rafael Reif Multi-layer integrated semiconductor structure
US7064055B2 (en) * 2002-12-31 2006-06-20 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure having a seamless bonding interface
US7307003B2 (en) * 2002-12-31 2007-12-11 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure incorporating a processing handle member
JP3800335B2 (ja) * 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
KR20050016087A (ko) * 2003-08-06 2005-02-21 로무 가부시키가이샤 반도체장치
TWI221327B (en) * 2003-08-08 2004-09-21 Via Tech Inc Multi-chip package and process for forming the same
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
FR2867609B1 (fr) * 2004-03-12 2006-12-01 United Monolithic Semiconduct Boitier miniature hyperfrequence de puissance et procede de fabrication du boitier
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
TWI331370B (en) * 2004-06-18 2010-10-01 Megica Corp Connection between two circuitry components
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7087538B2 (en) * 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7723759B2 (en) * 2005-10-24 2010-05-25 Intel Corporation Stacked wafer or die packaging with enhanced thermal and device performance
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US7605458B1 (en) * 2007-02-01 2009-10-20 Xilinx, Inc. Method and apparatus for integrating capacitors in stacked integrated circuits
SG150410A1 (en) * 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8171627B2 (en) * 2007-12-21 2012-05-08 Spansion Llc Method of forming an electronic device
US8228855B2 (en) 2008-03-24 2012-07-24 Qualcomm Incorporated Uplink power headroom definition for E-DCH in CELL—FACH
US8502373B2 (en) * 2008-05-05 2013-08-06 Qualcomm Incorporated 3-D integrated circuit lateral heat dissipation
US8405197B2 (en) * 2009-03-25 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with stacked configuration and method of manufacture thereof
KR101069287B1 (ko) * 2009-04-29 2011-10-04 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US8063654B2 (en) * 2009-07-17 2011-11-22 Xilinx, Inc. Apparatus and method for testing of stacked die structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3489954A (en) * 1965-10-22 1970-01-13 Honeywell Inc Wire-wrap connector assemblies in which connector blocks are loosely held for wire-wrapping and thereafter tightened
US3533023A (en) * 1967-09-19 1970-10-06 Motorola Inc Multilayered circuitry interconnections with integral shields
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
JPS63156348A (ja) * 1986-12-19 1988-06-29 Fujitsu Ltd 半導体装置
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
JPH06310547A (ja) * 1993-02-25 1994-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5401687A (en) * 1993-04-15 1995-03-28 Martin Marietta Corporation Process for high density interconnection of substrates and integrated circuit chips containing sensitive structures
US5721454A (en) * 1995-12-20 1998-02-24 Intel Corporation Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug

Also Published As

Publication number Publication date
US5825080A (en) 1998-10-20
JPH09232513A (ja) 1997-09-05

Similar Documents

Publication Publication Date Title
JP2905736B2 (ja) 半導体装置
JP3036233B2 (ja) 半導体装置およびその製造方法
US6424006B1 (en) Semiconductor component
US7884458B2 (en) Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package
JP2507476B2 (ja) 半導体集積回路装置
JPS6355213B2 (ja)
JP3171172B2 (ja) 混成集積回路
JP2002299563A (ja) 高周波半導体装置
JP2904123B2 (ja) 多層フィルムキャリアの製造方法
KR860000971B1 (ko) 마이크로파 전계효과 트랜지스터
GB2189084A (en) Integrated circuit packaging
US20230268343A1 (en) Semiconductor device
JPH05335487A (ja) 伝送回路素子
JP3537350B2 (ja) マイクロ波回路パッケージおよびその製造方法
JPH09238005A (ja) 高周波線路、それを用いた高周波回路、低雑音増幅器
US20240038693A1 (en) Semiconductor structure and manufacturing method thereof
JPH02271656A (ja) 多層化マイクロ波集積回路
JP3224932B2 (ja) 高周波回路
JP3290754B2 (ja) 半導体搭載用多層基板
JPH06169064A (ja) 半導体装置
JP2001358141A (ja) 半導体装置
JPS5824957B2 (ja) ハンドウタイシユセキカイロヨウタソウハイセンキバン
JPH02140969A (ja) 半導体集積回路装置
JPH0997818A (ja) フリップチップ構造及びその実装方法
JPH1154696A (ja) 高周波多層誘電体基板およびマルチチップモジュール

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 15

EXPY Cancellation because of completion of term