[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2987043B2 - 薄膜トランジスタ素子およびその製造方法 - Google Patents

薄膜トランジスタ素子およびその製造方法

Info

Publication number
JP2987043B2
JP2987043B2 JP5293040A JP29304093A JP2987043B2 JP 2987043 B2 JP2987043 B2 JP 2987043B2 JP 5293040 A JP5293040 A JP 5293040A JP 29304093 A JP29304093 A JP 29304093A JP 2987043 B2 JP2987043 B2 JP 2987043B2
Authority
JP
Japan
Prior art keywords
insulating film
electrode
thin film
film transistor
transistor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5293040A
Other languages
English (en)
Other versions
JPH07147408A (ja
Inventor
真弓 井上
弘 江崎
伸行 坪井
達彦 田村
守 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5293040A priority Critical patent/JP2987043B2/ja
Publication of JPH07147408A publication Critical patent/JPH07147408A/ja
Application granted granted Critical
Publication of JP2987043B2 publication Critical patent/JP2987043B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【産業上の利用分野】この発明は、液晶表示装置等に利
用できる薄膜トランジスタ素子およびその製造方法に関
するものである。
【従来の技術】従来の液晶表示装置を構成するアクティ
ブマトリクス基板における薄膜トランジスタ(以下TF
Tと略する)の構造を、図2の部分断面図を用いて説明
する。非晶質シリコン薄膜トランジスタは、ガラスや石
英などの絶縁性基板1上に第1の電極たとえばアルミニ
ウムからなるゲ−ト電極8が形成され、そのゲ−ト電極
8を覆うようにしてアルミニウムを陽極酸化することに
よって第1のゲ−ト絶縁膜9が形成され、さらに窒化シ
リコンの第2のゲ−ト絶縁膜10を介して非晶質シリコ
ン半導体層(a−Si層)11とチャンネルストッパ層
12が形成され、チタンおよびアルミニウムからなるソ
−ス電極13aおよびドレイン電極13bがリンを含む
非晶質シリコン半導体層(n+ a−Si層)11a,1
1bを介して形成されている。このようなTFTの製造
方法における製作工程の例は図3に示す通りである。ま
ず、図3(a)のように絶縁性基板1上にアルミニウム
(Al)を製膜して、フォトリソグラフィ技術によりゲ
−ト電極8を形成する。次に図3(b)のようにゲ−ト
電極8の必要部分に陽極酸化することにより、酸化アル
ミニウム(AlOx)の第1のゲ−ト絶縁膜9を形成す
る。次に図3(c)のようにTFTの主材料である窒化
シリコン(SiNx )からなる第2のゲ−ト絶縁膜1
0、非晶質半導体層(a−Si層)11、チャンネルス
トッパ層12およびソ−ス・ドレイン電極13a,13
bと半導体間でオ−ミック接触を得るためのn+ a−S
i層11a,11bをプラズマCVD法により連続製膜
し、図3(d)のようにTFTを形成する部分以外のチ
ャンネルストッパ層12とa−Si層11およびn+
−Si層11a,11bをエッチング除去する。最後に
図3(e)のようにAlを製膜してフォトリソグラフィ
技術によりソ−ス電極13aおよびドレイン電極13b
を形成し、TFTのチャンネル部上のn+ a−Si層1
1a,11bを除去してTFTが完成する。
【発明が解決しようとする課題】しかしながら、この従
来例は、陽極酸化によって形成された第1のゲ−ト絶縁
膜9において、後工程のチャンネルストッパ層12の形
成のためのBHFエッチング中に、たとえば図3(c)
の第2のゲ−ト絶縁膜10の欠陥部17などによる陽極
酸化膜である第1のゲート絶縁膜9の露出部で、図3
(d)のように第1のゲート絶縁膜9がフッ酸によって
エッチングされ、第1のゲ−ト絶縁膜9が薄くなること
により、低耐圧部が発生するという問題点があった。こ
れに対して、耐フッ酸性に優れた第1のゲート絶縁膜9
を形成しようとすると、膜表面の凹凸が大きくなって、
絶縁耐圧を低下させるという問題点もあった。その結
果、図2のようにゲート電極8−ドレイン電極13b間
が短絡15する可能性があった。したがって、この発明
の目的は、第1の絶縁膜の耐フッ酸性と絶縁耐圧を同時
に達成することができる薄膜トランジスタ素子およびそ
の製造方法を提供することである。
【課題を解決するための手段】請求項1の薄膜トランジ
スタ素子は、絶縁性基板上に形成された第1の電極と、
この第1の電極の表面に陽極酸化により形成したフッ化
物を含む第1の絶縁膜と、この第1の絶縁膜上に前記陽
極酸化以外の手段によって形成された第2の絶縁膜と、
この第2の絶縁膜上に形成されたチャンネルストッパ層
を含む半導体層と、この半導体層上に形成された第2の
電極とを備えたものである。請求項2の薄膜トランジス
タ素子の製造方法は、請求項1記載の薄膜トランジスタ
素子の製造方法であって、第1の絶縁膜を形成する陽極
酸化時の電解液に、フッ化アンモニウムを0.5モル/
l以上含むことにより、フッ化物を含む第1の絶縁膜を
形成するものである。請求項3の薄膜トランジスタ素子
の製造方法は、請求項2において、第1の電極をAlま
たはTaを主成分とした薄膜とするものである。
【作用】請求項1の薄膜トランジスタ素子によれば、第
1の電極上に陽極酸化により形成する第1の絶縁膜がフ
ッ化物を含むため耐HF性が大きいので、第2の絶縁膜
の欠陥部などによりチャンネルストッパ層の形成の際の
BHFエッチング中に欠陥部等を通して第1の絶縁膜が
エッチングされ、低耐圧部が発生するのを防止でき、こ
のため耐フッ酸性と絶縁耐圧を同時に向上できるので、
ゲート電極とソース電極間等の短絡を防止することがで
きる。請求項2の薄膜トランジスタ素子の製造方法によ
れば、請求項1記載の薄膜トランジスタ素子の製造方法
であって、第1の絶縁膜を形成する陽極酸化時の電解液
に、フッ化アンモニウムを0.5モル/l以上含むこと
により、フッ化物を含む第1の絶縁膜を形成するため、
ゲート電極とソース電極間等の短絡のない薄膜トランジ
スタ素子が形成できるので、歩留りを向上することがで
きる。請求項3の薄膜トランジスタ素子の製造方法によ
れば、請求項2において、第1の電極をAlまたはTa
を主成分とした薄膜とするため、請求項2の作用のほ
か、第1の電極が単一層および積層のいずれの場合で
も、第1の絶縁膜の形成が容易にできる。
【実施例】この発明の第1の実施例を図1に基づいて説
明する。すなわち、図1は薄膜トランジスタ素子の製造
工程を示す部分断面図であり、1は薄膜トランジスタ素
子の絶縁性基板であり、ガラス基板を用いている。2は
絶縁性基板1上に形成されたストライプ状のAl膜のゲ
ート電極である第1の電極である。3は第1の電極2の
表面に陽極酸化により形成したフッ化物を含む膜よりな
るAl2 3 のゲート絶縁膜である第1の絶縁膜であ
る。4は第1の絶縁膜3上に陽極酸化以外の手段によっ
て形成されたSiNx (窒化シリコン絶縁膜)のゲート
絶縁膜である第2の絶縁膜である。5はa−Si層(非
晶質シリコン半導体層)の半導体層である。6はSiN
x 膜のチャンネルストッパ層である。7は第1の電極2
に直交したソース電極である第2の電極である。この実
施例によれば、第1の電極2上に陽極酸化により形成す
る第1の絶縁膜3がフッ化物を含むため耐HF性が大き
いので、図1(c)のように第2の絶縁膜4の欠陥部1
7などによりチャンネルストッパ層6の形成の際のBH
Fエッチング中に欠陥部17を通して第1の絶縁膜3が
エッチングされ、低耐圧部が発生するのを防止でき、こ
のため耐フッ酸性と絶縁耐圧を同時に向上できるので、
ゲート電極である第1の電極2とソース電極である第2
の電極7間等の短絡を防止することができる。つぎにこ
の薄膜トランジスタ素子の製造方法について説明する。
すなわち、図1に示すように、絶縁性基板1としてのガ
ラス基板上にAl膜を300nm形成し、フォトリソグ
ラフィとエッチングにより第1の電極2として図1
(a)のようにゲ−ト電極を完成した。陽極酸化法によ
り、第1の絶縁膜3として図1(b)のようにAl2
3 膜(Alの陽極酸化膜)を200nm形成した。陽極
酸化条件はクエン酸を主成分とし、エチレングリコ−ル
を溶媒とする電解液にフッ化アンモニウムを1モル/l
(リットル)添加したものを30℃に加温し、電流密度
5mA/cm2 、所定電圧140Vまで定電流で行っ
た。140V到達後は定電圧で電流値が初期の1%に低
下するまで延長した。つぎに図1(c)のようにプラズ
マCVD法により第2の絶縁膜4としてゲ−ト絶縁膜S
iNx (窒化シリコン絶縁膜)を200nm製膜すると
ともに、半導体層5のa−Si(非晶質シリコン半導体
層)を50nmと、その上に設けられるチャンネルスト
ッパ層6のSiNx 膜を100nm連続製膜した。この
チャンネルストッパ層6のSiNx 膜を選択的にエッチ
ングし、図1(d)のようにチャンネルストッパ層6と
した。Alの300nmをスパッタリング法で形成した
後、フォトリソグラフィとエッチングにより、図1
(e)のようにソース電極7を形成し、薄膜トランジス
タ素子を完成した。このような製造方法により製造され
た薄膜トランジスタ素子の第1の絶縁膜3を成分分析す
ると、フッ化物が混入していることが明らかとなった。
また比較測定のため、第1の絶縁膜3にフッ化物を含ま
ないサンプルも用意した。これらのサンプルについて、
ゲ−ト電極2とソ−ス電極7間に50V印加したときの
ショ−ト発生数を測定した。尚クロスポイントは一枚あ
たり10万個有するものを用いた。その結果、陽極酸化
膜すなわち第1の絶縁膜3の構成と欠陥数の関係を表1
に示した。
【表1】 この表1より、第1の絶縁膜3にフッ化物を混入したも
のが良好であることがわかった。したがって、この薄膜
トランジスタ素子の製造方法によれば、第1の絶縁膜3
を形成する陽極酸化時の電解液にフッ化アンモニウムを
含むことにより、フッ化物を含む第1の絶縁膜3を形成
でき、ゲート電極2とソース電極7間の短絡のない薄膜
トランジスタ素子が形成できるので、欠陥のない第1の
絶縁膜3を得ることで歩留りを向上することができる。
この発明の第2の実施例の薄膜トランジスタ素子の製造
方法について説明する。すなわち、絶縁性基板1として
のガラス基板上にAl:Ta膜を300nm形成し、フ
ォトリソグラフィとエッチングにより第1の電極2とし
てゲ−ト電極を形成した。第1の絶縁膜3は、表2に示
したように、種々の陽極酸化条件とくに電解液のフッ化
アンモニウム濃度に着目して、第1の絶縁膜3を各々2
00nmの厚さに形成した。この時の陽極酸化条件は、
温度30℃、アジピン酸の非水溶液を用いて、電流密度
1mA/cm2 で行なった。その他は第1の実施例と同
様である。第1の絶縁膜3の膜質の評価は、チャンネル
ストッパ層6の形成時に用いるBHF液によるエッチン
グ量と膜表面の凹凸の観察によって行った。また良否の
判定は、BHF液のエッチング量で2分浸漬後の第1の
絶縁膜3の残膜量が30nm以上のものを○、0以下を
×とした。膜表面の凹凸は目検で白濁の感じられるもの
を×とした。これら2点より両方を満足するものを○と
した。
【表2】 表2を参照すると、フッ化アンモニウム濃度が1.1〜
1.7モル/lの4種類でよい結果が得られた。つぎ
に、実施例1と同様に4種類の積層構成の薄膜トランジ
スタ素子を作製し、これらのサンプルについてゲ−ト電
極2とソ−ス電極7間に50V印加したときのショ−ト
発生数を測定した。その結果、いずれも欠陥数はゼロで
あった。したがって、第1の絶縁膜3を形成する陽極酸
化時の電解液に、フッ化アンモニウムを1モル/l以上
含むことにより、耐圧性と耐フッ酸性を同時に達成でき
ることがわかる。これにより、第1の実施例と同様の効
果を得ることができる。この発明の第3の実施例の薄膜
トランジスタ素子の製造方法について説明する。すなわ
ち、ガラス基板上にAl/Al:Ta膜を200nm/
100nm形成し、フォトリソグラフィとエッチングに
より第1の電極2としてゲ−ト電極を形成した。第1の
絶縁膜3のAl2 3 膜は、表3に示したように、種々
の陽極酸化条件を用いて各々200nmの厚さに形成し
た。この時の陽極酸化条件は、アジピン酸の非水溶液を
用いて、温度30℃、電流密度1mA/cm2 で行っ
た。その他は第1の実施例と同様である。また膜質評価
は実施例2と同様である。
【表3】 表3を参照すると、フッ化アンモニウム濃度が0.5〜
1.3モル/lの範囲でよい結果が得られた。それ以上
の濃度では、膜表面に白濁が見られた。また実施例1と
同様に5種類の積層構成の薄膜トランジスタ素子を作製
し、これらのサンプルについてゲ−ト電極2とソ−ス電
極7間に50V印加したときのショ−ト発生数を測定し
た。その結果、いずれも欠陥数はゼロであった。したが
って、フッ化アンモニウム濃度が0.5モル/l以上で
耐圧性と耐フッ酸性を同時に達成し得ることがわかる。
なお、第1の電極2はAlまたはTaを主成分とした薄
膜の単一層および積層構造にすると、第1の絶縁膜3の
形成が容易にできる。
【発明の効果】請求項1の薄膜トランジスタ素子によれ
ば、第1の電極上に陽極酸化により形成する第1の絶縁
膜がフッ化物を含むため耐HF性が大きいので、第2の
絶縁膜の欠陥部などによりチャンネルストッパ層の形成
の際のBHFエッチング中に欠陥部等を通して第1の絶
縁膜がエッチングされ、低耐圧部が発生するのを防止で
き、このため耐フッ酸性と絶縁耐圧を同時に向上できる
ので、ゲート電極とソース電極間等の短絡を防止するこ
とができるという効果がある。請求項2の薄膜トランジ
スタ素子の製造方法によれば、請求項1記載の薄膜トラ
ンジスタ素子の製造方法であって、第1の絶縁膜を形成
する陽極酸化時の電解液に、フッ化アンモニウムを0.
5モル/l以上含むことにより、フッ化物を含む第1の
絶縁膜を形成するため、ゲート電極とソース電極間等の
短絡のない薄膜トランジスタ素子が形成できるので、歩
留りを向上することができる。請求項3の薄膜トランジ
スタ素子の製造方法によれば、請求項2において、第1
の電極をAlまたはTaを主成分とした薄膜とするた
め、請求項2の効果ほか、第1の電極が単一層および積
層のいずれの場合でも、第1の絶縁膜の形成が容易にで
きる。
【図面の簡単な説明】
【図1】この発明の第1の実施例の薄膜トランジスタ素
子の製造工程を示す部分断面図である。
【図2】従来の薄膜トランジスタ素子の部分断面図であ
る。
【図3】その薄膜トランジスタ素子の製造工程を示す部
分断面図である。
【符号の説明】
1 絶縁性基板 2 第1の電極 3 第1の絶縁膜 4 第2の絶縁膜 5 半導体層 6 チャンネルストッパ層 7 第2の電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田村 達彦 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 竹田 守 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (58)調査した分野(Int.Cl.6,DB名) G02F 1/1343 G02F 1/136 H01L 21/316 H01L 21/336 H01L 29/786

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上に形成された第1の電極
    と、この第1の電極の表面に陽極酸化により形成したフ
    ッ化物を含む第1の絶縁膜と、この第1の絶縁膜上に前
    記陽極酸化以外の手段によって形成された第2の絶縁膜
    と、この第2の絶縁膜上に形成されたチャンネルストッ
    パ層を含む半導体層と、この半導体層上に形成された第
    2の電極とを備えた薄膜トランジスタ素子。
  2. 【請求項2】 請求項1記載の薄膜トランジスタ素子の
    製造方法であって、第1の絶縁膜を形成する陽極酸化時
    の電解液に、フッ化アンモニウムを0.5モル/l以上
    含むことにより、フッ化物を含む第1の絶縁膜を形成す
    ることを特徴とする薄膜トランジスタ素子の製造方法。
  3. 【請求項3】 第1の電極がAlまたはTaを主成分と
    した薄膜である請求項2記載の薄膜トランジスタ素子の
    製造方法。
JP5293040A 1993-11-24 1993-11-24 薄膜トランジスタ素子およびその製造方法 Expired - Fee Related JP2987043B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5293040A JP2987043B2 (ja) 1993-11-24 1993-11-24 薄膜トランジスタ素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5293040A JP2987043B2 (ja) 1993-11-24 1993-11-24 薄膜トランジスタ素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07147408A JPH07147408A (ja) 1995-06-06
JP2987043B2 true JP2987043B2 (ja) 1999-12-06

Family

ID=17789715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5293040A Expired - Fee Related JP2987043B2 (ja) 1993-11-24 1993-11-24 薄膜トランジスタ素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP2987043B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101623956B1 (ko) 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Also Published As

Publication number Publication date
JPH07147408A (ja) 1995-06-06

Similar Documents

Publication Publication Date Title
JP2987043B2 (ja) 薄膜トランジスタ素子およびその製造方法
JP3094610B2 (ja) 薄膜トランジスタの製造方法
JP3023040B2 (ja) 薄膜トランジスタ素子の製造方法
JP3120521B2 (ja) 金属膜の陽極酸化方法
JP3056927B2 (ja) 薄膜トランジスタ素子およびその製造方法
JPH0774360A (ja) 垂直形薄膜トランジスターの製造方法
JP3114303B2 (ja) 薄膜トランジスタパネル及びその製造方法
JP2788601B2 (ja) 金属配線、薄膜トランジスタおよびtft液晶表示装置
JP2948436B2 (ja) 薄膜トランジスタおよびそれを用いる液晶表示装置
JP3245613B2 (ja) 薄膜素子の製造方法
JP3341399B2 (ja) 液晶表示装置のアクティブマトリクス基板の陽極酸化方法
JPH0661490A (ja) 2層構造絶縁膜及びそれを用いた電子装置及びtft液晶表示装置
JPH08120489A (ja) 陽極酸化方法およびそれを利用する薄膜トランジスタの製造方法
JPH06244417A (ja) 薄膜トランジスタおよびその製造方法
JP3638715B2 (ja) 半導体装置の評価方法
JP2003045887A (ja) 薄膜トランジスタの製造方法
JPH06338489A (ja) 金属膜の製造方法
JPH05152572A (ja) 金属配線、及びそれを用いた半導体装置及びtft液晶表示装置
JPH04218926A (ja) 薄膜トランジスタの製造方法
JPH06265933A (ja) 液晶表示装置及びその製造方法
JPH05183162A (ja) 傾斜機能材料薄膜及び薄膜トランジスタ
JP3257001B2 (ja) 多層配線板及び多層配線板の製造方法
JP2662180B2 (ja) 電子素子
JPH06216389A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
JPH0862630A (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees