[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2975979B2 - ボールグリッドアレイ半導体パッケージ用可撓性回路基板 - Google Patents

ボールグリッドアレイ半導体パッケージ用可撓性回路基板

Info

Publication number
JP2975979B2
JP2975979B2 JP9159227A JP15922797A JP2975979B2 JP 2975979 B2 JP2975979 B2 JP 2975979B2 JP 9159227 A JP9159227 A JP 9159227A JP 15922797 A JP15922797 A JP 15922797A JP 2975979 B2 JP2975979 B2 JP 2975979B2
Authority
JP
Japan
Prior art keywords
solder ball
circuit board
flexible circuit
ground
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9159227A
Other languages
English (en)
Other versions
JPH10200011A (ja
Inventor
一 權 沈
榮 旭 許
ダビーウクス ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ANAMU INDASUTORIARU KK
Original Assignee
ANAMU INDASUTORIARU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019960077901A external-priority patent/KR100218636B1/ko
Priority claimed from KR1019960077900A external-priority patent/KR100218635B1/ko
Priority claimed from KR1019960077902A external-priority patent/KR100218632B1/ko
Application filed by ANAMU INDASUTORIARU KK filed Critical ANAMU INDASUTORIARU KK
Publication of JPH10200011A publication Critical patent/JPH10200011A/ja
Application granted granted Critical
Publication of JP2975979B2 publication Critical patent/JP2975979B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はダイフラグ（Die Fl
ag）構造を有するボールグリッドアレイ（Ball Grid Ar
ray ：ＢＧＡ）半導体パッケージ用可撓性回路基板に関
するもので、より詳しくは半導体チップ搭載板として熱
放出及びグラウンド用ソルダボールパッドを用いたダイ
フラグ構造を有するボールグリッドアレイ半導体パッケ
ージ用可撓性回路基板に関するものである。
【０００２】
【従来の技術】一般に、ボールグリッドアレイ半導体パ
ッケージは、回路基板の上面に半導体チップが装着さ
れ、マザーボード（Mother Board）のような導電性材料
に対する電気的接続が半導体チップの付着された回路基
板面の対向面上に位置するソルダボールのアレイにより
なされる構造の半導体パッケージで、ボールグリッドア
レイ半導体パッケージは２００ピン以上の多ピンデバイ
ス又は高集積化された大規模集積回路（ＶＬＳＩ）、マ
イクロプロセッサ等の用途として脚光を浴びている。
【０００３】このようなボールグリッドアレイ半導体パ
ッケージに使用される回路基板としては、通常、厚さ数
百ミクロン以上の印刷回路基板が使用されてきたが、最
近、半導体パッケージの軽薄化に寄与するとともに、ビ
アホールを形成させる必要がなくて、工程性が良好であ
り、熱抵抗率が低い、厚さ数十ミクロンの範囲の可撓性
フィルムに回路パターンを形成させた可撓性回路基板が
注目を浴びている。
【０００４】図８は従来の平板型ダイフラグ２０’構造
を有する可撓性回路基板１０’を示す平面図で、このよ
うな従来のダイフラグ２０’構造は正方形又は長方形の
半導体チップ搭載板３０’とパワーボンディング用リン
グ又はストリップ２１とから構成され、ダイフラグ２
０’の外郭部底面にソルダボールが融着されるソルダボ
ール１３及び一端に金鍍金されたワイヤーボンディング
用フィンガー１２が形成された多数の導電性トレース１
１が位置する。正方形又は長方形の半導体チップ搭載板
３０’のコーナーにはグラウンド用トレース２４が接続
され、パワーボンディング用リング又はストリップ２１
にはパワーシグナル伝達トレース２２が接続されてい
る。
【０００５】図９は従来の図８の平板型ダイフラグ２
０’の構造を有する可撓性回路基板１０’を用いたボー
ルグリッドアレイ半導体パッケージ１’の側断面図であ
る。
【０００６】このような従来の平板型ダイフラグ２０’
構造を有する可撓性回路基板１０’の全体的構成は、可
撓性樹脂フィルム１４と、前記可撓性樹脂フィルム１４
の上面に形成され、ソルダボールパッド１３を有する電
気的導電性の多数のトレースでなる印刷回路パターン
と、前記印刷回路パターンにより取り囲まれた内側中央
部に形成される正方形又は長方形の半導体チップ搭載板
３０’と、その外郭のグラウンドボンディング用リム２
３とからなる。ソルダボールパッド１３の底面にはソル
ダボール５融着用ソルダボールランドが形成されるよ
う、化学的エッチング法等により可撓性樹脂フィルム１
４が穿孔されている。
【０００７】工程効率性を考慮して可撓性回路基板１
０’を堅固な状態に維持するため、四角環状の金属フレ
ーム（ヒートスプレッダ６として機能）が可撓性回路基
板１０’上に接着層７を介在して接着される。半導体チ
ップ２は可撓性回路基板１０’の中央の半導体チップ搭
載板３０’上にエポキシ樹脂等の接着層７を介在して実
装される。従って、四角環状の金属フレーム６は半導体
チップ２を取り囲む形状にその外郭部に位置する。半導
体チップ２上のボンドパッドと導電性トレース１１の先
端のワイヤーボンディング用フィンガー１２又はパワー
ボンディング用リング２１とはワイヤー３でボンディン
グされて電気的に接続される。半導体チップ２とワイヤ
ー３等は樹脂封止部４により外部環境から保護される。
外部に対する入力端子としてのソルダボール５は半導体
チップ搭載板３０’の外郭下部のソルダボールパッド１
３に融着される。
【０００８】半導体チップ搭載板３０’の母材は銅層で
あるが、銅層は樹脂封止部形成用エポキシ樹脂との接着
性が良好でないので、その上面にニッケル層が鍍金さ
れ、その上面にはさらに高価の金層が鍍金されている。
【０００９】
【発明が解決しようとする課題】このような従来のダイ
フラグ２０’の構造を有する可撓性回路基板１０’にお
いては、半導体チップ搭載板３０’が比較的広い面積を
有する正方形又は長方形のプレーンに形成されるため、
金鍍金時にコストアップ（Cost-up ）される問題がある
とともに、半導体チップの作動時に発生される熱による
素材相互間の熱膨張係数の差により起こる機械的応力の
吸収が足りなくて、完成されたパッケージの曲がり又は
クラックが発生する憂いがある。従って、入出力端子と
してのソルダボールの融着時、ソルダボールの偏平度
（Coplanarity ）が良好でなくて、マザーボード等への
実装時、接続不良乃至短絡が発生する憂いがある。
【００１０】さらに、半導体チップ搭載板３０’上に熱
伝導性に優れた充填エポキシ樹脂をディスペンシングし
た後、半導体チップ（図示せず）を押圧して実装する
時、銀充填エポキシ樹脂が均一に拡大付着しないか、ボ
イド（Void）が発生しやすくて、半導体チップと回路基
板１０’間の界面で剥離現象が発生する憂いがあるとと
もに、グラウンドボンディング用リム２３に連結された
グラウンド用トレース２４のフィンガー付近までブリー
ドアウト（Bleed-out ）されて、パワーボンディング用
リング又はストリップ２１とグラウンドトレース２４が
エポキシ樹脂内に充填された銀によりショートされるか
又は導電性トレース１１がショートする憂いがあるとと
もに、ワイヤーボンディングの不良が発生する憂いがあ
った。
【００１１】従って、本発明の第１目的は、金鍍金領域
を最少化してコストダウン（Cost-down ）をなすととも
に、素材間の熱膨張係数の差に起因する機械的応力によ
る変形を最少化し、銀充填エポキシ樹脂のブリードアウ
トにより起されるショート及びワイヤーボンディング不
良に対する憂いを除去したダイフラグ構造を有するボー
ルグリッドアレイ半導体パッケージ用可撓性回路基板を
提供することである。
【００１２】本発明の第２目的は、金鍍金領域を最少化
してコストダウンをなすとともに、素材間の熱膨張係数
の差に起因する機械的応力による変形を最少化し、ボイ
ドの発生の憂いなしに銀充填エポキシ樹脂の均一な拡大
付着を可能にするダイフラグ構造を有するボールグリッ
ドアレイ半導体パッケージ用可撓性回路基板を提供する
ことである。
【００１３】本発明の第３目的は、金鍍金領域を最少化
してコストダウンをなすとともに、素材間の熱膨張係数
の差に起因する機械的応力による変形を最少化し、ボイ
ドの発生の憂いなしに銀充填エポキシ樹脂の均一な拡大
付着を可能にし、銀充填エポキシ樹脂のブリードアウト
の防止が可能であるダイフラグ構造を有するボールグリ
ッドアレイ半導体パッケージ用可撓性回路基板を提供す
ることである。
【００１４】
【課題を解決するための手段】本発明の第１ないし第３
目的を達成するため、本発明のボールグリッドアレイ半
導体パッケージ用可撓性回路基板は、可撓性樹脂フィル
ムと、前記可撓性樹脂フィルムの可撓性回路基板形成領
域の外周部に形成され、ソルダボールパッドを有する多
数の導電性トレースと、放熱及びグラウンド用の多数の
ソルダボールパッド及び銀充填エポキシ樹脂のブリード
アウトを防止するためこれらのソルダボールパッドを電
気的に連結する格子状トレースでなり、前記可撓性回路
基板の中央部に位置する半導体チップ搭載板と、前記半
導体チップ搭載板の外郭に位置するグラウンドボンディ
ング用リムと、前記半導体チップ搭載板とグラウンドボ
ンディング用リムとを電気的に連結する放射状トレース
とを有するダイフラグと、前記ソルダボールパッドと前
記放熱及びグラウンド用ソルダボールパッドとの領域底
面にソルダボールランドが形成されるよう、前記可撓性
樹脂フィルムが穿孔されていることを特徴とする。
【００１５】また、本発明の第１ないし第３目的を達成
するため、本発明のボールグリッドアレイ半導体パッケ
ージ用可撓性回路基板は、可撓性樹脂フィルムと、前記
可撓性樹脂フィルムの可撓性回路基板形成予定領域の外
周部に形成され、ソルダボールパッドを有する多数の導
電性トレースと、放熱及びグラウンド用の多数のソルダ
ボールパッドを有し、それらの最外郭に位置する前記ソ
ルダボールパッドとその内側方向に位置する前記ソルダ
ボールパッドとを電気的に連結して、ボイド発生の憂い
なしに銀充填エポキシ樹脂の均一な放射状拡大を可能に
する放射状インナートレースでなり、前記可撓性回路基
板の中央部に位置する半導体チップ搭載板と、前記半導
体チップ搭載板の外郭に位置するグラウンドボンディン
グ用リムと、前記最外郭に位置する全てのソルダボール
パッドにそれぞれグラウンドボンディング用リムを電気
的に連結する放射状トレースとを有するダイフラグと、
前記ソルダボールパッドと前記放熱及びグラウンド用ソ
ルダボールパッドとの領域底面にソルダボールランドが
形成されるよう、前記可撓性樹脂フィルムが穿孔されて
いることを特徴とする。
【００１６】また、本発明の第１ないし第３目的を達成
するため、前記ダイフラグが、前記グラウンドボンディ
ング用リムの内側に隣接した位置に形成される樹脂ブリ
ードアウト防止用リングと、前記放射状トレースが、前
記樹脂ブリードアウト防止用リングに連結され、この連
結位置とは異なる位置で樹脂ブリードアウト防止用リン
グとグラウンドボンディング用リムとを電気的に連結す
るリング連結トレースとをさらに備えることを特徴とす
る前記項目００１５記載のボールグリッドアレイ半導体
パッケージ用可撓性回路基板である。
【００１７】
【発明の実施の形態】以下、本発明を添付図面を参照し
てより詳しく説明する。
【００１８】図１は本発明の好ましい第１具体例による
可撓性回路基板１０ａ上のダイフラグ２０ａの構造を示
す平面図で、可撓性回路基板１０ａの外郭部に対する図
示は省略した。これは本発明の第１目的を達成するため
のものである。
【００１９】第１具体例による可撓性回路基板１０ａ上
のダイフラグ２０ａの構造は、半導体チップ搭載板３０
ａと、半導体チップ搭載板３０ａの外郭に位置するグラ
ウンドボンディング用リム２３及び／又はパワーボンデ
ィング用リング（ストリップ）２１と、半導体チップ搭
載板３０ａとグラウンドボンディング用リム２３とを電
気的に連結する放射状トレース２７とから構成される。
【００２０】ここで、グラウンドボンディング用リム２
３とパワーボンディング用リング（ストリップ）２１は
両者のいずれか一方のみを形成させ、他方は導電性トレ
ース１１に直接ワイヤーボンディングすることもでき、
かつグラウンドボンディング用リム２３及びパワーボン
ディング用リング（ストリップ）２１の位置はどの方が
内側に位置するかかまわないが、エポキシ樹脂のブリー
ドアウトを緩和させるため、最内側に位置するものはリ
ムの形態に形成させ、その外側に位置するものはリムの
コーナーから外部に延長されるグラウンド用又はパワー
シグナル伝達用トレース２４又は２２を形成させるため
の空間確保のため、ストリップの形態に形成させること
もできる。
【００２１】しかし、その形態は本発明において任意的
である。グラウンドボンディング用リム２３及びパワー
ボンディング用リング（ストリップ）２１にはそれぞれ
グラウンド用トレース２４及びパワーシグナル伝達トレ
ース２２が接続されて延長される。
【００２２】半導体チップ搭載板３０ａは、放熱及びグ
ラウンド用として使用される多数のソルダボール５と、
銀充填エポキシ樹脂のブリードアウトを防止するため、
格子形に各々のソルダボールパッド２５を電気的に連結
する格子状トレース２６とからなり、可撓性回路基板１
０ａの中央部に位置する。従って、半導体チップ搭載板
３０ａの面積の大幅的な縮小が可能であり、分散された
多数の放熱及びグラウンド用ソルダボールパッド２５に
より、半導体チップ（図示せず）の作動時に発生される
熱による素材相互間の熱膨張係数差に起因する機械的応
力を効率的に分散させることができるので、半導体チッ
プ搭載板３０ａの湾曲、半導体チップと半導体チップ搭
載板３０ａ間の界面剥離、又はクラックの発生の憂いが
ない。
【００２３】又、放熱及びグラウンド用ソルダボールパ
ッド２５が位置する部分の可撓性樹脂はレーザー光線の
照射又は化学的エッチングにより穿孔されているので、
前記ソルダボールパッド２５の底面は外部に直接露出さ
れて高放熱効率を表す。
【００２４】又、可撓性回路基板１０ａを構成し、その
上面に回路パターンが形成される可撓性樹脂フィルムの
素材としては、エポキシ樹脂との結合性が良好である厚
さ２０〜１５０ミクロン、好ましくは厚さ３０〜８０ミ
クロンのポリイミド（Polyimide ）樹脂を使用する。半
導体チップ搭載板３０ａを構成する放熱及びグラウンド
用ソルダボールパッド２５は銅で形成され、エポキシ樹
脂との結合性を向上させるため、その上面にニッケル及
び金が順次鍍金される。又、銅で形成される格子状トレ
ース２６、放射状トレース２７、グラウンドボンディン
グ用リム２３及びパワーボンディング用リング又はスト
リップ２１も、エポキシ樹脂との結合性を向上させるた
め、これら全ての上面又はこれらの少なくとも一部の上
面にニッケル及び金が選択的に順次鍍金できる。一方、
グラウンドボンディング用リム２３及びパワーボンディ
ング用ストリップ２１上のワイヤーボンディング領域
（図示せず）には金鍍金して導電性の向上を図ることも
できる。
【００２５】放射状トレース２７は半導体チップ搭載板
３０ａとグラウンドボンディング用リム２３を電気的に
連結し、放射状トレース２７は外郭の全ての放熱及びグ
ラウンド用ソルダボールパッド２５の各々に一つずつ直
接連結され、必要によっては外郭の格子状トレース２６
にも連結することもできる。このような放射状トレース
２７は半導体チップから発生される熱がソルダボールパ
ッド２５を介して効果的に外部に放出されるようにする
とともに、前記ソルダボールパッド２５とグラウンドボ
ンディング用リム２３とを電気的に連結させることによ
り半導体チップを接地させる。
【００２６】本発明の第１具体例による可撓性回路基板
１０ａのダイフラグ２０ａの構造においては、半導体チ
ップ搭載板３０ａが放熱及びグラウンド用ソルダボール
パッド２５とこれらを格子形に連結する格子状トレース
２６とから構成されるので、半導体チップ搭載板３０上
に熱伝導性に優れた銀充填エポキシ樹脂を各格子内にデ
ィスペンシングした後、半導体チップを押圧して実装す
る時、銀充填エポキシ樹脂が格子内に均一に拡布（拡大
付着）され、格子外部への銀充填エポキシ樹脂のブリー
ドアウトが防止乃至緩和できるので、ショートの憂いが
殆どない。
【００２７】図２は図１の格子形ダイフラグ２０ａの構
造を有する可撓性回路基板１０ａを用いたボールグリッ
ドアレイ半導体パッケージ１の側断面図で、本発明の理
解をより容易にするためのものである。
【００２８】可撓性回路基板１０ａは可撓性樹脂フィル
ム１４とその上面に形成される導電性トレース１１及び
ダイフラグ（図１の２０ａ）の構造で構成される。
【００２９】半導体パッケージ１の製造時、可撓性回路
基板１０ａを堅固な状態に維持するため、中央部に大き
い通孔が形成されている四角環状の金属フレーム（半導
体パッケージ１の完成後、ヒートスプレッダ６として機
能）が可撓性回路基板１０ａ上に接着層７を介在して接
着され、半導体チップ２は可撓性回路基板１０ａの中央
の半導体チップ搭載板３０ａの領域上に接着層７を介在
して実装される。
【００３０】従って、四角環状の金属フレーム６は半導
体チップ２を取り囲む形状にその外郭部に位置する。半
導体チップ上のボンドパッドと導電性トレース１１の先
端のワイヤーボンディング用フィンガー１２、パワーボ
ンディング用リング２１又はグラウンドボンディング用
リム２３とはワイヤー３でボンディングされて電気的に
接続される。半導体チップ２とワイヤー３等は樹脂封止
部４により外部環境から保護される。外部に対する入出
力端子としてのソルダボール５は半導体チップ搭載板３
０ａ領域の外郭下部のソルダボールパッド１３に融着さ
れる。
【００３１】図３及び図４は図１の変形された格子形ダ
イフラグ２０ａの構造を示す平面図で、本発明の第１及
び第３目的を達成するためのものである。
【００３２】図３及び図４は、図１の格子形ダイフラグ
２０ａの構造において、最外郭に位置する放熱及びグラ
ウンド用ソルダボールパッド２５を除外した内側の放熱
及びグラウンド用ソルダボールパッド２５の相互間を電
気的及び熱的に連結する格子状トレース２６の一部を除
去したもので、その除去形態はこれに限定されなく、必
要によって多様に形成させることができる。
【００３３】この場合、前記内側の放熱及びグラウンド
用ソルダボールパッド２５は少なくともどの一位置で最
外郭に位置する放熱及びグラウンド用ソルダボールパッ
ド２５に電気的及び熱的に連結させる必要があり、最外
郭の放熱及びグラウンド用ソルダボールパッド２５は、
半導体チップの接着時の銀充填エポキシ樹脂のブリード
アウトを防止するため、相互格子状トレース２６により
連結されている。
【００３４】図３のダイフラグ２０ａは真中央部に位置
する放熱及びグラウンドソルダボールパッド２５の相互
間を電気的及び熱的に連結する格子状トレース２６が除
去されるとともに、最外郭に位置する放熱及びグラウン
ド用ソルダボールパッド２５と内側の放熱及びグラウン
ド用ソルダボールパッド２５とを電気的及び熱的に連結
する格子状トレース２６の一部が除去されて、半導体チ
ップ搭載板３０ａ領域の中央部が放射螺旋状に開放され
ている。
【００３５】図３及び図４に示すように、半導体チップ
搭載板３０ａ領域の中央部が外郭に延長開放されている
変形された格子型ダイフラグ２０ａの構造を有する可撓
性回路基板は、金鍍金領域を最少化してコストダウンを
なし、素材間の熱膨張係数の差に起因する機械的応力に
よる変形を最少化し、銀充填エポキシ樹脂のブリードア
ウトを防止するとともに、ボイド発生の憂いなしに銀充
填エポキシ樹脂の均一な拡布を可能にする。
【００３６】図５は図１の格子形ダイフラグ構造２０ａ
とほぼ同一構成であるが、放熱及びグラウンド用ソルダ
パッド２５が半導体チップ実装領域（点線で表示した部
分）の外部に延長される変形された図１の格子形ダイフ
ラグ２０ａの構造を示す平面図で、本発明の第１目的を
達成するためのものである。図５に示す格子形ダイフラ
グ２０ａの構造は半導体チップの面積が小さい場合を示
し、最外郭に位置する放熱及びグラウンド用ソルダパッ
ド２５とこれらを相互電気的及び熱的に連結する格子状
トレース２６が半導体チップ搭載板３０ａ領域の外部を
取り囲んでいる。
【００３７】従って、このようなダイフラグ２０ａの構
造を採択すると、銀充填エポキシ樹脂のブリードアウト
が確かに防止できる。又、半導体チップの面積が比較的
大きい場合であっても、これと同一構成を利用し得るこ
とは勿論である。
【００３８】図６は本発明の好ましい第２具体例による
可撓性回路基板１０ｂ上のダイフラグ２０ｂの構造を示
す平面図で、可撓性回路基板１０ｂの外郭部に対する図
示は省略した。本発明の好ましい第２具体例は本発明の
第２目的を達成するためのもので、その基本的な構成は
第１具体例に類似するので、相違点に対してのみ主とし
て説明する。
【００３９】第２具体例による可撓性回路基板１０ｂ上
のダイフラグ２０ｂの構造は、第１具体例と同様、半導
体チップ搭載板３０ｂと、半導体チップ搭載板３０ｂの
外郭に位置するグラウンドボンディング用リム及び／又
はパワーボンディング用リム（ストリップ）２１と、半
導体チップ搭載板３０ｂとグラウンドボンディング用リ
ム２３とを電気的に連結する放射状トレース２７とから
構成される。
【００４０】半導体チップ搭載板３０ｂは、放熱及びグ
ラウンド用として使用される多数のソルダボールパッド
２５と、最外郭に位置する前記ソルダボールパッド２５
とその内側方向に位置する前記ソルダボールパッド２５
とを電気的に連結してボイド発生の憂いなしに銀充填エ
ポキシ樹脂の均一な拡布を可能にする放射状インナート
レース２７’とからなり、可撓性回路基板１０ｂの中央
部に位置する。放射状インナートレース２７’は少なく
とも二つ以上の放熱及びグラウンド用ソルダボールパッ
ドを相互電気的に連結するように形成され、最外郭に位
置する前記ソルダボールパッド２５を介在して放射状ト
レース２７と直線上に電気的に連結される。
【００４１】本発明の第２具体例による可撓性回路基板
１０ｂのダイフラグ２０ｂの構造においては、第１具体
例の格子状トレース２６は存在しないので、銀充填エポ
キシ樹脂のブリードアウト防止効果は微弱であるが、こ
のような格子状トレース２６の不在及び放射状インナー
トレース２７’の存在のため、銀充填エポキシ樹脂を半
導体チップ搭載板３０ｂ上にディスペンシングした後、
半導体チップを押圧して実装する時、銀充填エポキシ樹
脂がボイド発生の憂いなしに放射状に均一に拡布できる
ので、半導体チップと半導体チップ搭載板３０ｂ間の界
面剥離の憂いが無くなる。
【００４２】又、多数の放熱及びグラウンド用ソルダボ
ールパッド２５の使用により、半導体チップ搭載板３０
ｂの面積の大幅的な縮小が可能になり、分散された多数
の放熱及びグラウンド用ソルダボールパッド２５によ
り、半導体チップ（図示せず）の作動時に発生される熱
による素材相互間の熱膨張係数の差に起因する機械的応
力を効率的に分散させ得るので、半導体チップ搭載板３
０ｂの湾曲、又は半導体チップと半導体チップ搭載板３
０ｂ間の界面剥離又はクラック発生の憂いがない。
【００４３】又、放熱及びグラウンド用ソルダボールパ
ッド２５が位置する部分の可撓性樹脂はレーザー光線照
射又は化学的エッチングにより穿孔されているので、前
記ソルダボールパッド２５の底面は外部に露出されて高
い放熱効率を表す。
【００４４】放射状トレース２７は、第１具体例の場合
と同様、半導体チップ搭載板３０ｂとグラウンドボンデ
ィング用リム２３とを電気的に連結し、放射状トレース
２７は最外郭の全ての放熱及びグラウンド用ソルダボー
ルパッド２５にそれぞれ一つずつ直接連結されるので、
半導体チップから発生される熱を効果的に外部に放出さ
せ得るとともに、前記ソルダボールパッド２５とグラウ
ンドボンディング用リム２３とを電気的に連結させる。
【００４５】半導体チップ搭載板３０ｂを構成する放熱
及びグラウンド用ソルダボールパッド２５は銅で形成さ
れ、エポキシ樹脂との結合性を向上させるため、その上
面にニッケル及び金が順次鍍金され、銅で形成される放
射状トレース２７、放射状インナートレース２７’、グ
ラウンドボンディング用リム２３及びパワーボンディン
グ用リング又はストリップ２１も、エポキシ樹脂との結
合性を向上させるため、これら全ての上面又は少なくと
も一部の上面にニッケル及び金が選択的に順次鍍金でき
る。
【００４６】一方、グラウンドボンディング用リム２３
及びパワーボンディング用ストリップ２１上のワイヤー
ボンディング領域（図示せず）には金鍍金して導電性向
上を図ることができる。
【００４７】グラウンドボンディング用リム２３及び／
又はパワーボンディング用リング（ストリップ）２１の
形成位置及び形態は第１具体例で説明したように任意的
であり、使用される可撓性樹脂基板も第１具体例の場合
と同様である。
【００４８】図７は本発明の好ましい第３具体例による
可撓性回路基板１０上のダイフラグ２０の構造を示す平
面図で、可撓性回路基板１０の外郭部に対する図示は省
略した。本発明の好ましい第３具体例は本発明の第３目
的を達成するためのもので、その基本的な構成はブリー
ドアウト防止用リング２８が形成される点を除き第２具
体例と同様であるので、相違点に対して主として説明す
る。
【００４９】第３具体例による可撓性回路基板１０上の
ダイフラグ２０の構造は、半導体チップ搭載板３０と、
半導体チップ搭載板３０の外郭に位置する少なくとも一
つ以上のブリードアウト防止用リング２８と、ブリード
アウト防止用リング２８に隣接した外郭に位置するグラ
ウンドボンディング用リム２３及び／又はパワーボンデ
ィング用リング（ストリップ）２１と、半導体チップ搭
載板３０ｂとグラウンドボンディング用リム２３とを電
気的に連結する放射状トレース２７とから構成される。
【００５０】グラウンドボンディング用リム２３及び／
又はパワーボンディング用リング（ストリップ）２１の
形成位置及び形態は第１、第２具体例で説明したように
任意的であり、使用される可撓性樹脂基板も第１具体例
の場合と同様である。又、半導体チップ搭載板３０の構
成は第２具体例と全く同一であるので、これに対する説
明は省略する。
【００５１】樹脂ブリードアウト防止用リング２８は半
導体チップ搭載板３０から離隔されたグラウンドボンデ
ィング用リム２３の内側に隣接した位置に形成され、そ
の数は一つのみを形成させることもできるが、少なくと
も二つ以上に形成させることが銀充填エポキシ樹脂のブ
リードアウトを効果的に阻止し得るので好ましい。
【００５２】放射状トレース２７は、半導体チップ搭載
板３０とグラウンドボンディング用リム２３とを電気的
に連結する第１、第２具体例の場合とは異なり、半導体
チップ搭載板３０と最内側に位置するブリードアウト防
止用リング２８とを電気的に連結する。従って、放射状
トレース２７は最外郭の全ての放熱及びグラウンド用ソ
ルダボールパッド２５にそれぞれ一つずつ連結されるの
で、半導体チップから発生される熱を効果的に外部に放
出させることができる。
【００５３】ブリードアウト防止用リング２８が一つに
形成される場合、リング連結トレース２９は前記ブリー
ドアウト防止用リング２８とグラウンドボンディング用
リム２３とを電気的に連結させ、リング連結トレース２
９の形成位置は、放射状トレース２７が前記ブリードア
ウト防止用リング２８と電気的に連結される位置とは異
なる位置、つまり相互にずれた位置に形成させることが
樹脂のブリードアウトを効果的に防止し得るので好まし
い。リング連結トレース２９の形成位置が放射状トレー
ス２７の連結位置と一致する場合には、銀充填エポキシ
樹脂が前記トレース２７、２９に沿ってブリードアウト
しやすいから好ましくない。
【００５４】又、ブリードアウト防止用リング２８が少
なくとも二つ以上に形成される場合、リング連結トレー
ス２９はブリードアウト防止用リング（２８）の相互
間、及びブリードアウト防止用リング２８とグラウンド
ボンディング用リム２３間を電気的に連結させ、先に説
明したように、リング連結トレース２９の形成位置は放
射状トレース２７の連結位置、及び隣接したブリードア
ウト防止用リング２８に対するリング連結トレース２９
の形成位置とは異なる位置、つまり相互ずれた位置に形
成させることが樹脂のブリードアウトを効果的に防止し
得るので好ましい。
【００５５】半導体チップ搭載板３０を構成する放熱及
びグラウンド用ソルダボールパッド２５、放射状トレー
ス２７、放射状インナートレース２７’、グラウンドボ
ンディング用リム２３、パワーボンディング用リング
（ストリップ）２１、ブリードアウト防止用リング２８
及びリング連結トレース２９は第２具体例の場合と同様
銅で形成され、エポキシ樹脂との結合性を向上させるた
め、その上面にニッケル及び金を順次鍍金することが好
ましい。
【００５６】
【発明の効果】以上詳細に説明したように、本発明のダ
イフラグ構造を有するボールグリッドアレイ半導体パッ
ケージ用可撓性回路基板は、金鍍金領域を最少化してコ
ストダウンをなし、素材間の熱膨張係数差に起因する機
械的応力による変形を最少化し、ボイド発生の憂いなし
に銀充填エポキシ樹脂を均一に拡布するとともに、銀充
填エポキシ樹脂のブリードアウトにより来されるショー
ト及びワイヤーボンディング不良の憂いを除去すること
ができる。
【図面の簡単な説明】
【図１】本発明の好ましい第１具体例による可撓性回路
基板の格子形ダイフラグの構造を示す平面図である。
【図２】図１の格子形ダイフラグ構造を有する可撓性回
路基板を用いたボールグリッドアレイ半導体パッケージ
の側断面図である。
【図３】図１のの変形された格子形ダイフラグ構造を示
す平面図である。
【図４】図１の変形された格子形ダイフラグ構造を示す
平面図である。
【図５】放熱及びグラウンド用ソルダボールパッドが半
導体チップ実装領域の外部に延長される図１の格子形ダ
イフラグ構造を示す平面図である。
【図６】本発明の好ましい第２具体例による可撓性回路
基板の放射状ダイフラグ構造を示す平面図である。
【図７】本発明の好ましい第３具体例による可撓性回路
基板の樹脂ブリードアウト防止用リングが形成された放
射状ダイフラグ構造を示す平面図である。
【図８】従来の可撓性回路基板の平板型ダイフラグ構造
を示す平面図である。
【図９】従来の図８の平板型ダイフラグ構造を有する可
撓性回路基板を用いたボールグリッドアレイ半導体パッ
ケージの側断面図である。
【符号の説明】
１ 本発明のボールグリッドアレイ半導体パッケージ ２ 半導体チップ ３ ボンディングワイヤー ４ 樹脂封止部 ５ ソルダボール ６ ヒートスプレッダ ７ 接着層 １０、１０ａ、１０ｂ 本発明の可撓性回路基板 １１ 導電性トレース（Trace ） １２ ワイヤーボンディング用フィンガー（Finger） １３ ソルダボールパッド １４ 可撓性樹脂フィルム ２０、２０ａ、２０ｂ ダイフラグ（Die Flag） ２１ パワーボンディング用リング（ストリップ） ２２ パワーシグナル伝達トレース ２３ グラウンドボンディング用リム（Rim ） ２４ 格子状トレース ２５ 放熱及びグラウンド用ソルダボールパッド ２６ 格子状トレース ２７ 放射状トレース ２７’ 放射状インナートレース（InnerTrace） ２８ ブリードアウト（Bleed-out ）防止用リング ２９ リング連結トレース ３０ 半導体チップ搭載板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】 可撓性樹脂フィルムと、 前記可撓性樹脂フィルムの可撓性回路基板形成予定領域
    の外周部に形成され、ソルダボールパッドを有する多数
    の導電性トレースと、 放熱及びグラウンド用の多数のソルダボールパッドを有
    し、それらの最外郭に位置する前記ソルダボールパッド
    とその内側方向に位置する前記ソルダボールパッドとを
    電気的に連結して、ボイド発生の憂いなしに銀充填エポ
    キシ樹脂の均一な放射状拡大を可能にする放射状インナ
    ートレースでなり、前記可撓性回路基板の中央部に位置
    する半導体チップ搭載板と、 前記半導体チップ搭載板の外郭に位置するグラウンドボ
    ンディング用リムと、前記 最外郭に位置する全てのソルダボールパッドにそれ
    ぞれグラウンドボンディング用リムを電気的に連結する
    放射状トレースとを有するダイフラグと、 前記ソルダボールパッドと前記放熱及びグラウンド用ソ
    ルダボールパッドとの領域底面にソルダボールランドが
    形成されるよう、前記可撓性樹脂フィルムが穿孔されて
    いることを特徴とするボールグリッドアレイ半導体パッ
    ケージ用可撓性回路基板。
  2. 【請求項２】 前記ダイフラグが、前記グラウンドボ
    ンディング用リムの内側に隣接した位置に形成される樹
    脂ブリードアウト防止用リングと、 前記放射状トレースが、前記樹脂ブリードアウト防止用
    リングに連結され、この連結位置とは異なる位置で樹脂
    ブリードアウト防止用リングとグラウンドボンディング
    用リムとを電気的に連結するリング連結トレースとをさ
    らに備えることを特徴とする請求項１記載のボールグリ
    ッドアレイ半導体パッケージ用可撓性回路基板。
  3. 【請求項３】 前記グラウンドボンディング用リムの
    外郭にパワーボンディング用リングが形成されたダイフ
    ラグを有することを特徴とする請求項１又は２記載のボ
    ールグリッドアレイ半導体パッケージ用可撓性回路基
    板。
  4. 【請求項４】 前記半導体チップ搭載板と電気的に連
    結される放射状トレースが最外郭に位置する放熱及びグ
    ラウンド用ソルダボールパッドを介在して放射状インナ
    ートレースに直線上に電気的に連結されたダイフラグを
    有することを特徴とする請求項１又は２記載のボールグ
    リッドアレイ半導体パッケージ用可撓性回路基板。
  5. 【請求項５】 前記放射状インナートレースが少なく
    とも二つ以上の放熱及びグラウンド用ソルダボールパッ
    ドの相互間を電気的に連結するように形成されたダイフ
    ラグを有することを特徴とする請求項４記載のボールグ
    リッドアレイ半導体パッケージ用可撓性回路基板。
  6. 【請求項６】 前記樹脂ブリードアウト防止用リング
    が少なくとも二つ以上形成され、前記ブリードアウト防
    止用リングの相互間を電気的に連結するリング連結トレ
    ースの位置が前記放射状トレースの連結位置又は隣接し
    た樹脂ブリードアウト防止用リングに対するリング連結
    トレースの位置とは異なり相互にずれて形成されるダイ
    フラグを有することを特徴とする請求項２記載のボール
    グリッドアレイ半導体パッケージ用可撓性回路基板。
  7. 【請求項７】 前記ダイフラグ、導電性トレース、ソ
    ルダボールパッド並びに放熱及びグラウンド用ソルダボ
    ールパッドが銅で形成されることを特徴とする請求項１
    記載のボールグリッドアレイ半導体パッケージ用可撓性
    回路基板。
  8. 【請求項８】 前記ダイフラグ、導電性トレース、ソ
    ルダボールパッド並びに放熱及びグラウンド用ソルダボ
    ールパッドの上面にニッケル及び金が順次鍍金されてい
    ることを特徴とする請求項７記載のボールグリッドアレ
    イ半導体パッケージ用可撓性回路基板。
  9. 【請求項９】 可撓性樹脂フィルムと、 前記可撓性樹脂フィルムの可撓性回路基板形成領域の外
    周部に形成され、ソルダボールパッドを有する多数の導
    電性トレースと、 放熱及びグラウンド用の多数のソルダボールパッド及び
    銀充填エポキシ樹脂のブリードアウトを防止するためこ
    れらのソルダボールパッドを電気的に連結する格子状ト
    レースでなり、前記可撓性回路基板の中央部に位置する
    半導体チップ搭載板と、 前記半導体チップ搭載板の外郭に位置するグラウンドボ
    ンディング用リムと、前記半導体チップ搭載板とグラウ
    ンドボンディング用リムとを電気的に連結する放射状ト
    レースとを有するダイフラグと、 前記ソルダボールパッドと前記放熱及びグラウンド用ソ
    ルダボールパッドとの領域底面にソルダボールランドが
    形成されるよう、前記可撓性樹脂フィルムが穿孔されて
    いることを特徴とするボールグリッドアレイ半導体パッ
    ケージ用可撓性回路基板。
  10. 【請求項１０】 前記放熱及びグラウンド用の多数の
    ソルダボールパッドのうち、最外郭に位置するソルダボ
    ールパッドを除外した内側のソルダボールパッドの相互
    間、又は前記最外郭に位置する前記ソルダボールパッド
    と前記内側のソルダボールパッド間を電気的に連結する
    一部の格子状トレースが全て除去された形状において、
    前記内側のソルダボールパッドはそれぞれ少なくとも一
    カ所で前記最外郭に位置する前記ソルダボールパッドに
    電気的に連結されるダイフラグを有することを特徴とす
    る請求項９記載のボールグリッドアレイ半導体パッケー
    ジ用可撓性回路基板。
  11. 【請求項１１】 前記放熱及びグラウンド用の多数の
    ソルダボールパッドのうち、最外郭に位置するソルダボ
    ールパッドを除外した内側のソルダボールパッドの相互
    間、又は前記最外郭に位置する前記ソルダボールパッド
    と前記内側のソルダボールパッド間を電気的に連結する
    一部の格子状トレースの一部が除去された形状におい
    て、前記内側のソルダボールパッドはそれぞれ少なくと
    も一カ所で前記最外郭に位置する前記ソルダボールパッ
    ドに電気的に連結されるダイフラグを有することを特徴
    とする請求項９記載のボールグリッドアレイ半導体パッ
    ケージ用可撓性回路基板。
  12. 【請求項１２】 前記放熱及びグラウンド用の多数の
    ソルダボールパッドのうち、最外郭に位置するソルダボ
    ールパッドと前記最外郭のソルダボールパッドの相互間
    を電気的に連結する格子状トレースが半導体チップ搭載
    板領域の外部を取り囲むように形成されるダイフラグを
    有することを特徴とする請求項９記載のボールグリッド
    アレイ半導体パッケージ用可撓性回路基板。
  13. 【請求項１３】 前記グラウンドボンディング用リム
    の外郭にパワーボンディング用リング又はストリップが
    形成されるダイフラグを有することを特徴とする請求項
    ９又は１０記載のボールグリッドアレイ半導体パッケー
    ジ用可撓性回路基板。
  14. 【請求項１４】 前記半導体チップ搭載板に電気的に
    調節連結される放射状トレースが外郭の全ての放熱及び
    グラウンド用ソルダボールパッドに直接連結されるダイ
    フラグを有することを特徴とする請求項９又は１０記載
    のボールグリッドアレイ半導体パッケージ用可撓性回路
    基板。
  15. 【請求項１５】 前記放射状トレースが格子状トレー
    スにも連結されるダイフラグを有することを特徴とする
    請求項１４記載のボールグリッドアレイ半導体パッケー
    ジ用可撓性回路基板。
  16. 【請求項１６】 前記ダイフラグ、導電性トレース及
    びソルダパッドが銅で形成されることを特徴とする請求
    項９記載のボールグリッドアレイ半導体パッケージ用可
    撓性回路基板。
  17. 【請求項１７】 前記ダイフラグ、導電性トレース及
    びソルダボールパッドの上面にニッケル及び金が順次鍍
    金されていることを特徴とする請求項９記載のボールグ
    リッドアレイ半導体パッケージ用可撓性回路基板。
JP9159227A 1996-12-30 1997-06-02 ボールグリッドアレイ半導体パッケージ用可撓性回路基板 Expired - Fee Related JP2975979B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1019960077901A KR100218636B1 (ko) 1996-12-30 1996-12-30 볼 그리드 어레이 반도체 패키지용 가요성 회로 기판의 다이 플래그 구조
KR1019960077900A KR100218635B1 (ko) 1996-12-30 1996-12-30 볼 그리드 어레이 반도체 패키지용 가요성 회로 기판의 다이 플래그 구조
KR1019960077902A KR100218632B1 (ko) 1996-12-30 1996-12-30 볼 그리드 어레이 반도체 패키지용 가요성 회로 기판의 다이 플래그 구조
KR1996P77902 1996-12-30
KR1996P77900 1996-12-30
KR1996P77901 1996-12-30

Publications (2)

Publication Number Publication Date
JPH10200011A JPH10200011A (ja) 1998-07-31
JP2975979B2 true JP2975979B2 (ja) 1999-11-10

Family

ID=27349456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9159227A Expired - Fee Related JP2975979B2 (ja) 1996-12-30 1997-06-02 ボールグリッドアレイ半導体パッケージ用可撓性回路基板

Country Status (2)

Country Link
US (1) US5864470A (ja)
JP (1) JP2975979B2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097099A (en) * 1995-10-20 2000-08-01 Texas Instruments Incorporated Electro-thermal nested die-attach design
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
US6337522B1 (en) 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
US6120885A (en) 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6297559B1 (en) 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6603200B1 (en) * 1997-09-12 2003-08-05 Lsi Logic Corporation Integrated circuit package
TW434760B (en) * 1998-02-20 2001-05-16 United Microelectronics Corp Interlaced grid type package structure and its manufacturing method
JP3602968B2 (ja) * 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) * 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6212077B1 (en) 1999-01-25 2001-04-03 International Business Machines Corporation Built-in inspection template for a printed circuit
US6362436B1 (en) * 1999-02-15 2002-03-26 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
JP3195590B2 (ja) * 1999-04-27 2001-08-06 日東電工株式会社 フレキシブル配線板
JP3544895B2 (ja) * 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
US6407564B1 (en) * 1999-08-04 2002-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Universal BGA board for failure analysis and method of using
US6794743B1 (en) * 1999-08-06 2004-09-21 Texas Instruments Incorporated Structure and method of high performance two layer ball grid array substrate
DE50008411D1 (de) * 2000-03-24 2004-12-02 Infineon Technologies Ag Gehäuse für biometrische Sensorchips
US6534852B1 (en) * 2000-04-11 2003-03-18 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package with improved strength and electric performance and method for making the same
KR100608608B1 (ko) * 2000-06-23 2006-08-09 삼성전자주식회사 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
US6515233B1 (en) * 2000-06-30 2003-02-04 Daniel P. Labzentis Method of producing flex circuit with selectively plated gold
US6448639B1 (en) * 2000-09-18 2002-09-10 Advanced Semiconductor Engineering, Inc. Substrate having specific pad distribution
US6476477B2 (en) * 2000-12-04 2002-11-05 Intel Corporation Electronic assembly providing shunting of electrical current
US6707145B2 (en) * 2000-12-29 2004-03-16 Intel Corporation Efficient multiple power and ground distribution of SMT IC packages
US6469909B2 (en) 2001-01-09 2002-10-22 3M Innovative Properties Company MEMS package with flexible circuit interconnect
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
US6897123B2 (en) * 2001-03-05 2005-05-24 Agityne Corporation Bonding of parts with dissimilar thermal expansion coefficients
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US20020167804A1 (en) * 2001-05-14 2002-11-14 Intel Corporation Polymeric encapsulation material with fibrous filler for use in microelectronic circuit packaging
US7071024B2 (en) * 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US6660559B1 (en) 2001-06-25 2003-12-09 Amkor Technology, Inc. Method of making a chip carrier package using laser ablation
US20040053447A1 (en) * 2001-06-29 2004-03-18 Foster Donald Craig Leadframe having fine pitch bond fingers formed using laser cutting method
US6903278B2 (en) * 2001-06-29 2005-06-07 Intel Corporation Arrangements to provide mechanical stiffening elements to a thin-core or coreless substrate
US7183658B2 (en) * 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
JP3607655B2 (ja) * 2001-09-26 2005-01-05 株式会社東芝 マウント材、半導体装置及び半導体装置の製造方法
US6496355B1 (en) 2001-10-04 2002-12-17 Avx Corporation Interdigitated capacitor with ball grid array (BGA) terminations
US6687133B1 (en) * 2002-11-15 2004-02-03 Lsi Logic Corporation Ground plane on 2 layer PBGA
US6879028B2 (en) * 2003-02-21 2005-04-12 Freescale Semiconductor, Inc. Multi-die semiconductor package
US7075179B1 (en) * 2004-12-17 2006-07-11 Lsi Logic Corporation System for implementing a configurable integrated circuit
CN101834167A (zh) * 2005-06-06 2010-09-15 罗姆股份有限公司 半导体装置、基板及半导体装置的制造方法
KR100723497B1 (ko) * 2005-08-11 2007-06-04 삼성전자주식회사 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP4474431B2 (ja) * 2007-03-26 2010-06-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよび該製造方法
US8390103B2 (en) 2010-07-12 2013-03-05 Analog Devices, Inc. Apparatus for integrated circuit packaging
KR102245132B1 (ko) * 2014-05-14 2021-04-28 삼성전자 주식회사 트레이스를 가지는 인쇄회로기판 및 볼 그리드 어레이 패키지
KR102214509B1 (ko) * 2014-09-01 2021-02-09 삼성전자 주식회사 반도체 장치용 테스트 소켓 및 그를 포함하는 테스트 장치
CN104964579B (zh) * 2015-06-24 2017-02-01 苏州柏德纳科技有限公司 一种基于波浪形导向板的散热器
JP2019524410A (ja) * 2016-08-11 2019-09-05 ジェトソン アイ．ピー．プロプライエタリー リミテッド スマートボール、ロケータシステム、及びそれらの方法
CN110246815A (zh) * 2019-06-25 2019-09-17 浙江荷清柔性电子技术有限公司 一种柔性芯片封装结构与方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642261A (en) * 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
TW368745B (en) * 1994-08-15 1999-09-01 Citizen Watch Co Ltd Semiconductor device with IC chip highly secured
US5498901A (en) * 1994-08-23 1996-03-12 National Semiconductor Corporation Lead frame having layered conductive planes
JP2820645B2 (ja) * 1994-08-30 1998-11-05 アナム インダストリアル カンパニー インコーポレーティド 半導体リードフレーム
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
TW353223B (en) * 1995-10-10 1999-02-21 Acc Microelectronics Corp Semiconductor board providing high signal pin utilization
US5650660A (en) * 1995-12-20 1997-07-22 Intel Corp Circuit pattern for a ball grid array integrated circuit package

Also Published As

Publication number Publication date
JPH10200011A (ja) 1998-07-31
US5864470A (en) 1999-01-26

Similar Documents

Publication Publication Date Title
JP2975979B2 (ja) ボールグリッドアレイ半導体パッケージ用可撓性回路基板
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP3526788B2 (ja) 半導体装置の製造方法
US6215180B1 (en) Dual-sided heat dissipating structure for integrated circuit package
US20050056942A1 (en) Method of fabricating integrated electronic chip with an interconnect device
JP2004235617A (ja) 半導体パッケージおよびその製造方法
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
WO2006132151A1 (ja) インタポーザおよび半導体装置
JP3137977B2 (ja) 多数のリードビンを有する半導体装置
JPH08111433A (ja) 半導体装置及び半導体装置製造用テープ
KR20040009679A (ko) 적층형 반도체 모듈 및 그 제조방법
JP2738568B2 (ja) 半導体チップモジュール
TW565918B (en) Semiconductor package with heat sink
JP2004342947A (ja) 半導体パッケージ
JP3228339B2 (ja) 半導体装置およびその製造方法
JPH06506319A (ja) リードレス・パッド・アレイ・チップ・キャリア
JP2606603B2 (ja) 半導体装置及びその製造方法及びその実装検査方法
JP2000138317A (ja) 半導体装置及びその製造方法
US6710438B2 (en) Enhanced chip scale package for wire bond dies
KR100533763B1 (ko) 반도체패키지
JPH09326450A (ja) 半導体装置およびその製造方法
JP2006228897A (ja) 半導体装置
JP2001203298A (ja) 半導体装置およびその製造方法
KR100218636B1 (ko) 볼 그리드 어레이 반도체 패키지용 가요성 회로 기판의 다이 플래그 구조
KR100218632B1 (ko) 볼 그리드 어레이 반도체 패키지용 가요성 회로 기판의 다이 플래그 구조

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees