JP2836576B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2836576B2 JP2836576B2 JP8120131A JP12013196A JP2836576B2 JP 2836576 B2 JP2836576 B2 JP 2836576B2 JP 8120131 A JP8120131 A JP 8120131A JP 12013196 A JP12013196 A JP 12013196A JP 2836576 B2 JP2836576 B2 JP 2836576B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- contamination
- annealing
- epitaxial
- carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＣＶＤ装置を用い
た、ＳｉＨ4 、Ｓｉ2 Ｈ6 、ＧｅＨ4 、Ｂ2 Ｈ6 等のガ
スを原料としたＳｉ基板上へのＳｉ、またはＳｉ1-X Ｇ
ｅX エピタキシャル成長において、特にエピタキシャル
膜とＳｉ基板との界面における炭素汚染量を低減する方
法に関する。
た、ＳｉＨ4 、Ｓｉ2 Ｈ6 、ＧｅＨ4 、Ｂ2 Ｈ6 等のガ
スを原料としたＳｉ基板上へのＳｉ、またはＳｉ1-X Ｇ
ｅX エピタキシャル成長において、特にエピタキシャル
膜とＳｉ基板との界面における炭素汚染量を低減する方
法に関する。
【０００２】
【従来の技術】超高真空領域まで真空排気可能なＵｌｔ
ｒａ Ｈｉｇｈ Ｖａｃｕｕｍ型ＣＶＤ装置（以下、Ｕ
ＨＶ−ＣＶＤ装置）を用いた、ＳｉＨ4 、Ｓｉ2 Ｈ6 、
ＧｅＨ 4 、Ｂ2 Ｈ6 等のガスを原料としたＳｉ基板上へ
のＳｉ、またはＳｉ1-X ＧｅXエピタキシャル成長技術
は、特に、０．１μｍレベルの微細ＣＭＯＳにおけるチ
ャネルエピ構造や次世代高速バイポーラトランジスタへ
の適用が期待されている。従来、この種のエピタキシャ
ル成長は以下のように行われていた。
ｒａ Ｈｉｇｈ Ｖａｃｕｕｍ型ＣＶＤ装置（以下、Ｕ
ＨＶ−ＣＶＤ装置）を用いた、ＳｉＨ4 、Ｓｉ2 Ｈ6 、
ＧｅＨ 4 、Ｂ2 Ｈ6 等のガスを原料としたＳｉ基板上へ
のＳｉ、またはＳｉ1-X ＧｅXエピタキシャル成長技術
は、特に、０．１μｍレベルの微細ＣＭＯＳにおけるチ
ャネルエピ構造や次世代高速バイポーラトランジスタへ
の適用が期待されている。従来、この種のエピタキシャ
ル成長は以下のように行われていた。
【０００３】すなわち、まず、希フッ酸（ＤＨＦ）処理
により、Ｓｉ基板表面の自然酸化膜を除去した後、水洗
いにより薬液を落とし、その後、直ちにアンモニア／過
酸化水素／純水混合薬液による洗浄（ＡＰＭ洗浄）を行
い、基板表面のパーティクル、有機物を除去する。その
後、水洗により薬液を落とす。ＡＰＭ洗浄による形成さ
れた自然酸化膜を除去するために、さらに、希フッ酸
（ＤＨＦ）処理を行う。その後、水洗し、例えばスピン
ドライヤーを用いてＳｉ基板を乾燥する。その後、第６
図に示したＵＨＶ−ＣＶＤ装置の成長室９にＳｉ基板を
ロードする。ロードされたＳｉ基板８はサセプター１２
により支持され、基板加熱ヒータ１１により加熱され
る。基板加熱ヒータ１１の設置されたヒータ室１０と成
長室９はＳｉ基板８自身により差動排気され、各々の部
屋はターボ分子ポンプ１３により１０ -9〜１０-10 ｔｏ
ｒｒ台に真空排気される。ここで、Ｓｉ基板の最終のウ
エット前処理はＤＨＦ処理であるので、Ｓｉ基板表面
は、むき出しのままになっており、従って、ＵＨＶ−Ｃ
ＶＤ装置のロードするまでの間にクリーンルーム雰囲気
中から有機物がＳｉ基板上に付着する（Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ Ａ３９，ｐ．７３（１９８６））。
この有機物（炭素）が残留したままエピタキシャル成長
すると、エピタキシャル膜／Ｓｉ基板界面に炭素汚染が
残留し、これはエピタキシャル膜の結晶性を著しく劣化
させ、例えば、ＰＮ接合の逆バイアスリーク電流等の電
気特性の劣化を引き起こす。そこで、Ｓｉ基板８は成長
室９にロードされた後、基板加熱ヒータ１１により、一
旦、８００℃以上、例えば８５０℃まで加熱され、この
温度で１０ｔｏｒｒの真空度で水素アニールされる。こ
の処理により、前記の炭素汚染は除去される（第４２回
応用物理学関係連合講演会（１９９５年）予稿集、２９
ａ−Ｑ−８）。この後、８００℃以下まで降温し、６０
０〜８００℃の温度で、ＳｉＨ4 、Ｓｉ2 Ｈ6 、ＧｅＨ
4 、Ｂ2 Ｈ6 等のガスを原料としてＳｉ基板８上にＳ
ｉ、またはＳｉ1-X ＧｅX エピタキシャル成長を行う。
例えば、選択Ｓｉ1-X Ｇｅx エピタキシャル膜を高速バ
イポーラトランジスタのベースに適用する場合には、Ｓ
ｉ2 Ｈ6 、ＧｅＨ4 ガスを用いて、まずノンドープの選
択Ｓｉ1-X Ｇｅx エピタキシャル膜を成長し、その後、
Ｓｉ2 Ｈ6 ，ＧｅＨ4 、Ｂ2 Ｈ6 ガスを用いて、ｉｎ−
ｓｉｔｕ Ｂドープ選択Ｓｉ1-X Ｇｅ X エピタキシャル
膜を成長する（Ｓｉ1-X Ｇｅx ／Ｓｉヘテロ接合による
寄生障壁をベース／コレクタ接合部に形成しないように
するため）。
により、Ｓｉ基板表面の自然酸化膜を除去した後、水洗
いにより薬液を落とし、その後、直ちにアンモニア／過
酸化水素／純水混合薬液による洗浄（ＡＰＭ洗浄）を行
い、基板表面のパーティクル、有機物を除去する。その
後、水洗により薬液を落とす。ＡＰＭ洗浄による形成さ
れた自然酸化膜を除去するために、さらに、希フッ酸
（ＤＨＦ）処理を行う。その後、水洗し、例えばスピン
ドライヤーを用いてＳｉ基板を乾燥する。その後、第６
図に示したＵＨＶ−ＣＶＤ装置の成長室９にＳｉ基板を
ロードする。ロードされたＳｉ基板８はサセプター１２
により支持され、基板加熱ヒータ１１により加熱され
る。基板加熱ヒータ１１の設置されたヒータ室１０と成
長室９はＳｉ基板８自身により差動排気され、各々の部
屋はターボ分子ポンプ１３により１０ -9〜１０-10 ｔｏ
ｒｒ台に真空排気される。ここで、Ｓｉ基板の最終のウ
エット前処理はＤＨＦ処理であるので、Ｓｉ基板表面
は、むき出しのままになっており、従って、ＵＨＶ−Ｃ
ＶＤ装置のロードするまでの間にクリーンルーム雰囲気
中から有機物がＳｉ基板上に付着する（Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ Ａ３９，ｐ．７３（１９８６））。
この有機物（炭素）が残留したままエピタキシャル成長
すると、エピタキシャル膜／Ｓｉ基板界面に炭素汚染が
残留し、これはエピタキシャル膜の結晶性を著しく劣化
させ、例えば、ＰＮ接合の逆バイアスリーク電流等の電
気特性の劣化を引き起こす。そこで、Ｓｉ基板８は成長
室９にロードされた後、基板加熱ヒータ１１により、一
旦、８００℃以上、例えば８５０℃まで加熱され、この
温度で１０ｔｏｒｒの真空度で水素アニールされる。こ
の処理により、前記の炭素汚染は除去される（第４２回
応用物理学関係連合講演会（１９９５年）予稿集、２９
ａ−Ｑ−８）。この後、８００℃以下まで降温し、６０
０〜８００℃の温度で、ＳｉＨ4 、Ｓｉ2 Ｈ6 、ＧｅＨ
4 、Ｂ2 Ｈ6 等のガスを原料としてＳｉ基板８上にＳ
ｉ、またはＳｉ1-X ＧｅX エピタキシャル成長を行う。
例えば、選択Ｓｉ1-X Ｇｅx エピタキシャル膜を高速バ
イポーラトランジスタのベースに適用する場合には、Ｓ
ｉ2 Ｈ6 、ＧｅＨ4 ガスを用いて、まずノンドープの選
択Ｓｉ1-X Ｇｅx エピタキシャル膜を成長し、その後、
Ｓｉ2 Ｈ6 ，ＧｅＨ4 、Ｂ2 Ｈ6 ガスを用いて、ｉｎ−
ｓｉｔｕ Ｂドープ選択Ｓｉ1-X Ｇｅ X エピタキシャル
膜を成長する（Ｓｉ1-X Ｇｅx ／Ｓｉヘテロ接合による
寄生障壁をベース／コレクタ接合部に形成しないように
するため）。
【０００４】
【発明が解決しようとする課題】上述した従来の方法で
Ｓｉ、Ｓｉ1-X ＧｅX エピタキシャル成長を行うと、エ
ピタキシャル成長直前に行う水素アニール時に成長室９
内のコンタミネーション、特にホウ素（Ｂ）がＳｉ基板
上に付着する。これは、次の理由による。即ち、ＵＨＶ
−ＣＶＤ装置ではエピタキシャル膜中へのｉｎ−ｓｉｔ
ｕ ＢドープのためにＢ2 Ｈ6 等のガスを用いるが、こ
のガスを成長室中に導入するとＢが成長室内壁に付着
し、残留する。また、あらかじめ高濃度にＢドープされ
たＳｉ基板を処理した場合にも、Ｓｉ基板表面よりＢが
蒸発し、成長室内壁に付着し残留する。そして、成長室
が８００℃以上の高温になると、残留Ｂは成長室内壁よ
り脱離しＳｉ基板上にも付着する。
Ｓｉ、Ｓｉ1-X ＧｅX エピタキシャル成長を行うと、エ
ピタキシャル成長直前に行う水素アニール時に成長室９
内のコンタミネーション、特にホウ素（Ｂ）がＳｉ基板
上に付着する。これは、次の理由による。即ち、ＵＨＶ
−ＣＶＤ装置ではエピタキシャル膜中へのｉｎ−ｓｉｔ
ｕ ＢドープのためにＢ2 Ｈ6 等のガスを用いるが、こ
のガスを成長室中に導入するとＢが成長室内壁に付着
し、残留する。また、あらかじめ高濃度にＢドープされ
たＳｉ基板を処理した場合にも、Ｓｉ基板表面よりＢが
蒸発し、成長室内壁に付着し残留する。そして、成長室
が８００℃以上の高温になると、残留Ｂは成長室内壁よ
り脱離しＳｉ基板上にも付着する。
【０００５】このようにして、Ｓｉ基板上にＢが付着し
たまま、温度を下げ、そのままエピタキシャル成長する
と、エピタキシャル膜／Ｓｉ基板界面にＢが残留し、こ
れは微細ＣＭＯＳにおけるしきい値電圧変動（ｎチャネ
ルトランジスタにおいてはチャネル部のＢ濃度でしきい
値電圧制御しているため）や、Ｓｉ1-X ＧｅX エピタキ
シャル膜をベースに用いた高速バイポーラトランジスタ
における、遮断周波数の低下（ベース／コレクタ接合部
にＢによる寄生障壁が生ずるため）などデバイス電気特
性に悪影響を及ぼすという問題がある。
たまま、温度を下げ、そのままエピタキシャル成長する
と、エピタキシャル膜／Ｓｉ基板界面にＢが残留し、こ
れは微細ＣＭＯＳにおけるしきい値電圧変動（ｎチャネ
ルトランジスタにおいてはチャネル部のＢ濃度でしきい
値電圧制御しているため）や、Ｓｉ1-X ＧｅX エピタキ
シャル膜をベースに用いた高速バイポーラトランジスタ
における、遮断周波数の低下（ベース／コレクタ接合部
にＢによる寄生障壁が生ずるため）などデバイス電気特
性に悪影響を及ぼすという問題がある。
【０００６】本発明は、これらの問題点を解決すべくな
されたものであり、エピタキシャル膜／Ｓｉ基板界面に
Ｂが残留することなく、エピタキシャル膜／Ｓｉ基板界
面の炭素汚染を解決することを目的とする。
されたものであり、エピタキシャル膜／Ｓｉ基板界面に
Ｂが残留することなく、エピタキシャル膜／Ｓｉ基板界
面の炭素汚染を解決することを目的とする。
【０００７】
【課題を解決するための手段】即ち本発明は、Ｓｉ基板
に炭素と容易に反応する元素または化合物をイオン注入
する工程と、Ｓｉ基板上の自然酸化膜を除去する工程
と、前記の２つの工程によりイオン注入され、かつ自然
酸化膜が除去されたＳｉ基板をＣＶＤ装置内にて８００
℃以下の温度でアニールする工程と、アニール後の基板
上にＣＶＤ装置によりＳｉまたはＳｉ1-X Ｇｅx エピタ
キシャル成長を行う工程とを有することを特徴とする半
導体装置の製造方法に関する。
に炭素と容易に反応する元素または化合物をイオン注入
する工程と、Ｓｉ基板上の自然酸化膜を除去する工程
と、前記の２つの工程によりイオン注入され、かつ自然
酸化膜が除去されたＳｉ基板をＣＶＤ装置内にて８００
℃以下の温度でアニールする工程と、アニール後の基板
上にＣＶＤ装置によりＳｉまたはＳｉ1-X Ｇｅx エピタ
キシャル成長を行う工程とを有することを特徴とする半
導体装置の製造方法に関する。
【０００８】本発明によると、自然酸化膜の除去工程後
に基板表面に付着している炭素（有機物）を、アニール
時に、イオン注入された元素または化合物と反応させて
蒸発除去することで、炭素汚染を解決する。しかもこの
アニール温度は、従来のアニール温度より低い８００℃
以下とすることができるので、ＣＶＤ装置内壁に残留し
ているＢ等が脱離して基板に付着するということがな
い。即ち本発明によれば、エピタキシャル膜／Ｓｉ基板
界面にＢを残留させることなく、エピタキシャル膜／Ｓ
ｉ基板界面の炭素汚染を解決することができる。
に基板表面に付着している炭素（有機物）を、アニール
時に、イオン注入された元素または化合物と反応させて
蒸発除去することで、炭素汚染を解決する。しかもこの
アニール温度は、従来のアニール温度より低い８００℃
以下とすることができるので、ＣＶＤ装置内壁に残留し
ているＢ等が脱離して基板に付着するということがな
い。即ち本発明によれば、エピタキシャル膜／Ｓｉ基板
界面にＢを残留させることなく、エピタキシャル膜／Ｓ
ｉ基板界面の炭素汚染を解決することができる。
【０００９】
【発明の実施の形態】炭素と容易に反応する元素または
化合物は、アニール時の温度にて炭素と容易に反応する
ものであり、元素としては例えば酸素、水素およびハロ
ゲンを挙げることができる。ハロゲンとしては、塩素、
フッ素、臭素、ヨウ素を挙げることができる。
化合物は、アニール時の温度にて炭素と容易に反応する
ものであり、元素としては例えば酸素、水素およびハロ
ゲンを挙げることができる。ハロゲンとしては、塩素、
フッ素、臭素、ヨウ素を挙げることができる。
【００１０】化合物としてはこれらの元素の化合物が挙
げられ、例えば、ＨＦ、Ｈ2Ｏ、ＨＣｌ等である。
げられ、例えば、ＨＦ、Ｈ2Ｏ、ＨＣｌ等である。
【００１１】これらの中で、好ましいものは、酸素、水
素、塩素およびフッ素であり、最も好ましいものは酸
素、水素および塩素である。
素、塩素およびフッ素であり、最も好ましいものは酸
素、水素および塩素である。
【００１２】これらの元素または化合物は、アニール時
に表面に拡散しやすいように、基板表面からあまり深く
ない位置に注入されるのが好ましく、表面から６００Ａ
°（オングストローム）以内、好ましくは表面から２５
０Ａ°以内程度である。
に表面に拡散しやすいように、基板表面からあまり深く
ない位置に注入されるのが好ましく、表面から６００Ａ
°（オングストローム）以内、好ましくは表面から２５
０Ａ°以内程度である。
【００１３】イオン注入工程後に、本発明では、通常基
板表面のパーティクルや有機物を除去するために基板を
洗浄する。洗浄は通常アンモニア／過酸化水素／純水混
合薬液（ＡＰＭ洗浄）によって行う。通常は洗浄前の基
板表面にＳｉが露出しているので、この洗浄工程によっ
て基板表面に自然酸化膜が形成される。
板表面のパーティクルや有機物を除去するために基板を
洗浄する。洗浄は通常アンモニア／過酸化水素／純水混
合薬液（ＡＰＭ洗浄）によって行う。通常は洗浄前の基
板表面にＳｉが露出しているので、この洗浄工程によっ
て基板表面に自然酸化膜が形成される。
【００１４】Ｓｉ基板上の自然酸化膜の除去方法は、基
板に悪影響を与えないようなものであれば特に限定され
ないが、例えば希フッ酸を用いる方法等を挙げることが
できる。また、次のアニール工程と同時に行うような方
法も採用しうる。
板に悪影響を与えないようなものであれば特に限定され
ないが、例えば希フッ酸を用いる方法等を挙げることが
できる。また、次のアニール工程と同時に行うような方
法も採用しうる。
【００１５】アニール工程の温度は、ＢがＣＶＤの成長
室の内壁より脱離しないか脱離しても極めて少ない温度
で、かつイオン注入された元素または化合物が基板表面
の炭素（有機物）と反応する温度の範囲である。具体的
には、８００℃以下で、かつ４００℃以上、好ましくは
６００℃以上である。
室の内壁より脱離しないか脱離しても極めて少ない温度
で、かつイオン注入された元素または化合物が基板表面
の炭素（有機物）と反応する温度の範囲である。具体的
には、８００℃以下で、かつ４００℃以上、好ましくは
６００℃以上である。
【００１６】本発明でエピタキシャル成長に用いられる
ガスは、ＳｉＨ4 、Ｓｉ2 Ｈ6 、ＧｅＨ4 およびＢ2 Ｈ
6 等のＳｉ、ＧｅおよびＢの水素化物から選ばれる１種
以上のガスを原料とすることが好ましい。
ガスは、ＳｉＨ4 、Ｓｉ2 Ｈ6 、ＧｅＨ4 およびＢ2 Ｈ
6 等のＳｉ、ＧｅおよびＢの水素化物から選ばれる１種
以上のガスを原料とすることが好ましい。
【００１７】
【実施例】次に本発明について、図面を参照して説明す
る。
る。
【００１８】［実施例１］第１図は、本発明の第１の実
施例のプロセスフローである。まず、（１００）面を有
する、直径１５０ｍｍのＰ型Ｓｉ基板（抵抗率１０〜２
０Ω・ｃｍ）を用意し、これに１００〜２００Ａ°の熱
酸化膜を形成した。次に酸素イオンを加速エネルギー２
０ｋｅＶ、ドーズ１０14／ｃｍ2 でイオン注入すること
により、Ｓｉ基板表面のごく浅い領域（深さ２００Ａ°
前後の領域）に酸素注入層を形成した。次にＤＨＦ処理
により、熱酸化膜をエッチング除去し、水洗後、ＡＰＭ
洗浄を行い、パーティクル、有機物を除去した。水洗
後、ＤＨＦ処理を行い、Ｓｉ基板表面の自然酸化膜を除
去した。更に、水洗により薬液を落とし、最後にスピン
ドライヤーを用いて、Ｓｉ基板を乾燥した。次に第６図
に示したＵＨＶ−ＣＶＤ装置にＳｉ基板をロードした。
施例のプロセスフローである。まず、（１００）面を有
する、直径１５０ｍｍのＰ型Ｓｉ基板（抵抗率１０〜２
０Ω・ｃｍ）を用意し、これに１００〜２００Ａ°の熱
酸化膜を形成した。次に酸素イオンを加速エネルギー２
０ｋｅＶ、ドーズ１０14／ｃｍ2 でイオン注入すること
により、Ｓｉ基板表面のごく浅い領域（深さ２００Ａ°
前後の領域）に酸素注入層を形成した。次にＤＨＦ処理
により、熱酸化膜をエッチング除去し、水洗後、ＡＰＭ
洗浄を行い、パーティクル、有機物を除去した。水洗
後、ＤＨＦ処理を行い、Ｓｉ基板表面の自然酸化膜を除
去した。更に、水洗により薬液を落とし、最後にスピン
ドライヤーを用いて、Ｓｉ基板を乾燥した。次に第６図
に示したＵＨＶ−ＣＶＤ装置にＳｉ基板をロードした。
【００１９】Ｓｉ基板をサセプター１２にセットした
後、基板加熱ヒータ１１を用いて、８００℃以下の温度
で、例えば、７５０℃まで加熱した。このときのベース
圧力は〜１０-9ｔｏｒｒ台であった。この温度で１０分
程度保持した後、直ちに、７００℃まで温度を下げ、Ｓ
ｉ2 Ｈ6 ガスを用いて、２０００Ａ°のＳｉエピタキシ
ャル膜を形成した。この後、Ｓｉ基板を取り出し、ＳＩ
ＭＳを用いてＳｉエピタキシャル膜／Ｓｉ基板界面の炭
素（Ｃ）、Ｂ汚染量を測定した。ＳＩＭＳ測定結果によ
れば第７図に示したプロセスフローによる従来例の場合
と同様に本実施例の場合も界面にＣ汚染は確認されなか
った。これは、本実施例においては、Ｓｉ基板表面に形
成された酸素注入層から酸素が７５０℃での超高真空ア
ニール時に、Ｓｉ基板表面に拡散し、これがＳｉ基板表
面のＣと反応してＣＯやＣＯ2 となり、Ｓｉ基板表面か
ら脱離したためである。酸素注入層が基板表面近傍に形
成されていれば、酸素のＳｉ基板表面への拡散は７５０
℃程度でも十分起こるため、ＤＨＦ処理後のＳｉ基板表
面のＣ汚染は容易に除去されることがわかった。
後、基板加熱ヒータ１１を用いて、８００℃以下の温度
で、例えば、７５０℃まで加熱した。このときのベース
圧力は〜１０-9ｔｏｒｒ台であった。この温度で１０分
程度保持した後、直ちに、７００℃まで温度を下げ、Ｓ
ｉ2 Ｈ6 ガスを用いて、２０００Ａ°のＳｉエピタキシ
ャル膜を形成した。この後、Ｓｉ基板を取り出し、ＳＩ
ＭＳを用いてＳｉエピタキシャル膜／Ｓｉ基板界面の炭
素（Ｃ）、Ｂ汚染量を測定した。ＳＩＭＳ測定結果によ
れば第７図に示したプロセスフローによる従来例の場合
と同様に本実施例の場合も界面にＣ汚染は確認されなか
った。これは、本実施例においては、Ｓｉ基板表面に形
成された酸素注入層から酸素が７５０℃での超高真空ア
ニール時に、Ｓｉ基板表面に拡散し、これがＳｉ基板表
面のＣと反応してＣＯやＣＯ2 となり、Ｓｉ基板表面か
ら脱離したためである。酸素注入層が基板表面近傍に形
成されていれば、酸素のＳｉ基板表面への拡散は７５０
℃程度でも十分起こるため、ＤＨＦ処理後のＳｉ基板表
面のＣ汚染は容易に除去されることがわかった。
【００２０】一方、Ｂ汚染に関しては、第４図に示した
とおりであった。すなわち、本実施例においてはシート
濃度で約１０11／ｃｍ2 と、従来例の場合の約１０12／
ｃｍ 2 に対して、１／１０の低い汚染量であった。これ
は、本実施例の場合には、成長前のアニールは７５０℃
と低温であるために、成長室内壁に付着したＢの脱離が
従来例の場合における８５０℃でのアニールに比べ大幅
に抑制されたためである。
とおりであった。すなわち、本実施例においてはシート
濃度で約１０11／ｃｍ2 と、従来例の場合の約１０12／
ｃｍ 2 に対して、１／１０の低い汚染量であった。これ
は、本実施例の場合には、成長前のアニールは７５０℃
と低温であるために、成長室内壁に付着したＢの脱離が
従来例の場合における８５０℃でのアニールに比べ大幅
に抑制されたためである。
【００２１】次に本実施例によって、界面Ｂ汚染が低減
したことで、デバイス電気特性に対して、どの程度効果
が見られるかを調べた。
したことで、デバイス電気特性に対して、どの程度効果
が見られるかを調べた。
【００２２】第５図は評価に用いたＳｉ1-X ＧｅX エピ
タキシャル膜ベース膜の高速バイポーラトランジスタ断
面図である。Ｐ- 型（１００）Ｓｉ基板（抵抗率１０〜
２０Ω・ｃｍ）７にＮ+ 層６、コレクタＮ- エピタキシ
ャル層５、シリコン酸化膜２、Ｐ+ 型ポリシリコン３を
形成した後、本実施例、および従来例のプロセスフロー
でノンドープＳｉ1-X ＧｅX エピタキシャル膜＋ｉｎ−
ｓｉｔｕ ＢドープＳｉ1-X ＧｅX エピタキシャルベー
ス成長を行った。成長後、エミッタＮ+ 型ポリシリコン
１を形成した。本実施例、従来例を用いて形成した、Ｓ
ｉ1-X ＧｅX エピタキシャル膜ベースの高速バイポーラ
トランジスタにおける遮断周波数のコレクタ電流依存性
を測定した結果によれば最大遮断周波数ｆt は従来例に
おいては４０ＧＨｚ程度であるが、本実施例においては
６０ＧＨｚ程度まで改善された。これは上述したように
エピタキシャル膜／基板界面のＢ汚染が大幅に抑えられ
たためである。
タキシャル膜ベース膜の高速バイポーラトランジスタ断
面図である。Ｐ- 型（１００）Ｓｉ基板（抵抗率１０〜
２０Ω・ｃｍ）７にＮ+ 層６、コレクタＮ- エピタキシ
ャル層５、シリコン酸化膜２、Ｐ+ 型ポリシリコン３を
形成した後、本実施例、および従来例のプロセスフロー
でノンドープＳｉ1-X ＧｅX エピタキシャル膜＋ｉｎ−
ｓｉｔｕ ＢドープＳｉ1-X ＧｅX エピタキシャルベー
ス成長を行った。成長後、エミッタＮ+ 型ポリシリコン
１を形成した。本実施例、従来例を用いて形成した、Ｓ
ｉ1-X ＧｅX エピタキシャル膜ベースの高速バイポーラ
トランジスタにおける遮断周波数のコレクタ電流依存性
を測定した結果によれば最大遮断周波数ｆt は従来例に
おいては４０ＧＨｚ程度であるが、本実施例においては
６０ＧＨｚ程度まで改善された。これは上述したように
エピタキシャル膜／基板界面のＢ汚染が大幅に抑えられ
たためである。
【００２３】［実施例２］次に、本発明の第２の実施例
について説明する。第２図は本発明の第２の実施例のプ
ロセスフローである。用いたＳｉ基板は第１の実施例と
同一とした。本実施例においては酸素のかわりに水素を
イオン注入した以外は第１の実施例と同一とした。ＳＩ
ＭＳによる測定結果によれば、本実施例においてもエピ
タキシャル膜／Ｓｉ基板界面のＣ汚染は全く確認されな
かった。これはＳｉ基板表面に形成された水素注入層か
ら水素が７５０℃での超高真空アニール時にＳｉ基板表
面に拡散し、Ｓｉ基板表面のＣと反応し、炭化水素等と
なりＳｉ基板表面から脱離したためと考えられる。水素
のＳｉ基板表面への拡散は水素注入層が基板表面近傍に
形成されていれば、７５０℃程度でも十分起こるため、
ＤＨＦ処理後のＳｉ基板表面のＣ汚染は容易に除去され
ることがわかった。
について説明する。第２図は本発明の第２の実施例のプ
ロセスフローである。用いたＳｉ基板は第１の実施例と
同一とした。本実施例においては酸素のかわりに水素を
イオン注入した以外は第１の実施例と同一とした。ＳＩ
ＭＳによる測定結果によれば、本実施例においてもエピ
タキシャル膜／Ｓｉ基板界面のＣ汚染は全く確認されな
かった。これはＳｉ基板表面に形成された水素注入層か
ら水素が７５０℃での超高真空アニール時にＳｉ基板表
面に拡散し、Ｓｉ基板表面のＣと反応し、炭化水素等と
なりＳｉ基板表面から脱離したためと考えられる。水素
のＳｉ基板表面への拡散は水素注入層が基板表面近傍に
形成されていれば、７５０℃程度でも十分起こるため、
ＤＨＦ処理後のＳｉ基板表面のＣ汚染は容易に除去され
ることがわかった。
【００２４】一方、界面Ｂ汚染に関しては、第４図に示
したように本実施例においても界面Ｂシート濃度は約１
０11／ｃｍ2 であり、従来例に比べ、約１／１０に抑制
できた。これは第１の実施例同様、成長前のアニールは
７５０℃と低温であるために、成長室内壁に付着したＢ
の脱離が従来例の場合における８５０℃でのアニールに
比べ大幅に抑制されたためである。
したように本実施例においても界面Ｂシート濃度は約１
０11／ｃｍ2 であり、従来例に比べ、約１／１０に抑制
できた。これは第１の実施例同様、成長前のアニールは
７５０℃と低温であるために、成長室内壁に付着したＢ
の脱離が従来例の場合における８５０℃でのアニールに
比べ大幅に抑制されたためである。
【００２５】また、本実施例においても、第１の実施例
同様、第５図に示したバイポーラトランジスタを試作
し、その電気特性を評価した。評価結果によれば本実施
例に基づいて作成したＳｉ1-X ＧｅX エピタキシャル膜
ベースの高速バイポーラトランジスタにおける最大遮断
周波数ｆt は第１の実施例同様、約６０ＧＨｚであり、
界面Ｂ汚染の抑制により従来例よりも大幅にｆt 値が改
善されている。
同様、第５図に示したバイポーラトランジスタを試作
し、その電気特性を評価した。評価結果によれば本実施
例に基づいて作成したＳｉ1-X ＧｅX エピタキシャル膜
ベースの高速バイポーラトランジスタにおける最大遮断
周波数ｆt は第１の実施例同様、約６０ＧＨｚであり、
界面Ｂ汚染の抑制により従来例よりも大幅にｆt 値が改
善されている。
【００２６】［実施例３］次に本発明の第３の実施例に
ついて説明する。第３図は本発明の第３の実施例のプロ
セスフローである。用いたＳｉ基板は第１、２の実施例
と同一とした。本実施例においては酸素、水素のかわり
に塩素をイオン注入した以外は第１、２の実施例と同一
とした。ＳＩＭＳによる測定結果によれば、本実施例に
おいてもエピタキシャル膜／Ｓｉ基板界面のＣ汚染は全
く確認されなかった。これはＳｉ基板表面に形成された
塩素注入層から塩素が７５０℃での超高真空アニール時
に、Ｓｉ基板表面に拡散し、これがＳｉ基板表面のＣと
反応して炭素の塩化物等となり、Ｓｉ基板表面から脱離
したためと考えられる。塩素のＳｉ基板表面への拡散は
塩素注入層が基板表面近傍に形成されていれば、７５０
℃程度でも十分起こるため、ＤＨＦ処理後のＳｉ基板表
面のＣ汚染は容易に除去される。
ついて説明する。第３図は本発明の第３の実施例のプロ
セスフローである。用いたＳｉ基板は第１、２の実施例
と同一とした。本実施例においては酸素、水素のかわり
に塩素をイオン注入した以外は第１、２の実施例と同一
とした。ＳＩＭＳによる測定結果によれば、本実施例に
おいてもエピタキシャル膜／Ｓｉ基板界面のＣ汚染は全
く確認されなかった。これはＳｉ基板表面に形成された
塩素注入層から塩素が７５０℃での超高真空アニール時
に、Ｓｉ基板表面に拡散し、これがＳｉ基板表面のＣと
反応して炭素の塩化物等となり、Ｓｉ基板表面から脱離
したためと考えられる。塩素のＳｉ基板表面への拡散は
塩素注入層が基板表面近傍に形成されていれば、７５０
℃程度でも十分起こるため、ＤＨＦ処理後のＳｉ基板表
面のＣ汚染は容易に除去される。
【００２７】一方、界面Ｂ汚染に関しては、第４図に示
したように本実施例においても界面Ｂシート濃度は約１
０11／ｃｍ2 であり、従来例に比べ、約１／１０に抑制
できた。これは第１、２の実施例同様、成長前のアニー
ルは７５０℃と低温であるために、成長室内壁に付着し
たＢの脱離が従来例の場合における８５０℃でのアニー
ルに比べ大幅に抑制されたためである。
したように本実施例においても界面Ｂシート濃度は約１
０11／ｃｍ2 であり、従来例に比べ、約１／１０に抑制
できた。これは第１、２の実施例同様、成長前のアニー
ルは７５０℃と低温であるために、成長室内壁に付着し
たＢの脱離が従来例の場合における８５０℃でのアニー
ルに比べ大幅に抑制されたためである。
【００２８】また、本実施例においても、第１、２の実
施例同様、第５図に示したバイポーラトランジスタを試
作し、その電気特性を評価した。評価結果によれば本実
施例に基づいて作成したＳｉ1-X ＧｅX エピタキシャル
膜ベースの高速バイポーラトランジスタにおける最大遮
断周波数ｆt は第１、２の実施例同様、約６０ＧＨｚで
あり、界面Ｂ汚染の抑制により従来例よりも大幅にｆt
値が改善されている。
施例同様、第５図に示したバイポーラトランジスタを試
作し、その電気特性を評価した。評価結果によれば本実
施例に基づいて作成したＳｉ1-X ＧｅX エピタキシャル
膜ベースの高速バイポーラトランジスタにおける最大遮
断周波数ｆt は第１、２の実施例同様、約６０ＧＨｚで
あり、界面Ｂ汚染の抑制により従来例よりも大幅にｆt
値が改善されている。
【００２９】
【発明の効果】本発明によれば、Ｓｉ基板との界面に炭
素、ＣＶＤ装置成長室内壁から付着する元素（例えば
Ｂ）による汚染のないエピタキシャル膜を形成すること
ができる。その結果、微細ＣＭＯＳにおける拡散層リー
ク電流、しきい値電圧変動や、Ｓｉ1-X ＧｅX エピタキ
シャル膜ベースの高速バイポーラトランジスタにおける
ベース／コレクタ間接合リーク、遮断周波数などの電気
特性を大幅に改善できるという効果がある。
素、ＣＶＤ装置成長室内壁から付着する元素（例えば
Ｂ）による汚染のないエピタキシャル膜を形成すること
ができる。その結果、微細ＣＭＯＳにおける拡散層リー
ク電流、しきい値電圧変動や、Ｓｉ1-X ＧｅX エピタキ
シャル膜ベースの高速バイポーラトランジスタにおける
ベース／コレクタ間接合リーク、遮断周波数などの電気
特性を大幅に改善できるという効果がある。
【図１】本発明の実施例１のプロセスフローである。
【図２】本発明の実施例２のプロセスフローである。
【図３】本発明の実施例３のプロセスフローである。
【図４】Ｓｉエピタキシャル膜／Ｓｉ基板界面Ｂシート
濃度の前処理方法依存性（第１〜３の実施例、従来例）
を示す図である。
濃度の前処理方法依存性（第１〜３の実施例、従来例）
を示す図である。
【図５】遮断周波数評価に用いた、Ｓｉ1-X ＧｅX エピ
タキシャル膜ベースの高速バイポーラトランジスタ断面
図である。
タキシャル膜ベースの高速バイポーラトランジスタ断面
図である。
【図６】Ｓｉ1-X ＧｅX エピタキシャル成長に用いたＵ
ＨＶ−ＣＶＤ装置の概略図である。
ＨＶ−ＣＶＤ装置の概略図である。
【図７】従来例のプロセスフローである。
１ エミッタＮ+ 型ポリシリコン ２ シリコン酸化膜 ３ Ｐ+ 型ポリシリコン ４ ベースＳｉ1-X ＧｅX 層 ５ コレクタＮ- エピ層 ６ Ｎ+ 層 ７ Ｐ- 型Ｓｉ基板 ８ Ｓｉ基板 ９ 成長室 １０ ヒータ室 １１ 基板加熱ヒータ １２ サセプター １３ ターボ分子ポンプ １４ ＳｉＨ4 、Ｓｉ2 Ｈ6 、ＧｅＨ4 、Ｂ2 Ｈ6 ガス
導入口
導入口
Claims (5)
- 【請求項１】 Ｓｉ基板に炭素と容易に反応する元素ま
たは化合物をイオン注入する工程と、 Ｓｉ基板上の自然酸化膜を除去する工程と、 前記の２つの工程によりイオン注入され、かつ自然酸化
膜が除去されたＳｉ基板をＣＶＤ装置内にて８００℃以
下の温度でアニールする工程と、 アニール後の基板上にＣＶＤ装置によりＳｉまたはＳｉ
1-X Ｇｅx エピタキシャル成長を行う工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 前記の自然酸化膜が、前記のイオン注入
工程の後に行われた洗浄工程によって形成されたもので
あることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項３】 前記炭素と容易に反応する元素または化
合物が、酸素、水素およびハロゲンより選ばれる元素ま
たはそれらの化合物である請求項１または２に記載の半
導体装置の製造方法。 - 【請求項４】 前記ハロゲンが塩素である請求項３記載
の半導体装置の製造方法。 - 【請求項５】 前記のＣＶＤ装置によるエピタキシャル
成長が、ＳｉＨ4 、Ｓｉ2 Ｈ6 、ＧｅＨ4 およびＢ2 Ｈ
6 等のＳｉ、ＧｅおよびＢの水素化物から選ばれる１種
以上のガスを原料とするものである請求項１〜４にそれ
ぞれ記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8120131A JP2836576B2 (ja) | 1996-05-15 | 1996-05-15 | 半導体装置の製造方法 |
| US08/851,366 US5920795A (en) | 1996-05-15 | 1997-05-05 | Method for manufacturing semiconductor device |
| DE69715735T DE69715735T2 (de) | 1996-05-15 | 1997-05-14 | Verfahren zur Verminderung des Kohlenstoff-Gehalts in einem Interface zwischen einer epitaktischen Schicht und einem Si Substrat |
| EP97107876A EP0813232B1 (en) | 1996-05-15 | 1997-05-14 | Method of reducing the amount of carbon in an interface between an epitaxial film and a Si substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8120131A JP2836576B2 (ja) | 1996-05-15 | 1996-05-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09306847A JPH09306847A (ja) | 1997-11-28 |
| JP2836576B2 true JP2836576B2 (ja) | 1998-12-14 |
Family
ID=14778747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8120131A Expired - Fee Related JP2836576B2 (ja) | 1996-05-15 | 1996-05-15 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5920795A (ja) |
| EP (1) | EP0813232B1 (ja) |
| JP (1) | JP2836576B2 (ja) |
| DE (1) | DE69715735T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2774509B1 (fr) * | 1998-01-30 | 2001-11-16 | Sgs Thomson Microelectronics | Procede de depot d'une region de silicium monocristallin |
| US6143073A (en) * | 1998-11-19 | 2000-11-07 | Heraeus Shin-Etsu America | Methods and apparatus for minimizing white point defects in quartz glass crucibles |
| US7105449B1 (en) * | 1999-10-29 | 2006-09-12 | Matsushita Electric Industrial Co., Ltd. | Method for cleaning substrate and method for producing semiconductor device |
| US6406929B1 (en) | 2000-06-21 | 2002-06-18 | University Of Vermont And State Agricultural College | Structure and method for abrupt PN junction diode formed using chemical vapor deposition processing |
| JP2003086554A (ja) * | 2001-09-11 | 2003-03-20 | Mitsubishi Heavy Ind Ltd | 半導体基板の製造装置、及び、その製造方法 |
| KR100678468B1 (ko) * | 2005-01-14 | 2007-02-02 | 삼성전자주식회사 | 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법 |
| KR100632460B1 (ko) * | 2005-02-03 | 2006-10-11 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0644562B2 (ja) * | 1985-05-24 | 1994-06-08 | 日本電気株式会社 | 表面清浄化方法 |
| JP2595935B2 (ja) * | 1985-12-13 | 1997-04-02 | 日本電気株式会社 | 表面清浄化方法 |
| US4717681A (en) * | 1986-05-19 | 1988-01-05 | Texas Instruments Incorporated | Method of making a heterojunction bipolar transistor with SIPOS |
| JPS6348817A (ja) * | 1986-08-19 | 1988-03-01 | Fujitsu Ltd | エピタキシヤル成長方法 |
| JPS6351641A (ja) * | 1986-08-21 | 1988-03-04 | Oki Electric Ind Co Ltd | 単結晶または多結晶Ｓｉ膜の微細パタ−ン形成方法 |
| JPS6410616A (en) * | 1987-07-02 | 1989-01-13 | Nec Corp | Method and device for growth of compound semiconductor crystal |
| JPS6423538A (en) * | 1987-07-20 | 1989-01-26 | Nec Corp | Method and equipment for manufacturing semiconductor device |
| JPH04304635A (ja) * | 1991-04-01 | 1992-10-28 | Hitachi Ltd | 基板清浄化装置を有する半導体製造方法およびその装置 |
| US5516710A (en) * | 1994-11-10 | 1996-05-14 | Northern Telecom Limited | Method of forming a transistor |
-
1996
- 1996-05-15 JP JP8120131A patent/JP2836576B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-05 US US08/851,366 patent/US5920795A/en not_active Expired - Lifetime
- 1997-05-14 DE DE69715735T patent/DE69715735T2/de not_active Expired - Fee Related
- 1997-05-14 EP EP97107876A patent/EP0813232B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69715735D1 (de) | 2002-10-31 |
| JPH09306847A (ja) | 1997-11-28 |
| DE69715735T2 (de) | 2003-05-22 |
| EP0813232A3 (en) | 1998-09-02 |
| US5920795A (en) | 1999-07-06 |
| EP0813232A2 (en) | 1997-12-17 |
| EP0813232B1 (en) | 2002-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0090940B1 (en) | Method of forming emitter and intrinsic base regions of a bipolar transistor | |
| JPH09190979A (ja) | 選択シリコンエピタキシャル成長方法及び成長装置 | |
| KR100678468B1 (ko) | 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법 | |
| US6514886B1 (en) | Method for elimination of contaminants prior to epitaxy | |
| JP3079575B2 (ja) | 半導体装置の製造方法 | |
| JP2836576B2 (ja) | 半導体装置の製造方法 | |
| JP2003257868A (ja) | 混晶膜の成長方法、装置、及び半導体装置 | |
| US6555451B1 (en) | Method for making shallow diffusion junctions in semiconductors using elemental doping | |
| US6228166B1 (en) | Method for boron contamination reduction in IC fabrication | |
| JP2970499B2 (ja) | 半導体装置の製造方法 | |
| JP2000077425A (ja) | バイポーラトランジスタ | |
| US7556048B2 (en) | In-situ removal of surface impurities prior to arsenic-doped polysilicon deposition in the fabrication of a heterojunction bipolar transistor | |
| Loo et al. | Low temperature pre-epi treatment: critical parameters to control interface contamination | |
| JP5336070B2 (ja) | 選択エピタキシャル成長プロセスの改良方法 | |
| JP6834932B2 (ja) | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 | |
| KR100333727B1 (ko) | 엘리베이티드소오스/드레인구조의모스트랜지스터제조방법 | |
| JP2973949B2 (ja) | 半導体装置の製造方法 | |
| US6858503B1 (en) | Depletion to avoid cross contamination | |
| Kim et al. | Ex situ wafer surface cleaning by HF dipping for low temperature silicon epitaxy | |
| JP2956616B2 (ja) | 半導体装置の製造方法 | |
| JP2001156077A (ja) | 半導体装置の製造方法 | |
| KR100269716B1 (ko) | Ic 제조시 붕소 오염량 감소방법 | |
| JPH06151304A (ja) | 化合物半導体ウェーハ | |
| JPH10509276A (ja) | Ｃｍｏｓ集積回路用のエピタキシャル半導体ウエーハ | |
| Kiyota et al. | Reduction of base resistance and increase in cutoff frequency of Si bipolar transistor using rapid vapor-phase doping |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |