JP2868764B2 - デバイス製造方法 - Google Patents
デバイス製造方法Info
- Publication number
- JP2868764B2 JP2868764B2 JP61500256A JP50025685A JP2868764B2 JP 2868764 B2 JP2868764 B2 JP 2868764B2 JP 61500256 A JP61500256 A JP 61500256A JP 50025685 A JP50025685 A JP 50025685A JP 2868764 B2 JP2868764 B2 JP 2868764B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plasma
- etching
- ground
- confined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 69
- 238000005530 etching Methods 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 19
- 239000000460 chlorine Substances 0.000 claims description 11
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 7
- 229910052801 chlorine Inorganic materials 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000005684 electric field Effects 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- AGOYDEPGAOXOCK-KCBOHYOISA-N clarithromycin Chemical compound O([C@@H]1[C@@H](C)C(=O)O[C@@H]([C@@]([C@H](O)[C@@H](C)C(=O)[C@H](C)C[C@](C)([C@H](O[C@H]2[C@@H]([C@H](C[C@@H](C)O2)N(C)C)O)[C@H]1C)OC)(C)O)CC)[C@H]1C[C@@](C)(OC)[C@@H](O)[C@H](C)O1 AGOYDEPGAOXOCK-KCBOHYOISA-N 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000004809 Teflon Substances 0.000 description 3
- 229920006362 Teflon® Polymers 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 235000017899 Spathodea campanulata Nutrition 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001793 charged compounds Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
Description
【発明の詳細な説明】
発明の背景
1.発明の分野
本発明はデバイス処理方法に関する。
2.背景技術
半導体デバイス製造などの工程において第１の材料
を、第２の材料を受容できない程度に除去したり損傷を
与えたりしないでエッチングすることが通常望まれる。
適切に配置されたゲートの形成などのある種の状況では
シリコン酸化物例えば二酸化シリコンでできた下部また
は隣接する領域を受容できないほどに除去することなく
シリコン及び／または金属珪化物の領域を除去すること
が望ましい。このような結果をもたらすのに塩素を含む
ガスを用いるプラズマエッチング、反応イオンエッチン
グなどの方法が用いられることが多い。このような技術
においては、エッチングすべき体部の近傍に塩素を含む
ガスを導入し、電極間にr.f.電力を付加することにより
ガス状媒体にプラズマを形成する。典型的には基板は電
力を付加した電極上にあり、この電極に関連するDC電界
がプラズマ内で生成された活性生成物（例えばイオン化
した分子片、イオン化した分子、イオン化した原子）を
基板に向け、種々の機構を通じて、照射された材料を除
去する。 シリコンなどの材料のドライエッチングにおいて、種
々なエッチング装置構成と処理条件が用いられて来た。
一般に、特定の配置とエッチング条件が、特定の半導体
デバイス製造応用例に適するようなエッチング特性を生
み出すように選ばれる。例えば1981年11月３日発行の米
国特許第4,298,443号に開示されその図面中に描かれた
反応装置は一エッチング工程の間に多くの基板を処理す
ることができる。この反応装置は基板に接触する六角形
陰極と、第２電極として機能する外部接地殻とを含む。
六角形陰極の各面に複数の基板が配置されている。従っ
てもし各面に４枚の基板があれば一エッチング工程の間
に24枚の基板を処理することが可能である。あるいは平
行平板反応装置即ち、主表面が平行になるように配置さ
れた平板によって形成される陰極と陽極とを有する反応
装置が４ないし６枚の基板の同時エッチングを行なうよ
うなより小規模の応用例に用いられて来た。第３の型の
反応装置においては、r.f.電極全体を１枚の基板が本質
的に覆い、第２の電極例えば平行平板または装置部分が
用いられている。 多くの場合、プラズマで発生された活性生成物を含む
エッチングが都合良く用いられているが、これは困難を
伴なわずには行なわれない。例えば、プラズマを用いる
と基板表面に汚染物質が付着することが多い。これらの
汚染物質例えば反応容器または基板ホルダーからの金属
（例えばアルミニウム）はデバイス特性を劣化させるか
または後の処理工程を妨害する。そのような汚染を防ぐ
ために様々な手段が用いられて来た。例えば六角反応装
置の場合、ポリアリレートのようなポリマーなどの物質
で表面処理を行なったトレイに基板を挿入するための開
口を設けて六角電極の各面に配置した。こうして基板は
プラズマ環境にさらされながら下の電極に接触する。 現在用いられている限りはドライエッチングはわずか
な欠点を伴ないつつ優れた結果をもたらすけれども新し
い応用例ではさらに要求が高まって来ており、これらは
未だ満たされていない。例えば、隣接する（例えば下部
にまたは同一面に存在する）二酸化シリコンなどの材料
をこれまでに達成されたのより実質的に減少するように
して、シリコンなどの材料を除去する必要を生ずる多く
の応用例がある。典型的なエッチングシステムにおいて
は選択度即ち異なる組成をもつ下部領域またはマスクさ
れない隣接領域に対する所望領域のエッチングの割合は
30対１を越えない。しかし電子デバイス例えば集積回路
における実装密度が大きくなるにつれ、多くの場合選択
度は少くとも50対１、好ましくは少くとも70対１、最も
好ましくは少くとも100対１が要求される。例えばTaSi2
/多結晶シリコン組成ゲートのエッチングの場合、エッ
チストップとして用いられる厚さ25nm以下の薄い酸化物
が完全には除去されないようにするために100対１の程
度の選択度が必要である。 選択度を向上させるという要求が実質的に高まってい
るのにもかかわらず、そのような結果をもたらすドライ
エッチング装置構成も処理条件も未だ報告されていな
い。実際半導体デバイスに用いられる材料のドライエッ
チングにおいては１つの結果を得るために条件や配置を
調整すると関連のない２つめのエッチング特性に問題が
生じることが多い。こうして選択性プラズマドライエッ
チング法即ち50より大きい選択度を有するガスプラズマ
を用いる方法への需要があるにもかかわらず、そのよう
な技術は未だ報告されていない。 発明の概要 塩素含有物でエッチングされる材料の選択度は基板の
堆積面に対して側方に隣接する領域に存在するAC電界を
実質的に減衰し、基板全体にわたりプラズマをその領域
に閉じこめることにより大幅に増加する。例えば基板を
囲む部分を接地にAC結合することにあり、シリコンと二
酸化シリコンの間の塩素プラズマエッチングの選択度は
150対１まで増加する。プラズマが打込まれるガスにさ
らされる全てのエッチング容器表面領域においてAC電界
を減衰させることにより、基板全体にわたって極めて均
一なエッチング速度が得られる。さらにもし基板を囲む
部分が接地にDC結合されていなければ、DC電位を調整す
ることによりエッチング均一性をさらに高めることが可
能である。従って大地に対するAC結合のような電界条件
の調整によって、エッチング工程に関連する他の特性例
えばエッチング均一性が劣化することはない。 図面の簡単な説明 第１−６図は本発明の方法に影響を与える条件と配置
を例示する図である。 詳細な説明 本発明は特定のエッチング装置形状に限定されるもの
ではない。例えば、平行平板型と六角形型の両方におい
て優れた選択度が得られる。プラズマエッチング装置に
採用される特定の形状には関係なく、高い選択度を得る
ためにはプラズマは基板堆積面の上側にある領域に本質
的に閉じこめなくてはならない。（理解しやすくするた
めに以下１枚の基板のエッチングの形で説明するが、各
基板用のプラズマをその基板上の領域に閉じこめること
により複数の基板の場合にも同様に適用できる。従って
例えば３枚の基板をエッチングする場合は３個の独立し
たプラズマ領域があり、これらのうちの１つがそれぞれ
一枚の基板上に閉じこめられる。）本発明の観点におい
て基板上の領域というのは基板エッチング面の全ての点
における法線によって規定される空間領域である。基板
エッチ領域の境界から、平均して基板有効直径の10％を
越える距離にまで延びなければプラズマは適切に閉じこ
められたことになる。（基板有効直径とは基板と同様の
面積を有する円の直径である。）この閉じこめ条件はプ
ラズマにより放出される波長範囲390ないし800nmの光の
少くとも70％が所望の閉じこめ容積内の点から放出され
れば満足される。閉じこめは、プラズマを閉じこめよう
とする領域の外側のAC電界を制限することにより達成さ
れる。AC電界を適切に制限するには種々の手段が可能で
ある。例えば基板を囲む面は、この面とr.f.駆動陰極と
の間の容量の少くとも５倍の容量をもって接地に容量結
合される。本実施例では、この２つの容量がr.f.陰極と
接地との間の電圧分割器として作用するのでAC電界は減
衰する。接地への容量が大きいとインピーダンスが小さ
い。従って基板を囲む面はr.f.電極よりも接地電位に極
めて近くなる。この低い電位により低電界が得られる。 容量性結合は種々のやり方で達成できる。例えばもし
接地領域が金属製の反応器受台の背面に広い領域にわた
って接触すれば、接地に対する受台の容量性結合はr.f.
駆動陰極に対する受台の容量性結合よりかなり大きくな
るであろう。（この場合、受台は接地に対してさらにDC
結合される。） 別のやり方としてはAC電界を減衰するには厚い誘電材
料で基板を囲むことも可能である。例えば、誘電率が2.
5以上の組成の場合、0.32cm（0.125インチ）より厚い材
料、好ましくは1.27cm（0.5インチ）より厚い材料で基
板を囲む。この場合、反応器容積にさられる誘電体表面
はr.f.駆動陰極に対してはわずかに容量結合されるのみ
で接地に対してはプラズマを介してのみ容量結合され
る。誘電材料はAC電界を例えば以下のようにして減衰さ
れる。即ち、 １）電界の源からエッチャントガスにさらされる表面ま
での距離の増大により、 ２）誘電体中の双極子の移動による電界の誘電的消失に
より、 ３）プラズマの容量が充分に大きく、基板を囲む面の電
位従って 電界を実質的に減少させる電圧分割効果により、減衰
させる。 基板の環境の容量接地や厚い誘電体による基板の絶縁
などの手段を講じると、プラズマは基板の本質的に真上
の領域に閉じこめられる。基板間の領域はプラズマ火玉
にはさらされない。従って基板間にある物質はスパッタ
リンなどの機構によって破壊されることはなく、周囲物
質による基板の汚染は実質的に減少される。さらに重要
なことは、前述のように、選択度が実質的に増加するこ
とである。選択度が増加することの精密な機構は正確に
は知られていないが、閉じこめられたプラズマの放電に
より原子イオンを犠牲にして分子イオンの生成が実質的
に強められるものと考えられる。従って塩素を含むプラ
ズマの場合、Cl2 +のようなイオンの存在量がCl+のよう
なイオンの濃度を犠牲にして実質的に増加される。 前述のように基板上の領域にプラズマを閉じこめるこ
とにより優れた選択度が得られる。閉じこめのみでは基
板全体のエッチング速度はいく分か不均一である。例え
ばエッチング速度は最大35％変化する。しかしこの不均
一性を解消するのは可能である。均一性は反応容器中
の、エッチャントガスにさらされる全ての面が、閉じこ
め条件により基板環境に要求されるのと同じやり方でAC
電界制御されるようにすれば、即ちプラズマこれらの面
から基板有効直径の少くとも20％の距離除去されるよう
にすれば得られる。例えば、第１図の反応容器を形成す
る金属ベルジャ容器25は接地への広面積伝導路を設ける
ことにより接地に容量結合される。この手段は所望の結
果を生み出すけれども金属ベルジャが汚染源となり得
る。従って電界を適切に減衰するほどに充分に薄い連続
ガラス層例えば厚さ0.15cm（0.06インチ）程度のガラス
層でベルジャ内面を被覆すると都合が良い。AC接地によ
りAC電界が減衰し基板全体にかけてのエッチング速度変
動が15％以下になる。金属ベルジャのAC接地は適切な減
衰を得るための一手段であることが判明しているけれど
も、AC電界減衰条件を満足する他のいかなる手段、例え
ばプラズマ閉じこめに関して記述した手段も可能であ
る。 基板環境のDCバイアスを基板のDCバイアスレベルに調
整することにより、劇的ではないにしても、均一性がさ
らに高められる。基板環境のDC電位レベルを調整するに
は種々の手段が用いられる。例えば、基板環境への連続
伝導路を備えた可変DC電源を用いることができる。 不均一性の除去は選択度の改善という面で重要である
ばかりでなく、基板環境がDC接地されていない場合や反
応容器表面のAC電界が適切に制御されない場合などの他
の装置配置においても重要である。最も重要なことは基
板全体にかけてのエッチング速度の平均二乗偏位が４％
未満という均一性が選択度に悪影響を与えることなく得
られるということである。 以下は本発明を説明するための実例である。 実例１ 主表面が（100）結晶学面にあり直径が7.62cm（３イ
ンチ）のミリコン基板を洗浄し、酸素中1000℃で酸化し
て厚さ100nmの二酸化シリコン層を形成した。堆積ガス
にシランを用い基板を約600℃の温度に加熱し、低圧化
学蒸着（LPCVD）工程により二酸化シリコン層上に400nm
の多結晶シリコンを堆積させた。（LPCDV工程はアー
ル．エス．ロスラ（R.S.Rosler）の「ポリ、窒化物及び
酸化物のための低圧CPV生成工程」（“Low Pressure CV
D Production Processes for Poly,Nitride and Oxid
e"）ソリッドステートテクノロジー（Solid State Tech
nology）第20巻63頁1977年４月に詳述されている。） 標本を反応イオンエッチング装置の駆動電極６の上、
第２図の５の位置に置いた。駆動電極６はその上にテフ
ロン（イー．アイ．デュポンデネモアズ社（E.I.duPont
deNemours＆Co.,Inc.）の登録商標）シート７を有す
る。翼部８を介してこのシートを容量接地するためにテ
フロンシートの上にアルミニウム板９を挿入した。最後
に厚さ0.32cm（1/8インチ）のアーデル（ユニオンカー
バイド社（Union Carbide Corporation）の登録商標）
シート11をアルミニウム板の上に置いた。直径45.7cm
（18インチ）の対向電極を標本の露出した主表面から約
10cm（４インチ）の所に配置した。エッチング容量を約
1.3×10-3Pa（１×10-5Torr）の圧力にまで減圧した。
反応容器を介して流量20sccmのCl2を流した。次に真空
ポンプ速度を低くして容器内のCl2圧力が2.67Pa（20mTo
rr）にまで上昇するようにした。駆動電極に対して９ワ
ットのr.f.電力を周波数13.56MHzで付加した。露出した
多結晶シリコン層のエッチング速度をレーザ干渉計で測
ったところ20nm/分であった。多結晶シリコン層が除去
されたことが干渉計で示された後、露出酸化物に対し30
分間エッチングを続けた。このエッチングにより0.22nm
/分の速度で酸化物が除去されたが、これは多結晶シリ
コンのエッチング速度に比べると90対１の選択度であっ
た。 実例２ 14ワットと20ワットのr.f.電力を用いた点以外は実例
１の工程をくり返した。これらの試験の結果、多結晶シ
リコンのエッチング速度はそれぞれ400及び457、酸化物
のエッチング速度は6.2及び10.6、従って選択度はそれ
ぞれ65対１及び43対１であった。 実例３ 第３図に示すように基板を駆動電極を取付けた台座の
上に置いたこと、この電極の上には厚さ0.32cm（1/8イ
ンチ）のアーデルシート15のみを置いたことを除き実例
１の工程をくり返した。表１から判るように、種々のr.
f.電力を付加したところ前述の実例における対応するエ
ッチング条件の場合に得られたのよりはるかに低い選択
度が得られた。 表 １ r.f.電力 多結晶シリコン 酸化物 選択度 9W 80 1.4 57:1 14W 133 3.3 40:1 20W 210 8.4 25:1 実例４ 実例１で記載したようにして多結晶シリコンと二酸化
シリコンの層を有する標本を用意した。これらの標本を
六角形状陰極RIE反応装置の駆動電極上に置いた。（こ
の反応装置は1981年11月３日に発行された米国特許第4,
298,443号に記載されている。）この反応装置を第１図
に示すように、アルミニウム受台17と各基板よりわずか
に大きい切抜きを有し接地板19に接触するアーデル外板
18とを有するように改造した。接地板はテフロン絶縁ス
ペーサ22を用いて駆動電極20及び台座21から離して設置
した。ベルジャ25は接地されており、厚さ0.23cm（0.09
インチ）の内面ガラス被覆を有した。多結晶シリコン層
と二酸化シリコン層の双方を有する標本で専有されない
各基板位置はアルミニウム台座の露出を避けるためレジ
ストで覆ったシリコン基板で専有した。容器は約1.3×1
0-3Pa（１×10-5Torr）の圧力にまで減圧した。容器を
介して流量40sccmの分子状塩素を流した。次に真空ポン
プの排気速度を減少して容器内の圧力が約2.67pa（20mT
orr）にまで上がるようにした。駆動電極に対し約70ワ
ットのr.f.電力を周波数13.56MHzで付加した。実例１で
記述したようにして多結晶シリコンと二酸化シリコンの
エッチング速度を測定した。多結晶シリコンのエッチン
グ速度は約9.6nm/分、二酸化シリコンのエッチ速度は約
0.094nm/分、従って選択度は約100対１であった。エッ
チングが多結晶シリコンと二酸化シリコン層の境界に達
した時に得られる形状を達成されたエッチ速度の均一性
の標示として第５図に示す。 実例５ r.f.電力が約100ワットでありベルジャが全体的にガ
ラス組成である点を除き実例４の工程をくり返した。ア
ルミニウムの接地グリッドでこのガラスベルジャを囲ん
だ。エッチャントが多結晶シリコン層と二酸化シリコン
層との境界に達した時に得られる比較的不均一な形状を
第４図に示す。 実例６ 第６図に示すように六角形陰極がわずかに一段の高さ
であり六角形電極の面あたり１枚の基板しか受用できな
い点を除き実例４の工程をくり返した。さらに、接地金
属板は用いず、厚さ1.27cm（0.5インチ）で基板を囲み
六角形陰極に接触するアーデル受台30のみを用いた。付
加電力は24ワット、初めに生成した塩素流は30sccmであ
った。多結晶シリコンのエッチング速度は23nm/分、二
酸化シリコンのエッチ速度は0.31nm/分、従って選択度
は約74対１であった。
を、第２の材料を受容できない程度に除去したり損傷を
与えたりしないでエッチングすることが通常望まれる。
適切に配置されたゲートの形成などのある種の状況では
シリコン酸化物例えば二酸化シリコンでできた下部また
は隣接する領域を受容できないほどに除去することなく
シリコン及び／または金属珪化物の領域を除去すること
が望ましい。このような結果をもたらすのに塩素を含む
ガスを用いるプラズマエッチング、反応イオンエッチン
グなどの方法が用いられることが多い。このような技術
においては、エッチングすべき体部の近傍に塩素を含む
ガスを導入し、電極間にr.f.電力を付加することにより
ガス状媒体にプラズマを形成する。典型的には基板は電
力を付加した電極上にあり、この電極に関連するDC電界
がプラズマ内で生成された活性生成物（例えばイオン化
した分子片、イオン化した分子、イオン化した原子）を
基板に向け、種々の機構を通じて、照射された材料を除
去する。 シリコンなどの材料のドライエッチングにおいて、種
々なエッチング装置構成と処理条件が用いられて来た。
一般に、特定の配置とエッチング条件が、特定の半導体
デバイス製造応用例に適するようなエッチング特性を生
み出すように選ばれる。例えば1981年11月３日発行の米
国特許第4,298,443号に開示されその図面中に描かれた
反応装置は一エッチング工程の間に多くの基板を処理す
ることができる。この反応装置は基板に接触する六角形
陰極と、第２電極として機能する外部接地殻とを含む。
六角形陰極の各面に複数の基板が配置されている。従っ
てもし各面に４枚の基板があれば一エッチング工程の間
に24枚の基板を処理することが可能である。あるいは平
行平板反応装置即ち、主表面が平行になるように配置さ
れた平板によって形成される陰極と陽極とを有する反応
装置が４ないし６枚の基板の同時エッチングを行なうよ
うなより小規模の応用例に用いられて来た。第３の型の
反応装置においては、r.f.電極全体を１枚の基板が本質
的に覆い、第２の電極例えば平行平板または装置部分が
用いられている。 多くの場合、プラズマで発生された活性生成物を含む
エッチングが都合良く用いられているが、これは困難を
伴なわずには行なわれない。例えば、プラズマを用いる
と基板表面に汚染物質が付着することが多い。これらの
汚染物質例えば反応容器または基板ホルダーからの金属
（例えばアルミニウム）はデバイス特性を劣化させるか
または後の処理工程を妨害する。そのような汚染を防ぐ
ために様々な手段が用いられて来た。例えば六角反応装
置の場合、ポリアリレートのようなポリマーなどの物質
で表面処理を行なったトレイに基板を挿入するための開
口を設けて六角電極の各面に配置した。こうして基板は
プラズマ環境にさらされながら下の電極に接触する。 現在用いられている限りはドライエッチングはわずか
な欠点を伴ないつつ優れた結果をもたらすけれども新し
い応用例ではさらに要求が高まって来ており、これらは
未だ満たされていない。例えば、隣接する（例えば下部
にまたは同一面に存在する）二酸化シリコンなどの材料
をこれまでに達成されたのより実質的に減少するように
して、シリコンなどの材料を除去する必要を生ずる多く
の応用例がある。典型的なエッチングシステムにおいて
は選択度即ち異なる組成をもつ下部領域またはマスクさ
れない隣接領域に対する所望領域のエッチングの割合は
30対１を越えない。しかし電子デバイス例えば集積回路
における実装密度が大きくなるにつれ、多くの場合選択
度は少くとも50対１、好ましくは少くとも70対１、最も
好ましくは少くとも100対１が要求される。例えばTaSi2
/多結晶シリコン組成ゲートのエッチングの場合、エッ
チストップとして用いられる厚さ25nm以下の薄い酸化物
が完全には除去されないようにするために100対１の程
度の選択度が必要である。 選択度を向上させるという要求が実質的に高まってい
るのにもかかわらず、そのような結果をもたらすドライ
エッチング装置構成も処理条件も未だ報告されていな
い。実際半導体デバイスに用いられる材料のドライエッ
チングにおいては１つの結果を得るために条件や配置を
調整すると関連のない２つめのエッチング特性に問題が
生じることが多い。こうして選択性プラズマドライエッ
チング法即ち50より大きい選択度を有するガスプラズマ
を用いる方法への需要があるにもかかわらず、そのよう
な技術は未だ報告されていない。 発明の概要 塩素含有物でエッチングされる材料の選択度は基板の
堆積面に対して側方に隣接する領域に存在するAC電界を
実質的に減衰し、基板全体にわたりプラズマをその領域
に閉じこめることにより大幅に増加する。例えば基板を
囲む部分を接地にAC結合することにあり、シリコンと二
酸化シリコンの間の塩素プラズマエッチングの選択度は
150対１まで増加する。プラズマが打込まれるガスにさ
らされる全てのエッチング容器表面領域においてAC電界
を減衰させることにより、基板全体にわたって極めて均
一なエッチング速度が得られる。さらにもし基板を囲む
部分が接地にDC結合されていなければ、DC電位を調整す
ることによりエッチング均一性をさらに高めることが可
能である。従って大地に対するAC結合のような電界条件
の調整によって、エッチング工程に関連する他の特性例
えばエッチング均一性が劣化することはない。 図面の簡単な説明 第１−６図は本発明の方法に影響を与える条件と配置
を例示する図である。 詳細な説明 本発明は特定のエッチング装置形状に限定されるもの
ではない。例えば、平行平板型と六角形型の両方におい
て優れた選択度が得られる。プラズマエッチング装置に
採用される特定の形状には関係なく、高い選択度を得る
ためにはプラズマは基板堆積面の上側にある領域に本質
的に閉じこめなくてはならない。（理解しやすくするた
めに以下１枚の基板のエッチングの形で説明するが、各
基板用のプラズマをその基板上の領域に閉じこめること
により複数の基板の場合にも同様に適用できる。従って
例えば３枚の基板をエッチングする場合は３個の独立し
たプラズマ領域があり、これらのうちの１つがそれぞれ
一枚の基板上に閉じこめられる。）本発明の観点におい
て基板上の領域というのは基板エッチング面の全ての点
における法線によって規定される空間領域である。基板
エッチ領域の境界から、平均して基板有効直径の10％を
越える距離にまで延びなければプラズマは適切に閉じこ
められたことになる。（基板有効直径とは基板と同様の
面積を有する円の直径である。）この閉じこめ条件はプ
ラズマにより放出される波長範囲390ないし800nmの光の
少くとも70％が所望の閉じこめ容積内の点から放出され
れば満足される。閉じこめは、プラズマを閉じこめよう
とする領域の外側のAC電界を制限することにより達成さ
れる。AC電界を適切に制限するには種々の手段が可能で
ある。例えば基板を囲む面は、この面とr.f.駆動陰極と
の間の容量の少くとも５倍の容量をもって接地に容量結
合される。本実施例では、この２つの容量がr.f.陰極と
接地との間の電圧分割器として作用するのでAC電界は減
衰する。接地への容量が大きいとインピーダンスが小さ
い。従って基板を囲む面はr.f.電極よりも接地電位に極
めて近くなる。この低い電位により低電界が得られる。 容量性結合は種々のやり方で達成できる。例えばもし
接地領域が金属製の反応器受台の背面に広い領域にわた
って接触すれば、接地に対する受台の容量性結合はr.f.
駆動陰極に対する受台の容量性結合よりかなり大きくな
るであろう。（この場合、受台は接地に対してさらにDC
結合される。） 別のやり方としてはAC電界を減衰するには厚い誘電材
料で基板を囲むことも可能である。例えば、誘電率が2.
5以上の組成の場合、0.32cm（0.125インチ）より厚い材
料、好ましくは1.27cm（0.5インチ）より厚い材料で基
板を囲む。この場合、反応器容積にさられる誘電体表面
はr.f.駆動陰極に対してはわずかに容量結合されるのみ
で接地に対してはプラズマを介してのみ容量結合され
る。誘電材料はAC電界を例えば以下のようにして減衰さ
れる。即ち、 １）電界の源からエッチャントガスにさらされる表面ま
での距離の増大により、 ２）誘電体中の双極子の移動による電界の誘電的消失に
より、 ３）プラズマの容量が充分に大きく、基板を囲む面の電
位従って 電界を実質的に減少させる電圧分割効果により、減衰
させる。 基板の環境の容量接地や厚い誘電体による基板の絶縁
などの手段を講じると、プラズマは基板の本質的に真上
の領域に閉じこめられる。基板間の領域はプラズマ火玉
にはさらされない。従って基板間にある物質はスパッタ
リンなどの機構によって破壊されることはなく、周囲物
質による基板の汚染は実質的に減少される。さらに重要
なことは、前述のように、選択度が実質的に増加するこ
とである。選択度が増加することの精密な機構は正確に
は知られていないが、閉じこめられたプラズマの放電に
より原子イオンを犠牲にして分子イオンの生成が実質的
に強められるものと考えられる。従って塩素を含むプラ
ズマの場合、Cl2 +のようなイオンの存在量がCl+のよう
なイオンの濃度を犠牲にして実質的に増加される。 前述のように基板上の領域にプラズマを閉じこめるこ
とにより優れた選択度が得られる。閉じこめのみでは基
板全体のエッチング速度はいく分か不均一である。例え
ばエッチング速度は最大35％変化する。しかしこの不均
一性を解消するのは可能である。均一性は反応容器中
の、エッチャントガスにさらされる全ての面が、閉じこ
め条件により基板環境に要求されるのと同じやり方でAC
電界制御されるようにすれば、即ちプラズマこれらの面
から基板有効直径の少くとも20％の距離除去されるよう
にすれば得られる。例えば、第１図の反応容器を形成す
る金属ベルジャ容器25は接地への広面積伝導路を設ける
ことにより接地に容量結合される。この手段は所望の結
果を生み出すけれども金属ベルジャが汚染源となり得
る。従って電界を適切に減衰するほどに充分に薄い連続
ガラス層例えば厚さ0.15cm（0.06インチ）程度のガラス
層でベルジャ内面を被覆すると都合が良い。AC接地によ
りAC電界が減衰し基板全体にかけてのエッチング速度変
動が15％以下になる。金属ベルジャのAC接地は適切な減
衰を得るための一手段であることが判明しているけれど
も、AC電界減衰条件を満足する他のいかなる手段、例え
ばプラズマ閉じこめに関して記述した手段も可能であ
る。 基板環境のDCバイアスを基板のDCバイアスレベルに調
整することにより、劇的ではないにしても、均一性がさ
らに高められる。基板環境のDC電位レベルを調整するに
は種々の手段が用いられる。例えば、基板環境への連続
伝導路を備えた可変DC電源を用いることができる。 不均一性の除去は選択度の改善という面で重要である
ばかりでなく、基板環境がDC接地されていない場合や反
応容器表面のAC電界が適切に制御されない場合などの他
の装置配置においても重要である。最も重要なことは基
板全体にかけてのエッチング速度の平均二乗偏位が４％
未満という均一性が選択度に悪影響を与えることなく得
られるということである。 以下は本発明を説明するための実例である。 実例１ 主表面が（100）結晶学面にあり直径が7.62cm（３イ
ンチ）のミリコン基板を洗浄し、酸素中1000℃で酸化し
て厚さ100nmの二酸化シリコン層を形成した。堆積ガス
にシランを用い基板を約600℃の温度に加熱し、低圧化
学蒸着（LPCVD）工程により二酸化シリコン層上に400nm
の多結晶シリコンを堆積させた。（LPCDV工程はアー
ル．エス．ロスラ（R.S.Rosler）の「ポリ、窒化物及び
酸化物のための低圧CPV生成工程」（“Low Pressure CV
D Production Processes for Poly,Nitride and Oxid
e"）ソリッドステートテクノロジー（Solid State Tech
nology）第20巻63頁1977年４月に詳述されている。） 標本を反応イオンエッチング装置の駆動電極６の上、
第２図の５の位置に置いた。駆動電極６はその上にテフ
ロン（イー．アイ．デュポンデネモアズ社（E.I.duPont
deNemours＆Co.,Inc.）の登録商標）シート７を有す
る。翼部８を介してこのシートを容量接地するためにテ
フロンシートの上にアルミニウム板９を挿入した。最後
に厚さ0.32cm（1/8インチ）のアーデル（ユニオンカー
バイド社（Union Carbide Corporation）の登録商標）
シート11をアルミニウム板の上に置いた。直径45.7cm
（18インチ）の対向電極を標本の露出した主表面から約
10cm（４インチ）の所に配置した。エッチング容量を約
1.3×10-3Pa（１×10-5Torr）の圧力にまで減圧した。
反応容器を介して流量20sccmのCl2を流した。次に真空
ポンプ速度を低くして容器内のCl2圧力が2.67Pa（20mTo
rr）にまで上昇するようにした。駆動電極に対して９ワ
ットのr.f.電力を周波数13.56MHzで付加した。露出した
多結晶シリコン層のエッチング速度をレーザ干渉計で測
ったところ20nm/分であった。多結晶シリコン層が除去
されたことが干渉計で示された後、露出酸化物に対し30
分間エッチングを続けた。このエッチングにより0.22nm
/分の速度で酸化物が除去されたが、これは多結晶シリ
コンのエッチング速度に比べると90対１の選択度であっ
た。 実例２ 14ワットと20ワットのr.f.電力を用いた点以外は実例
１の工程をくり返した。これらの試験の結果、多結晶シ
リコンのエッチング速度はそれぞれ400及び457、酸化物
のエッチング速度は6.2及び10.6、従って選択度はそれ
ぞれ65対１及び43対１であった。 実例３ 第３図に示すように基板を駆動電極を取付けた台座の
上に置いたこと、この電極の上には厚さ0.32cm（1/8イ
ンチ）のアーデルシート15のみを置いたことを除き実例
１の工程をくり返した。表１から判るように、種々のr.
f.電力を付加したところ前述の実例における対応するエ
ッチング条件の場合に得られたのよりはるかに低い選択
度が得られた。 表 １ r.f.電力 多結晶シリコン 酸化物 選択度 9W 80 1.4 57:1 14W 133 3.3 40:1 20W 210 8.4 25:1 実例４ 実例１で記載したようにして多結晶シリコンと二酸化
シリコンの層を有する標本を用意した。これらの標本を
六角形状陰極RIE反応装置の駆動電極上に置いた。（こ
の反応装置は1981年11月３日に発行された米国特許第4,
298,443号に記載されている。）この反応装置を第１図
に示すように、アルミニウム受台17と各基板よりわずか
に大きい切抜きを有し接地板19に接触するアーデル外板
18とを有するように改造した。接地板はテフロン絶縁ス
ペーサ22を用いて駆動電極20及び台座21から離して設置
した。ベルジャ25は接地されており、厚さ0.23cm（0.09
インチ）の内面ガラス被覆を有した。多結晶シリコン層
と二酸化シリコン層の双方を有する標本で専有されない
各基板位置はアルミニウム台座の露出を避けるためレジ
ストで覆ったシリコン基板で専有した。容器は約1.3×1
0-3Pa（１×10-5Torr）の圧力にまで減圧した。容器を
介して流量40sccmの分子状塩素を流した。次に真空ポン
プの排気速度を減少して容器内の圧力が約2.67pa（20mT
orr）にまで上がるようにした。駆動電極に対し約70ワ
ットのr.f.電力を周波数13.56MHzで付加した。実例１で
記述したようにして多結晶シリコンと二酸化シリコンの
エッチング速度を測定した。多結晶シリコンのエッチン
グ速度は約9.6nm/分、二酸化シリコンのエッチ速度は約
0.094nm/分、従って選択度は約100対１であった。エッ
チングが多結晶シリコンと二酸化シリコン層の境界に達
した時に得られる形状を達成されたエッチ速度の均一性
の標示として第５図に示す。 実例５ r.f.電力が約100ワットでありベルジャが全体的にガ
ラス組成である点を除き実例４の工程をくり返した。ア
ルミニウムの接地グリッドでこのガラスベルジャを囲ん
だ。エッチャントが多結晶シリコン層と二酸化シリコン
層との境界に達した時に得られる比較的不均一な形状を
第４図に示す。 実例６ 第６図に示すように六角形陰極がわずかに一段の高さ
であり六角形電極の面あたり１枚の基板しか受用できな
い点を除き実例４の工程をくり返した。さらに、接地金
属板は用いず、厚さ1.27cm（0.5インチ）で基板を囲み
六角形陰極に接触するアーデル受台30のみを用いた。付
加電力は24ワット、初めに生成した塩素流は30sccmであ
った。多結晶シリコンのエッチング速度は23nm/分、二
酸化シリコンのエッチ速度は0.31nm/分、従って選択度
は約74対１であった。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 フー，パングードウ
アメリカ合衆国 07922 ニユージユー
シイ，バークレイ ハイツ，プレインフ
イールド アヴエニユー 733
(72)発明者 シヤツツ，ロナルド ジヨセフ
アメリカ合衆国 07060 ニユージヤー
シイ，ウオーレン，アパー ウオーレン
ウエイ 14
(56)参考文献 特開 昭57−149734（ＪＰ，Ａ)
特開 昭55−55530（ＪＰ，Ａ)
米国特許4397724（ＵＳ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．ガスプラズマからの塩素含有物質と接触させること
により基板の第１の材料をエッチングしその一方でこの
エッチングの間に前記基板の第２の材料を前記物質にさ
らす行程と、 デバイスを完成させる工程とからなる、陰極を用いた反
応容器内でデバイスを製造する方法において、 前記基板の周辺から前記基板の有効直径の20％未満の距
離だけ側方に広がる領域に前記プラズマが閉じこめられ
ており、前記第２の材料は前記エッチングによる影響を
実質的に受けず、そして前記閉じ込めは、前記基板の近
傍と前記陰極の間の容量の少なくとも５倍の容量で、前
記基板の近傍を接地と結合することによって達成されて
いることを特徴とするデバイスの製造方法。 ２．請求の範囲第１項に記載の方法において、 前記閉じ込めは、前記基板を前記誘電体で取り囲むこと
によって行われていることを特徴とするデバイスの製造
方法。 ３．請求の範囲第１項に記載の方法において、 前記第１の材料はシリコンであり、前記第２の材料はシ
リコン酸化物であることをことを特徴とするデバイスの
製造方法。 ４．請求の範囲第１項に記載の方法において、 前記エッチングは前記プラズマを形成するための六角形
陰極を用いる反応装置内で行うことを特徴とするデバイ
スの製造方法。 ５．請求の範囲第１項に記載の方法において、 前記エッチングは前記プラズマを形成するための平行電
極を用いる反応装置内で行うことを特徴とするデバイス
の製造方法。 ６．請求の範囲第３項に記載の方法において、 前記プラズマは前記容器の表面から前記基板の有効直径
の少なくとも20％の距離だけ除いた領域に閉じ込められ
ることを特徴とするデバイスの製造方法。 ７．請求の範囲第６項に記載の方法において、 前記容器の内面はガラスで被覆されていることを特徴と
するデバイスの製造方法。 ８．請求の範囲第１項に記載の方法において、 前記プラズマは前記容器の表面から前記基板の有効直径
の少なくとも20％の距離だけ除いた領域に閉じこめられ
ることを特徴とするデバイスの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US68277684A | 1984-12-18 | 1984-12-18 | |
| US682776 | 1984-12-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62501183A JPS62501183A (ja) | 1987-05-07 |
| JP2868764B2 true JP2868764B2 (ja) | 1999-03-10 |
Family
ID=24741091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61500256A Expired - Lifetime JP2868764B2 (ja) | 1984-12-18 | 1985-12-04 | デバイス製造方法 |
Country Status (9)
| Country | Link |
|---|---|
| EP (1) | EP0205557B1 (ja) |
| JP (1) | JP2868764B2 (ja) |
| KR (1) | KR950000859B1 (ja) |
| CA (1) | CA1278768C (ja) |
| DE (1) | DE3577020D1 (ja) |
| ES (1) | ES8705704A1 (ja) |
| IE (1) | IE57062B1 (ja) |
| SG (1) | SG63690G (ja) |
| WO (1) | WO1986003887A2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3629422C2 (de) * | 1986-08-29 | 1994-02-17 | Agfa Gevaert Ag | Verfahren und Vorrichtung zum Einstellen von Belichtungsgrößen an einem Kopiergerät |
| US5089083A (en) * | 1989-04-25 | 1992-02-18 | Tokyo Electron Limited | Plasma etching method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4397724A (en) | 1981-08-24 | 1983-08-09 | Bell Telephone Laboratories, Incorporated | Apparatus and method for plasma-assisted etching of wafers |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4427516A (en) * | 1981-08-24 | 1984-01-24 | Bell Telephone Laboratories, Incorporated | Apparatus and method for plasma-assisted etching of wafers |
-
1985
- 1985-12-04 JP JP61500256A patent/JP2868764B2/ja not_active Expired - Lifetime
- 1985-12-04 KR KR1019860700575A patent/KR950000859B1/ko not_active IP Right Cessation
- 1985-12-04 WO PCT/US1985/002392 patent/WO1986003887A2/en active IP Right Grant
- 1985-12-04 EP EP86900428A patent/EP0205557B1/en not_active Expired - Lifetime
- 1985-12-04 DE DE8686900428T patent/DE3577020D1/de not_active Expired - Fee Related
- 1985-12-11 CA CA000497356A patent/CA1278768C/en not_active Expired - Fee Related
- 1985-12-17 IE IE3193/85A patent/IE57062B1/en not_active IP Right Cessation
- 1985-12-17 ES ES550034A patent/ES8705704A1/es not_active Expired
-
1990
- 1990-08-01 SG SG63690A patent/SG63690G/en unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4397724A (en) | 1981-08-24 | 1983-08-09 | Bell Telephone Laboratories, Incorporated | Apparatus and method for plasma-assisted etching of wafers |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3577020D1 (de) | 1990-05-10 |
| WO1986003887A2 (en) | 1986-07-03 |
| EP0205557A1 (en) | 1986-12-30 |
| CA1278768C (en) | 1991-01-08 |
| KR950000859B1 (ko) | 1995-02-02 |
| JPS62501183A (ja) | 1987-05-07 |
| ES550034A0 (es) | 1987-05-16 |
| ES8705704A1 (es) | 1987-05-16 |
| EP0205557B1 (en) | 1990-04-04 |
| KR880700453A (ko) | 1988-03-15 |
| IE57062B1 (en) | 1992-04-08 |
| WO1986003887A3 (en) | 1986-08-14 |
| SG63690G (en) | 1990-09-07 |
| IE853193L (en) | 1986-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6423242B1 (en) | Etching method | |
| EP1336191B1 (en) | Stepped upper electrode for plasma processing uniformity | |
| US5006220A (en) | Electrode for use in the treatment of an object in a plasma | |
| US4786359A (en) | Xenon enhanced plasma etch | |
| JP5454467B2 (ja) | プラズマエッチング処理装置およびプラズマエッチング処理方法 | |
| US6091045A (en) | Plasma processing apparatus utilizing a microwave window having a thinner inner area | |
| US20070165355A1 (en) | Plasma etching method and computer-readable storage medium | |
| JPS5941841A (ja) | デバイスの製造方法 | |
| JP2001298015A (ja) | プラズマ処理装置 | |
| JP3121524B2 (ja) | エッチング装置 | |
| US20050126711A1 (en) | Plasma processing apparatus | |
| JPS6136589B2 (ja) | ||
| US20070227664A1 (en) | Plasma processing apparatus and plasma processing method | |
| KR100843009B1 (ko) | 플라즈마 처리 장치 | |
| US4871420A (en) | Selective etching process | |
| JP2868764B2 (ja) | デバイス製造方法 | |
| US4554047A (en) | Downstream apparatus and technique | |
| JP2000315682A (ja) | プラズマ処理装置 | |
| JP3761474B2 (ja) | プラズマ処理装置 | |
| JPH06104098A (ja) | マイクロ波プラズマ処理装置 | |
| JP3164188B2 (ja) | プラズマ処理装置 | |
| JP3368743B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JP3147769B2 (ja) | プラズマ処理装置および処理方法 | |
| JP3357737B2 (ja) | 放電プラズマ処理装置 | |
| JP3252167B2 (ja) | ドライエッチング方法 |