JP2861169B2 - 電力変換装置のスナバ回路 - Google Patents
電力変換装置のスナバ回路Info
- Publication number
- JP2861169B2 JP2861169B2 JP1337733A JP33773389A JP2861169B2 JP 2861169 B2 JP2861169 B2 JP 2861169B2 JP 1337733 A JP1337733 A JP 1337733A JP 33773389 A JP33773389 A JP 33773389A JP 2861169 B2 JP2861169 B2 JP 2861169B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- power
- constant voltage
- snubber circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
Description
れた電力変換装置が動作する際に、前記半導体素子をサ
ージ電圧から保護するためのスナバ回路に関する。
ンジスタを2個直列に接続してこの直列回路を直流電源
の正負極間に接続し、一方のパワトランジスタと他方の
パワトランジスタとを、交互にオン/オフを繰り返して
電力変換を行なうことができるのは周知である。そこ
で、このようなパワトランジスタ直列回路を3組相互に
並列接続してこれらに直流電源を接続することにより、
この直流電源からの直流電力を3相交流電力に変換する
3相インバータを例にして、従来の技術を以下に説明す
る。
バータにおいては、各パワトランジスタにそれぞれフリ
ーホイーリングダイオードが逆並列接続されている。こ
こでパワトランジスタのターンオフ時(あるいはフリー
ホイーリングダイオードの逆回復時)に、回路の浮遊イ
ンダクタンスにより生じるサージ電圧がパワトランジス
タに印加されると、当該パワトランジスタを破壊するお
それがある。そこで、このような不都合が発生するのを
回避するために、3相インバータにスナバ回路を付属さ
せている。
来例を示した回路図である。
タ、7〜12は6個のフリーホイーリングダイオードであ
る。これら6個のパワトランジスタのそれぞれにフリー
ホイーリングダイオードを逆並列したものを3組ブリッ
ジ接続して3相インバーが構成されている。なお、34は
直流電源、44は回路の浮遊インダクタンスである。ま
た、31はダイオード、32は抵抗、33はコンデンサであ
り、これらによってスナバ回路が構成されている。第10
図は上記第1従来例の1相分のパワトランジスタ、例え
ば1,4とそのスナバ回路を示している。
コンデンサ33及びダイオード31とから構成されたスナバ
回路(通称R−C−Dスナバ)が直流電源34の正極と負
極との間に接続されているので、パワトランジスタがタ
ーンオフした際に、回路の浮遊インダクタンス44に蓄積
されていたエネルギーがコンデンサ33により吸収され、
サージ電圧が抑制される。ここで、スナバ回路を構成し
ている抵抗32とダイオード31とを取り去ると、サージ電
圧抑制効果が増大する。
の第2従来例を示した回路図である。
6、6個のフリーホイーリングダイオード7〜12、直流
電源34及び浮遊インダクタンス44は第9図の場合と同じ
機能を有している。
ンジスタには、コンデンサと抵抗との直列接続にて構成
されたスナバ回路が並列に接続される。第11図におい
て、13〜18はこのスナバ回路を構成する6個のコンデン
サ、38〜43は同じくスナバ回路を構成する抵抗であり、
第12図は上記第2従来例の1相分のパワトランジスタ、
例えば1,4とそのスナバ回路を表している。
回路はR−Cスナバと通称されており、このR−Cスナ
バを構成しているコンデンサは、R−Cスナバが接続さ
れているパワトランジスタがターンオフした際に発生す
るサージ電圧を抑制するように作用する。
形バイポーラトランジスタ),MOS−FET等)は非常に高
速なスイッチング動作が可能になっており、特にターン
オフ動作の際に遮断する主電流の減衰率(−di/dt)が
大きいため、各部配線の浮遊インダクタンスによって発
生するサージ電圧が非常に大きいという特徴がある。
正極及び負極間に接続されたスナバ回路では、スナバ回
路自身に存在する浮遊インダクタンス45の影響がある。
このためサージ電圧の発生が十分に防止できず、特に浮
遊インダクタンスが大きい場合や遮断するコレクタ電流
が大きい場合、発生するサージ電圧が半導体素子の耐圧
を越えたり、コレクタ電流とコレクターエミッタ間電圧
VCEとの動作軌跡が、半導体素子の逆バイアス安全動作
領域(以下、RBSOAという)を逸脱し、パワトランジス
タが破壊してしまうという問題がある。これを第3図及
び第4図を参照しつつ以下に説明する。
分の動作を示す波形図であって、第3図はパワトランジ
スタ1のコレクタ電流IC及びVCEの時間に対する変化を
表しており、第4図はIC,VCEをそれぞれ縦軸、横軸に
とったときに、第3図に示されるIC及びVCEの動作軌跡
をトランジスタのRBSOAと共に表したものである。
し、VCEが直流電源電圧に達すると、スナバ回路のダイ
オード31が導通し、浮遊インダクタンス44に蓄えられた
エネルギーはコンデンサ33に吸収されるのであるが、こ
のR−C−Dスナバ回路上に存在する浮遊インダクタン
ス45及びダイオード31の過渡順電圧降下の影響により、
浮遊インダクタンス44のエネルギーによって発生するサ
ージ電圧は十分に抑制されない。このため、第3図及び
第4図の実線に示すように非常に高いサージ電圧が発生
し、パワトランジスタ1のRBSOAを逸脱し、パワトラン
ジスタ1が破壊される。
相インバータを構成している6個のパワトランジスタに
個別に接続されているR−Cスナバ回路では、例えば第
12図のパワトランジスタ1のVCEが上昇し始めると、浮
遊インダクタンス44に蓄えられたエネルギーが抵抗38を
通じてコンデンサ13に吸収され、コンデンサ13の容量を
大きくすることによってスイッチング時に発生するサー
ジ電圧を低減し、パワトランジスタの動作軌跡をRBSOA
内に収めることができる。このターンオフ時のパワトラ
ンジスタ1の動作波形と動作軌跡の例を第3図,第4図
に一点鎖線として示す。
た浮遊インダクタンス44のエネルギーを何らかの方法で
消費する必要があり、この場合には抵抗38(全体として
は抵抗38〜43)を介して放電させることでエネルギーを
消費している。
すると、スナバ回路で発生するエネルギー損失が増大
し、スナバ回路の構成部品が大型化してしまうという問
題点がある。
で、その目的とするところは、電力用半導体素子のスイ
ッチング時に発生するサージ電圧を抑制して半導体素子
を保護すると共に、スナバ回路において発生するエネル
ギー損失を小さくすることによって電力変換用半導体素
子の高周波での使用を可能にした電力変換装置のスナバ
回路を提供することにある。
リーホイーリングダイオードが逆並列接続された自己消
弧形電力用半導体素子の直列回路が電源に複数接続さ
れ、前記直列回路を構成する一方の半導体素子と他方の
半導体素子とが交互にオン/オフを繰り返して電力変換
を行う電力変換装置において、第1の定電圧ダイオード
とこの定電圧ダイオードに対し逆方向接続された第1の
ダイオードとからなる第1の直列回路と、第2の定電圧
ダイオードとこの定電圧ダイオードに対し逆方向接続さ
れた第2のダイオードとからなる第2の直列回路とを、
第1及び第2の定電圧ダイオードが互いに逆向きになる
ように並列に接続し、この並列接続回路とコンデンサと
の直列回路を、個々の半導体素子に並列に接続したもの
である。
である定電圧ダイオードとダイオードとを逆方向接続し
た第1、第2の直列回路を各定電圧ダイオードが逆向き
になるように並列接続すると共に、この並列接続回路と
コンデンサのとの直列回路を半導体素子に並列接続して
スナバ回路を構成することにより、半導体素子のスイッ
チング時のサージ電圧を抑制し、素子破壊を防止するこ
とができる。また、スナバ回路で発生する損失を削減し
てスナバ回路部品の小形化を図ると共に、半導体素子を
スイッチングさせる周波数を高周波化するものである。
構成すれば、電力変換装置の主回路図である。
の6個のパワトランジスタ1〜6、6個のフリーホイー
リングダイオード7〜12及び直流電源34の機能は、従来
例として第9図及び第11図で既述したものと同様である
から、重複を避けるためにこれらの説明は省略する。ま
た、第1図では、直流電源34の正負極間にダイオード3
1,抵抗32及びコンデンサ33からなるR−C−Dスナバ回
路が接続されている。
する電圧降下非対称素子として定電圧ダイオードを2個
逆向きに直列接続し、これにコンデンサを直列に接続し
たものが、スナバ回路として6個のパワトランジスタ1
〜6のそれぞれに並列接続されている。すなわち、第1
図において、19〜30は上記スナバ回路を構成する定電圧
ダイオード、13〜18は同じくコンデンサを示している。
トランジスタ、例えば1,4とそのスナバ回路等を示した
回路図である。
電圧ダイオード19,20の直列体とコンデンサ13との直列
回路がパワトランジスタ1に並列接続されるのである
が、この時に一方の定電圧ダイオード19のツェナー電圧
は、直流電源34の電圧よりもやや高く設定される。
場合、パワトランジスタ1のコレクタ・エミッタ間電圧
VCEが直流電源34の電圧値にまで達すると(このときコ
ンデンサ13は既に電源電圧値まで充電されている)、主
回路上の浮遊インダクタンス44に蓄えられたエネルギー
は、R−C−Dスナバ回路のダイオード31を通じてコン
デンサ33に吸収される。この際、R−C−Dスナバ回路
上に存在する浮遊インダクタンス45及びダイオード31の
過渡順電圧降下の影響により、浮遊インダクタンス44の
エネルギーによって発生するサージ電圧は十分に抑制さ
れない。
電圧まで到達すると、この定電圧ダイオード19が導通
し、定電圧ダイオード20を通じて浮遊インダクタンス44
のエネルギーはコンデンサ13に吸収されることになる。
す波形図であって、前述の如く第3図はパワトランジス
タ1のIC,VCEの時間に対する変化を表しており、第4
図はIC,VCEをそれぞれ縦軸,横軸にとったときに、第
3図に示されるIC及びVCEの動作軌跡を表したものであ
る。
が電源電圧よりやや高い値に設定された定電圧ダイオー
ド19のツェナー電圧VZまで上昇すると、第3図の点Z以
後、浮遊インダクタンス44に流れていた電流は定電圧ダ
イオード19→定電圧ダイオード20を通りコンデンサ13に
流れ込むため、第3図及び第4図中に破線で示すように
コレクタ電流減少期間中のサージ電圧を低減させること
ができ、パワトランジスタ1の動作軌跡をRBSOA内に収
めることができる。
ンダクタンス44とコンデンサ13による共振が開始する
が、このエネルギーは定電圧ダイオード20によって吸収
されることになる。
コンデンサ13に蓄えられていた電荷は定電圧ダイオード
20,19及びパワトランジスタ1を通じて放電される。こ
のとき、定電圧ダイオード20のツェナー電圧をコンデン
サ13の両端電圧より高く設定すると、パワトランジスタ
1のターンオン時にコンデンサ13が放電しないという不
都合が生じるため、定電圧ダイオード20のツェナー電圧
はターンオフ時の共振を抑制できる範囲でできるだけ低
い値とすることが望ましい。
ード19,20及びコンデンサ13を有するスナバ回路を構成
すれば、パワトランジスタ1のVCEが定電圧ダイオード1
9のツェナー電圧に達するまでは動作せず、コレクタ電
流下降期間中の大きなサージ電圧のみを抑制して、半導
体素子の破壊を防止することができる。
例として示した第11図及び第12図のR−Cスナバ回路の
コンデンサに比べて非常に小さいため、コンデンサ13の
容量を小さくできると同時にスナバ回路で発生するエネ
ルギー損失も従来のスナバ回路に比べて非常に小さくす
ることができ、スナバ回路の小容量化による小形化が可
能である。
タをスイッチングさせる周波数を高周波化することが可
能になる。
ーラトランジスタを使用した例であり、原理的には第2
図と同一のものである。トランジスタ35のベース端子は
開放で使用されており、このトランジスタ35とコンデン
サ13との直列回路がパワトランジスタ1に並列接続され
ている。勿論、上記構成のスナバ回路は、他の5個のパ
ワトランジスタにもそれぞれ並列に接続されている。
・エミッタ間は、ベース端子を開放した場合、第6図に
示すように順逆双方向に降伏電圧を有している。すなわ
ち、トランジスタ35の順方向降伏電圧(第6図A点)を
直流電源34の電圧値よりもやや高く設定し、逆方向ブレ
ークダウン電圧(第6図B点)を第2図〜4図で説明し
た値に設定することにより、第2図〜4図と全く同様の
効果を得ることができる。
ジスタ46に置き換えたものである。
第8図において、前記同様に19,20は定電圧ダイオード
であり、便宜上、19を第1の定電圧ダイオード、20を第
2の定電圧ダイオードとする。第1の定電圧ダイオード
19には第1のダイオード36が逆方向接続されて第1の直
列回路が構成され、第2の定電圧ダイオード20には第2
のダイオード37が逆方向接続されて第2の直列回路が構
成されている。これらの第1、第2の直列回路は、第1
及び第2の定電圧ダイオード19,20が互いに逆向きにな
るように並列に接続される。更に、この並列接続回路と
コンデンサ13との直列回路がパワトランジスタ1に並列
に、つまりパワトランジスタ1のコレクタ、エミッタ間
に接続されてスナバ回路が構成される。このスナバ回路
は、例えば第1図に示した電力変換装置の各パワトラン
ジスタ1〜6に接続されるものである。なお、7はフリ
ーホイーリングダイオード、44は主回路の浮遊インダク
タンスである。
のターンオフ時にそのコレクタ・エミッタ間電圧VCEが
定電圧ダイオード19によるツェナー電圧に到達すると、
この定電圧ダイオード19が導通し、浮遊インダクタンス
44に蓄積されたエネルギーがダイオード36を通じてコン
デンサ13に吸収される。この際、第3図、第4図に示し
たのと同様に、コレクタ電流の減少期間中におけるサー
ジ電圧を低減させ、パワトランジスタ1の動作軌跡をRB
SOA内に収めることができる。その後、コンデンサ13へ
の充電が完了すると、浮遊インダクタンス44とコンデン
サ13とによる共振が開始するが、このエネルギーは定電
圧ダイオード20によって吸収される。
デンサ13に蓄えられていた電荷は定電圧ダイオード20、
ダイオード37、パワトランジスタ1を介して放電され
る。
一方の定電圧ダイオード19のツェナー電圧は直流電源34
の電圧よりもやや高く設定され、他方の定電圧ダイオー
ド20のツェナー電圧は、パワトランジスタ1のターンオ
ン時の放電を促すため、ターンオフ時の共振を抑制でき
る範囲でできるだけ低い値とする。
ード19,20、ダイオード36,37及びコンデンサ13から構成
されるスナバ回路では、パワトランジスタ1のVCEが定
電圧ダイオード19のツェナー電圧に達するまでは動作せ
ず、コレクタ電流下降期間中の大きなサージ電圧のみを
抑制して半導体素子の破壊を防止するものである。
12図のR−Cスナバ回路のコンデンサに比べて非常に小
さく、コンデンサ13の容量低減、スナバ回路の小容量化
による小形化が可能である。更に、スナバ回路の損失低
減によってパワトランジスタのスイッチング周波数の増
大が可能になる。
れにツェナー方向にのみ電流を流し、順方向電流を流さ
ないようにダイオード36,37を接続してあるので、定電
圧ダイオード19,20の順方向電流による発生損失を低減
することができる。よって、第1図、第2図、第5図、
第7図の例べて、定電圧ダイオード19,20の小形化、小
容量化を図ることができる。
としてパワトランジスタを用いて説明しているが、パワ
トランジスタの代わりに、他の自己消弧形電力用半導体
素子、例えばIGBTや電界効果トランジスタ等を使用した
場合にも適用できることは勿論である。
定電圧ダイオードとダイオードとからなる第1、第2の
直列回路を各定電圧ダイオードが互いに逆向きになるよ
うに並列接続した回路を接続してスナバ回路を構成し、
このスナバ回路を、電力変換装置を構成している個々の
自己消弧形半導体素子に並列に接続したため、半導体素
子のスイッチング時のサージ電圧を抑制して半導体素子
の破壊を防止することができる。また、スナバ回路で発
生する損失を削減してスナバ回路の部品の小形化を図る
と共に、半導体素子のスイッチング周波数の高周波化に
よって高周波インバータ等への適用が可能である。
される電力変換装置の主回路図、第2図は本発明の実施
例の基本となるスナバ回路の構成図、第3図及び第4図
は1相分のパワトランジスタの動作波形図、第5図は第
2図の変形例を示す回路図、第6図はバイポーラトラン
ジスタの特性図、第7図は第2図の他の変形例を示す回
路図、第8図は本発明の実施例を示す回路図、第9図は
第1従来例が適用される電力変換装置の主回路図、第10
図は第1従来例の回路図、第11図は第2従来例が適用さ
れる電力変換装置の主回路図、第12図は第2従来例の回
路図である。 1〜6…パワトランジスタ 7〜12,31,36,37…ダイオード 13〜18,33…コンデンサ 19〜30…定電圧ダイオード 32…抵抗、34…直流電源 35,46…バイポーラトランジスタ 44,45…浮遊インダクタンス
Claims (1)
- 【請求項1】フリーホイーリングダイオードが逆並列接
続された自己消弧形電力用半導体素子の直列回路が電源
に複数接続され、前記直列回路を構成する一方の半導体
素子と他方の半導体素子とが交互にオン/オフを繰り返
して電力変換を行う電力変換装置において、 第1の定電圧ダイオードとこの定電圧ダイオードに対し
逆方向接続された第1のダイオードとからなる第1の直
列回路と、第2の定電圧ダイオードとこの定電圧ダイオ
ードに対し逆方向接続された第2のダイオードとからな
る第2の直列回路とを、第1及び第2の定電圧ダイオー
ドが互いに逆向きになるように並列に接続し、この並列
接続回路とコンデンサとの直列回路を、個々の半導体素
子に並列に接続したことを特徴とする電力変換装置のス
ナバ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1337733A JP2861169B2 (ja) | 1989-12-25 | 1989-12-25 | 電力変換装置のスナバ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1337733A JP2861169B2 (ja) | 1989-12-25 | 1989-12-25 | 電力変換装置のスナバ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03198618A JPH03198618A (ja) | 1991-08-29 |
JP2861169B2 true JP2861169B2 (ja) | 1999-02-24 |
Family
ID=18311450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1337733A Expired - Fee Related JP2861169B2 (ja) | 1989-12-25 | 1989-12-25 | 電力変換装置のスナバ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2861169B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1224543A (zh) * | 1996-07-03 | 1999-07-28 | 株式会社日立制作所 | 功率转换设备 |
JPH10285950A (ja) * | 1997-04-03 | 1998-10-23 | Fuji Electric Co Ltd | 3レベル電力変換装置の主回路 |
JP4714436B2 (ja) * | 2004-07-23 | 2011-06-29 | ニッタン株式会社 | 終端回路、感知器、中継器及び防災システム |
JP2008118784A (ja) * | 2006-11-06 | 2008-05-22 | Honda Motor Co Ltd | 電力変換回路 |
JP2011024381A (ja) * | 2009-07-17 | 2011-02-03 | Fuji Electric Systems Co Ltd | 電力用半導体素子のスナバ回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5558773A (en) * | 1978-10-25 | 1980-05-01 | Mitsubishi Electric Corp | Overvoltage protector for thyristor |
-
1989
- 1989-12-25 JP JP1337733A patent/JP2861169B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03198618A (ja) | 1991-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5200878A (en) | Drive circuit for current sense igbt | |
JP6402591B2 (ja) | 半導体装置 | |
JP3598933B2 (ja) | 電力変換装置 | |
JP3745561B2 (ja) | 多レベル中性点電位固定型電力変換装置 | |
JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
US4594650A (en) | Inverter device | |
JP3568823B2 (ja) | 絶縁ゲート型半導体素子のゲート制御回路 | |
JP2002281761A (ja) | 半導体電力変換装置 | |
US20060044025A1 (en) | Power transistor control device | |
JP2861169B2 (ja) | 電力変換装置のスナバ回路 | |
JP3444045B2 (ja) | 半導体回路およびその駆動方法並びに半導体素子 | |
JPS5833792B2 (ja) | 変換弁の保護回路 | |
JPH0821840B2 (ja) | パワー半導体装置のスナバ回路 | |
JPH0956166A (ja) | 電力変換装置 | |
JP3199610B2 (ja) | スナバ回路及びそれを用いた電力変換装置 | |
JP3569192B2 (ja) | 半導体電力変換装置 | |
JP2621498B2 (ja) | ゲート駆動回路 | |
JPH01268451A (ja) | 半導体素子の過電圧抑制回路 | |
JP3356783B2 (ja) | 電力変換装置及びモータ制御装置 | |
JPH10209832A (ja) | 半導体スイッチ回路 | |
JP4364997B2 (ja) | スイッチング電源回路 | |
JP2002044934A (ja) | 半導体電力変換装置 | |
JPH06113525A (ja) | スナバ回路 | |
JPH07143733A (ja) | スナバ回路 | |
JPS591062B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071211 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |