JP2733004B2 - スイッチング電源の制御回路 - Google Patents
スイッチング電源の制御回路Info
- Publication number
- JP2733004B2 JP2733004B2 JP5147756A JP14775693A JP2733004B2 JP 2733004 B2 JP2733004 B2 JP 2733004B2 JP 5147756 A JP5147756 A JP 5147756A JP 14775693 A JP14775693 A JP 14775693A JP 2733004 B2 JP2733004 B2 JP 2733004B2
- Authority
- JP
- Japan
- Prior art keywords
- thinning
- power supply
- circuit
- control
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、スイッチングパルスを
間引くことによりスイッチング電源の出力変動値を目的
値に制御するスイッチング電源の制御回路に関する。
間引くことによりスイッチング電源の出力変動値を目的
値に制御するスイッチング電源の制御回路に関する。
【０００２】
【従来の技術】間引き制御の従来例としては、商用電源
周波数の交流電力を制御するいわゆるオン−オフ制御方
式が知られており、また、商用周波数における交流電力
制御は放電管、ＳＣＲ（サイリスタ）、トライアック等
による位相制御が主流に行われている。
周波数の交流電力を制御するいわゆるオン−オフ制御方
式が知られており、また、商用周波数における交流電力
制御は放電管、ＳＣＲ（サイリスタ）、トライアック等
による位相制御が主流に行われている。
【０００３】しかしながら、位相制御は十分な制御機能
を有するが、スイッチング素子の導通化が電流（電圧）
の零点以外の位相において行われるので、制御による発
生する雑音が著しく大きい。したがって、間引き制御で
はこの欠点を少なくするために、スイッチング素子の電
流が零をクロスする時点でスイッチング素子の導通化
（または遮断）を行うことにより、導通しているサイク
ル数と遮断しているサイクル数の比を調節して負荷に与
える電力を制御している。なお、負荷としては暖房用電
熱器具、調理器具、電気炉等が多く、スイッチング素子
としてはＳＣＲやトライアック等が用いられる。
を有するが、スイッチング素子の導通化が電流（電圧）
の零点以外の位相において行われるので、制御による発
生する雑音が著しく大きい。したがって、間引き制御で
はこの欠点を少なくするために、スイッチング素子の電
流が零をクロスする時点でスイッチング素子の導通化
（または遮断）を行うことにより、導通しているサイク
ル数と遮断しているサイクル数の比を調節して負荷に与
える電力を制御している。なお、負荷としては暖房用電
熱器具、調理器具、電気炉等が多く、スイッチング素子
としてはＳＣＲやトライアック等が用いられる。
【０００４】図１５（ａ），（ｂ），（ｃ）はそれぞれ
交流電力制御における位相制御と、理想的な間引き制御
と従来のオン−オフ制御による間引き制御における代表
的な波形例を示し、何れも電力を最大の半分に絞った場
合を示している。図１５（ａ）に示す位相制御では、最
大電流付近で導通化が行われるので強いノイズを発生
し、他の機器に妨害を与えるなどの問題がある。
交流電力制御における位相制御と、理想的な間引き制御
と従来のオン−オフ制御による間引き制御における代表
的な波形例を示し、何れも電力を最大の半分に絞った場
合を示している。図１５（ａ）に示す位相制御では、最
大電流付近で導通化が行われるので強いノイズを発生
し、他の機器に妨害を与えるなどの問題がある。
【０００５】また、図１５（ｂ）は１サイクルおきに導
通と遮断を繰り返すことにより電力を半減する際の理想
的な波形を示しているが、このような間引きは通常実現
することが困難であるので、現状では図１５（ｃ）に示
す方法が殆どである。ここで、図１５（ｃ）では図を簡
略するために、連続する導通サイクルと遮断サイクルを
共に３サイクルとして示しているが、実際には電気炉や
測温センサの時定数によっては各々数１０サイクルにな
る場合もある。
通と遮断を繰り返すことにより電力を半減する際の理想
的な波形を示しているが、このような間引きは通常実現
することが困難であるので、現状では図１５（ｃ）に示
す方法が殆どである。ここで、図１５（ｃ）では図を簡
略するために、連続する導通サイクルと遮断サイクルを
共に３サイクルとして示しているが、実際には電気炉や
測温センサの時定数によっては各々数１０サイクルにな
る場合もある。
【０００６】しかしながら、図１５（ｃ）に示す方法で
は、同じ間引き率であっても導通と遮断の連続数が増加
すると、結果として図１５（ｂ）に示す理想的方法に対
して電力制御の応答が遅くなり、したがって、制御精度
が悪化する。このため、制御精度を向上するために比例
（Ｐ）だけではなく、微分（Ｄ）或いは積分（Ｉ）を加
えた比例微分（Ｐ，Ｄ）制御或いは積分微分（Ｉ，Ｄ）
制御で行ったり、更には比例積分微分（Ｐ，Ｉ，Ｄ）制
御のような複雑な制御を行わなければならない。
は、同じ間引き率であっても導通と遮断の連続数が増加
すると、結果として図１５（ｂ）に示す理想的方法に対
して電力制御の応答が遅くなり、したがって、制御精度
が悪化する。このため、制御精度を向上するために比例
（Ｐ）だけではなく、微分（Ｄ）或いは積分（Ｉ）を加
えた比例微分（Ｐ，Ｄ）制御或いは積分微分（Ｉ，Ｄ）
制御で行ったり、更には比例積分微分（Ｐ，Ｉ，Ｄ）制
御のような複雑な制御を行わなければならない。
【０００７】
【発明が解決しようとする課題】ここで、商用周波数に
おける導通および遮断の連続数の増加は、例えば電気炉
における制御の場合には、電気炉の熱容量の大きさや温
度検出の遅れが原因であって、エラーアンプなどの遅れ
は通常の差動増幅器（オペアンプ）の速度で充分無視す
ることができる。
おける導通および遮断の連続数の増加は、例えば電気炉
における制御の場合には、電気炉の熱容量の大きさや温
度検出の遅れが原因であって、エラーアンプなどの遅れ
は通常の差動増幅器（オペアンプ）の速度で充分無視す
ることができる。
【０００８】しかしながら、従来のオンオフ制御をスイ
ッチング電源の制御に適用した場合には、スイッチング
素子の導通あるいは遮断の連続化は、出力段の平滑回路
とエラーアンプの遅れから生じ、その結果スイッチング
周波数に比べて周期が長い出力変動が増大したり、制御
が不安定になるという問題点がある。さらに、現在のス
イッチング電源ではスイッチング周波数は１００〜２０
０ＫＨｚが一般的であるが、最近では高周波化により５
００ＫＨｚから数ＭＨｚに及ぶものも報告されており、
この場合に上記問題点は顕著となる。
ッチング電源の制御に適用した場合には、スイッチング
素子の導通あるいは遮断の連続化は、出力段の平滑回路
とエラーアンプの遅れから生じ、その結果スイッチング
周波数に比べて周期が長い出力変動が増大したり、制御
が不安定になるという問題点がある。さらに、現在のス
イッチング電源ではスイッチング周波数は１００〜２０
０ＫＨｚが一般的であるが、最近では高周波化により５
００ＫＨｚから数ＭＨｚに及ぶものも報告されており、
この場合に上記問題点は顕著となる。
【０００９】本発明は上記従来の問題点に鑑み、パルス
を間引くことによりスイッチング電源の出力変動値を目
的値に制御する場合に間引きパルスが連続することを防
止して制御の安定化を図ることができるスイッチング電
源の制御回路を提供することを目的とする。
を間引くことによりスイッチング電源の出力変動値を目
的値に制御する場合に間引きパルスが連続することを防
止して制御の安定化を図ることができるスイッチング電
源の制御回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】第１の手段は上記目的を
達成するために、スイッチングパルスを間引くことによ
りスイッチング電源の出力変動値を目的値に制御するス
イッチング電源の制御回路において、閾値に基づいて間
引きパルスを発生する間引きパルス発生手段と、前記間
引きパルス発生手段による間引き率が０〜１／２の範囲
で１回の間引きが行われた場合に前記閾値を変化させる
ことにより、次の間引きが行われにくくしてスイッチン
グパルスの連続休止を防止する間引き制御手段とを備え
たことを特徴とする。
達成するために、スイッチングパルスを間引くことによ
りスイッチング電源の出力変動値を目的値に制御するス
イッチング電源の制御回路において、閾値に基づいて間
引きパルスを発生する間引きパルス発生手段と、前記間
引きパルス発生手段による間引き率が０〜１／２の範囲
で１回の間引きが行われた場合に前記閾値を変化させる
ことにより、次の間引きが行われにくくしてスイッチン
グパルスの連続休止を防止する間引き制御手段とを備え
たことを特徴とする。
【００１１】第２の手段は、第１の手段において前記間
引き制御手段が閾値変化の復帰速度をスイッチング電源
の出力変動に応じて変化させることにより間引き間隔を
制御することを特徴とする。
引き制御手段が閾値変化の復帰速度をスイッチング電源
の出力変動に応じて変化させることにより間引き間隔を
制御することを特徴とする。
【００１２】第３の手段は、スイッチングパルスを間引
くことによりスイッチング電源の出力変動値を目的値に
制御するスイッチング電源の制御回路において、閾値に
基づいて間引きパルスを発生する間引きパルス発生手段
と、前記間引きパルス発生手段による駆動率が０〜１／
２で１回の駆動が行われた場合に前記閾値を変化させる
ことにより、次の駆動が行われにくくしてスイッチング
パルスの連続駆動を防止する間引き制御手段とを備えた
ことを特徴とする。
くことによりスイッチング電源の出力変動値を目的値に
制御するスイッチング電源の制御回路において、閾値に
基づいて間引きパルスを発生する間引きパルス発生手段
と、前記間引きパルス発生手段による駆動率が０〜１／
２で１回の駆動が行われた場合に前記閾値を変化させる
ことにより、次の駆動が行われにくくしてスイッチング
パルスの連続駆動を防止する間引き制御手段とを備えた
ことを特徴とする。
【００１３】第４の手段は、第３の手段において前記間
引き制御手段が閾値変化の復帰速度をスイッチング電源
の出力変動に応じて変化させることにより駆動間隔を制
御することを特徴とする。
引き制御手段が閾値変化の復帰速度をスイッチング電源
の出力変動に応じて変化させることにより駆動間隔を制
御することを特徴とする。
【００１４】第５の手段は、第２または第４の手段にお
いて前記間引き制御手段が閾値変化の復帰速度の変化幅
を長くすることにより、ダイナミックレンジを広くした
ことを特徴とする。
いて前記間引き制御手段が閾値変化の復帰速度の変化幅
を長くすることにより、ダイナミックレンジを広くした
ことを特徴とする。
【００１５】第６の手段は、第２または第４の手段に示
す制御回路を組み合わせるとともに、閾値変化の復帰速
度の変化幅を長くすることにより、制御範囲を１／２の
間引き率を中心として適当な範囲でオーバラップさせて
間引き制御を移行させることを特徴とする。
す制御回路を組み合わせるとともに、閾値変化の復帰速
度の変化幅を長くすることにより、制御範囲を１／２の
間引き率を中心として適当な範囲でオーバラップさせて
間引き制御を移行させることを特徴とする。
【００１６】第７の手段は、第１ないし第６の手段にお
いて前記スイッチング電源は共振方式のコンバータを有
し、前記コンバータの共振電流、またはスイッチング電
流またはスイッチング素子に印加される電圧のゼロ点を
検出し、この検出信号により基準発振器の立ち上がりと
立ち下がりを強制同期させる回路を有することを特徴と
する。
いて前記スイッチング電源は共振方式のコンバータを有
し、前記コンバータの共振電流、またはスイッチング電
流またはスイッチング素子に印加される電圧のゼロ点を
検出し、この検出信号により基準発振器の立ち上がりと
立ち下がりを強制同期させる回路を有することを特徴と
する。
【００１７】第８の手段は、第７の手段において前記検
出信号の時間遅れを補正する移相回路およびバイアス回
路を有し、この補正された信号を前記基準発振器の強制
同期信号とすることを特徴とする。
出信号の時間遅れを補正する移相回路およびバイアス回
路を有し、この補正された信号を前記基準発振器の強制
同期信号とすることを特徴とする。
【００１８】第９の手段は、第８の手段において共振電
流または共振電圧のゼロ点通過角度を穏やかに変化させ
るための可飽和インダクタを共振回路に直列に接続した
ことを特徴とする。
流または共振電圧のゼロ点通過角度を穏やかに変化させ
るための可飽和インダクタを共振回路に直列に接続した
ことを特徴とする。
【００１９】第１０の手段は、第１ないし第９の手段に
おいて制御回路をディジタル演算回路で構成したことを
特徴とする。
おいて制御回路をディジタル演算回路で構成したことを
特徴とする。
【００２０】第１１の手段は、第１ないし第１０の手段
において制御回路をＩＣで構成したことを特徴とする。
において制御回路をＩＣで構成したことを特徴とする。
【００２１】
【作用】第１の手段では、間引き率が０〜１／２の多用
される範囲と使用されることが比較的少ない間引き率が
１／２〜１の範囲が分けて制御されるので、間引き率が
０〜１の場合より設計が容易となり、また、簡単な回路
で構成することができる。さらに、間引き率が０〜１／
２の範囲で１回の間引きが行われた場合に、その間引き
が行われたことを利用して前記閾値を変化させることに
より次の間引きが行われにくくしてスイッチングパルス
の連続休止を防止するので、制御を安定化することがで
き、また、スイッチング電源の出力のリップルの変動を
減少することができるとともに、出力段の電解コンデン
サの大容量化を防止して低コスト化することができる。
される範囲と使用されることが比較的少ない間引き率が
１／２〜１の範囲が分けて制御されるので、間引き率が
０〜１の場合より設計が容易となり、また、簡単な回路
で構成することができる。さらに、間引き率が０〜１／
２の範囲で１回の間引きが行われた場合に、その間引き
が行われたことを利用して前記閾値を変化させることに
より次の間引きが行われにくくしてスイッチングパルス
の連続休止を防止するので、制御を安定化することがで
き、また、スイッチング電源の出力のリップルの変動を
減少することができるとともに、出力段の電解コンデン
サの大容量化を防止して低コスト化することができる。
【００２２】第２の手段では、閾値変化の復帰速度をス
イッチング電源の出力変動に応じて変化させるので、間
引きパルスの間隔を適正に配分することができ、したが
って、スイッチング素子を最適にドライブすることがで
きるので、制御をさらに安定化することができる。
イッチング電源の出力変動に応じて変化させるので、間
引きパルスの間隔を適正に配分することができ、したが
って、スイッチング素子を最適にドライブすることがで
きるので、制御をさらに安定化することができる。
【００２３】第３の手段では、駆動率が０〜１／２で１
回の駆動が行われた場合に、その駆動が行われたことを
利用して前記閾値を変化させることにより次の駆動が行
われにくくしてスイッチングパルスの連続駆動を防止す
るので、制御を安定化することができる。
回の駆動が行われた場合に、その駆動が行われたことを
利用して前記閾値を変化させることにより次の駆動が行
われにくくしてスイッチングパルスの連続駆動を防止す
るので、制御を安定化することができる。
【００２４】第４の手段では、閾値変化の復帰速度をス
イッチング電源の出力変動に応じて変化させるので、間
引きパルスの間隔を適正に配分することができ、したが
って、スイッチング素子を最適にドライブすることがで
きるので、制御をさらに安定化することができる。
イッチング電源の出力変動に応じて変化させるので、間
引きパルスの間隔を適正に配分することができ、したが
って、スイッチング素子を最適にドライブすることがで
きるので、制御をさらに安定化することができる。
【００２５】第５の手段では、閾値変化の復帰速度の変
化幅を長くすることによりダイナミックレンジを広くし
たので、広いダイナミックレンジで制御を安定化するこ
とができる。
化幅を長くすることによりダイナミックレンジを広くし
たので、広いダイナミックレンジで制御を安定化するこ
とができる。
【００２６】第６の手段では、制御範囲を１／２の間引
き率を中心として適当な範囲でオーバラップさせて間引
き制御を移行させるので、間引き率が０〜１の全範囲に
わたる全てのレンジで制御を安定化することができる。
き率を中心として適当な範囲でオーバラップさせて間引
き制御を移行させるので、間引き率が０〜１の全範囲に
わたる全てのレンジで制御を安定化することができる。
【００２７】第７の手段では、ゼロ点を検出して基準発
振器の立ち上がりと立ち下がりを強制同期させるので、
共振素子等のバラツキや、制御回路や、ＳＷ素子などに
よる時間遅れを吸収することができ、したがって、共振
方式のスイッチング電源の制御を安定化することができ
る。
振器の立ち上がりと立ち下がりを強制同期させるので、
共振素子等のバラツキや、制御回路や、ＳＷ素子などに
よる時間遅れを吸収することができ、したがって、共振
方式のスイッチング電源の制御を安定化することができ
る。
【００２８】第８の手段では、検出信号を補正して強制
同期させるので、更に巾広く共振素子等のバラツキや、
制御回路、ＳＷ素子などの時間遅れを吸収することがで
き、したがって、共振方式のスイッチング電源の制御を
さらに安定化することができ、又、制御回路を無調整化
することもできる。
同期させるので、更に巾広く共振素子等のバラツキや、
制御回路、ＳＷ素子などの時間遅れを吸収することがで
き、したがって、共振方式のスイッチング電源の制御を
さらに安定化することができ、又、制御回路を無調整化
することもできる。
【００２９】第９の手段では、共振電流または共振電圧
のゼロ点通過角度が穏やかに変化するので、検出信号の
移相回路がなくても共振素子等の回路のバラツキを吸収
することができ、したがって、共振方式のスイッチング
電源の制御をさらに簡略に安定化することができる。
のゼロ点通過角度が穏やかに変化するので、検出信号の
移相回路がなくても共振素子等の回路のバラツキを吸収
することができ、したがって、共振方式のスイッチング
電源の制御をさらに簡略に安定化することができる。
【００３０】第１０の手段では、ディジタル回路で構成
されているので、高精度で制御することができる。
されているので、高精度で制御することができる。
【００３１】第１１の手段では、ＩＣ化されているの
で、小型化することができる。
で、小型化することができる。
【００３２】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は本発明に係るスイッチング電源の制御回路
の一実施例を示すブロック図、図２は図１の制御回路に
おいて制御を間引き率で考えた場合の間引き率Ｓが０〜
１／２の場合の制御波形を示す波形図、図３は図１の制
御回路において制御を駆動率Ｋで考えた場合の間引き率
Ｓが１／２〜１の場合の制御波形を示す波形図、図４は
間引きと駆動の考えを説明するための波形図である。
する。図１は本発明に係るスイッチング電源の制御回路
の一実施例を示すブロック図、図２は図１の制御回路に
おいて制御を間引き率で考えた場合の間引き率Ｓが０〜
１／２の場合の制御波形を示す波形図、図３は図１の制
御回路において制御を駆動率Ｋで考えた場合の間引き率
Ｓが１／２〜１の場合の制御波形を示す波形図、図４は
間引きと駆動の考えを説明するための波形図である。
【００３３】図１において、ＤＣ−ＤＣコンバータ部１
はスイッチング素子Ｑ１に印加される間引きパルスによ
り入力電圧Ｖｉを出力電圧Ｖｏに変換し、コンバータ部
１の出力電圧Ｖｏはエラーアンプ（ＥＡ）２により電圧
ＶZ を基準として検出および増幅される。なお、コンバ
ータ部１は一例としてスイッチング素子Ｑ１が１つの１
石式コンバータ回路を示しているがどのような方式のコ
ンバータ回路でもよく、また、エラーアンプ２も同様に
通常のスイッチング電源で用いられているものと同様な
ものを用いることができる。
はスイッチング素子Ｑ１に印加される間引きパルスによ
り入力電圧Ｖｉを出力電圧Ｖｏに変換し、コンバータ部
１の出力電圧Ｖｏはエラーアンプ（ＥＡ）２により電圧
ＶZ を基準として検出および増幅される。なお、コンバ
ータ部１は一例としてスイッチング素子Ｑ１が１つの１
石式コンバータ回路を示しているがどのような方式のコ
ンバータ回路でもよく、また、エラーアンプ２も同様に
通常のスイッチング電源で用いられているものと同様な
ものを用いることができる。
【００３４】比較器（ＣＯＭ）３はエラーアンプ２の出
力信号と、基準電圧調整回路７が発生する可変の基準電
圧を比較し、その電圧差に応じて間引きを行うための信
号を発生する。間引きパルス発生回路４は比較器３の出
力信号に基づいて間引きパルスを発生し、例えばクロッ
ク発振器とゲート回路の組み合わせの論理回路で構成す
ることができる。ドライブ回路５は間引きパルス発生回
路４から間引きパルスによりスイッチング素子Ｑ１をド
ライブするためのパルスを出力する。
力信号と、基準電圧調整回路７が発生する可変の基準電
圧を比較し、その電圧差に応じて間引きを行うための信
号を発生する。間引きパルス発生回路４は比較器３の出
力信号に基づいて間引きパルスを発生し、例えばクロッ
ク発振器とゲート回路の組み合わせの論理回路で構成す
ることができる。ドライブ回路５は間引きパルス発生回
路４から間引きパルスによりスイッチング素子Ｑ１をド
ライブするためのパルスを出力する。
【００３５】間引きパルス検出回路６は間引きパルス発
生回路４からの駆動パルスを常に監視して間引きパルス
または駆動パルスが発生したことを検出し、基準電圧調
整回路７は検出回路６の検出信号により、比較器３に対
する基準電圧を変化させる。また、復帰速度調整回路８
はエラーアンプ２の出力信号に応じて基準電圧調整回路
７の基準電圧を原電圧に復帰させる。
生回路４からの駆動パルスを常に監視して間引きパルス
または駆動パルスが発生したことを検出し、基準電圧調
整回路７は検出回路６の検出信号により、比較器３に対
する基準電圧を変化させる。また、復帰速度調整回路８
はエラーアンプ２の出力信号に応じて基準電圧調整回路
７の基準電圧を原電圧に復帰させる。
【００３６】ここで、従来のスイッチング電源では、ス
イッチング素子Ｑ１をドライブするパルスの幅を変化さ
せるＰＷＭ制御や、スイッチング周波数を変化させる周
波数制御方式などが一般的に用いられているが、本発明
ではスイッチング素子Ｑ１のドライブパルスを間引くこ
とにより制御している。
イッチング素子Ｑ１をドライブするパルスの幅を変化さ
せるＰＷＭ制御や、スイッチング周波数を変化させる周
波数制御方式などが一般的に用いられているが、本発明
ではスイッチング素子Ｑ１のドライブパルスを間引くこ
とにより制御している。
【００３７】つぎに、この間引き制御の動作原理を詳細
に説明する。今、ある所定時間内に出力されるパルスの
総数をｎとし、この内の間引きパルス数をｍoff 、間引
かれずに出力されるパルス数すなわち駆動パルス数をｍ
onとすると、 ｎ＝ｍoff ＋ｍon …（１） （但し、ｎ、ｍoff 、ｍonは正の整数）上記式によりパ
ルスの間引き率をＳとすると、比較的長い時間における
間引き率Ｓは Ｓ＝Σｍoff ／Σｎ …（２） で表すことができ、逆に駆動パルス数をｍonとして出力
される割合を駆動率Ｋとすると、比較的長い時間におけ
る駆動率Ｋは Ｋ＝Σｍon／Σｎ …（３） で表すことができる。
に説明する。今、ある所定時間内に出力されるパルスの
総数をｎとし、この内の間引きパルス数をｍoff 、間引
かれずに出力されるパルス数すなわち駆動パルス数をｍ
onとすると、 ｎ＝ｍoff ＋ｍon …（１） （但し、ｎ、ｍoff 、ｍonは正の整数）上記式によりパ
ルスの間引き率をＳとすると、比較的長い時間における
間引き率Ｓは Ｓ＝Σｍoff ／Σｎ …（２） で表すことができ、逆に駆動パルス数をｍonとして出力
される割合を駆動率Ｋとすると、比較的長い時間におけ
る駆動率Ｋは Ｋ＝Σｍon／Σｎ …（３） で表すことができる。
【００３８】本発明では、間引き率Ｓ＝１／２（駆動率
Ｋ＝１／２）を境として間引き率Ｓが０〜１／２の範囲
を必要とする場合には、図２に示すように式（２）にお
いて分子を１とする分数の分母、分子の和から求められ
る次式（２−ａ） Ｓ＝ｍoff ／ｎ ＝（１＋１＋・・・＋１）／｛（ｍon1 ＋１）＋（ｍon2 ＋１） ＋・・・＋（ｍonk ＋１）｝ …（２−ａ） を繰り返す間引き制御を行う。
Ｋ＝１／２）を境として間引き率Ｓが０〜１／２の範囲
を必要とする場合には、図２に示すように式（２）にお
いて分子を１とする分数の分母、分子の和から求められ
る次式（２−ａ） Ｓ＝ｍoff ／ｎ ＝（１＋１＋・・・＋１）／｛（ｍon1 ＋１）＋（ｍon2 ＋１） ＋・・・＋（ｍonk ＋１）｝ …（２−ａ） を繰り返す間引き制御を行う。
【００３９】他方、間引き率Ｓ＝１／２を境として間引
き率Ｓが１／２〜１の範囲を必要とする場合には、駆動
率Ｋ＝１／２で考えるのが有利であるので、この場合に
は図３において実線と破線で示すように間引きを駆動に
置き換え、同じく駆動を間引きに置き換えて次式（３−
ａ） Ｋ＝ｍon／ｎ ＝（１＋１＋・・・＋１）／｛（ｍoff1＋１）＋（ｍoff2＋１） ＋・・・＋（ｍoffk＋１）｝ …（３−ａ） を繰り返す制御を行う。
き率Ｓが１／２〜１の範囲を必要とする場合には、駆動
率Ｋ＝１／２で考えるのが有利であるので、この場合に
は図３において実線と破線で示すように間引きを駆動に
置き換え、同じく駆動を間引きに置き換えて次式（３−
ａ） Ｋ＝ｍon／ｎ ＝（１＋１＋・・・＋１）／｛（ｍoff1＋１）＋（ｍoff2＋１） ＋・・・＋（ｍoffk＋１）｝ …（３−ａ） を繰り返す制御を行う。
【００４０】つぎに、電力の伝達率すなわち駆動率Ｋが
７／１０を得る場合について具体的に説明すると、先ず
図４（ｂ）に示すように、１０（＝ｎ）周期の内、駆動
パルスが７回連続する場合には制御が不安定になる。そ
こで、本発明では上記動作原理により、低周波において
変動が最も少ない駆動パルスの振り分けとなる次式
（４）を繰り返す制御を行う。
７／１０を得る場合について具体的に説明すると、先ず
図４（ｂ）に示すように、１０（＝ｎ）周期の内、駆動
パルスが７回連続する場合には制御が不安定になる。そ
こで、本発明では上記動作原理により、低周波において
変動が最も少ない駆動パルスの振り分けとなる次式
（４）を繰り返す制御を行う。
【００４１】 Ｋ＝（３−１）＋（３−１）＋（４−１）／（３＋３＋４） ＝（２＋２＋３）／（３＋３＋４） …（４） そして、間引き率Ｓが０〜１／２の通常の制御範囲にお
いては、駆動率Ｋで考えるよりも間引き率Ｓで考えた方
が明快で理解が簡単であるので、７／１０の電力伝達率
を得るためには図４（ｃ）に示すように１０回のパルス
の内、３回を間引くことになり、式（２−ａ）から次式
（５）が求められる。
いては、駆動率Ｋで考えるよりも間引き率Ｓで考えた方
が明快で理解が簡単であるので、７／１０の電力伝達率
を得るためには図４（ｃ）に示すように１０回のパルス
の内、３回を間引くことになり、式（２−ａ）から次式
（５）が求められる。
【００４２】 Ｓ＝（１＋１＋１）／（３＋３＋４） …（５） また、間引き率Ｓが１／２より大きい１／２〜１の範囲
（駆動率Ｋが０〜１／２）では駆動率で考えたほうが分
かり易いので、この場合には式（５）を求めた場合と同
様に、図４（ｄ）に示すように間引きを駆動に置き換
え、駆動を置き換えて制御を行う。
（駆動率Ｋが０〜１／２）では駆動率で考えたほうが分
かり易いので、この場合には式（５）を求めた場合と同
様に、図４（ｄ）に示すように間引きを駆動に置き換
え、駆動を置き換えて制御を行う。
【００４３】図１に戻り、間引き率Ｓが０〜１／２の場
合には間引きパルス検出回路６は１個の間引きパルスを
検出するごとに、基準電圧調整回路７の基準電圧を間引
きがしにくくなる方向に変化させて間引きが連続するこ
とを防止するとともに、復帰速度調整回路８により、変
化した基準電圧の原電圧への復帰速度をエラーアンプ２
の出力電圧に応じて変化させることにより、パルスの休
止と次の休止の間隔を調整し、式（２−ａ）におけるｍ
on1 〜ｍonk が１以上異ならない整数値になるように動
作させる。なお、実際の動作において復帰速度調整回路
８が無くても理想的なパルス配分となる場合にはこの復
帰速度調整回路８は不要である。
合には間引きパルス検出回路６は１個の間引きパルスを
検出するごとに、基準電圧調整回路７の基準電圧を間引
きがしにくくなる方向に変化させて間引きが連続するこ
とを防止するとともに、復帰速度調整回路８により、変
化した基準電圧の原電圧への復帰速度をエラーアンプ２
の出力電圧に応じて変化させることにより、パルスの休
止と次の休止の間隔を調整し、式（２−ａ）におけるｍ
on1 〜ｍonk が１以上異ならない整数値になるように動
作させる。なお、実際の動作において復帰速度調整回路
８が無くても理想的なパルス配分となる場合にはこの復
帰速度調整回路８は不要である。
【００４４】以上の説明では、制御が簡単なように間引
き率Ｓが０〜１／２の範囲と１／２〜１の範囲に分けて
考えたが、実際の動作においては間引き率Ｓが０〜１／
２の範囲の制御を考えた場合、１回の間引きによる基準
電圧の変化量と、変化電圧の復帰範囲の設定によっては
間引き率Ｓが１／２より大きいある程度の範囲まで制御
が可能であるが、ダイナミックレンジが広い制御を行う
ためには駆動率Ｋが１／２より小さい範囲の制御と、間
引き率Ｓが１／２より小さい範囲の制御を１／２付近で
オーバラップさせた制御が最も望ましい。
き率Ｓが０〜１／２の範囲と１／２〜１の範囲に分けて
考えたが、実際の動作においては間引き率Ｓが０〜１／
２の範囲の制御を考えた場合、１回の間引きによる基準
電圧の変化量と、変化電圧の復帰範囲の設定によっては
間引き率Ｓが１／２より大きいある程度の範囲まで制御
が可能であるが、ダイナミックレンジが広い制御を行う
ためには駆動率Ｋが１／２より小さい範囲の制御と、間
引き率Ｓが１／２より小さい範囲の制御を１／２付近で
オーバラップさせた制御が最も望ましい。
【００４５】図５はこの場合の制御回路を示し、図１に
示す回路と同一の機能を有する回路には同一の参照符号
が付されている。この制御回路には間引き率Ｓが０〜１
／２の範囲で動作する間引きパルス検出回路６と、駆動
率Ｋが０〜１／２の範囲で動作する導通パルス検出回路
６ａが設けられ、間引き率Ｓ、駆動率Ｋが０〜１の全範
囲で動作するように構成されている。なお、間引きパル
ス検出回路６と導通パルス検出回路６ａの名称は便宜的
なものである。
示す回路と同一の機能を有する回路には同一の参照符号
が付されている。この制御回路には間引き率Ｓが０〜１
／２の範囲で動作する間引きパルス検出回路６と、駆動
率Ｋが０〜１／２の範囲で動作する導通パルス検出回路
６ａが設けられ、間引き率Ｓ、駆動率Ｋが０〜１の全範
囲で動作するように構成されている。なお、間引きパル
ス検出回路６と導通パルス検出回路６ａの名称は便宜的
なものである。
【００４６】図６は図１および図５に示す復帰速度調整
回路８がない制御回路のみを詳細に示し、ＤＣ−ＤＣコ
ンバータ１は同一であるので図示されていない。誤差増
幅器２ａはエラーアンプ２とバッファ回路２ｂにより構
成され、比較器３は同一の構成であって誤差増幅器２ａ
の出力信号と、基準電圧調整回路７が発生する基準電圧
を比較し、その電圧差に応じて間引きを行うための信号
を発生する。間引きパルス発生回路４はＤフリップフロ
ップ４ａと、基準発振回路（ＣＬＫ）４ｂとアンドゲー
ト４ｃ等により構成され、比較器３の出力信号に基づい
て間引きパルスを発生する。なお、ドライブ回路５は一
般的な回路で構成することができるので、特に詳細には
図示していない。
回路８がない制御回路のみを詳細に示し、ＤＣ−ＤＣコ
ンバータ１は同一であるので図示されていない。誤差増
幅器２ａはエラーアンプ２とバッファ回路２ｂにより構
成され、比較器３は同一の構成であって誤差増幅器２ａ
の出力信号と、基準電圧調整回路７が発生する基準電圧
を比較し、その電圧差に応じて間引きを行うための信号
を発生する。間引きパルス発生回路４はＤフリップフロ
ップ４ａと、基準発振回路（ＣＬＫ）４ｂとアンドゲー
ト４ｃ等により構成され、比較器３の出力信号に基づい
て間引きパルスを発生する。なお、ドライブ回路５は一
般的な回路で構成することができるので、特に詳細には
図示していない。
【００４７】間引きパルス検出回路６は定電流源（Ｉ
ｓ）６ａとその駆動回路６ｂとから成り、定電流源（Ｉ
ｓ）６ａは定電流源機能を有するどのような回路でもよ
い。基準電圧発生回路７は基準電圧源７ａとコンデンサ
７ｂにより構成される最も簡単な例を示し、また、図１
に示す回路と異なっているが回路６の極性によってはこ
のように構成することができ、原理的に違いはない。
ｓ）６ａとその駆動回路６ｂとから成り、定電流源（Ｉ
ｓ）６ａは定電流源機能を有するどのような回路でもよ
い。基準電圧発生回路７は基準電圧源７ａとコンデンサ
７ｂにより構成される最も簡単な例を示し、また、図１
に示す回路と異なっているが回路６の極性によってはこ
のように構成することができ、原理的に違いはない。
【００４８】この制御回路の動作を説明すると、エラー
アンプ２の出力が比較器３で基準電圧と比較され、基準
電圧より高い場合に間引きを発生させるための出力が比
較器３から間引きパルス発生回路４に印加され、間引き
パルスが間引きパルス発生回路４から発生する。間引き
パルス検出回路６はこの時の間引きパルスを検出し、間
引きパルスの大きさに見合った電流を基準電圧調整回路
７に送り、間引きが行われにくくなる方向に比較電圧を
変化させる。
アンプ２の出力が比較器３で基準電圧と比較され、基準
電圧より高い場合に間引きを発生させるための出力が比
較器３から間引きパルス発生回路４に印加され、間引き
パルスが間引きパルス発生回路４から発生する。間引き
パルス検出回路６はこの時の間引きパルスを検出し、間
引きパルスの大きさに見合った電流を基準電圧調整回路
７に送り、間引きが行われにくくなる方向に比較電圧を
変化させる。
【００４９】このような動作により、図４（ｃ），
（ｄ）に示すような適正な間引きパルスが出力され、理
想的な制御が行われる。なお、図６では図５に示す導通
検出回路６ａや復帰速度検出回路８は示されていない
が、間引きパルス検出回路６と同様な回路で構成するこ
とができる。
（ｄ）に示すような適正な間引きパルスが出力され、理
想的な制御が行われる。なお、図６では図５に示す導通
検出回路６ａや復帰速度検出回路８は示されていない
が、間引きパルス検出回路６と同様な回路で構成するこ
とができる。
【００５０】図７は上記制御回路を一次電流共振型コン
バータに適用した回路例を示し、図１に示す回路と同一
の機能を有する回路には同一の参照符号が付されてい
る。但し、コンバータ部１ａが２つのスイッチング素子
Ｑ１，Ｑ２で動作するのでドライブ回路５は２系統必要
になるが、一般的な２出力のドライブ回路で構成するこ
とができる。
バータに適用した回路例を示し、図１に示す回路と同一
の機能を有する回路には同一の参照符号が付されてい
る。但し、コンバータ部１ａが２つのスイッチング素子
Ｑ１，Ｑ２で動作するのでドライブ回路５は２系統必要
になるが、一般的な２出力のドライブ回路で構成するこ
とができる。
【００５１】図７に示すように、コンバータ部１ａは一
般的な直列共振型コンバータであって、スイッチング素
子Ｑ１，Ｑ２が交互にオン、オフするように動作し、こ
の場合のスイッチング電流は図８に示すように、共振素
子Ｌｒ，Ｃｒで決まる正弦波電流となり、したがって、
矩形波で動作するコンバータよりスイッチング損失が少
ない。また、この種のコンバータ部１ａでは、スイッチ
ング周波数を変化させる制御が行われることが一般的で
あるが、この回路では前述したようにパルスを間引くこ
とにより制御が行われる。
般的な直列共振型コンバータであって、スイッチング素
子Ｑ１，Ｑ２が交互にオン、オフするように動作し、こ
の場合のスイッチング電流は図８に示すように、共振素
子Ｌｒ，Ｃｒで決まる正弦波電流となり、したがって、
矩形波で動作するコンバータよりスイッチング損失が少
ない。また、この種のコンバータ部１ａでは、スイッチ
ング周波数を変化させる制御が行われることが一般的で
あるが、この回路では前述したようにパルスを間引くこ
とにより制御が行われる。
【００５２】図９は一次直列共振コンバータの特性を示
し，ｆs はスイッチング周波数、ｆo は共振素子Ｌｒ，
Ｃｒの共振周波数、Ｖo ，Ｖi はそれぞれコンバータの
出力、入力電圧であり、また、Ｑs は共振回路のＱであ
る。動作モードＩはスイッチング周波数ｆs が共振周波
数ｆo より高くなり、一般的には使用されない。また、
この種の共振コンバータでは、動作モードの違いにより
駆動波形は大きく異なり、モード数が大きくなるほどス
イッチングのオン時間が長くなる。
し，ｆs はスイッチング周波数、ｆo は共振素子Ｌｒ，
Ｃｒの共振周波数、Ｖo ，Ｖi はそれぞれコンバータの
出力、入力電圧であり、また、Ｑs は共振回路のＱであ
る。動作モードＩはスイッチング周波数ｆs が共振周波
数ｆo より高くなり、一般的には使用されない。また、
この種の共振コンバータでは、動作モードの違いにより
駆動波形は大きく異なり、モード数が大きくなるほどス
イッチングのオン時間が長くなる。
【００５３】共振コンバータのこのような特性により周
波数制御が可能な領域は、周波数の変換によって電圧が
リニヤに変化する領域すなわち動作モードII，III ，IV
であってＱs の範囲も限られた領域であり、図からも明
らかなようにＱs が大きい場合にはモードIIでは制御す
ることができない。また、モード数が大きくなるほどオ
フ時間も長くなるので制御効率が悪い。
波数制御が可能な領域は、周波数の変換によって電圧が
リニヤに変化する領域すなわち動作モードII，III ，IV
であってＱs の範囲も限られた領域であり、図からも明
らかなようにＱs が大きい場合にはモードIIでは制御す
ることができない。また、モード数が大きくなるほどオ
フ時間も長くなるので制御効率が悪い。
【００５４】このような特性を有する共振コンバータを
間引き制御する場合、モードIIのＱs が大きいような周
波数制御が不可能な場合にも制御が可能となり、かつオ
フ時間も極端に大きくならず広いダイナミックレンジで
制御することができる。また、共振コンバータの場合、
共振素子Ｌｒ，Ｃｒで決まる波形にスイッチング周波数
を適合させることが最も効率よく制御することができる
が、これを実現しようとすると共振素子Ｌｒ，Ｃｒやス
イッチング素子Ｑ１，Ｑ２および制御回路のバラツキに
より、回路調整が必要になり、また、設計が容易でな
い。
間引き制御する場合、モードIIのＱs が大きいような周
波数制御が不可能な場合にも制御が可能となり、かつオ
フ時間も極端に大きくならず広いダイナミックレンジで
制御することができる。また、共振コンバータの場合、
共振素子Ｌｒ，Ｃｒで決まる波形にスイッチング周波数
を適合させることが最も効率よく制御することができる
が、これを実現しようとすると共振素子Ｌｒ，Ｃｒやス
イッチング素子Ｑ１，Ｑ２および制御回路のバラツキに
より、回路調整が必要になり、また、設計が容易でな
い。
【００５５】したがって、本発明によれば、共振素子Ｌ
ｒ，Ｃｒやスイッチング素子Ｑ１，Ｑ２のバラツキを吸
収することができるので、回路調整が不要な制御効率が
良いスイッチング電源を実現することができる。また、
図８に示すようにスイッチング素子Ｑ１，Ｑ２の導通率
が狭い波形ではなく、デューティを可能な限り大きくし
た利用率が高い波形で制御することができるので、電源
自体の効率を向上させることができる。
ｒ，Ｃｒやスイッチング素子Ｑ１，Ｑ２のバラツキを吸
収することができるので、回路調整が不要な制御効率が
良いスイッチング電源を実現することができる。また、
図８に示すようにスイッチング素子Ｑ１，Ｑ２の導通率
が狭い波形ではなく、デューティを可能な限り大きくし
た利用率が高い波形で制御することができるので、電源
自体の効率を向上させることができる。
【００５６】図１０は図７に示す回路で、請求項７、８
を実現する例を示し、電流検出部９と、移相回路１１
と、同期パルス発生回路１０とバイアス回路１２が追加
されている。電流検出部９はスイッチング電流を検出す
るためのカレントトランスで構成されているが、損失を
無視できる場合には必ずしもカレントトランスで構成す
る必要はなく、抵抗などにより構成してもよい。また、
同期パルス発生回路１０はスイッチング電流のゼロ点を
検出してクロック回路４ｂへ同期パルスを発生し、簡単
な整流回路と一般的なゲート回路の組み合わせで構成す
ることができる。
を実現する例を示し、電流検出部９と、移相回路１１
と、同期パルス発生回路１０とバイアス回路１２が追加
されている。電流検出部９はスイッチング電流を検出す
るためのカレントトランスで構成されているが、損失を
無視できる場合には必ずしもカレントトランスで構成す
る必要はなく、抵抗などにより構成してもよい。また、
同期パルス発生回路１０はスイッチング電流のゼロ点を
検出してクロック回路４ｂへ同期パルスを発生し、簡単
な整流回路と一般的なゲート回路の組み合わせで構成す
ることができる。
【００５７】移相回路１１は電流検出部９により検出さ
れたスイッチング電流の移相遅れを調整し、最も簡単に
はＣＲ回路で構成することができる。バイアス回路１２
はスイッチング素子Ｑ１，Ｑ２のＴdon 、Ｔdoffによる
時間遅れの影響を除去するために検出電流にバイアスを
与える。なお、スイッチング素子Ｑ１，Ｑ２や他の回路
の時間遅れが少なく無視できる場合には移相回路１１と
バイアス回路１２は不要である。
れたスイッチング電流の移相遅れを調整し、最も簡単に
はＣＲ回路で構成することができる。バイアス回路１２
はスイッチング素子Ｑ１，Ｑ２のＴdon 、Ｔdoffによる
時間遅れの影響を除去するために検出電流にバイアスを
与える。なお、スイッチング素子Ｑ１，Ｑ２や他の回路
の時間遅れが少なく無視できる場合には移相回路１１と
バイアス回路１２は不要である。
【００５８】図１０に示す回路では、スイッチング素子
Ｑ１，Ｑ２は、共振素子Ｌｒ，Ｃｒで決まる正弦波状の
一次電流波形に強制同期して駆動され、また、必要な場
合には移相回路１１とバイアス回路１２により、同期用
の波形のタイミングが調整されてスイッチング素子Ｑ
１、Ｑ２や他の回路の時間遅れによる影響が防止され、
この結果常に損失が少ないゼロクロススイッチング動作
が行われる。
Ｑ１，Ｑ２は、共振素子Ｌｒ，Ｃｒで決まる正弦波状の
一次電流波形に強制同期して駆動され、また、必要な場
合には移相回路１１とバイアス回路１２により、同期用
の波形のタイミングが調整されてスイッチング素子Ｑ
１、Ｑ２や他の回路の時間遅れによる影響が防止され、
この結果常に損失が少ないゼロクロススイッチング動作
が行われる。
【００５９】図１１は図７に示す回路の他の変形例を示
し、電流検出部９と、同期パルス発生回路１０と、比較
的低い値の適当な磁束密度で飽和する角型磁化曲線を有
する可飽和インダクタＬが追加されている。この回路も
同様に一次電流共振コンバータであるが、共振電流が流
れるアームに対して可飽和インダクタＬを直列に接続す
ることにより、図１２の矢印で示すように電流波形がゼ
ロクロス点で穏やかに変化するように動作させることが
できる。また、この結果、図９に示す移相回路１１とバ
イアス回路１２を省略することができる。
し、電流検出部９と、同期パルス発生回路１０と、比較
的低い値の適当な磁束密度で飽和する角型磁化曲線を有
する可飽和インダクタＬが追加されている。この回路も
同様に一次電流共振コンバータであるが、共振電流が流
れるアームに対して可飽和インダクタＬを直列に接続す
ることにより、図１２の矢印で示すように電流波形がゼ
ロクロス点で穏やかに変化するように動作させることが
できる。また、この結果、図９に示す移相回路１１とバ
イアス回路１２を省略することができる。
【００６０】図１３は上記制御回路をロジック回路で構
成した例を示し、エラーアンプ２とドライブ回路５の間
がディジタルの間引き制御部１５で構成されている。こ
の間引き制御部１５ではエラーアンプ２の出力信号がＡ
／Ｄコンバータ１６によりディジタル信号に変換され、
このディジタル信号に応じて必要な例えば図４（ｃ）
（ｄ）に示すような間引きパルスのパターンがメモリ
（テーブル）１７から読み出される。そして、この間引
きパルスパターンがシフトレジスタ１８により直列パル
スに変換され、ドライブ回路５に出力される。また、こ
れらの回路１６〜１８は制御回路１９により制御され、
制御回路１９はクロック回路と、メモリ１７の読み出し
回路とタイミング回路などの単純なゲート回路で構成す
ることができる。
成した例を示し、エラーアンプ２とドライブ回路５の間
がディジタルの間引き制御部１５で構成されている。こ
の間引き制御部１５ではエラーアンプ２の出力信号がＡ
／Ｄコンバータ１６によりディジタル信号に変換され、
このディジタル信号に応じて必要な例えば図４（ｃ）
（ｄ）に示すような間引きパルスのパターンがメモリ
（テーブル）１７から読み出される。そして、この間引
きパルスパターンがシフトレジスタ１８により直列パル
スに変換され、ドライブ回路５に出力される。また、こ
れらの回路１６〜１８は制御回路１９により制御され、
制御回路１９はクロック回路と、メモリ１７の読み出し
回路とタイミング回路などの単純なゲート回路で構成す
ることができる。
【００６１】図１４はロジック回路の他の例を示し、マ
イクロコンピュータで間引き制御部２０が構成されてい
る。Ａ／Ｄコンバータ２１とシフトレジスタ２４は図１
３に示すものと同一であるが、Ａ／Ｄコンバータ２１に
より変換された信号がＩ／Ｏポート２２を介してＣＰＵ
２３に取り込まれ、ＣＰＵ２３内に必要な演算処理を行
った後シフトレジスタ２４を介して間引きパルスを出力
する。なお、ＣＰＵ２３内の必要な演算処理は、前述し
た間引き動作と同様になるようなプログラムに基づいて
行われる。
イクロコンピュータで間引き制御部２０が構成されてい
る。Ａ／Ｄコンバータ２１とシフトレジスタ２４は図１
３に示すものと同一であるが、Ａ／Ｄコンバータ２１に
より変換された信号がＩ／Ｏポート２２を介してＣＰＵ
２３に取り込まれ、ＣＰＵ２３内に必要な演算処理を行
った後シフトレジスタ２４を介して間引きパルスを出力
する。なお、ＣＰＵ２３内の必要な演算処理は、前述し
た間引き動作と同様になるようなプログラムに基づいて
行われる。
【００６２】
【発明の効果】以上説明したように請求項１記載の発明
は、間引き率が０〜１／２の多用される範囲と使用され
ることが比較的少ない間引き率が１／２〜１の範囲が分
けて制御されるので、間引き率が０〜１の場合より設計
が容易となり、また、簡単な回路で構成することができ
る。さらに、間引き率が０〜１／２の範囲で１回の間引
きが行われた場合に、その間引きが行われたことを利用
して前記閾値を変化させることにより次の間引きが行わ
れにくくしてスイッチングパルスの連続休止を防止する
ので、制御の安定化を図ることができ、また、スイッチ
ング電源の出力のリップルの変動を減少することができ
るとともに、出力段の電解コンデンサの大容量化を防止
して低コスト化することができる。
は、間引き率が０〜１／２の多用される範囲と使用され
ることが比較的少ない間引き率が１／２〜１の範囲が分
けて制御されるので、間引き率が０〜１の場合より設計
が容易となり、また、簡単な回路で構成することができ
る。さらに、間引き率が０〜１／２の範囲で１回の間引
きが行われた場合に、その間引きが行われたことを利用
して前記閾値を変化させることにより次の間引きが行わ
れにくくしてスイッチングパルスの連続休止を防止する
ので、制御の安定化を図ることができ、また、スイッチ
ング電源の出力のリップルの変動を減少することができ
るとともに、出力段の電解コンデンサの大容量化を防止
して低コスト化することができる。
【００６３】請求項２記載の発明は、閾値変化の復帰速
度をスイッチング電源の出力変動に応じて変化させるの
で、間引きパルスの間隔を適正に配分することができ、
これによってスイッチング素子を最適にドライブするこ
とができるので、制御をさらに安定化させることができ
る。
度をスイッチング電源の出力変動に応じて変化させるの
で、間引きパルスの間隔を適正に配分することができ、
これによってスイッチング素子を最適にドライブするこ
とができるので、制御をさらに安定化させることができ
る。
【００６４】請求項３記載の発明は、駆動率が０〜１／
２で１回の駆動が行われた場合に、その駆動が行われた
ことを利用して前記閾値を変化させることにより次の駆
動が行われにくくしてスイッチングパルスの連続駆動を
防止するので、制御の安定化を図ることができる。
２で１回の駆動が行われた場合に、その駆動が行われた
ことを利用して前記閾値を変化させることにより次の駆
動が行われにくくしてスイッチングパルスの連続駆動を
防止するので、制御の安定化を図ることができる。
【００６５】請求項４記載の発明は、閾値変化の復帰速
度をスイッチング電源の出力変動に応じて変化させるの
で、間引きパルスの間隔を適正に配分することができ、
これによりスイッチング素子を最適にドライブすること
ができるので、制御の安定化をさらに図ることができ
る。
度をスイッチング電源の出力変動に応じて変化させるの
で、間引きパルスの間隔を適正に配分することができ、
これによりスイッチング素子を最適にドライブすること
ができるので、制御の安定化をさらに図ることができ
る。
【００６６】請求項５記載の発明は、閾値変化の復帰速
度の変化幅を長くすることによりダイナミックレンジを
広くしたので、広いダイナミックレンジで制御の安定化
を図ることができる。
度の変化幅を長くすることによりダイナミックレンジを
広くしたので、広いダイナミックレンジで制御の安定化
を図ることができる。
【００６７】請求項６記載の発明は、制御範囲を１／２
の間引き率を中心として適当な範囲でオーバラップさせ
て間引き制御を移行させるので、制御の安定化を図るこ
とができる。
の間引き率を中心として適当な範囲でオーバラップさせ
て間引き制御を移行させるので、制御の安定化を図るこ
とができる。
【００６８】請求項７記載の発明は、ゼロ点を検出して
基準発振器の立ち上がりと立ち下がりを強制同期させる
ので、共振素子等の回路のバラツキを吸収することがで
き、これにより共振方式のスイッチング電源の制御の安
定化を図ることができる。
基準発振器の立ち上がりと立ち下がりを強制同期させる
ので、共振素子等の回路のバラツキを吸収することがで
き、これにより共振方式のスイッチング電源の制御の安
定化を図ることができる。
【００６９】請求項８記載の発明は、同期信号を補正し
てゼロ点を検出するので、共振素子等の回路のバラツキ
を吸収することができ、更に、制御回路の移相遅れとス
イッチング素子の時間遅れの影響を少くし、これにより
共振方式のスイッチング電源の制御の安定化をさらに図
ることができる。
てゼロ点を検出するので、共振素子等の回路のバラツキ
を吸収することができ、更に、制御回路の移相遅れとス
イッチング素子の時間遅れの影響を少くし、これにより
共振方式のスイッチング電源の制御の安定化をさらに図
ることができる。
【００７０】請求項９記載の発明は、共振電流または共
振電圧のゼロ点通過角度が穏やかに変化するので、同期
信号用の補正回路がなくても共振素子等の回路のバラツ
キを吸収することができ、これによって共振方式のスイ
ッチング電源の制御の安定化をさらに図ることができ
る。
振電圧のゼロ点通過角度が穏やかに変化するので、同期
信号用の補正回路がなくても共振素子等の回路のバラツ
キを吸収することができ、これによって共振方式のスイ
ッチング電源の制御の安定化をさらに図ることができ
る。
【００７１】請求項１０記載の発明は、ディジタル回路
で構成されているので、高精度で制御することができ
る。
で構成されているので、高精度で制御することができ
る。
【００７２】請求項１１記載の発明は、第１１の手段で
は、ＩＣ化されているので、小型化することができる。
は、ＩＣ化されているので、小型化することができる。
【図１】本発明に係るスイッチング電源の制御回路の一
実施例を示すブロック図である。
実施例を示すブロック図である。
【図２】図１の制御回路において間引き率Ｓが０〜１／
２の場合の制御波形を示す波形図である。
２の場合の制御波形を示す波形図である。
【図３】図１の制御回路において間引き率Ｓが１／２〜
１の場合の制御波形を示す波形図である。
１の場合の制御波形を示す波形図である。
【図４】間引きと駆動の考えを説明するための波形図で
ある。
ある。
【図５】図１の制御回路の変形例を示すブロック図であ
る。
る。
【図６】図１の制御回路の具体例を示す回路図である。
【図７】図１の制御回路を一次直列共振コンバータに適
用した例を示すブロック図である。
用した例を示すブロック図である。
【図８】直列共振コンバータの動作波形図である。
【図９】直列共振コンバータの従来の周波数制御による
場合の制御特性を示す説明図である。
場合の制御特性を示す説明図である。
【図１０】図７の制御回路の変形例を示すブロック図で
ある。
ある。
【図１１】図７の制御回路の他の変形例を示すブロック
図である。
図である。
【図１２】図１１のスイッチング電源の動作波形図であ
る。
る。
【図１３】制御回路をロジック回路で構成した例を示す
ブロック図である。
ブロック図である。
【図１４】制御回路をマイクロコンピュータで構成した
例を示すブロック図である。
例を示すブロック図である。
【図１５】交流電力制御による比較を示す波形図であ
る。
る。
１，１ａ コンバータ部 ３ 比較器 ４ 間引きパルス発生回路 ４ｂ 基準発振器（ＣＬＫ） ６ 間引きパルス検出回路 ６ａ 導通検出回路 ７ 基準電圧調整回路 ８ 復帰速度調整回路 ９ 電流検出部 １０ 同期パルス発生回路 １１ 移相回路 １２ バイアス回路 １５，２０ 間引き制御部 Ｑ１，Ｑ２ スイッチング素子 Ｌｒ，Ｃｒ 共振素子 Ｌ 可飽和インダクタ
フロントページの続き (72)発明者 須藤 資久 神奈川県横浜市港北区日吉本町３−５− 34 株式会社日吉電機製作所内 (72)発明者 橋本 仁克 東京都大田区千鳥２丁目９番18号 ミク ロン機器株式会社内 (72)発明者 佐々木 淳一 宮城県柴田郡柴田町大字中名生字神明堂 ３番地の１ 東北リコー株式会社内 (72)発明者 池上 恒男 宮城県仙台市青葉区一番町一丁目14−６ (56)参考文献 特開 平４−58760（ＪＰ，Ａ) 特開 昭56−168240（ＪＰ，Ａ) 特開 平１−318547（ＪＰ，Ａ)
Claims (11)
- 【請求項１】 スイッチングパルスを間引くことにより
スイッチング電源の出力変動値を目的値に制御するスイ
ッチング電源の制御回路において、 閾値に基づいて間引きパルスを発生する間引きパルス発
生手段と、 前記間引きパルス発生手段による間引き率が０〜１／２
の範囲で１回の間引きが行われた場合に前記閾値を変化
させることにより、次の間引きが行われにくくしてスイ
ッチングパルスの連続休止を防止する間引き制御手段
と、 を備えたことを特徴とするスイッチング電源の制御回
路。 - 【請求項２】 前記間引き制御手段は、閾値変化の復帰
速度をスイッチング電源の出力変動に応じて変化させる
ことにより間引き間隔を制御することを特徴とする請求
項１記載のスイッチング電源の制御回路。 - 【請求項３】 スイッチングパルスを間引くことにより
スイッチング電源の出力変動値を目的値に制御するスイ
ッチング電源の制御回路において、 閾値に基づいて間引きパルスを発生する間引きパルス発
生手段と、 前記間引きパルス発生手段による駆動率が０〜１／２で
１回の駆動が行われた場合に前記閾値を変化させること
により、次の駆動が行われにくくしてスイッチングパル
スの連続駆動を防止する間引き制御手段と、 を備えたことを特徴とするスイッチング電源の制御回
路。 - 【請求項４】 前記間引き制御手段は、閾値変化の復帰
速度をスイッチング電源の出力変動に応じて変化させる
ことにより駆動間隔を制御することを特徴とする請求項
３記載のスイッチング電源の制御回路。 - 【請求項５】 前記間引き制御手段は、閾値変化の復帰
速度の変化幅を長くすることにより、ダイナミックレン
ジを広くしたことを特徴とする請求項２または４記載の
スイッチング電源の制御回路。 - 【請求項６】 請求項２および４に示す制御回路を組み
合わせるとともに、閾値変化の復帰速度の変化幅を長く
することにより、制御範囲を１／２の間引き率を中心と
して適当な範囲でオーバラップさせて間引き制御を移行
させることを特徴とするスイッチング電源の制御回路。 - 【請求項７】 前記スイッチング電源は共振方式のコン
バータを有し、前記コンバータの共振電流、またはスイ
ッチング電流またはスイッチング素子に印加される電圧
のゼロ点を検出し、この検出信号により基準発振器の立
ち上がりと立ち下がりを強制同期させる回路を有するこ
とを特徴とする請求項１ないし６のいずれかに記載のス
イッチング電源の制御回路。 - 【請求項８】 前記検出信号の時間遅れを補正する移相
回路およびバイアス回路を有し、この補正された信号を
前記基準発振器の強制同期信号とすることを特徴とする
請求項７記載のスイッチング電源の制御回路。 - 【請求項９】 共振電流または共振電圧のゼロ点通過角
度を穏やかに変化すさせるための可飽和インダクタを共
振回路に直列に接続したことを特徴とする請求項８記載
のスイッチング電源の制御回路。 - 【請求項１０】 前記制御回路がディジタル演算回路で
構成されていることを特徴とする請求項１ないし９のい
ずれかに記載のスイッチング電源の制御回路。 - 【請求項１１】 前記制御回路がＩＣで構成されている
ことを特徴とする請求項１ないし１０のいずれかに記載
のスイッチング電源の制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147756A JP2733004B2 (ja) | 1993-06-18 | 1993-06-18 | スイッチング電源の制御回路 |
| US08/261,893 US5513089A (en) | 1993-06-18 | 1994-06-15 | Switching power source control circuit for controlling a variable output to be a target value by thinning-out switching pulses |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147756A JP2733004B2 (ja) | 1993-06-18 | 1993-06-18 | スイッチング電源の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077929A JPH077929A (ja) | 1995-01-10 |
| JP2733004B2 true JP2733004B2 (ja) | 1998-03-30 |
Family
ID=15437450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5147756A Expired - Fee Related JP2733004B2 (ja) | 1993-06-18 | 1993-06-18 | スイッチング電源の制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5513089A (ja) |
| JP (1) | JP2733004B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2725324B1 (fr) * | 1994-09-30 | 1996-12-20 | Sgs Thomson Microelectronics | Regulateur de courant a decoupage |
| JP3405871B2 (ja) * | 1995-11-28 | 2003-05-12 | 富士通株式会社 | 直流−直流変換制御回路および直流−直流変換装置 |
| US5815391A (en) * | 1996-03-19 | 1998-09-29 | International Rectifier Corporation | Current sensing circuit for pulse width modulated motor drive |
| US5694305A (en) * | 1996-08-30 | 1997-12-02 | Astrodyne Corporation | Method and apparatus for protection of electronic circuitry |
| DE19732169B4 (de) * | 1997-07-25 | 2007-10-11 | Infineon Technologies Ag | Vorrichtung zur Gleichspannungsversorgung |
| US6876181B1 (en) | 1998-02-27 | 2005-04-05 | Power Integrations, Inc. | Off-line converter with digital control |
| US6018175A (en) * | 1998-09-03 | 2000-01-25 | Micron Technology, Inc. | Gapped-plate capacitor |
| US6181120B1 (en) | 1999-09-01 | 2001-01-30 | Intersil Corporation | Current mode dc/dc converter with controlled output impedance |
| US6246220B1 (en) | 1999-09-01 | 2001-06-12 | Intersil Corporation | Synchronous-rectified DC to DC converter with improved current sensing |
| USRE38780E1 (en) | 1999-09-01 | 2005-08-23 | Intersil Americas Inc. | Current mode DC/DC converter with controlled output impedance |
| US6813173B2 (en) * | 2000-10-26 | 2004-11-02 | 02Micro International Limited | DC-to-DC converter with improved transient response |
| JP2003259643A (ja) * | 2002-03-04 | 2003-09-12 | Orc Mfg Co Ltd | 電流共振型ソフトスイッチング電源回路 |
| JP3905101B2 (ja) * | 2004-08-20 | 2007-04-18 | 株式会社半導体理工学研究センター | 出力可変型電源回路 |
| KR100593929B1 (ko) * | 2004-11-03 | 2006-06-30 | 삼성전기주식회사 | 자동 전압 조절 기능을 갖는 스위치 모드 전원 공급장치 |
| JP2007028830A (ja) * | 2005-07-19 | 2007-02-01 | Mitsumi Electric Co Ltd | スイッチング電源およびその制御方法 |
| US7233504B2 (en) | 2005-08-26 | 2007-06-19 | Power Integration, Inc. | Method and apparatus for digital control of a switching regulator |
| JP2007212441A (ja) * | 2006-01-12 | 2007-08-23 | Nissan Motor Co Ltd | 電圧検出装置 |
| EP1990929A1 (en) * | 2007-05-08 | 2008-11-12 | Feelux Co., Ltd. | Power line communication apparatus, and method and apparatus for controlling electric devices |
| JP2009152469A (ja) * | 2007-12-21 | 2009-07-09 | Fujitsu Ltd | 光源駆動装置および光源駆動方法 |
| KR101320206B1 (ko) * | 2010-12-24 | 2013-10-23 | 한국과학기술원 | 스위칭모드 전원공급장치 |
| US9065330B1 (en) | 2011-11-15 | 2015-06-23 | Marvell International Ltd. | Method and apparatus for controlling TRIAC dimmable device |
| US9093907B2 (en) | 2012-03-14 | 2015-07-28 | Marvell World Trade Ltd. | Method and apparatus for starting up |
| CN103837727B (zh) * | 2012-11-27 | 2016-05-25 | 承永资讯科技股份有限公司 | 自动平衡电桥档位选择方法及装置 |
| TWI456205B (zh) * | 2012-11-27 | 2014-10-11 | Cyrustek Co | 自動平衡電橋檔位選擇方法及裝置 |
| CN106330138A (zh) * | 2016-10-17 | 2017-01-11 | 成都前锋电子仪器有限责任公司 | 一种可变锯齿波电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688675A (en) * | 1979-12-19 | 1981-07-18 | Tsuneo Ikegami | Rectifier |
| JPS5911257B2 (ja) * | 1979-12-19 | 1984-03-14 | 恒男 池上 | Ｄｃ−ｄｃコンバ−タ |
| US4344121A (en) * | 1980-11-20 | 1982-08-10 | Coulter Systems Corp. | Clocked logic power supply |
| US5278490A (en) * | 1990-09-04 | 1994-01-11 | California Institute Of Technology | One-cycle controlled switching circuit |
| ATE124824T1 (de) * | 1991-02-15 | 1995-07-15 | Siemens Ag | Taktgesteuerter umrichter mit strombegrenzung. |
| JP3199423B2 (ja) * | 1991-11-01 | 2001-08-20 | オリジン電気株式会社 | 共振形フォワードコンバ−タ |
| US5398181A (en) * | 1994-03-21 | 1995-03-14 | Xerox Corporation | Control system and method for a minimizing power loss in transformer |
-
1993
- 1993-06-18 JP JP5147756A patent/JP2733004B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-15 US US08/261,893 patent/US5513089A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077929A (ja) | 1995-01-10 |
| US5513089A (en) | 1996-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2733004B2 (ja) | スイッチング電源の制御回路 | |
| US6727482B2 (en) | Apparatus and method for inductive heating | |
| KR0154818B1 (ko) | 공진형 콘버터 제어 시스템 | |
| US6009007A (en) | Pulse-density-modulated controller with dynamic sequence | |
| JP5598247B2 (ja) | 電源装置 | |
| JP2677215B2 (ja) | ゼロボルトスイッチパルス幅変調型スイッチングレギュレータの制御回路 | |
| Zhou et al. | A novel DSP controlled 2 kW PFC converter with a simple sampling algorithm | |
| JP2005304211A (ja) | 電力変換装置 | |
| JP3572601B2 (ja) | 電圧共振型スイッチング電源及び電圧共振型スイッチング電源の制御方法 | |
| WO2001052602A9 (en) | Apparatus and method for inductive heating | |
| JP2532565B2 (ja) | 誘導加熱調理器 | |
| JP2004194483A (ja) | Ｄｃ−ｄｃコンバータの制御装置 | |
| JP2007129853A (ja) | 電源装置 | |
| JP2676070B2 (ja) | 直流電源装置 | |
| KR0157868B1 (ko) | 고주파 가열장치 | |
| JP3116698B2 (ja) | インバータの電圧検出装置 | |
| JPH11243689A (ja) | Ｐｗｍ制御回路 | |
| JPH067742B2 (ja) | Ｄｃ―ｄｃコンバータ | |
| JP3421166B2 (ja) | スイッチング電源装置の制御方式 | |
| JP2539204B2 (ja) | スイツチング電源装置 | |
| JP3334274B2 (ja) | インバータ装置 | |
| JP2006109644A (ja) | 電力変換装置 | |
| JP2819618B2 (ja) | アーク加工用電源装置 | |
| JP2001126853A (ja) | 誘導加熱調理器 | |
| JPH0318432B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971202 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |