[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2731985B2 - Driving method of electro-optical device - Google Patents

Driving method of electro-optical device

Info

Publication number
JP2731985B2
JP2731985B2 JP15750691A JP15750691A JP2731985B2 JP 2731985 B2 JP2731985 B2 JP 2731985B2 JP 15750691 A JP15750691 A JP 15750691A JP 15750691 A JP15750691 A JP 15750691A JP 2731985 B2 JP2731985 B2 JP 2731985B2
Authority
JP
Japan
Prior art keywords
liquid crystal
pulse
film
tft
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15750691A
Other languages
Japanese (ja)
Other versions
JPH06123873A (en
Inventor
舜平 山崎
晃 間瀬
正明 ▲ひろ▼木
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP15750691A priority Critical patent/JP2731985B2/en
Priority to KR1019920009456A priority patent/KR950014428B1/en
Priority to US08/161,094 priority patent/US5424752A/en
Publication of JPH06123873A publication Critical patent/JPH06123873A/en
Application granted granted Critical
Publication of JP2731985B2 publication Critical patent/JP2731985B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の利用分野】本発明は、駆動用スイッチング素子
として薄膜トランジスタ(以下TFTという)を使用し
た液晶電気光学装置における画像表示方法において、特
に中間的な色調や濃淡の表現を得るための階調表示方法
に関するものである。本発明は、特に、外部からいかな
るアナログ信号をもアクティブ素子に印加することな
く、階調表示をおこなう、いわゆる完全デジタル階調表
示に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of displaying an image in a liquid crystal electro-optical device using a thin film transistor (hereinafter referred to as a TFT) as a driving switching element, and particularly to a gradation display for obtaining an intermediate color tone or light and shade. It is about the method. The present invention particularly relates to a so-called full digital gradation display for performing gradation display without applying any analog signal to an active element from the outside.

【0002】[0002]

【従来の技術】液晶組成物はその物質特性から、分子軸
に対して水平方向と垂直方向に誘電率が異なるため、外
部の電解に対して水平方向に配列したり、垂直方向に配
列したりさせることが容易にできる。液晶電気光学装置
は、この誘電率の異方生を利用して、光の透過光量また
は散乱量を制御することでON/OFF、すなわち明暗
の表示をおこなっている。液晶材料としては、TN(ツ
イステッド・ネマティック)液晶、STN(スーパー・
ツイステッド・ネマティック)液晶、強誘電性液晶、ポ
リマー液晶あるいは分散型液晶とよばれる材料が知られ
ている。
2. Description of the Related Art Liquid crystal compositions have different dielectric constants in the horizontal and vertical directions with respect to the molecular axis due to their material properties. Can be easily done. The liquid crystal electro-optical device displays ON / OFF, that is, displays light and dark, by controlling the amount of transmitted light or the amount of scattering of light using the anisotropic generation of the dielectric constant. As liquid crystal materials, TN (twisted nematic) liquid crystal, STN (super
Materials known as "twisted nematic" liquid crystal, ferroelectric liquid crystal, polymer liquid crystal or dispersion type liquid crystal are known.

【0003】液晶は外部電圧に対して、無限に短い時間
に反応するのではなく、応答するまでにある一定の時間
がかかることが知られている。その値はそれぞれの液晶
材料に固有で、TN液晶の場合には、数10msec、
STN液晶の場合には数100msec、強誘電性液晶
の場合には数100μsec、分散型あるいはポリマー
液晶の場合には数10msecである。
It is known that a liquid crystal does not respond to an external voltage in an infinitely short time, but takes a certain time to respond. The value is specific to each liquid crystal material. In the case of a TN liquid crystal, the value is several tens of msec.
The time is several hundred msec for STN liquid crystal, several hundred μsec for ferroelectric liquid crystal, and several tens msec for dispersion or polymer liquid crystal.

【0004】液晶を利用した電気光学装置のうちでもっ
とも優れた画質が得られるものは、アクティブマトリク
ス方式を用いたものであった。従来のアクティブマトリ
クス型の液晶電気光学装置では、アクティブ素子として
薄膜トランジスタ(TFT)を用い、TFTにはアモル
ファスまたは多結晶型の半導体を用い、1つの画素にP
型またはN型のいずれか一方のみのタイプのTFTを用
いたものであった。即ち、一般にはNチャネル型TFT
(NTFTという)を画素に直列に連結している。そし
て、マトリクスの信号線に信号電圧を流し、それぞれの
信号線の直交する箇所に設けられたTFTに双方から信
号が印加されるとTFTがON状態となることを利用し
て液晶画素のON/OFFを個別に制御するものであっ
た。このような方法によって画素の制御をおこなうこと
によって、コントラストの大きい液晶電気光学装置を実
現することができる。
[0004] Among electro-optical devices using liquid crystal, the one that can obtain the best image quality is the one using the active matrix system. In a conventional active matrix type liquid crystal electro-optical device, a thin film transistor (TFT) is used as an active element, an amorphous or polycrystalline semiconductor is used for the TFT, and P
In this case, a TFT of only one of the N-type and the N-type was used. That is, in general, an N-channel TFT
(Referred to as NTFT) is connected in series to the pixel. Then, a signal voltage is applied to the signal lines of the matrix, and when signals are applied from both sides to the TFTs provided at the orthogonal portions of the respective signal lines, the ON / OFF state of the liquid crystal pixels is utilized by utilizing the fact that the TFTs are turned ON. OFF was individually controlled. By controlling the pixels by such a method, a liquid crystal electro-optical device having a high contrast can be realized.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、このよ
うなアクティブマトリクス方式では、明暗や色調といっ
た、階調表示をおこなうことは極めて難しかった。従
来、階調表示は液晶の光透過性が、印加される電圧の大
きさによって変わることを利用する方式が検討されてい
た。これは、例えば、マトリクス中のTFTのソース・
ドレイン間に、適切な電圧を周辺回路から供給し、その
状態でゲイト電極に信号電圧を印加することによって、
液晶画素にその大きさの電圧をかけようとするものであ
った。
However, in such an active matrix system, it is extremely difficult to perform gradation display such as light and dark and color tone. Conventionally, for gray scale display, a method has been studied which utilizes the fact that the light transmittance of a liquid crystal changes depending on the magnitude of an applied voltage. This is, for example, the source of the TFT in the matrix.
By supplying an appropriate voltage from the peripheral circuit between the drains and applying a signal voltage to the gate electrode in that state,
It is intended to apply a voltage of that magnitude to the liquid crystal pixels.

【0006】しかしながら、このような方法では、例え
ば、TFTの不均質性やマトリクス配線の不均質性のた
めに、実際には液晶画素にかかる電圧は、各画素によっ
て、最低でも数%も異なってしまった。これに対し、例
えば、液晶の光透過度の電圧依存性は、極めて非線型性
が強く、ある特定の電圧で急激に光透過性が変化するた
め、たとえ数%の違いでも、光透過性が著しく異なって
しまうことがあった。そのため、実際には16階調を達
成することが限界であった。
However, in such a method, for example, due to the inhomogeneity of the TFT and the inhomogeneity of the matrix wiring, the voltage actually applied to the liquid crystal pixels differs by at least several% depending on each pixel. Oops. On the other hand, for example, the voltage dependence of the light transmittance of the liquid crystal is extremely non-linear, and the light transmittance changes rapidly at a specific voltage. In some cases it was significantly different. Therefore, in practice, achieving 16 gradations has been the limit.

【0007】このように階調表示が困難であるというこ
とは、液晶ディスプレー装置が従来の一般的な表示装置
であるCRT(陰極線管)と競争してゆく上で極めて不
利であった。本発明は従来、困難であった階調表示を実
現させるための全く新しい方法を提案することを目的と
するものである。
[0007] As described above, the difficulty of gradation display is extremely disadvantageous in that a liquid crystal display device competes with a CRT (cathode ray tube) which is a conventional general display device. An object of the present invention is to propose a completely new method for realizing a gray scale display which has been difficult in the past.

【0008】[0008]

【問題を解決するための手段】さて、液晶にかける電圧
をアナログ的に制御することによって、その光透過性を
制御することが可能であることを先に述べたが、本発明
人らは、液晶に電圧のかかっている時間を制御すること
によって、視覚的に階調を得ることができることを見出
した。
[Means for Solving the Problem] As mentioned above, it is possible to control the light transmittance of the liquid crystal by controlling the voltage applied to the liquid crystal in an analog manner. It has been found that gradation can be visually obtained by controlling the time during which voltage is applied to the liquid crystal.

【0009】例えば、代表的な液晶材料であるTN(ツ
イステッド・ネマチック)液晶を用いた場合において、
例えば、図1(a)において、Aで示されるような矩形
パルスを印加する場合と、Cで示されるような矩形パル
スを印加する場合を比べて見ると、Aの方が明るいこと
を見出した。ここで、パルスの周期は1msecとし
た。結果的には、Aが最も明るく、以下、B、C、Dの
順であった。このことは全く予想外のことである。なぜ
ならば、通常の上記のTN液晶材料においては、1ms
ecという時間はあまりにも短く、そのような短時間に
はTN液晶は反応しないのである。したがって、いずれ
の場合にも液晶はON状態を実現することは不可能なは
ずである。しかしながら、実際には液晶は中間的な濃さ
を実現できた。
For example, when a TN (twisted nematic) liquid crystal, which is a typical liquid crystal material, is used,
For example, in FIG. 1A, when comparing a case where a rectangular pulse as shown by A is applied with a case where a rectangular pulse as shown by C is applied, it is found that A is brighter. . Here, the pulse period was 1 msec. As a result, A was the brightest, and then B, C, and D in that order. This is completely unexpected. This is because in the above-mentioned ordinary TN liquid crystal material, 1 ms
The time ec is too short, and the TN liquid crystal does not react in such a short time. Therefore, in any case, it is impossible to realize the ON state of the liquid crystal. However, in reality, the liquid crystal was able to realize an intermediate density.

【0010】その具体的な原理についてはまだ詳細にわ
かっていない。しかしながら、本発明人らは、この現象
を利用して階調表現が可能であることを見いだしたので
ある。すなわち、液晶材料が反応しないような周期で液
晶材料にパルスを印加するときにパルスの幅を制御する
ことによって、中間的な明るさをデジタル制御で実現す
ることが、まさに本発明の特徴とするものである。本発
明人らの研究の結果、このような中間的な濃度を得るた
めのパルスの周期はTN液晶の場合には10msec以
下が必要であることがわかった。
The specific principle is not yet known in detail. However, the present inventors have found that gradation expression can be performed using this phenomenon. That is, by applying a pulse to the liquid crystal material at a period such that the liquid crystal material does not react, by controlling the pulse width, an intermediate brightness is realized by digital control, which is exactly the feature of the present invention. Things. As a result of the study of the present inventors, it has been found that the pulse period for obtaining such an intermediate density needs to be 10 msec or less in the case of a TN liquid crystal.

【0011】ここで、パルスの周期という語句につい
て、その意味を明確にする。すなわち、この場合には、
複数のパルスを連続的に液晶に印加するのであるが、こ
の場合のパルスの周期とは、1つのパルスが始まってか
ら、次のパルスが始まるまでの間の時間のことをいう。
したがって、パルスの繰り返し周波数の逆数となる。ま
た、パルス幅とは、パルスが電圧状態にある時間のこと
をいう。したがって、図1において、例えばCのパルス
列の場合には、Tがパルスの周期であり、τがパルス幅
である。
Here, the meaning of the term pulse period will be clarified. That is, in this case,
A plurality of pulses are continuously applied to the liquid crystal. In this case, the pulse cycle refers to the time from the start of one pulse to the start of the next pulse.
Therefore, it is the reciprocal of the pulse repetition frequency. The pulse width refers to a time during which a pulse is in a voltage state. Therefore, in FIG. 1, for example, in the case of a pulse train of C, T is the pulse period, and τ is the pulse width.

【0012】同様な効果は、STN液晶においても、強
誘電性液晶においても、また、ポリマー液晶あるいは分
散型液晶においても見られた。いずれも、その応答時間
よりも短い周期のパルスを加えることによって、中間的
な色調が得られることが明らかになった。すなわち、S
TN液晶においては、100msec以下、のぞましく
は10msec以下、強誘電性液晶においては100μ
sec以下、のぞましくは10μsec以下、ポリマー
液晶あるいは分散型液晶においては10msec以下、
のぞましくは1msec以下の周期のパルスを加えるこ
とによって、階調表示が得られた。
A similar effect was observed in the STN liquid crystal, the ferroelectric liquid crystal, and the polymer liquid crystal or the dispersion type liquid crystal. In each case, it became clear that an intermediate color tone can be obtained by applying a pulse having a period shorter than the response time. That is, S
100 msec or less, preferably 10 msec or less for a TN liquid crystal, and 100 μsec or less for a ferroelectric liquid crystal.
sec or less, preferably 10 μsec or less, and 10 msec or less for polymer liquid crystal or dispersion type liquid crystal.
Preferably, by applying a pulse having a cycle of 1 msec or less, a gradation display was obtained.

【0013】通常は、テレビ等の画像では1秒間に30
枚の静止画が次々に繰り出されて動画を形成する。した
がって、1枚の静止画が継続する時間は約30msec
である。この時間は人間の目にはあまりにも早すぎて、
文字通り『目にも止まらない』時間であり、結果とし
て、視覚的には静止画を1枚1枚識別することはできな
い。ともかく、通常の動画を得るには、1枚の静止画は
長くても100msec以上継続することはできない。
Normally, for an image of a television or the like, 30 times per second is required.
The still images are sequentially fed out to form a moving image. Therefore, the duration of one still image is about 30 msec.
It is. This time is too early for the human eye,
It is literally “not to be caught”, and as a result, still images cannot be visually identified one by one. In any case, in order to obtain a normal moving image, one still image cannot be continued for 100 msec or longer at the longest.

【0014】本発明を利用して256階調の階調表示を
おこなうとすれば、例えば、T=3msecとすれば、
この3msecの時間を、少なくとも256分割しうる
パルス電圧印加方法、を画素に電圧を印加する方法とし
て採用する必要がある。すなわち、最短で3msec/
256=11.7μsecのパルス状の電圧が画素にか
かるような回路を組む必要がある。実際には、図3に示
すように、パルスのデューティー比τ/Tと液晶画素の
光透過性は非線型的な関係であり、256階調を得るた
めには、さらに、パルスのデューティー比を細かく制御
することが必要である。
If 256 gradations are to be displayed using the present invention, for example, if T = 3 msec,
It is necessary to adopt a pulse voltage application method capable of dividing the time of 3 msec by at least 256 as a method of applying a voltage to a pixel. That is, at least 3 msec /
It is necessary to form a circuit in which a pulse voltage of 256 = 11.7 μsec is applied to the pixel. Actually, as shown in FIG. 3, the duty ratio τ / T of the pulse and the light transmittance of the liquid crystal pixel are in a non-linear relationship. In order to obtain 256 gradations, the duty ratio of the pulse must be further reduced. Fine control is necessary.

【0015】しかも、実際の画像表示をおこなう場合に
は、他の画素も考慮しなければならない。実際の画像表
示装置では、例えば400行もの行がある。すなわち、
後に述べるように、マトリクスのアクティブ素子は10
0nsecという極短応答性が求められる。そこで、そ
のような短時間応答性を有する回路の例を図4に示し、
以下、その説明をする。
In addition, when an actual image is displayed, other pixels must be considered. In an actual image display device, for example, there are as many as 400 rows. That is,
As will be described later, the number of active elements in the matrix is 10
An extremely short response of 0 nsec is required. Therefore, an example of a circuit having such a short-time response is shown in FIG.
Hereinafter, the description will be made.

【0016】図4は本発明を実施するために必要な液晶
表示装置のアクティブマトリクスの回路の例を示す。本
発明では、アクティブ素子は100nsec以下の短時
間で応答することが要求されるので高速動作する回路を
組む必要がある。そのためには従来のようにNTFTあ
るいはPTFTだけでスイッチングをおこなうのではな
く、図4に示されるようにNTFTとPTFTとが相補
的に動作するように構成された、変形トランスファー・
ゲイト型の回路を用いることが必要である。この例では
N×Mのマトリクスの例を示したものであるが、煩雑さ
をさけるために、そのうちのn行m列近傍のみを示し
た。これと同じものを上下左右に展開すれば完全なもの
が得られる。
FIG. 4 shows an example of an active matrix circuit of a liquid crystal display device necessary for carrying out the present invention. In the present invention, since the active element is required to respond in a short time of 100 nsec or less, it is necessary to form a circuit that operates at high speed. In order to do not perform the NTFT or PTFT only Death switching as in the prior art, the NTFT and PTFT as shown in FIG. 4 is configured to operate in a complementary manner, deformation Transfer
It is necessary to use a gate type circuit. Although this example shows an example of an N × M matrix, only the vicinity of n rows and m columns is shown to avoid complexity. If you expand the same thing up, down, left and right, you will get a complete one.

【0017】図4には、4つの変形トランスファー・ゲ
イトが描かれているが、各変形トランスファー・ゲイト
のソースはYあるいはYm+1(以下、Y線と総称す
る)に接続され、また、各変形トランスファー・ゲイト
のゲイトはXあるいはXn+1(以下、X線と総称す
る)に接続されている。また、各変形トランスファー・
ゲイトのドレインは液晶画素Zn.m、Zn.m+1
n+1.m、Zn+1.m+1に接続されている。変
形トランスファー・ゲイトにおいて、NTFTとPTF
Tは対称なので、その位置は入れ替わってもよい。
FIG. 4 shows four modified transfer gates. The source of each modified transfer gate is connected to Ym or Ym + 1 (hereinafter collectively referred to as Y line). The gate of the modified transfer gate is connected to Xn or Xn + 1 (hereinafter collectively referred to as X-ray). In addition, each deformation transfer
The gate drain is the liquid crystal pixel Zn . m , Zn . m + 1 ,
Zn + 1. m , Zn + 1. m + 1 . NTFT and PTF in modified transfer gate
Since T is symmetric, its positions may be interchanged.

【0018】次に、このような回路を用いた場合の回路
の動作例を図1(b)および図2を用いて説明する。こ
のマトリクス回路は図1(a)に示されるようなパルス
状の電圧を液晶セルに印加するように動作する必要があ
る。そこで、このようなパルスを発生するためにX線お
よびY線に印加される信号電圧の概要を図1(b)に示
す。例として、400×640のマトリクスを考える。
Next, an example of the operation of a circuit using such a circuit will be described with reference to FIGS. This matrix circuit needs to operate so as to apply a pulsed voltage as shown in FIG. 1A to the liquid crystal cell. FIG. 1B shows an outline of the signal voltages applied to the X-rays and the Y-lines to generate such a pulse. As an example, consider a 400 × 640 matrix.

【0019】Y線に印加される信号は、例えばY線の
場合は、V(Y)で示されるが、これは、周期Tで繰
り返されるひとまとまりのパルスの中に、実は256個
のパルス(以下、サブパルスという)が含まれており、
さらにその256個のサブパルスのそれぞれは、400
個の要素が入ったパルス列から構成されていることがわ
かる。ここで、400という数字はマトリクスの行数で
ある。したがって、Y線に印加されるパルスの最小単位
はT=3msecとすれば、29nsecである。
The signal applied to the Y line is represented by V (Y m ) in the case of the Ym line, for example, which is actually 256 out of a group of pulses repeated in the cycle T. Pulse (hereinafter referred to as sub-pulse),
Further, each of the 256 sub-pulses is 400
It can be seen that the pulse train is composed of a pulse train including a number of elements. Here, the number 400 is the number of rows in the matrix. Therefore, if the minimum unit of the pulse applied to the Y line is T = 3 msec, it is 29 nsec.

【0020】一方、X線には、時間T/256の間に、
図のV(X)、V(X)、V(Xn+1)、V(X
400)で示されるような、極性が少なくとも1回反転
するパルス(以下、バイポーラ・パルスという)が、そ
れぞれのタイミングをずらして印加される。バイポーラ
・パルスは、上記Y線に印加されるパルスの最小単位パ
ルスよりもさらに短い必要がある。結局、時間Tの間に
は、各X線には、256回バイポーラ・パルスが印加さ
れる。
On the other hand, during the time T / 256,
V (X 1 ), V (X n ), V (X n + 1 ), V (X
400 ), a pulse whose polarity is inverted at least once (hereinafter referred to as a bipolar pulse) is applied with a staggered timing. The bipolar pulse needs to be shorter than the minimum unit pulse of the pulse applied to the Y line. Eventually, during time T, 256 bipolar pulses are applied to each X-ray.

【0021】次に、実際の回路の動作を図2に基づいて
説明する。まず、第1のサブパルスがそれぞれのY線に
印加される。当然のことながら、これらのサブパルスは
Y線ごとに異なる。一方、X線には、先に述べたよう
に、バイポーラ・パルスが最初にX、次にXという
ように順々に印加されてゆく。まず、バイポーラ・パル
スがXに印加されたときを考える。このとき、画素Z
1.1に接続されている、アクティブ素子はON状態と
なる。そして、このアクティブ素子に接続されているY
線は電圧が印加された状態であるので、画素Z11は充
電される。そして、Y線の電圧がゼロとなる前にバイポ
ーラ・パルスは切られるので、結局、画素Z1.1には
電荷が残され、電圧状態を保つ。同様に、Z1.mもZ
1.m+1もZ1.400も、電圧状態となる。
Next, the operation of the actual circuit will be described with reference to FIG. First, a first sub-pulse is applied to each Y line. Of course, these sub-pulses are different for each Y line. On the other hand, as described above, the bipolar pulse is applied to the X-ray in order of X 1 and then X 2 . First, consider the case where the bipolar pulse is applied to the X 1. At this time, the pixel Z
The active element connected to 1.1 is turned on. Then, the Y connected to this active element
Line because it is a state where a voltage is applied, pixel Z 11 is charged. Then, since the bipolar pulse is cut off before the voltage of the Y line becomes zero, electric charge is left in the pixel Z1.1 and the voltage state is maintained. Similarly, Z 1.. m is also Z
1. Both m + 1 and Z 1.400 are in a voltage state.

【0022】このようにして、バイポーラ・パルスが順
々に印加されてゆき、Xに印加された場合を考える。
今、4つの画素Zn.m、Zn.m+1
n+1.m、Zn+1.m+1に注目しているとすれ
ば、YおよびYm+1の第1のサブパルスのn番目お
よび(n+1)番目に注目すればよい。YもYm+1
もn番目にはパルスがあるので、画素Zn.m、Z
n.m+1は電圧状態になる。ついで、Xn+1にバイ
ポーラ・パルスが印加される。YもYm+1も(n+
1)番目にはパルスがあるので、この場合も画素Z
n+1.m、Zn+1.m+1は充電状態となる。
In this way, consider the case where bipolar pulses are applied one after the other and applied to Xn .
Now, four pixels Zn . m , Zn . m + 1 ,
Zn + 1. m , Zn + 1. if has focused on m + 1, it may be of interest to the n-th and (n + 1) th first sub-pulse of Y m and Y m + 1. Y m is also Y m + 1
Also has an n-th pulse, so pixel Z n. m , Z
n. m + 1 becomes a voltage state. Next, a bipolar pulse is applied to Xn + 1 . Both Y m and Y m + 1 (n +
1) Since there is a pulse at the first position, the pixel Z
n + 1. m , Zn + 1. m + 1 is charged.

【0023】次に、図では省略されているが、第2のサ
ブパルスが来たものとする。このとき、YもYm+1
もn番目および(n+1)番目にはパルスがあったなら
ば、充電状態がなくならず、以上4つの画素は引き続き
電圧状態を継続する。その後、第(h−1)のサブパル
スまでは、4つの画素とも電圧状態が継続したものとす
る。
Next, although omitted in the figure, it is assumed that a second sub-pulse has arrived. At this time, Y m is also Y m + 1
Also, if there are n-th and (n + 1) -th pulses, the state of charge is not lost, and the four pixels continue to be in the voltage state. Thereafter, it is assumed that the voltage state of all four pixels continues until the (h-1) th sub-pulse.

【0024】次に、サブパルスが進んで、第hのサブパ
ルスが来たものとする。図では煩雑さを避けるためにn
番目および(n+1)番目以外のパルスは省略した。こ
のとき、YもYm+1もn番目にはパルスがあるの
で、画素Zn.m、Zn.m+1は電圧状態を継続す
る。しかし、Ym+1には(n+1)番目のパルスがな
かったので、画素Zn+1.mは電圧状態が継続するも
のの、画素Zn+1.m+1は、アクティブ素子のゲイ
トがONになった状態で、外部からの電圧の供給がない
ので、蓄えられていた電荷が放出され、電圧状態は中断
される。
Next, it is assumed that the sub-pulse advances and the h-th sub-pulse arrives. In the figure, to avoid complexity, n
Pulses other than the (th) and (n + 1) th pulses are omitted. At this time, since there are n-th pulses in both Y m and Y m + 1 , the pixel Zn . m , Zn . m + 1 continues the voltage state. However, since Y m + 1 did not have the (n + 1) th pulse, pixels Zn + 1. m indicates that the voltage state continues but the pixels Zn + 1. m + 1 is a state in which the gate of the active element is ON, and since there is no external supply of voltage, the stored charge is released and the voltage state is interrupted.

【0025】さらに、第iのサブパルスが来たときに
は、Yの(n+1)番目のパルスの電圧がゼロであっ
たので、Zn+1.mの充電状態は解除される。以下、
第jおよび第kのサブパルスにおいて、それぞれ、Y
m+1、Yのn番目の信号がゼロであったので、画素
n.m、Zn.m+1の充電状態がぞれぞれ、第k、
第jのサブパルス中に中断される。このような過程を経
ることによって、図2のV(Z)に示すように、各画素
ごとに電圧状態の時間をデジタル的にコントロールでき
る。
Furthermore, when the sub-pulses of the i came, because the voltage of the (n + 1) th pulse of the Y m is zero, Z n + 1. The charge state of m is released. Less than,
In the j-th and k-th sub-pulses, respectively,
m + 1 , Y m, since the n-th signal was zero, the pixel Zn . m , Zn . The state of charge of m + 1 is k-th,
Interrupted during the j-th sub-pulse. Through such a process, the time of the voltage state can be digitally controlled for each pixel as shown by V (Z) in FIG.

【0026】このような動作を繰り返すことにより、各
画素に加わる電圧パルスの幅を図1(a)のように任意
に制御することができる。以上の説明から明らかなよう
に、本発明を実施するにあたっては、上記のようなサブ
パルスは、明確に定義できるパルス状のものでなければ
ならないわけではない。説明を簡単にするために、サブ
パルスという概念を持ち出したが、特に、サブパルスと
サブパルスの間が明確でなく、信号としては、ほとんど
境界のないものであっても、本発明を実施できることは
あきらかである。
By repeating such an operation, the width of the voltage pulse applied to each pixel can be arbitrarily controlled as shown in FIG. As is apparent from the above description, in practicing the present invention, the sub-pulses as described above do not have to be in a pulse form that can be clearly defined. For the sake of simplicity, the concept of sub-pulses has been introduced. In particular, it is apparent that the present invention can be implemented even if the sub-pulses are not clear and the signals have almost no boundaries. is there.

【0027】同様に、前記サブパルス内に含まれる多数
のパルスについても、これらが、独立したパルスである
必要はなんらなく、ON/OFFが組み合わされた1連
の信号であってもよい。さらに、説明をわかりやすくす
るために、信号のゼロレベルと電圧レベルを明確にした
が、これは、液晶のしきい値電圧以下であるか、以上で
あるかという問題だけであるので、絶対にゼロである必
要はない。
Similarly, a large number of pulses included in the sub-pulses need not be independent pulses, and may be a series of ON / OFF signals. Furthermore, for simplicity of explanation, the zero level and voltage level of the signal have been clarified, but since this is only a matter of being below or above the threshold voltage of the liquid crystal, it is absolutely necessary. It does not need to be zero.

【0028】以上のことを一般的な表現で置き換える
と、本発明は、 時間T からT まで持続する信号を信
号線Y線の少なくとも1つに印加しつつ、この間に、パ
ルス幅が(T −T )以下である正および負の少なく
とも2つのパルスを、前記Nチャネル型トランジスタと
前記Pチャネル型トランジスタのゲイトに印加する過程
と、 時間T からT (T <T <T )までは前記
Y線には何ら信号を印加せず、この間に、パルス幅が
(T −T )以下である正および負の少なくとも2つ
のパルスを、前記Nチャネル型トランジスタと前記Pチ
ャネル型トランジスタのゲイトに印加する過程と、を有
することを特徴とする、と表現できる。
Replace the above with general expressions
When the present invention, signal a signal that lasts from the time T 0 until T 1
While applying to at least one of the
Less positive and negative less than or equal to (T 1 −T 0 )
And two pulses, the N-channel transistor and
Process of applying to the gate of the P-channel transistor
And from time T 2 to T 3 (T 1 <T 2 <T 3 )
No signal is applied to the Y line, during which the pulse width
(T 3 -T 2) positive and negative of the at least two or less
Is applied to the N-channel transistor and the P-channel transistor.
Applying a voltage to the gate of the channel transistor.
It can be expressed as a feature.

【0029】また、本発明の他の表現では、 時間T
らT まで持続する信号を信号線Y線の少なくとも1つ
に印加しつつ、この間に、パルス幅が(T −T )以
下であるバイポーラ・パルスを、走査線であるX線の1
つに印加する過程と、 時間T からT (T <T
)までは前記Y線には何ら信号を印加せず、この間
に、パルス幅が(T −T )以下であるバイポーラ・
パルスを、前記X線に印加する過程と、を有することを
特徴とするとも表現できる。
[0029] In addition, in the other expressions of the present invention, whether the time T 0
At least one signal which lasts until Luo T 1 of the signal lines Y line
, And during this time, the pulse width is less than (T 1 −T 0 ).
The lower bipolar pulse is applied to the X-ray 1
Comprising the steps of applying to the One, T 3 from the time T 2 (T 1 <T 2 <
Until T 3 ), no signal is applied to the Y line.
In addition , a bipolar transistor having a pulse width equal to or less than (T 3 −T 2 )
Applying a pulse to the X-rays.
It can also be expressed as a feature.

【0030】[0030]

【実施例1】『実施例1』 本実施例では図4に示すよ
うな回路構成を用いた液晶表示装置を用いて、壁掛けテ
レビを作製したので、その説明をおこなう。またその際
のTFTは、レーザーアニールを用いた多結晶珪素とし
た。この回路構成に対応する実際の電極等の配置構成を
1つの画素について、図5に示している。まず、本実施
例で使用する液晶パネルの作製方法を図6および図7
使用して説明する。
[Embodiment 1] "Example 1" This embodiment using the liquid crystal display device using the circuit configuration as shown in FIG. 4, since to produce a wall-mounted television, intends Okona description thereof. The TFT at that time was made of polycrystalline silicon using laser annealing. FIG. 5 shows an actual arrangement of electrodes and the like corresponding to this circuit configuration for one pixel. First, a method for manufacturing a liquid crystal panel used in this embodiment using FIGS.

【0031】図6(A)において、石英ガラス以外の高
価でない700℃以下、例えば約600℃の熱処理に耐
え得るガラス50上にマグネトロンRF(高周波)スパ
ッタ法を用いてブロッキング層51としての酸化珪素膜
を1000〜3000Åの厚さに作製する。プロセス条
件は酸素100%雰囲気、成膜温度150℃、出力40
0〜800W、圧力0.5Paとした。ターゲットに石
英または単結晶珪素を用いた成膜速度は30〜100Å
/分であった。
In FIG. 6A, a silicon oxide as a blocking layer 51 is formed on a glass 50 other than quartz glass which can withstand a heat treatment at an inexpensive temperature of 700 ° C. or less, for example, about 600 ° C. by using a magnetron RF (high frequency) sputtering method. The membrane is made to a thickness of 1000-3000 °. The process conditions are as follows: 100% oxygen atmosphere, film formation temperature 150 ° C, output 40
The pressure was set to 0 to 800 W and the pressure to 0.5 Pa. The deposition rate using quartz or single crystal silicon as the target is 30 to 100 °
/ Min.

【0032】この上に珪素膜をプラズマCVD法により
珪素膜52を作製した。成膜温度は250℃〜350℃
おこない、本実施例では320℃とし、モノシラン
(SiH)を用いた。モノシラン(SiH)に限ら
ず、ジシラン(Si)またトリシラン(Si
)を用いてもよい。これらをPCVD装置内に3Pa
の圧力で導入し、13.56MHzの高周波電力を加え
て成膜した。この際、高周波電力は0.02〜0.10
W/cmが適当であり、本実施例では0.055W/
cmを用いた。また、モノシラン(SiH)の流量
は20SCCMとし、その時の成膜速度は約120Å/
分であった。PTFTとNTFTとのスレッシュホール
ド電圧(Vth)を概略同一に制御するため、ホウ素を
ジボランを用いて1×1015〜1×1018cm−3
の濃度として成膜中に添加してもよい。
[0032] was prepared silicon film 52 by the plasma CVD method a silicon film thereon. The film formation temperature is 250 ° C to 350 ° C
In have Okona, and 320 ° C. In this embodiment, a monosilane (SiH 4). Not only monosilane (SiH 4 ) but also disilane (Si 2 H 6 ) and trisilane (Si 3 H
8 ) may be used. These are placed in a PCVD apparatus at 3 Pa.
And a high frequency power of 13.56 MHz was applied to form a film. At this time, the high frequency power is 0.02 to 0.10
W / cm 2 is appropriate, and in this embodiment, 0.055 W / cm 2
cm 2 was used. The flow rate of monosilane (SiH 4 ) was set to 20 SCCM, and the deposition rate at that time was about 120 ° /
Minutes. In order to control the threshold voltage (Vth) between the PTFT and the NTFT to be substantially the same, boron is used in a concentration of 1 × 10 15 to 1 × 10 18 cm −3 by using diborane.
May be added during the film formation.

【0033】またTFTのチャネル領域となる珪素層の
成膜にはこのプラズマCVDだけでなく、スパッタ法、
減圧CVD法を用いても良く、以下にその方法を簡単に
述べる。スパッタ法でおこなう場合、スパッタ前の背圧
を1×10−5Pa以下とし、単結晶珪素をターゲット
として、アルゴンに水素を20〜80%混入した雰囲気
おこなった。例えばアルゴン20%、水素80%とし
た。成膜温度は150℃、周波数は13.56MHz、
スパッタ出力は400〜800W、圧力は0.5Paで
あった。
In addition to the plasma CVD, the silicon layer serving as the channel region of the TFT is formed by sputtering,
A low pressure CVD method may be used, and the method will be briefly described below. If the Hare Okona by sputtering, the back pressure of the pre-sputtered with 1 × 10 -5 Pa or less single-crystal silicon as a target, and Tsu Okona in an atmosphere mixed 20-80% of hydrogen into the argon. For example, argon was 20% and hydrogen was 80%. The deposition temperature is 150 ° C., the frequency is 13.56 MHz,
The sputter output was 400-800 W and the pressure was 0.5 Pa.

【0034】減圧気相法で形成する場合、結晶化温度よ
りも100〜200℃低い450〜550℃、例えば5
30℃でジシラン(Si)またはトリシラン(S
)をCVD装置に供給して成膜した。反応炉内
圧力は30〜300Paとした。成膜速度は50〜25
0Å/分であった。PTFTとNTFTとのスレッシュ
ホールド電圧(Vth)を概略同一に制御するため、ホ
ウ素をジボランを用いて1×1015〜1×1018
−3の濃度として成膜中に添加してもよい。
In the case of forming by a reduced pressure gas phase method, 450 to 550 ° C. lower by 100 to 200 ° C. than the crystallization temperature, for example, 5 to 50 ° C.
At 30 ° C., disilane (Si 2 H 6 ) or trisilane (S
i 3 H 8 ) was supplied to a CVD apparatus to form a film. The pressure in the reactor was 30 to 300 Pa. Film formation rate is 50-25
0 ° / min. In order to control the threshold voltage (Vth) of the PTFT and the NTFT to be substantially the same, boron is used to form 1 × 10 15 to 1 × 10 18 c using diborane.
It may be added during film formation as a concentration of m- 3 .

【0035】これらの方法によって形成された被膜は、
酸素が5×1021cm−3以下であることが好まし
い。結晶化を助長させるためには、酸素濃度を7×10
19cm−3以下、好ましくは1×1019cm−3
下とすることが望ましいが、少なすぎると、バックライ
トによりオフ状態のリーク電流が増加してしまうため、
この濃度を選択した。この酸素濃度が高いと、結晶化さ
せにくく、レーザーアニール温度を高くまたはレーザー
アニール時間を長くしなければならない。水素は4×1
20cm−3であり、珪素4×1022cm−3とし
て比較すると1原子%であった。
The coatings formed by these methods are:
It is preferable that oxygen is 5 × 10 21 cm −3 or less. In order to promote crystallization, the oxygen concentration should be 7 × 10
It is desirable to be 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. However, if the amount is too small, the off-state leakage current increases due to the backlight.
This concentration was chosen. If the oxygen concentration is high, crystallization is difficult, and the laser annealing temperature must be increased or the laser annealing time must be lengthened. Hydrogen is 4 × 1
It was 0 20 cm −3 , which was 1 atomic% as compared with silicon 4 × 10 22 cm −3 .

【0036】また、ソース、ドレインに対してより結晶
化を助長させるため、酸素濃度を7×1019cm−3
以下、好ましくは1×1019cm−3以下とし、ピク
セル構成するTFTのチャネル形成領域のみに酸素をイ
オン注入法により5×1020〜5×1021cm−3
となるように添加してもよい。上記方法によって、アモ
ルファス状態の珪素膜を500〜5000Å、本実施例
では1000Åの厚さに成膜した。
In order to further promote crystallization of the source and the drain, the oxygen concentration is set to 7 × 10 19 cm −3.
Hereafter, preferably, it is set to 1 × 10 19 cm −3 or less, and oxygen is ion-implanted only in a channel formation region of a TFT forming a pixel to 5 × 10 20 to 5 × 10 21 cm −3.
You may add so that it may become. By the above method, a silicon film in an amorphous state was formed to a thickness of 500 to 5000 °, in this example, 1000 °.

【0037】その後、図6(B)に示すように、フォト
レジスト53をマスクP1を用いてソース・ドレイン領
域のみ開孔したパターンを形成した。その上に、プラズ
マCVD法によりn型の活性層となる珪素膜54を作製
した。成膜温度は250℃〜350℃でおこない、本実
施例では320℃とし、モノシラン(SiH)とモノ
シランベースのフォスフィン(PH)3%濃度のもの
を用いた。これらをPCVD装置内5Paの圧力でに導
入し、13.56MHzの高周波電力を加えて成膜し
た。この際、高周波電力は0.05〜0.20W/cm
が適当であり、本実施例では0.120W/cm
用いた。
Thereafter, as shown in FIG. 6B, a pattern was formed by opening only the source / drain regions of the photoresist 53 using the mask P1. A silicon film 54 serving as an n-type active layer was formed thereon by a plasma CVD method. The film formation temperature is from 250 ° C. to 350 ° C., and in this embodiment, it is 320 ° C., and monosilane (SiH 4 ) and monosilane-based phosphine (PH 3 ) having a concentration of 3% are used. These were introduced into the PCVD apparatus at a pressure of 5 Pa, and high-frequency power of 13.56 MHz was applied to form a film. At this time, the high frequency power is 0.05 to 0.20 W / cm.
2 is appropriate, and in this example, 0.120 W / cm 2 was used.

【0038】この方法によって出来上がったn型珪素層
の比導電率は2×10−1〔Ωcm−1〕程度となっ
た。膜厚は50Åとした。その後リフトオフ法を用い
て、レジスト53を除去し、ソース・ドレイン領域5
5、56を形成した。同様のプロセスを用いて、p型の
活性層を形成した。その際の導入ガスは、モノシラン
(SiH)とモノシランベースのジボラン(B
)5%濃度のものを用いた。これらをPCVD装
置内に4Paの圧力で導入し、13.56MHzの高周
波電力を加えて成膜した。この際、高周波電力は0.0
5〜0.20W/cmが適当であり、本実施例では
0.120W/cmを用いた。この方法によって出来
上がったp型珪素層の比導電率は5×10−2〔Ωcm
−1〕程度となった。膜厚は50Åとした。(図6
(C))
The specific conductivity of the n-type silicon layer formed by this method was about 2 × 10 −1 [Ωcm −1 ]. The film thickness was 50 °. Thereafter, the resist 53 is removed by a lift-off method, and the source / drain region 5 is removed.
5, 56 were formed. A p-type active layer was formed using a similar process. The gas introduced at that time is monosilane (SiH 4 ) and monosilane-based diborane (B
Using 2 H 6) 5% strength ones. These introduced city at a pressure of 4Pa in PCVD apparatus, was formed by adding 13.56MHz high frequency power. At this time, the high frequency power is 0.0
5 to 0.20 W / cm 2 is appropriate, and in this example, 0.120 W / cm 2 was used. The specific conductivity of the p-type silicon layer completed by this method is 5 × 10 −2 [Ωcm
-1 ]. The film thickness was 50 °. (FIG. 6
(C))

【0039】その後N型領域と同様にリフトオフ法を用
いて、ソース・ドレイン領域59、60を形成した。そ
の後、マスクP3を用いて珪素膜52をエッチング除去
し、Nチャネル型薄膜トランジスタ用アイランド領域6
3とPチャネル型薄膜トランジスタ用アイランド領域6
4を形成した。
Thereafter, source / drain regions 59 and 60 were formed by the lift-off method in the same manner as in the N-type region. Thereafter, the silicon film 52 is etched away using the mask P3, and the island region 6 for the N-channel thin film transistor is removed.
3 and island region 6 for P-channel type thin film transistor
4 was formed.

【0040】その後XeClエキシマレーザーを用い
て、ソース・ドレイン・チャネル領域をレーザーアニー
ルすると同時に、活性層にレーザードーピングをおこ
った。この時のレーザーエネルギーは、閾値エネルギー
が130mJ/cmで、膜厚全体が溶融するには22
0mJ/cmが必要となる。しかし、最初から220
mJ/cm以上のエネルギーを照射すると、膜中に含
まれる水素が急激に放出されるために、膜の破壊が起き
る。そのために低エネルギーで最初に水素を追い出した
後に溶融させる必要がある。本実施例では最初150m
J/cmで水素の追い出しをおこなった後、230m
J/cmで結晶化をおこなった。(図6(D))
[0040] Then using the XeCl excimer laser, and at the same time laser annealing the source, drain and channel regions, the active layer was Do Tsu <br/> to put the laser doping. At this time, the laser energy has a threshold energy of 130 mJ / cm 2.
0 mJ / cm 2 is required. However, from the beginning 220
When energy of mJ / cm 2 or more is irradiated, hydrogen contained in the film is rapidly released, and the film is destroyed. For this purpose, it is necessary to first displace hydrogen and then melt it with low energy. In this embodiment, first 150 m
After purging hydrogen at J / cm 2 , 230m
Crystallization was performed at J / cm 2 . (FIG. 6 (D))

【0041】この上に酸化珪素膜をゲイト絶縁膜として
500〜2000Å例えば1000Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。
On this, a silicon oxide film was formed as a gate insulating film to a thickness of 500 to 2000 {for example, 1000}. This was made under the same conditions as those for forming the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix the sodium ions.

【0042】この後、この上側にリンが1〜5×10
21cm−3の濃度に入った珪素膜またはこの珪素膜と
その上にモリブデン(Mo)、タングステン(W),M
oSiまたはWSiとの多層膜を形成した。これを
第4のフォトマスクP4にてパターニングして図6
(E)を得た。NTFT用のゲイト電極66、PTFT
用のゲイト電極67を形成した。例えばチャネル長7μ
m、ゲイト電極としてリンドープ珪素を0.2μm、そ
の上にモリブデンを0.3μmの厚さに形成した。(図
6(E))
Thereafter, 1 to 5 × 10
A silicon film having a concentration of 21 cm −3 or a silicon film and molybdenum (Mo), tungsten (W), M
A multilayer film with oSi 2 or WSi 2 was formed. This is patterned by a fourth photomask P4 to obtain FIG.
(E) was obtained. Gate electrode 66 for NTFT, PTFT
A gate electrode 67 was formed. For example, channel length 7μ
m, as a gate electrode, phosphorus-doped silicon was formed to a thickness of 0.2 μm, and molybdenum was formed thereon to a thickness of 0.3 μm. (Figure
6 (E))

【0043】また、ゲート電極材料としてアルミニウム
(Al)を用いた場合、これを第4のフォトマスク69
にてパターニング後、その表面を陽極酸化することで、
セルファライン工法が適用可能なため、ソース・ドレイ
ンのコンタクトホールをよりゲートに近い位置に形成す
ることが出来るため、移動度、スレッシュホールド電圧
の低減からさらにTFTの特性を上げることができる。
When aluminum (Al) is used as the gate electrode material, the aluminum is used as the fourth photomask 69.
After patterning in, by anodizing the surface,
Since the self-alignment method can be applied, the source and drain contact holes can be formed at positions closer to the gate, so that the mobility and threshold voltage can be further reduced, and the characteristics of the TFT can be further improved.

【0044】かくすると、400℃以上にすべての工程
で温度を加えることがなくC/TFTを作ることができ
る。そのため、基板材料として、石英等の高価な基板を
用いなくてもよく、本発明の大画面の液晶表示装置にき
わめて適したプロセスであるといえる。
Thus, a C / TFT can be manufactured without applying a temperature to 400 ° C. or more in all steps. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and it can be said that the process is very suitable for the large-screen liquid crystal display device of the present invention.

【0045】図7(A)において、層間絶縁物68を前
記したスパッタ法により酸化珪素膜の形成としておこな
った。この酸化珪素膜の形成はLPCVD法、光CVD
法、常圧CVD法を用いてもよい。例えば0.2〜0.
6μmの厚さに形成し、その後、第5のフォトマスクP
5を用いて電極用の窓79を形成した。その後、さら
に、これら全体にアルミニウムを0.3μmの厚みにス
パッタ法により形成し第6のフォトマスクP6を用いて
リード74およびコンタクト73、75を作製した(図
7(B))後、表面を平坦化用有機樹脂77例えば透光
性ポリイミド樹脂を塗布形成し、再度の電極穴あけを第
7のフォトマスクP7にておこなった。(図7(C))
[0045] In FIG. 7 (A), was Tsu Okona <br/> as formation of a silicon oxide film by an interlayer insulator 68 sputtering as described above. This silicon oxide film is formed by LPCVD, optical CVD
Or a normal pressure CVD method. For example, 0.2-0.
6 μm thick, and then a fifth photomask P
5 was used to form an electrode window 79. Thereafter, further, aluminum was formed on the entire surface to a thickness of 0.3 μm by a sputtering method, and leads 74 and contacts 73 and 75 were formed using a sixth photomask P6 .
After 7 (B)), the planarizing organic resin 77 for example translucent polyimide resin surface formed by coating and Tsu Okona electrodes drilling again in a seventh photomask P7. (FIG. 7 (C))

【0046】さらに、これら全体にITO(インジウム
酸化錫)を0.1μmの厚みにスパッタ法により形成し
第8のフォトマスクP8を用いて画素電極71を形成し
た。このITOは室温〜150℃で成膜し、200〜4
00℃の酸素または大気中のアニールにより成就した。
(図7(D))得られたTFTの電気的な特性はPTF
Tで移動度は40(cm/Vs)、Vthは−5.9
(V)で、NTFTで移動度は80(cm/Vs)、
Vthは5.0(V)であった。
Further, an ITO (indium tin oxide) was formed on the whole to a thickness of 0.1 μm by a sputtering method, and a pixel electrode 71 was formed using an eighth photomask P8. This ITO is deposited at room temperature to 150 ° C.
Fulfilled by annealing at 00 ° C. oxygen or air.
(FIG. 7D) The electrical characteristics of the obtained TFT are PTF
At T, the mobility is 40 (cm 2 / Vs), and Vth is −5.9.
(V), the mobility of NTFT is 80 (cm 2 / Vs),
Vth was 5.0 (V).

【0047】上記の様な方法に従って作製された液晶電
気光学装置用の一方の基板を得ることが出来た。この液
晶表示装置の電極等の配置の様子を図5に示している。
Nチャネル型薄膜トランジスタとPチャネル型薄膜トラ
ンジスタとを第1の信号線3と第2の信号線4のとの交
差部に設けられている。このようなC/TFTを用いた
マトリクス構成を有せしめた。かかる構造を左右、上下
に繰り返すことにより、640×480、1280×9
60といった大画素の液晶表示装置とすることができ
る。本実施例では1920×400とした。この様にし
て第1の基板を得た。
One substrate for a liquid crystal electro-optical device manufactured according to the above method was obtained. FIG. 5 shows the arrangement of the electrodes and the like of the liquid crystal display device.
An N-channel thin film transistor and a P-channel thin film transistor are provided at the intersection of the first signal line 3 and the second signal line 4. A matrix configuration using such a C / TFT is provided. By repeating such a structure left and right, up and down, 640 × 480, 1280 × 9
A liquid crystal display device having a large pixel such as 60 can be obtained. In this embodiment, the size is set to 1920 × 400. Thus, a first substrate was obtained.

【0048】他方の基板の作製方法を図に示す。ガラ
ス基板上にポリイミドに黒色顔料を混合したポリイミド
樹脂をスピンコート法を用いて1μmの厚みに成膜し、
第9のフォトマスクP9を用いてブラックストライプ8
1を作製した。(図8(A))その後、赤色顔料を混合
したポリイミド樹脂をスピンコート法を用いて1μmの
厚みに成膜し、第10のフォトマスクP10を用いて赤
色フィルター83を作製した。(図8(B))
FIG. 8 shows a method for manufacturing the other substrate. A polyimide resin obtained by mixing a black pigment with polyimide is formed on a glass substrate to a thickness of 1 μm using a spin coating method,
Black stripe 8 using ninth photomask P9
1 was produced. (FIG. 8A) Thereafter, a polyimide resin mixed with a red pigment was formed into a film having a thickness of 1 μm by spin coating, and a red filter 83 was manufactured using a tenth photomask P10. (FIG. 8 (B))

【0049】同様にしてマスクP11、P12を使用
し、緑色フィルター85および青色フィルター86を作
製した。これらの作製中各フィルターは350℃にて窒
素中で60分の焼成をおこなった。(図8(C))その
後、やはりスピンコート法を用いて、レベリング層89
を透明ポリイミドを用いて制作した。(図8(D))
Similarly, a green filter 85 and a blue filter 86 were manufactured using the masks P11 and P12. During these fabrications, each filter was fired at 350 ° C. in nitrogen for 60 minutes. (FIG. 8 (C)) Thereafter, the leveling layer 89 is formed again by the spin coating method.
Was produced using transparent polyimide. (FIG. 8 (D))

【0050】その後、これら全体にITO(インジュー
ム酸化錫)を0.1μmの厚みにスパッタ法により形成
し第5のフォトマスクP13を用いて共通電極90を形
成した。このITOは室温〜150℃で成膜し、200
〜300℃の酸素または大気中のアニールにより成就
し、第2の基板を得た。(図8(E))
Thereafter, ITO (indium tin oxide) was formed on the entire surface by sputtering to a thickness of 0.1 μm, and a common electrode 90 was formed using a fifth photomask P13. This ITO is deposited at room temperature to 150 ° C.
This was achieved by annealing in oxygen or air at ~ 300 ° C to obtain a second substrate. (FIG. 8 (E))

【0051】前記基板上に、オフセット法を用いて、ポ
リイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素
中にて350℃1時間焼成をおこなった。その後、公知
のラビング法を用いて、ポリイミド表面を改質し、少な
くとも初期において、液晶分子を一定方向に配向させる
手段を設けた。
[0051] on the substrate, using the offset method, a polyimide precursor was printed, the 350 ° C. 1 hour calcination in a non-oxidizing atmosphere for example in nitrogen Tsu Okona. Thereafter, a known rubbing method was used to modify the surface of the polyimide, and at least initially, a means for aligning liquid crystal molecules in a certain direction was provided.

【0052】その後、前記第一の基板と第二の基板によ
って、ネマチック液晶組成物を挟持し、周囲をエポキシ
性接着剤にて固定した。基板上のリードにTAB形状の
駆動ICと共通信号、電位配線を有するPCBを接続
し、外側に偏光板を貼り、透過型の液晶電気光学装置を
得た。これと冷陰極管を3本配置した後部照明装置、テ
レビ電波を受信するチューナーを接続し、壁掛けテレビ
として完成させた。従来のCRT方式のテレビと比べ
て、平面形状の装置となったために、壁等に設置するこ
とも出来るようになった。この液晶テレビの動作は図
1、図2に示したものと、実質的に同等な信号を液晶画
素に印加することにより確認された。
Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. A drive IC having a TAB shape and a PCB having a common signal and potential wiring were connected to leads on the substrate, and a polarizing plate was attached on the outside to obtain a transmissive liquid crystal electro-optical device. This was connected to a rear lighting device in which three cold cathode tubes were arranged, and a tuner for receiving TV radio waves to complete a wall-mounted TV. Compared to a conventional CRT system television, the device has a flat shape, so that it can be installed on a wall or the like. The operation of this liquid crystal television was confirmed by applying signals substantially equivalent to those shown in FIGS. 1 and 2 to the liquid crystal pixels.

【0053】『実施例2』本実施例では、対角1インチ
を有する液晶電気光学装置を用いた、ビデオカメラ用ビ
ューファインダーを作製し、本発明を実施したので説明
を加える。本実施例では、画素数が387×128の構
成にして、低温プロセスによる高移動度TFTを用いた
素子を形成し、ビューファインダーを構成した。本実施
例で使用する液晶表示装置の基板上のアクティブ素子の
配置の様子を図5に示し図5のA−A’断面およびB−
B’断面を示す作製プロセスを図に描く。
Embodiment 2 In this embodiment, a viewfinder for a video camera using a liquid crystal electro-optical device having a diagonal width of 1 inch is manufactured and the present invention is implemented. In this embodiment, a viewfinder was formed by forming a device using a high mobility TFT by a low-temperature process with a configuration of 387 × 128 pixels. The arrangement of the active elements on the substrate of the liquid crystal display device used in this embodiment is shown in FIG.
FIG. 9 illustrates a fabrication process showing a B ′ cross section.

【0054】図(A)において、安価な、700℃以
下、例えば約600℃の熱処理に耐え得るガラス50上
にマグネトロンRF(高周波)スパッタ法を用いてブロ
ッキング層としての酸化珪素膜を1000〜3000Å
の厚さに作製する。プロセス条件は酸素100%雰囲
気、成膜温度15℃、出力400〜800W、圧力0.
5Paとした。ターゲットに石英または単結晶珪素を用
いた成膜速度は30〜100Å/分であった。
[0054] In FIG. 9 (A), the inexpensive, 700 ° C. or less, for example, a silicon oxide film as a blocking layer using magnetron RF (radio frequency) sputtering method on the glass 50 capable of withstanding heat treatment at about 600 ° C. 1000 to 3000Å
To a thickness of The process conditions are a 100% oxygen atmosphere, a film forming temperature of 15 ° C., an output of 400 to 800 W, and a pressure of 0.
5 Pa was set. The deposition rate using quartz or single crystal silicon as the target was 30 to 100 ° / min.

【0055】この上に珪素膜をLPCVD(減圧気相)
法、スパッタ法またはプラズマCVD法により形成し
た。減圧気相法で形成する場合、結晶化温度よりも10
0〜200℃低い450〜550℃、例えば530℃で
ジシラン(Si)またはトリシラン(Si
)をCVD装置に供給して成膜した。反応炉内圧
力は30〜300Paとした。成膜速度は50〜250
Å/分であった。PTFTとNTFTとのスレッシュホ
ールド電圧(Vth)に概略同一に制御するため、ホウ
素をジボランを用いて1×1015〜1×1018cm
−3の濃度として成膜中に添加してもよい。
On this, a silicon film is formed by LPCVD (decompression gas phase).
It was formed by a sputtering method, a sputtering method or a plasma CVD method. When formed by the reduced pressure gas phase method, the crystallization temperature is 10
At a temperature of 450 to 550 ° C, for example 530 ° C, which is lower by 0 to 200 ° C, disilane (Si 2 H 6 ) or trisilane (Si
3 H 8 ) was supplied to a CVD apparatus to form a film. The pressure in the reactor was 30 to 300 Pa. The deposition rate is 50 to 250
Å / min. In order to control the threshold voltage (Vth) of the PTFT and the NTFT to be substantially the same, boron is used to diborane to 1 × 10 15 to 1 × 10 18 cm.
A concentration of −3 may be added during film formation.

【0056】スパッタ法でおこなう場合、スパッタ前の
背圧を1×10−5Pa以下とし、単結晶珪素をターゲ
ットとして、アルゴンに水素を20〜80%混入した雰
囲気でおこなった。例えばアルゴン20%、水素80%
とした。成膜温度は150℃、周波数は13.56MH
z、スパッタ出力は400〜800W、圧力は0.5P
aであった。
[0056] When performing the sputtering method, the back pressure of the pre-sputtered with 1 × 10 -5 Pa or less single-crystal silicon as a target, and Tsu Okona in an atmosphere mixed 20-80% of hydrogen into the argon. For example, argon 20%, hydrogen 80%
And The deposition temperature is 150 ° C. and the frequency is 13.56 MH.
z, sputter output 400-800W, pressure 0.5P
a.

【0057】プラズマCVD法により珪素膜を作製する
場合、温度は例えば300℃とし、モノシラン(SiH
)またはジシラン(Si)を用いた。これらを
PCVD装置内に導入し、13.56MHzの高周波電
力を加えて成膜した。上記方法によって、アモルファス
状態の珪素膜を500〜5000Å、例えば1500Å
の厚さに作製の後、450〜700℃の温度にて12〜
70時間非酸化物雰囲気にて中温の加熱処理、例えば水
素雰囲気下にて600℃の温度で保持した。
When a silicon film is formed by the plasma CVD method, the temperature is set to, for example, 300 ° C., and monosilane (SiH
4 ) or disilane (Si 2 H 6 ) was used. These were introduced into a PCVD apparatus, and a high-frequency power of 13.56 MHz was applied to form a film. According to the above method, the silicon film in the amorphous state is formed at 500 to 5000 °, for example, 1500 °.
After fabrication to a thickness of 12 to 12
The heat treatment was performed at a medium temperature in a non-oxide atmosphere for 70 hours, for example, at a temperature of 600 ° C. in a hydrogen atmosphere.

【0058】図(A)において、珪素膜を第1のフォ
トマスクにてフォトエッチングを施し、NTFT用の
領域13(チャネル巾20μm)を図面のA−A’断面
側に、PTFT用の領域22をB−B’断面側に作製し
た。この上に酸化珪素膜をゲイト絶縁膜として500〜
2000Å例えば1000Åの厚さに形成した。これは
ブロッキング層としての酸化珪素膜の作製と同一条件と
した。この成膜中に弗素を少量添加し、ナトリウムイオ
ンの固定化をさせてもよい。
[0058] In FIG. 9 (A), the subjected to photo-etching silicon film at a first photomask, the A-A 'cross-sectional side region 13 (channel width 20 [mu] m) figures for NTFT, area for PTFT No. 22 was formed on the BB 'cross section side. On this, a silicon oxide film is used as a gate insulating film,
It was formed to a thickness of 2000 {for example, 1000}. This was made under the same conditions as those for forming the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix the sodium ions.

【0059】この後、この上側にリンが1〜5×10
21cm−3の濃度に入った珪素膜またはこの珪素膜と
その上にモリブデン(Mo)、タングステン(W),M
oSiまたはWSiとの多層膜を形成した。これを
第2のフォトマスクにてパターニングして図9(B)
を得た。NTFT用のゲイト電極9、PTFT用のゲイ
ト電極21を形成した。本実施例にでは、NTFT用チ
ャネル長は10μm、PTFT用チャネル長は7μm、
ゲイト電極としてリンドープ珪素を0.2μm、その上
にモリブデンを0.3μmの厚さに形成した。
Thereafter, 1 to 5 × 10
A silicon film having a concentration of 21 cm −3 or a silicon film and molybdenum (Mo), tungsten (W), M
A multilayer film with oSi 2 or WSi 2 was formed. This is patterned using a second photomask, and FIG.
I got A gate electrode 9 for NTFT and a gate electrode 21 for PTFT were formed. In this embodiment, the channel length for NTFT is 10 μm, the channel length for PTFT is 7 μm,
As a gate electrode, phosphorus-doped silicon was formed to a thickness of 0.2 μm, and molybdenum was formed thereon to a thickness of 0.3 μm.

【0060】図(C)において、PTFT用のソース
18ドレイン20に対し、ホウ素を1〜5×1015
−2のドーズ量でイオン注入法により添加した。次に
(D)の如く、フォトレジスト61をフォトマスク
を用いて形成した。NTFT用のソース10、ドレイ
ン12としてリンを1〜5×1015cm−2のドーズ
量でイオン注入法により添加した。
[0060] In FIG. 9 (C), the relative source 18 drain 20 for PTFT, boron 1 to 5 × 10 15 c
It was added by ion implantation at a dose of m- 2 . Then as FIG. 9 (D), and the photoresist 61 is formed using a photomask. Phosphorus was added as a source 10 and a drain 12 for NTFT by an ion implantation method at a dose of 1 to 5 × 10 15 cm −2 .

【0061】また、ゲート電極材料としてアルミニウム
(Al)を用いた場合、これを第2のフォトマスクに
てパターニング後、その表面を陽極酸化することで、セ
ルファライン工法が適用可能なため、ソース・ドレイン
のコンタクトホールをよりゲートに近い位置に形成する
ことが出来るため、移動度、スレッシュホールド電圧の
低減からさらにTFTの特性を上げることができる。
When aluminum (Al) is used as a gate electrode material, after patterning it with a second photomask and then anodizing the surface, the self-alignment method can be applied. Since the drain contact hole can be formed at a position closer to the gate, the characteristics of the TFT can be further improved from the reduction of the mobility and the threshold voltage.

【0062】次に、600℃にて10〜50時間再び加
熱アニールをおこなった。NTFTのソース10、ドレ
イン12、PTFTのソース18、ドレイン20を不純
物を活性化してP、Nとして作製した。またゲイト
電極21、9下にはチャネル形成領域19、11がセミ
アモルファス半導体として形成されている。かくする
と、セルフアライン方式でありながらも、700℃以上
にすべての工程で温度を加えることがなくC/TFTを
作ることができる。そのため、基板材料として、石英等
の高価な基板を用いなくてもよく、本発明の大画素の液
晶表示装置にきわめて適したプロセスである。
[0062] Next, Tsu Okona 10 to 50 hours again heating annealing at 600 ℃. The source 10 and the drain 12 of the NTFT and the source 18 and the drain 20 of the PTFT were formed as P + and N + by activating impurities. Channel formation regions 19 and 11 are formed below the gate electrodes 21 and 9 as semi-amorphous semiconductors. In this way, a C / TFT can be manufactured without applying a temperature to 700 ° C. or more in all steps, although it is a self-aligned method. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and this is a process very suitable for the large pixel liquid crystal display device of the present invention.

【0063】本実施例では熱アニールは図(A)、
(D)で2回おこなった。しかし図(A)のアニール
は求める特性により省略し、双方を図9(D)のアニー
ルにより兼ね製造時間の短縮を図ってもよい。図9
(E)において、層間絶縁物65を前記したスパッタ法
により酸化珪素膜の形成としておこなった。この酸化珪
素膜の形成はLPCVD法、光CVD法、常圧CVD法
を用いてもよい。例えば0.2〜0.6μmの厚さに形
成し、その後、フォトマスクを用いて電極用の窓66
を形成した。さらに、図(F)に示す如くこれら全体
にアルミニウムをスパッタ法により形成し、リード7
1、およびコンタクト72をフォトマスクを用いて作
製した後、表面を平坦化用有機樹脂69例えば透光性ポ
リイミド樹脂を塗布形成し、再度の電極穴あけをフォト
マスクにておこなった。
[0063] Thermal annealing in this embodiment FIG. 9 (A), the
(D) was performed twice. However omitted by annealing obtaining characteristics of FIG. 9 (A), the both may be shortened in doubles by annealing manufacturing time in FIG. 9 (D) a. FIG.
In (E), an interlayer insulator 65 was formed as a silicon oxide film by the sputtering method described above. This silicon oxide film may be formed by an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, it is formed to a thickness of 0.2 to 0.6 μm, and thereafter, a window 66 for an electrode is formed using a photomask.
Was formed. Further, as shown in FIG. 9 (F), aluminum was entirely formed on these by sputtering, and
1, and after preparing the contact 72 by using a photomask, a planarizing organic resin 69 for example translucent polyimide resin surface formed by coating and Tsu Okona electrodes drilling again in the photomask.

【0064】2つのTFTを相補型構成とし、かつその
出力端を液晶装置の一方の画素の電極を透明電極として
それに連結するため、スパッタ法によりITO(インジ
ューム・スズ酸化膜)を形成した。それをフォトマスク
によりエッチングし、電極17を構成させた。このI
TOは室温〜150℃で成膜し、200〜400℃の酸
素または大気中のアニールにより成就した。かくの如く
にしてNTFTとPTFT22と透明導電膜の電極17
とを同一ガラス基板50上に作製した。(図(G))
得られたTFTの電気的な特性はPTFTで移動度は2
0(cm/Vs)、Vthは−5.9(V)で、NT
FTで移動度は40(cm/Vs)、Vthは5.0
(V)であった。
An ITO (indium tin oxide film) was formed by a sputtering method so that the two TFTs had a complementary structure, and their output terminals were connected to the electrodes of one pixel of the liquid crystal device as transparent electrodes. It was etched using a photomask to form the electrode 17. This I
TO was formed at room temperature to 150 ° C. and achieved by annealing at 200 to 400 ° C. in oxygen or atmosphere. In this way, the NTFT, PTFT 22 and transparent conductive electrode 17 are formed.
Were fabricated on the same glass substrate 50. (Fig. 9 (G))
The electrical characteristics of the obtained TFT are PTFT and the mobility is 2
0 (cm 2 / Vs), Vth is -5.9 (V), NT
In FT, the mobility is 40 (cm 2 / Vs) and Vth is 5.0.
(V).

【0065】上記の様な方法に従って液晶装置用の一方
の基板を作製した。この液晶表示装置の電極等の配置の
様子を図5に示している。このようなC/TFTを用い
たマトリクス構成を有せしめた。次に第二の基板とし
て、青板ガラス上にスパッタ法を用いて、酸化珪素膜を
2000Å積層した基板上に、やはり スパッタ法によ
りITO(インジューム・スズ酸化膜)を形成した。こ
のITOは室温〜150℃で成膜し、200〜400℃
の酸素または大気中のアニールにより成就した。また、
この基板上に『実施例1』と同様の手法を用いたカラー
フィルターを形成して、第二の基板とした。
One substrate for a liquid crystal device was manufactured according to the method described above. FIG. 5 shows the arrangement of the electrodes and the like of the liquid crystal display device. A matrix configuration using such a C / TFT is provided. Next, as a second substrate, an ITO (indium tin oxide film) was formed also by a sputtering method on a substrate in which a silicon oxide film was laminated by 2000 mm on a soda lime glass by a sputtering method. This ITO is formed at room temperature to 150 ° C.
This was achieved by annealing in oxygen or air. Also,
On this substrate, a color filter was formed using the same method as in "Example 1" to obtain a second substrate.

【0066】前記基板上に、オフセット法を用いて、ポ
リイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素
中にて350℃1時間焼成をおこなった。その後、公知
のラビング法を用いて、ポリイミド表面を改質し、少な
くとも初期において、液晶分子を一定方向に配向させる
手段を設けて第一および第二の基板とした。
[0066] on the substrate, using the offset method, a polyimide precursor was printed, the 350 ° C. 1 hour calcination in a non-oxidizing atmosphere for example in nitrogen Tsu Okona. Thereafter, the surface of the polyimide was modified using a known rubbing method, and at least initially, means for aligning the liquid crystal molecules in a certain direction was provided to obtain first and second substrates.

【0067】その後、前記第一の基板と第二の基板によ
って、ネマチック液晶組成物を挟持し、周囲をエポキシ
性接着剤にて固定した。基板上のリードはそのピッチが
46μmと微細なため、COG法を用いて接続をおこな
った。本実施例ではICチップ上に設けた金バンプをエ
ポキシ系の銀パラジウム樹脂で接続し、ICチップと基
板間を固着と封止を目的としたエポキシ変成アクリル樹
脂にて埋めて固定する方法を用いた。その後、外側に偏
光板を貼り、透過型の液晶表示装置を得た。
Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. Because the lead on the substrate that pitch and fine 46 [mu] m, was Okona Tsu <br/> connections using COG method. In this embodiment, a method is used in which gold bumps provided on an IC chip are connected with an epoxy-based silver-palladium resin, and the IC chip and the substrate are filled and fixed with an epoxy-modified acrylic resin for the purpose of fixing and sealing. Was. Thereafter, a polarizing plate was attached on the outside to obtain a transmission type liquid crystal display device.

【0068】実施例1と実質的に同等な駆動方法により
この液晶表示装置の128階調表示が可能であることを
確認した。例えば384×128ドットの49,152
組のTFTを50mm角(300mm角基板から36枚
の多面取り)に作成した液晶電気光学装置に対し通常の
アナログ的な階調表示をおこなった場合、TFTの特性
ばらつきが約±10%存在するために、16階調表示が
限界であった。しかしながら、本発明によるデジタル階
調表示をおこなった場合、TFT素子の特性ばらつきの
影響を受けにくいために、128階調表示まで可能にな
りカラー表示では2,097,152色の多彩であり微
妙な色彩の表示が実現できている。
It was confirmed that the liquid crystal display device could display 128 gradations by a driving method substantially equivalent to that of the first embodiment. For example, 49,152 of 384 × 128 dots
When an ordinary analog gradation display was Tsu Okona to the liquid crystal electro-optical device that created a set of TFT to 50mm square (gang of 36 sheets from 300mm square substrate), variations in characteristics of the TFT of about ± 10% Due to its existence, 16 gradation display was the limit. However, when the digital gradation display according to the present invention is performed, since it is hard to be affected by the characteristic variation of the TFT element, it is possible to display up to 128 gradations, and in the color display, 2,097,152 colors are various and delicate. Color display has been realized.

【0069】テレビ映像の様なソフトを映す場合、例え
ば同一色からなる『岩』でもその微細な窪み等にあたる
光の加減から微妙に色合いが異なる。自然の色彩に近い
表示をおこなおうとした場合、16階調では困難を要
し、これらの微妙な窪みの表現には向かない。本発明に
よる階調表示によって、これらの微細な色調の変化を付
けることが可能になった。
In the case of displaying software such as a television image, for example, even a “rock” having the same color has a slightly different color tone due to the degree of light corresponding to a minute depression or the like. If you Okona vomiting display close to natural colors, requires difficult with 16 gradations, not suitable for expression of these subtle depression. With the gradation display according to the present invention, it is possible to impart these minute color changes.

【0070】『実施例3』 本実施例では図4に示すよ
うな回路構成を用いた液晶表示装置を用いて、壁掛けテ
レビを作製したので、その説明をおこなう。またその際
のTFTは、レーザーアニールを用いた多結晶珪素とし
た。以下では、TFT部分の作製方法について図10
したがって記述する。
[0070] In "Example 3" This embodiment using the liquid crystal display device using the circuit configuration as shown in FIG. 4, since to produce a wall-mounted television, intends Okona description thereof. The TFT at that time was made of polycrystalline silicon using laser annealing. The following describes in accordance with FIG. 10 a method for manufacturing a TFT section.

【0071】図10(A)において、石英ガラス以外の
高価でない700℃以下、例えば約600℃の熱処理に
耐え得るガラス100上にマグネトロンRF(高周波)
スパッタ法を用いてブロッキング層101としての酸化
珪素膜を1000〜3000Åの厚さに作製する。プロ
セス条件は酸素100%雰囲気、成膜温度15℃、出力
400〜800W、圧力0.5Paとした。ターゲット
に石英または単結晶珪素を用いた成膜速度は30〜10
0Å/分であった。
[0071] FIG. 10 in (A), 700 ° C. or less inexpensive than the quartz glass, for example, about 600 ° C. magnetron RF on the glass 100 that can withstand the heat treatment (high frequency)
A silicon oxide film as the blocking layer 101 is formed to a thickness of 1000 to 3000 ° by using a sputtering method. The process conditions were a 100% oxygen atmosphere, a film formation temperature of 15 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. The deposition rate using quartz or single crystal silicon as the target is 30 to 10
0 ° / min.

【0072】この上に珪素膜をプラズマCVD法により
珪素膜102を作製した。成膜温度は250℃〜350
℃でおこない、本実施例では320℃とし、モノシラン
(SiH)を用いた。モノシラン(SiH)に限ら
ず、ジシラン(Si)またトリシラン(Si
)を用いてもよい。これらをPCVD装置内に3Pa
の圧力で導入し、13.56MHzの高周波電力を加え
て成膜した。
[0072] was prepared silicon film 102 by a plasma CVD silicon film thereon. The deposition temperature is 250 ° C to 350
In this example, the temperature was set to 320 ° C., and monosilane (SiH 4 ) was used. Not only monosilane (SiH 4 ) but also disilane (Si 2 H 6 ) and trisilane (Si 3 H
8 ) may be used. These are placed in a PCVD apparatus at 3 Pa.
And a high frequency power of 13.56 MHz was applied to form a film.

【0073】この際、高周波電力は0.02〜0.10
W/cmが適当であり、本実施例では0.055W/
cmを用いた。また、モノシラン(SiH)の流量
は20SCCMとし、その時の成膜速度は約120Å/
分であった。PTFTとNTFTとのスレッシュホール
ド電圧(Vth)を概略同一に制御するため、ホウ素を
ジボランを用いて1×1015〜1×1018cm−3
の濃度として成膜中に添加してもよい。またTFTのチ
ャネル領域となる珪素層の成膜にはこのプラズマCVD
だけでなく、スパッタ法、減圧CVD法を用いても良
く、以下にその方法を簡単に述べる。
At this time, the high frequency power is 0.02 to 0.10
W / cm 2 is appropriate, and in this embodiment, 0.055 W / cm 2
cm 2 was used. The flow rate of monosilane (SiH 4 ) was set to 20 SCCM, and the deposition rate at that time was about 120 ° /
Minutes. In order to control the threshold voltage (Vth) between the PTFT and the NTFT to be substantially the same, boron is used in a concentration of 1 × 10 15 to 1 × 10 18 cm −3 by using diborane.
May be added during the film formation. The plasma CVD is used to form a silicon layer to be a channel region of a TFT.
In addition, a sputtering method or a low pressure CVD method may be used, and the method will be briefly described below.

【0074】スパッタ法でおこなう場合、スパッタ前の
背圧を1×10−5Pa以下とし、単結晶珪素をターゲ
ットとして、アルゴンに水素を20〜80%混入した雰
囲気でおこなった。例えばアルゴン20%、水素80%
とした。成膜温度は150℃、周波数は13.56MH
z、スパッタ出力は400〜800W、圧力は0.5P
aであった。
[0074] When the Hare Okona by sputtering, the back pressure of the pre-sputtered with 1 × 10 -5 Pa or less single-crystal silicon as a target was performed in an atmosphere mixed with hydrogen in argon 20-80%. For example, argon 20%, hydrogen 80%
And The deposition temperature is 150 ° C. and the frequency is 13.56 MH.
z, sputter output 400-800W, pressure 0.5P
a.

【0075】減圧気相法で形成する場合、結晶化温度よ
りも100〜200℃低い450〜550℃、例えば5
30℃でジシラン(Si)またはトリシラン(S
)をCVD装置に供給して成膜した。反応炉内
圧力は30〜300Paとした。成膜速度は50〜25
0Å/分であった。PTFTとNTFTとのスレッシュ
ホールド電圧(Vth)を概略同一に制御するため、ホ
ウ素をジボランを用いて1×1015〜1×1018
−3の濃度として成膜中に添加してもよい。
When the film is formed by the reduced pressure gas phase method, 450 to 550 ° C. lower than the crystallization temperature by 100 to 200 ° C., for example, 5 to 50 ° C.
At 30 ° C., disilane (Si 2 H 6 ) or trisilane (S
i 3 H 8 ) was supplied to a CVD apparatus to form a film. The pressure in the reactor was 30 to 300 Pa. Film formation rate is 50-25
0 ° / min. In order to control the threshold voltage (Vth) of the PTFT and the NTFT to be substantially the same, boron is used to form 1 × 10 15 to 1 × 10 18 c using diborane.
It may be added during film formation as a concentration of m- 3 .

【0076】これらの方法によって形成された被膜は、
酸素が5×1021cm−3以下であることが好まし
い。結晶化を助長させるためには、酸素濃度を7×10
19cm−3以下、好ましくは1×1019cm−3
下とすることが望ましいが、少なすぎると、バックライ
トによりオフ状態のリーク電流が増加してしまうため、
この濃度を選択した。この酸素濃度が高いと、結晶化さ
せにくく、レーザーアニール温度を高くまたはレーザー
アニール時間を長くしなければならない。水素は4×1
20cm−3であり、珪素4×1022cm−3とし
て比較すると1原子%であった。
The coatings formed by these methods are:
It is preferable that oxygen is 5 × 10 21 cm −3 or less. In order to promote crystallization, the oxygen concentration should be 7 × 10
It is desirable to be 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. However, if the amount is too small, the off-state leakage current increases due to the backlight.
This concentration was chosen. If the oxygen concentration is high, crystallization is difficult, and the laser annealing temperature must be increased or the laser annealing time must be lengthened. Hydrogen is 4 × 1
It was 0 20 cm −3 , which was 1 atomic% as compared with silicon 4 × 10 22 cm −3 .

【0077】また、ソース、ドレインに対してより結晶
化を助長させるため、酸素濃度を7×1019cm−3
以下、好ましくは1×1019cm−3以下とし、ピク
セル構成するTFTのチャネル形成領域のみに酸素をイ
オン注入法により5×1020〜5×1021cm−3
となるように添加してもよい。上記方法によって、アモ
ルファス状態の珪素膜を500〜5000Å、本実施例
では1000Åの厚さに成膜した。
In order to promote crystallization of the source and the drain, the oxygen concentration is set to 7 × 10 19 cm −3.
Hereafter, preferably, it is set to 1 × 10 19 cm −3 or less, and oxygen is ion-implanted only in a channel formation region of a TFT forming a pixel to 5 × 10 20 to 5 × 10 21 cm −3.
You may add so that it may become. By the above method, a silicon film in an amorphous state was formed to a thickness of 500 to 5000 °, in this example, 1000 °.

【0078】その後、フォトレジスト103をマスクP
1を用いてNTFTのソース・ドレイン領域となるべき
領域のみ開孔したパターンを形成した。そして、レジス
ト103をマスクとして、リンイオンをイオン注入法に
より、2×1014〜5×1016cm−2、好ましく
は2×1016cm−2だけ、注入し、n型不純物領域
104を形成した。(図10(A))その後、レジスト
103は除去された。
After that, the photoresist 103 is
Using No. 1, a pattern was formed in which only the region to be the source / drain region of the NTFT was opened. Using the resist 103 as a mask, phosphorus ions are implanted by ion implantation at a dose of 2 × 10 14 to 5 × 10 16 cm −2 , preferably 2 × 10 16 cm −2 to form the n-type impurity region 104. . (FIG. 10A) After that, the resist 103 was removed.

【0079】同様に、レジスト105を塗布し、マスク
P3を用いて、PTFTのソース・ドレイン領域となる
べき領域のみ開孔したパターンを形成した。そして、レ
ジスト105をマスクとして、p型の不純物領域を形成
した。不純物としては、ホウソを用い、やはりイオン注
入法を用いて、2×1014〜5×1016cm−2
好ましくは2×1016cm−2だけ、不純物を導入し
た。このようにして。図10(B)を得た。
Similarly, a resist 105 was applied, and using the mask P3, a pattern was formed in which only the regions to be the source / drain regions of the PTFT were opened. Then, using the resist 105 as a mask, a p-type impurity region was formed. As an impurity, boron is used, and an ion implantation method is used, and 2 × 10 14 to 5 × 10 16 cm −2 ,
Preferably, an impurity is introduced only by 2 × 10 16 cm −2 . Like this. To give 10 a (B).

【0080】その後、珪素膜102上に、厚さ50〜3
00nm、例えば、100nmの酸化珪素被膜107
を、上記のRFスパッタ法によって形成した。そして、
XeC1エキシマレーザーを用いて、ソース・ドレイン
・チャネル領域をレーザーアニールによって、結晶化・
活性化した。この時のレーザーエネルギーは、閾値エネ
ルギーが130mJ/cmで、膜厚全体が溶融するに
は220mJ/cmが必要となる。しかし、最初から
220mJ/cm以上のエネルギーを照射すると、膜
中に含まれる水素が急激に放出されるために、膜の破壊
が起きる。そのために低エネルギーで最初に水素を追い
出した後に溶融させる必要がある。本実施例では最初1
50mJ/cmで水素の追い出しをおこなった後、2
30mJ/cmで結晶化をおこなった。(図10
(C))
After that, a thickness of 50 to 3
00 nm, for example, 100 nm silicon oxide film 107
Was formed by the above-mentioned RF sputtering method. And
Using a XeC1 excimer laser, the source, drain and channel regions are crystallized by laser annealing.
Activated. At this time, the threshold energy of the laser energy is 130 mJ / cm 2 , and 220 mJ / cm 2 is required to melt the entire film thickness. However, when an energy of 220 mJ / cm 2 or more is irradiated from the beginning, hydrogen contained in the film is rapidly released, and the film is destroyed. For this purpose, it is necessary to first displace hydrogen and then melt it with low energy. In this embodiment, first
After becoming Oko the eviction of hydrogen at 50mJ / cm 2, 2
Crystallization was performed at 30 mJ / cm 2 . (FIG. 10
(C))

【0081】さらに、レーザーアニール終了後は酸化珪
素膜107は取り去った。その後、フォトマスクP3に
よって、アイランド状のNTFT領域111とPTFT
領域112を形成した。この上に酸化珪素膜108をゲ
イト絶縁膜として500〜2000Å例えば1000Å
の厚さに形成した。これはブロッキング層としての酸化
珪素膜の作製と同一条件とした。この成膜中に弗素を少
量添加し、ナトリウムイオンの固定化をさせてもよい。
After the completion of the laser annealing, the silicon oxide film 107 was removed. Thereafter, the island-shaped NTFT region 111 and the PTFT are
A region 112 was formed. On this, a silicon oxide film 108 is used as a gate insulating film to form 500 to 2000 {for example, 1000}.
It was formed in thickness. This was made under the same conditions as those for forming the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix the sodium ions.

【0082】この後、この上側にリンが1〜5×10
21cm−3の濃度に入った珪素膜またはこの珪素膜と
その上にモリブデン(Mo)、タングステン(W),M
oSiまたはWSiとの多層膜を形成した。これを
第4のフォトマスクP4にてパターニングして図10
(D)を得た。NTFT用のゲイト電極109、PTF
T用のゲイト電極110を形成した。例えばチャネル長
7μm、ゲイト電極としてリンドープ珪素を0.2μ
m、その上にモリブデンを0.3μmの厚さに形成し
た。(図10(D))
After this, 1 to 5 × 10
21cm-3Silicon film with a concentration of
Molybdenum (Mo), tungsten (W), M
oSi2Or WSi2Was formed. this
Patterned using a fourth photomask P410
(D) was obtained. Gate electrode 109 for NTFT, PTF
A gate electrode 110 for T was formed. For example, channel length
7 μm, phosphorus-doped silicon as gate electrode 0.2 μm
m, on which molybdenum is formed to a thickness of 0.3 μm
Was.(FIG. 10 (D))

【0083】また、ゲート電極材料としてアルミニウム
(Al)を用いた場合、これを第4のフォトマスクP4
にてパターニング後、その表面を陽極酸化することで、
セルファライン工法が適用可能なため、ソース・ドレイ
ンのコンタクトホールをよりゲートに近い位置に形成す
ることが出来るため、移動度、スレッシュホールド電圧
の低減からさらにTFTの特性を上げることができる。
In the case where aluminum (Al) is used as the gate electrode material, it is used as the fourth photomask P4.
After patterning in, by anodizing the surface,
Since the self-alignment method can be applied, the source and drain contact holes can be formed at positions closer to the gate, so that the mobility and threshold voltage can be further reduced, and the characteristics of the TFT can be further improved.

【0084】かくすると、400℃以上にすべての工程
で温度を加えることがなくC/TFTを作ることができ
る。そのため、基板材料として、石英等の高価な基板を
用いなくてもよく、本発明の大画面の液晶表示装置にき
わめて適したプロセスであるといえる。図10(E)に
おいて、層間絶縁物113を前記したスパッタ法により
酸化珪素膜の形成としておこなった。この酸化珪素膜の
形成はLPCVD法、光CVD法、常圧CVD法を用い
てもよい。例えば0.2〜0.6μmの厚さに形成し、
その後、第5のフォトマスクP5を用いて電極用の窓1
17を形成した。
Thus, a C / TFT can be manufactured without applying a temperature to 400 ° C. or more in all steps. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and it can be said that the process is very suitable for the large-screen liquid crystal display device of the present invention. In FIG. 10 (E), was performed as formation of a silicon oxide film by a sputtering method with the interlayer insulator 113. This silicon oxide film may be formed by an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, formed to a thickness of 0.2 to 0.6 μm,
Thereafter, the window 1 for the electrode is formed using the fifth photomask P5.
17 was formed.

【0085】その後、さらに、これら全体にアルミニウ
ムを0.3μmの厚みにスパッタ法により形成し第6の
フォトマスクP6を用いてリード116およびコンタク
ト114、115を作製した(図10(E))後、表面
を平坦化用有機樹脂119、例えば透光性ポリイミド樹
脂を塗布形成し、再度の電極穴あけを第7のフォトマス
クP7にておこなった。さらに、これら全体にITO
(インジウム酸化錫)を0.1μmの厚みにスパッタ法
により形成し第8のフォトマスクP8を用いて画素電極
118を形成した。このITOは室温〜150℃で成膜
し、200〜400℃の酸素または大気中のアニールに
より成就した。(図10(F))
Thereafter, further, aluminum was formed on the whole of this to a thickness of 0.3 μm by sputtering, and leads 116 and contacts 114 and 115 were formed using a sixth photomask P6 (FIG. 10E ). Then, the surface was coated with an organic resin 119 for planarization, for example, a translucent polyimide resin, and an electrode hole was formed again using a seventh photomask P7. In addition, all of these
(Indium tin oxide) was formed to a thickness of 0.1 μm by a sputtering method, and a pixel electrode 118 was formed using an eighth photomask P8. This ITO film was formed at room temperature to 150 ° C. and achieved by annealing at 200 to 400 ° C. in oxygen or atmosphere. (FIG. 10 (F))

【0086】得られたTFTの電気的な特性はPTFT
で移動度は35(cm/Vs)、Vthは−5.9
(V)で、NTFTで移動度は90(cm/Vs)、
Vthは4.8(V)であった。上記の様な方法に従っ
て作製された液晶電気光学装置用の一方の基板を得るこ
とが出来た。他方の基板の作製方法は実施例1と同じで
あるので省略する。その後、前記第一の基板と第二の基
板によって、ネマチック液晶組成物を挟持し、周囲をエ
ポキシ性接着剤にて固定した。
The electrical characteristics of the obtained TFT are PTFT
And the mobility is 35 (cm 2 / Vs) and the Vth is −5.9.
(V), the mobility of NTFT is 90 (cm 2 / Vs),
Vth was 4.8 (V). One substrate for a liquid crystal electro-optical device manufactured according to the above method was obtained. The method for fabricating the other substrate is the same as that in the first embodiment, and will not be described. Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive.

【0087】基板上のリードにTAB形状の駆動ICと
共通信号、電位配線を有するPCBを接続し、外側に偏
光板を貼り、透過型の液晶電気光学装置を得た。これと
冷陰極管を3本配置した後部照明装置、テレビ電波を受
信するチューナーを接続し、壁掛けテレビとして完成さ
せた。従来のCRT方式のテレビと比べて、平面形状の
装置となったために、壁等に設置することも出来るよう
になった。この液晶テレビの動作は図1、図2に示した
ものと、実質的に同等な信号を液晶画素に印加すること
により確認された。
A drive IC in the form of a TAB and a PCB having a common signal and potential wiring were connected to leads on the substrate, and a polarizing plate was adhered on the outside to obtain a transmission type liquid crystal electro-optical device. This was connected to a rear lighting device in which three cold cathode tubes were arranged, and a tuner for receiving TV radio waves to complete a wall-mounted TV. Compared to a conventional CRT system television, the device has a flat shape, so that it can be installed on a wall or the like. The operation of this liquid crystal television was confirmed by applying signals substantially equivalent to those shown in FIGS. 1 and 2 to the liquid crystal pixels.

【0088】[0088]

【発明の効果】本発明では、従来のアナログ方式の階調
表示に対し、デジタル方式の階調表示をおこなうことを
特徴としている。その効果として、例えば640×40
0ドットの画素数を有する液晶電気光学装置を想定した
ばあい、合計256,000個のTFTすべての特性を
ばらつき無く作製することは、非常に困難を有し、現実
的には量産性、歩留りを考慮すると、16階調表示が限
界と考えられているのに対し、本発明のように、全くア
ナログ的な信号を加えることなく純粋にデジタル制御の
みで階調表示することにより、256階調表示以上の階
調表示が可能となった。完全なデジタル表示であるの
で、TFTの特性ばらつきによる階調の曖昧さは全くな
くなり、したがって、TFTのばらつきが少々あって
も、極めて均質な階調表示が可能であった。
In the present invention, with respect to gray scale display of a conventional analog method is characterized in Okona Ukoto gray scale display of the digital system. The effect is, for example, 640 × 40
Assuming a liquid crystal electro-optical device having a pixel number of 0 dots, it is extremely difficult to manufacture all the characteristics of all 256,000 TFTs without variation, and in reality, mass production and yield In consideration of the above, 16 gray scale display is considered to be the limit. On the other hand, as in the present invention, 256 gray scale display is performed by purely digital control only without adding any analog signal. It is possible to display more gradations than can be displayed. Since it is a complete digital display, there is no ambiguity of gradation due to variation in TFT characteristics. Therefore, even if there is little variation in TFT, extremely uniform gradation display was possible.

【0089】したがって、従来はばらつきの少ないTF
Tを得るために極めて歩留りが悪かったのに対し、本発
明によって、TFTの歩留りがさほど問題とされなくな
ったため、液晶装置の歩留りは向上し、作製コストも著
しく抑えることができた。例えば640×400ドット
の256,000組のTFTを300mm角に作成した
液晶電気光学装置に対し通常のアナログ的な階調表示を
おこなった場合、TFTの特性ばらつきが約±10%存
在するために、16階調表示が限界であった。
Therefore, conventionally, the TF with little variation
Although the yield was extremely poor in order to obtain T, the yield of the TFT was no longer a problem according to the present invention. Therefore, the yield of the liquid crystal device was improved, and the manufacturing cost was significantly reduced. For example, when a normal analog gray scale display is performed on a liquid crystal electro-optical device in which 256,000 sets of 640 × 400 dot 256,000 TFTs are formed in a 300 mm square, there is about ± 10% variation in TFT characteristics. , 16 gradation display was the limit.

【0090】しかしながら、本発明によるデジタル階調
表示をおこなった場合、TFT素子の特性ばらつきの影
響を受けにくいために、256階調表示まで可能になり
カラー表示ではなんと16,777,216色の多彩で
あり微妙な色彩の表示が実現できている。テレビ映像の
様なソフトを映す場合、例えば同一色からなる『岩』で
もその微細な窪み等から微妙に色合いが異なる。自然の
色彩に近い表示をおこなおうとした場合、16階調では
困難を要する。本発明による階調表示によって、これら
の微細な色調の変化を付けることが可能になった。
However, when the digital gradation display according to the present invention is performed, it is hardly affected by the variation in the characteristics of the TFT elements, so that it is possible to display up to 256 gradations, and in the color display, a variety of 16,777,216 colors can be obtained. Thus, a subtle color display can be realized. In the case of displaying software such as television images, for example, even a “rock” made of the same color has a slightly different color due to its minute dents and the like. In the case where a display close to natural colors is to be performed, difficulties are required at 16 gradations. With the gradation display according to the present invention, it is possible to impart these minute color changes.

【0091】本発明の実施例では、珪素を用いたTFT
を中心に説明を加えたが、ゲルマニウムを用いたTFT
も同様に使用できる。とくに、単結晶ゲルマニウムの電
子移動度は3600cm/Vs、ホール移動度は18
00cm/Vsと、単結晶珪素の値(電子移動度で1
350cm/Vs、ホール移動度で480cm/V
s)の特性を上回っているため、高速動作が要求される
本発明を実行する上で極めて優れた材料である。また、
ゲルマニウムは非晶質状態から結晶状態へ遷移する温度
珪素に比べて低く、低温プロセスに向いている。ま
た、結晶成長の際の核発生率が小さく、したがって、一
般に、多結晶成長させた場合には大きな結晶が得られ
る。このようにゲルマニウムは珪素と比べても遜色のな
い特性を有している。
In the embodiment of the present invention, a TFT using silicon is used.
Has been mainly explained, but TFT using germanium
Can be used as well. In particular, single crystal germanium has an electron mobility of 3600 cm 2 / Vs and a hole mobility of 18
00 cm 2 / Vs and the value of single crystal silicon (1
350 cm 2 / Vs, 480 cm 2 / V in hole mobility
Since it exceeds the characteristic of s), it is a very excellent material for implementing the present invention that requires high-speed operation. Also,
Germanium has a lower transition temperature from an amorphous state to a crystalline state than silicon , and is suitable for a low-temperature process. In addition, the nucleation rate during crystal growth is low, and therefore, generally, large crystals are obtained when polycrystals are grown. Thus, germanium has characteristics comparable to those of silicon.

【0092】本発明の技術思想を説明するために、主と
して液晶を用いた電気光学装置、特に表示装置を例とし
て説明を加えたが、本発明の思想を適用するには、なに
も表示装置である必要はなく、いわゆるプロジェクショ
ン型テレビやその他の光スイッチ、光シャッターであっ
てもよい。さらに、電気光学材料も液晶に限らず、電
界、電圧等の電気的な影響を受けて光学的な特性の変わ
るものであれば、本発明を適用できることは明らかであ
ろう。
In order to explain the technical concept of the present invention, an electro-optical device using liquid crystal, particularly a display device has been mainly described as an example. However, in order to apply the idea of the present invention, no display device is required. It is not necessary to use a so-called projection type television, another optical switch, or an optical shutter. Further, it is apparent that the present invention can be applied to electro-optical materials that are not limited to liquid crystals, as long as optical characteristics change due to electric influences such as electric fields and voltages.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による駆動波形を示す。FIG. 1 shows a driving waveform according to the present invention.

【図2】 本発明による駆動波形を示す。FIG. 2 shows a driving waveform according to the present invention.

【図3】 本発明による階調表示特性の例を示す。FIG. 3 shows an example of a gradation display characteristic according to the present invention.

【図4】 本発明によるマトリクス構成の例を示す。FIG. 4 shows an example of a matrix configuration according to the invention.

【図5】 実施例による素子の平面構造を示す。FIG. 5 shows a planar structure of a device according to an example.

【図6】 実施例によるTFTのプロセスを示す。FIG. 6 shows a TFT process according to an embodiment.

【図7】 実施例によるTFTのプロセスを示す。FIG. 7 illustrates a TFT process according to an embodiment.

【図8】 実施例によるカラーフィルターの工程を示
す。
FIG. 8 shows a process of a color filter according to an example.

【図9】 実施例によるTFTのプロセスを示す。FIG. 9 shows a TFT process according to an embodiment.

【図10】 実施例によるTFTのプロセスを示す。FIG. 10 illustrates a TFT process according to an embodiment.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−50528(JP,A) ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-3-50528 (JP, A)

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ース、ドレインの一方が信号線に、他方
が画素に接続しているNチャネル型トランジスタと、 ソース、ドレインの一方が前記信号線に、他方が前記画
素に接続しているPチャネル型トランジスタとを有する
電気光学装置の駆動方法に関し、 時間TからT (T <T まで持続する信号を前
記信号線に印加し、時間T からT までの間に、パル
ス幅が(T−T)以下である正および負の少なくと
も2つのパルスを、前記Nチャネル型トランジスタと前
記Pチャネル型トランジスタのゲイトに印加する過程
と、 時間TからT(T<T<T)までは前記信号
線には何ら信号を印加せず、時間T からT までの
に、パルス幅が(T−T)以下である正および負の
少なくとも2つのパルスを、前記Nチャネル型トランジ
スタと前記Pチャネル型トランジスタのゲイトに印加す
る過程と、 を有することを特徴とする電気光学装置の駆動方法。
1. A source over scan, one can signal Route drain, the other
And N-channel transistor connected to Gae-containing source, one said signal line of the drain drive of <br/> electro-optical device having a P-channel transistor and the other is connected to the pixel a method, by applying a signal that lasts from time T 0 to T 1 (T 0 <T 1 ) to the signal line, during the time T 0 to T 1, the pulse width (T 1 -T 0) or less in a positive and negative of the at least two pulses, and the process to be applied to the gate of the said N-channel transistor P-channel transistor, from time T 2 to T 3 (T 1 <T 2 <T 3) the any without applying a signal to the signal line, during the time T 2 to T 3, the pulse width of the (T 3 -T 2) or less is positive and negative at least two pulses, the N-channel transistor And the P The method of driving an electro-optical device characterized in that it comprises the steps of applying to the gate of the Yaneru type transistor.
【請求項2】 少なくとも時間TからTまで画素
電荷が残っている状態であることを特徴とする請求項1
の電気光学装置の駆動方法。
The pixel from wherein at least the time T 1 to T 2
2. A state in which electric charges remain.
Driving method of the electro-optical device.
【請求項3】 前記信号線には矩形パルスが印加される
ことを特徴とする請求項1の電気光学装置の駆動方法。
3. The method according to claim 1, wherein a rectangular pulse is applied to the signal line.
JP15750691A 1990-12-10 1991-05-31 Driving method of electro-optical device Expired - Fee Related JP2731985B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP15750691A JP2731985B2 (en) 1991-05-31 1991-05-31 Driving method of electro-optical device
KR1019920009456A KR950014428B1 (en) 1991-05-31 1992-05-30 Picture display method for electricity optical device
US08/161,094 US5424752A (en) 1990-12-10 1993-12-03 Method of driving an electro-optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15750691A JP2731985B2 (en) 1991-05-31 1991-05-31 Driving method of electro-optical device

Publications (2)

Publication Number Publication Date
JPH06123873A JPH06123873A (en) 1994-05-06
JP2731985B2 true JP2731985B2 (en) 1998-03-25

Family

ID=15651175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15750691A Expired - Fee Related JP2731985B2 (en) 1990-12-10 1991-05-31 Driving method of electro-optical device

Country Status (1)

Country Link
JP (1) JP2731985B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372534B1 (en) 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
US5994721A (en) 1995-06-06 1999-11-30 Ois Optical Imaging Systems, Inc. High aperture LCD with insulating color filters overlapping bus lines on active substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350528A (en) * 1989-07-18 1991-03-05 Nec Corp Active matrix substrate for liquid crystal display device

Also Published As

Publication number Publication date
JPH06123873A (en) 1994-05-06

Similar Documents

Publication Publication Date Title
JP2592382B2 (en) Image display method of liquid crystal display device
JP2731985B2 (en) Driving method of electro-optical device
JP3062300B2 (en) Electro-optical device image display method
JP3119899B2 (en) Electro-optical device
JP2754292B2 (en) Electro-optical device image display method
JP3119898B2 (en) Electro-optical device
JP3566616B2 (en) Active matrix display
JP3062299B2 (en) Electro-optical device image display method
JP2754293B2 (en) Driving method of electro-optical device
JP2722284B2 (en) Electro-optical device image display method
JP3657491B2 (en) Electro-optic device
JP3175845B2 (en) Electro-optical device
JP3315392B2 (en) Electro-optical device and driving method thereof
JP3566617B2 (en) Electro-optical device
JP4044594B2 (en) Liquid crystal display
JP3000200B2 (en) Electro-optical device
JP3366613B2 (en) Active matrix display
JP3062297B2 (en) Electro-optical device image display method
JP2000221543A (en) Electro-optic device
JP3380513B2 (en) Display device, television, liquid crystal display device, and projection display device
JP2000199918A (en) Electro-optical device
JP4044593B2 (en) Liquid crystal display
KR950014428B1 (en) Picture display method for electricity optical device
JP3865252B2 (en) Electro-optic device
JP4044592B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071226

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees