JP2726558B2 - Personal computer - Google Patents
Personal computerInfo
- Publication number
- JP2726558B2 JP2726558B2 JP2287451A JP28745190A JP2726558B2 JP 2726558 B2 JP2726558 B2 JP 2726558B2 JP 2287451 A JP2287451 A JP 2287451A JP 28745190 A JP28745190 A JP 28745190A JP 2726558 B2 JP2726558 B2 JP 2726558B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- personal computer
- speed
- cpu
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、特に電池駆動のパーソナルコンピュータ
に用いて好適なパワーセーブのための手段に関する。Description of the Invention [Object of the Invention] (Field of Industrial Application) The present invention relates to a power saving means suitable for use especially in a battery-powered personal computer.
（従来の技術） パーソナルコンピュータの分野では従来のディスクト
ップタイプのパーソナルコンピュータに代わって、小
型、軽量、携帯に便利なラップトップタイプのパーソナ
ルコンピュータが普及し、OA（オフィスオートメーショ
ン）の分野におけるローエンドマシンとして頻繁に使用
されるようになった。この種パーソナルコンピュータは
その特質上、電池駆動によるものが多く省電力のための
手段が重要な設計事項となる。電池駆動型ののパーソナ
ルコンピュータでは、CPU速度がシステム全体の消費電
流に大きく影響し、電池での動作時間を左右している。(Prior Art) In the field of personal computers, laptop-type personal computers, which are small, lightweight and portable, have become widespread in place of conventional desktop-type personal computers. As it came to be used frequently. Due to the characteristics of this type of personal computer, many of them are driven by a battery, and a means for saving power is an important design item. In a battery-powered personal computer, the CPU speed greatly affects the current consumption of the entire system, and determines the operating time on a battery.
従来、切り換えスイッチや特定のキー入力によりCPU
速度を切り換えることが行われる。CPU速度を定速にし
た場合は当然電池での動作時間が長くなる。しかし、CP
U速度の選択はユーザに任されているため、通常は常に
高速に設定されている。Conventionally, changeover switches and specific key input
Switching speed is performed. When the CPU speed is set to a constant speed, the operation time on the battery naturally increases. But CP
Since the selection of the U speed is left to the user, it is usually always set to a high speed.
（発明が解決しようとする課題） 文書入力、表計算等でのパーソナルコンピュータの使
用状況を考えた場合、コマンド待ち状態（以下アイドル
状態と呼ぶ）が大部分を占めている。従来のパーソナル
コンピュータはアイドル状態の検出機能がないため、ア
イドル状態でもCPU速度は高速のままである。従って無
駄な電力を費やしていた。(Problems to be Solved by the Invention) In consideration of the use state of a personal computer for inputting a document, calculating a spreadsheet, and the like, a command waiting state (hereinafter referred to as an idle state) occupies most of the state. Since the conventional personal computer does not have an idle state detection function, the CPU speed remains high even in the idle state. Therefore, wasteful power was consumed.
この発明は上記事情に鑑みてなされたものであり、電
池駆動型のパーソナルコンピュータにおいて、一定時間
ビデオRAMに対して書き込みが無い場合にアイドル状態
と判断し、CPU速度を低速化することで消費電流を抑
え、電池寿命の延命化をはかることのできるパーソナル
コンピュータを提供することを目的とする。The present invention has been made in view of the above circumstances, and in a battery-powered personal computer, if there is no writing to the video RAM for a certain period of time, it is determined that the video RAM is idle, and the CPU speed is reduced to reduce the current consumption. It is an object of the present invention to provide a personal computer capable of suppressing battery life and extending battery life.
［発明の構成］ （課題を解決するための手段） 本発明は、ビデオRAMに対し表示データを書込むとと
もに書込みがあったことを示すフラグにその旨のデータ
を設定するマイクロプロセッサと、定間隔にて割込みを
発生し上記フラグを参照して、その内容に従い使用クロ
ック選定を行なう割込み処理回路と、上記割込み処理回
路の設定に従うクロックを生成しマイクロプロセッサを
駆動するクロック生成回路とを具備することを特徴とす
る。According to the present invention, there is provided a microprocessor which writes display data to a video RAM and sets a data indicating the writing to a flag indicating the writing, and a fixed interval. And an interrupt processing circuit for generating an interrupt by referring to the flag and selecting a clock to be used in accordance with the content of the flag, and a clock generating circuit for generating a clock according to the setting of the interrupt processing circuit and driving the microprocessor It is characterized by.
（作用） 本発明は上述した構成にて、ビデオRAMの書き込みを
検出し、フラグを介してその旨を内部表示し、このフラ
グを常に参照して、CPU速度を切り換えることにより、
定時間内にビデオRAMへの書き込みが無い場合はアイド
ル状態と判断して、CPU速度を低速に切り換えることを
実現する。(Operation) The present invention detects the writing of the video RAM in the configuration described above, internally displays the fact via a flag, and always refers to this flag to switch the CPU speed.
If there is no writing to the video RAM within a fixed time, it is determined that the CPU is in an idle state and the CPU speed is switched to a low speed.
このことにより、アイドル状態ではCPU速度を低速に
し、消費電流を抑え電池での動作時間を長くすることの
できる節電機能を実現できる。As a result, it is possible to realize a power saving function in which the CPU speed is reduced in the idle state, the current consumption is suppressed, and the operation time on the battery is extended.
（実施例） 以下、図面を使用して本発明実施例について詳細に説
明する。図において、符号１はマイクロプロセッサ（CP
U）でありパーソナルコンピュータの制御中枢となる。
符号２〜４はバスであり、このうち、符号２はアドレス
バス、符号３はデータバス、符号４は制御信号のバス
（コントロールバス）である。符号５はビデオRAM（VRA
M）であり、CPU1により表示データが書き込まれ、図示
せぬ表示コントローラにより読み出され表示モニタに表
示される。符号６は割り込みコントローラ（PIT）であ
り、一定時間間隔で割り込みを生成する。符号７は検出
回路であり、ビデオRAM（VRAM）５への表示データの書
き込みを検出し、内蔵フラグをON（オン）する。符号８
はセレクタであり、CPU1に対しクロック速度の切り換え
を指示する。符号９はクロックが転送されるクロックラ
インであり、図示せぬクロック生成回路を介して指示さ
れた周波数のクロックを生成し、CPU1及びシステム全体
の処理速度を決める。(Example) Hereinafter, an example of the present invention is described in detail using drawings. In the figure, reference numeral 1 denotes a microprocessor (CP
U) and becomes the control center of the personal computer.
Reference numerals 2 to 4 are buses, of which reference numeral 2 is an address bus, reference numeral 3 is a data bus, and reference numeral 4 is a control signal bus (control bus). Reference numeral 5 denotes a video RAM (VRA
M), display data is written by the CPU 1, read out by a display controller (not shown), and displayed on a display monitor. Reference numeral 6 denotes an interrupt controller (PIT), which generates an interrupt at regular time intervals. A detection circuit 7 detects writing of display data to the video RAM (VRAM) 5 and turns on a built-in flag. Code 8
Is a selector, which instructs the CPU 1 to switch the clock speed. Reference numeral 9 denotes a clock line to which a clock is transferred, which generates a clock having a frequency specified through a clock generation circuit (not shown) and determines the processing speed of the CPU 1 and the entire system.
以下、本発明実施例の動作について詳細に説明する。
CPU1がVRAM5に対して表示データを書き込むと、検出回
路７内蔵のフラグに書き込みビットがセットされる。割
り込み発生回路６が一定間隔で割り込みを発生させ、こ
の割り込みルーチンの中で検出回路７のVRAM書き込みビ
ットをリードする。このビットが“1"のときは、セレク
タ８に対して高速クロックの選択を、又、“0"のとき
は、セレクタ８に対して低速クロックの選択を行う。そ
して図示せぬクロック生成回路を介して必要周波数から
なるクロックをCPU1に供給する。Hereinafter, the operation of the embodiment of the present invention will be described in detail.
When the CPU 1 writes display data to the VRAM 5, a write bit is set in a flag built in the detection circuit 7. The interrupt generation circuit 6 generates an interrupt at regular intervals, and reads the VRAM write bit of the detection circuit 7 during this interrupt routine. When this bit is "1", a high-speed clock is selected for the selector 8, and when it is "0", a low-speed clock is selected for the selector 8. Then, a clock having a required frequency is supplied to the CPU 1 via a clock generation circuit (not shown).
尚、VRAM書き込みビットはリード時にリセットされ
る。上記した処理動作により、ビデオRAM（VRAM）５へ
の書き込みが一定時間内に行なわれなかったときは自動
的にCPU1の処理速度が低速になり、ビデオRAM（VRAM）
５に書き込みがあったときは自動的にCPUの処理速度が
高速になる。The VRAM write bit is reset at the time of reading. By the above-described processing operation, when writing to the video RAM (VRAM) 5 is not performed within a predetermined time, the processing speed of the CPU 1 is automatically reduced, and the video RAM (VRAM)
When the data is written in 5, the processing speed of the CPU automatically increases.
［発明の効果］ 以上説明のように本発明によれば、一定時間内にビデ
オRAM（VRAM）への書き込みがない場合にアイドル状態
と判断して、そのアイドル状態にてCPU速度を低速にす
ることにより、消費電流を抑え、電池寿命の延命化をは
かれる。[Effects of the Invention] As described above, according to the present invention, when there is no writing to the video RAM (VRAM) within a certain period of time, it is determined that the video RAM (VRAM) is in the idle state, and the CPU speed is reduced in the idle state. As a result, current consumption is suppressed and battery life is prolonged.
第１図は本発明の実施例を示すブロック図である。 １……マイクロプロセッサ（CPU）、５……ビデオRAM
（VRAM）、６……割り込み制御回路（PIT）、７……検
出回路、８……セレクタ。FIG. 1 is a block diagram showing an embodiment of the present invention. 1 ... Microprocessor (CPU) 5 ... Video RAM
(VRAM), 6: Interrupt control circuit (PIT), 7: Detection circuit, 8: Selector.
Claims (2)
もに書込みがあったことを示すフラグに特定データを設
定するマイクロプロセッサと、定間隔にて割込みを発生
し、その都度、上記フラグを参照して、その内容に従い
使用クロックの選定を行なう割込み処理回路と、上記割
込み処理回路の設定に従うクロックを生成しマイクロプ
ロセッサを駆動するクロック生成回路とを具備すること
を特徴とするパーソナルコンピュータ。1. A microprocessor for writing display data to a video RAM and setting specific data in a flag indicating that writing has been performed, and an interrupt generated at regular intervals, each time referring to the flag. A personal computer comprising: an interrupt processing circuit for selecting a clock to be used in accordance with the contents thereof; and a clock generating circuit for generating a clock according to the settings of the interrupt processing circuit and driving the microprocessor.
デオメモリと、前記ビデオメモリに対するアクセスの有
無を検出する手段と、前記検出手段により前記ビデオメ
モリへのアクセスが一定時間無いと判断された際に、前
記プロセッサの消費電力を抑える手段とを具備したこと
を特徴とするパーソナルコンピュータ。2. A processor, a video memory in which display data is stored, means for detecting the presence or absence of access to the video memory, and when the detection means determines that there is no access to the video memory for a predetermined time. And means for suppressing power consumption of the processor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287451A JP2726558B2 (en) | 1990-10-24 | 1990-10-24 | Personal computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287451A JP2726558B2 (en) | 1990-10-24 | 1990-10-24 | Personal computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04160516A JPH04160516A (en) | 1992-06-03 |
| JP2726558B2 true JP2726558B2 (en) | 1998-03-11 |
Family
ID=17717502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2287451A Expired - Fee Related JP2726558B2 (en) | 1990-10-24 | 1990-10-24 | Personal computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2726558B2 (en) |
-
1990
- 1990-10-24 JP JP2287451A patent/JP2726558B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04160516A (en) | 1992-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7076674B2 (en) | Portable computer having dual clock mode | |
| US5898880A (en) | Power saving apparatus for hard disk drive and method of controlling the same | |
| US5548765A (en) | Power saving display subsystem for portable computers | |
| JPH04230508A (en) | Apparatus and method for controlling electric power with page arrangment control | |
| JP4028064B2 (en) | Display device | |
| KR100278355B1 (en) | Computer system and control method of this computer system | |
| US5768604A (en) | Power saving computer system and method with power saving state inhibiting | |
| KR100345876B1 (en) | Computer system with power management mode and control method of the same | |
| JP2003515831A (en) | A data processing device that can access a storage device of another data processing device during standby | |
| JPH09120323A (en) | Method and device for power source control and electronic equipment | |
| EP1420338A1 (en) | Mobile computer and base station | |
| JPH10124201A (en) | Power control method for personal computer and sound device | |
| JP2726558B2 (en) | Personal computer | |
| US6523122B1 (en) | Computer system for displaying system state information including advanced configuration and power interface states on a second display | |
| JP2549765B2 (en) | Microcomputer | |
| JP3239455B2 (en) | Image display device | |
| JPH11338640A (en) | Computer system and data transfer control method | |
| JPH05189100A (en) | Information processor | |
| JPH05273950A (en) | Picture display device | |
| JP2904876B2 (en) | Display device of personal computer | |
| JP2003308138A (en) | Electronic equipment and method for controlling driving of the equipment | |
| JP2666701B2 (en) | Battery driven electronics | |
| KR20020030572A (en) | Computer system capable of converting power state by operation of monitor power button and power management method of the same | |
| JP2000285227A (en) | Information processor and control method therefor | |
| JPS6243715A (en) | Information processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |