JP2723936B2 - 半導体素子 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半絶縁性GaAs（ガリウム・砒素）基板上に
形成される空間電荷制限電流を応用したn⁺−ｉ−n⁺型保
護ダイオードの製造技術に係わり、特にGaAsMESFET（Me
tal-Semiconductor-Field-Effect-Transistor）の静電
サージ電流の吸収に好適な保護ダイオードの製造技術に
関する。

〔従来の技術〕

n⁺−ｉ−n⁺ダイオードは、第12図に示されるように、
半絶縁性GaAs基板１の主面に一対のn⁺形拡散領域2,3を
設けかつ絶縁膜４に被われないn⁺形拡散領域2,3上にダ
イオード用電極5,6を設けることによって製造される。
すなわち、前記半絶縁性GaAs基板１は比抵抗が10⁷〜10⁸
Ω・cmと高抵抗半絶縁体〔真性（intrinsic）半導体:
i〕が使用される。この結果、前記n⁺形拡散領域2,3とn⁺
形拡散領域2,3の間の真性半導体領域（ｉ領域）７のエ
ネルギーバンド図は、第13図に示されるようになる。同
エネルギーバンド図において、点線で示される部分がフ
ェルミレベル（FL）であり、８が伝導帯であり、９が価
電子帯である。そして、n⁺形領域（n⁺）とｉ領域との界
面には電位障壁ａが形成される。この電位障壁ａは、約
0.6eVとなる。なお、遷移領域は空間電荷制限領域ｂと
称される。また、このダイオードの電流（Ｉ）−電圧
（Ｖ）特性は、第14図に示されるようになり、耐圧は−
V_R，V_Rとなる。

このようなn⁺−ｉ−n⁺ダイオードにあっては、n⁺形拡
散領域2,3に所定の電圧を印加すると、半絶縁部分から
空間電荷制限領域ｂを越えて電流が流れる。この現象
は、治金的に作ったn⁺-p⁺ダイオードを背中合わせの形
で接続したバックトゥバック型保護ダイオードと等価で
あり、したがって、n⁺−ｉ−n⁺型の上記構造は、GaAs基
板上に容易に形成できる保護ダイオードとなり得ること
が知られている（特開昭61-292965号公報にて開示）。

〔発明が解決しようとする課題〕

n⁺−ｉ−n⁺ダイオードは、FETをGaAs基板上に製作す
る際に形成するn⁺形拡散領域を作り込む時に同時に作る
ことができ、pn接合形成による保護ダイオードの如くｐ
形拡散領域を設ける必要がなく、簡単であることが特長
である。

しかし、このダイオードは以下の理由により、サージ
吸収力（サージ吸収能力）が大きくないことが本発明者
によってあきらかにされた。すなわち、n⁺−ｉ−n⁺ダイ
オードは対向するn⁺形拡散領域とｉ領域の接触面積が前
記n⁺形拡散領域の拡散層深さが浅いために大きくとるこ
とができない。したがって、貫通サージ電流の通過断面
積が広くとれず、サージ吸収能力がpn治金接合型ダイオ
ードに及ばない。

また、このn⁺−ｉ−n⁺ダイオードは電位障壁の高さが
ばらつき易いことをも見出した。すなわち、電位障壁は
半絶縁性GaAs基板の成長条件等によって微妙に変わる。
このため、n⁺−ｉ−n⁺ダイオードの特性が変動し易くな
る。

本発明の目的は、サージ吸収力の高いn⁺−ｉ−n⁺ダイ
オードを提供することにある。

本発明の他の目的は、サージ吸収力の高いn⁺−ｉ−n⁺
ダイオードを有する半導体素子を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、本発明のn⁺−ｉ−n⁺ダイオードは、半絶縁
性の真性GaAs基板の主面に一対のn⁺形拡散領域を設けて
n⁺−ｉ−n⁺で構成されるバックトゥバック形のダイオー
ドを構成しているとともに、前記n⁺形拡散領域とn⁺形拡
散領域間のｉ領域には電子線が照射されてトラップ準位
を有するトラップ領域が設けられている。前記トラップ
準位は、エネルギーバンド中で伝導帯の下方0.2〜0.3eV
に位置している。このため、このトラップ準位が電子で
満たされればn⁺形拡散領域との電位障壁高さは0.1〜0.2
eVとなり、この準位がない場合の約0.6eVに比べ充分低
くなっている。

〔作用〕

上記した手段によれば、本発明のn⁺−ｉ−n⁺ダイオー
ドは、ｉ領域に電子線の照射によってトラップ準位が形
成されている。このトラップ準位は、エネルギーバンド
中で伝導帯の下方0.2〜0.3eVに位置している。このた
め、このトラップ準位が電子で満たされればn⁺形拡散領
域との電位障壁高さは0.1〜0.2eVとなり、この準位がな
い場合の0.6eVに比べ充分低くなる。したがって、ｉ領
域をサージ電流（電子）が流れた場合、先ず、その初期
の電子がｉ領域のトラップ準位にトラップされる。そし
て、トラップ準位が電子で満たされる結果、ｉ領域のエ
ネルギー準位がn⁺形拡散領域のエネルギー準位に近づ
く。このように、一旦ｉ領域のエネルギーレベルがn⁺形
拡散領域に近くなれば、次に流れ来るサージ電流は電位
障壁が約0.6eVから0.1〜0.2eVと低くなるため、容易にn
⁺形拡散領域からn⁺形拡散領域に流れ込み、サージ吸収
力が高くなる。

〔実施例〕

以下図面を参照して本発明の一実施例について説明す
る。

第１図は本発明の一実施例による保護ダイオード付Ga
AsMESFETにおけるn⁺−ｉ−n⁺ダイオードの概要を示す断
面図、第２図は同じくエネルギーバンド図、第３図は同
じくサージ電流が流れた状態におけるエネルギーバンド
図、第４図は同じくサージ電流が流れる前の電流−電圧
特性を示すグラフ、第５図は同じくサージ電流が流れた
状態の電流−電圧特性を示すグラフ、第６図は同じくFE
Tの概要を示す模式的平面図、第７図は同じく等価回路
図、第８図〜第11図はn⁺−ｉ−n⁺ダイオードの各製造工
程における断面図であって、第８図は半絶縁性GaAs基板
の主面にイオン打ち込みがなされた状態を示す断面図、
第９図は拡散処理された半絶縁性GaAs基板を示す断面
図、第10図は電子線が部分的に照射された半絶縁性GaAs
基板を示す断面図、第11図はダイオード用電極が形成さ
れた半絶縁性GaAs基板を示す断面図である。

この実施例では保護ダイオード付GaAsMESFETに本発明
を適用した例について説明する。この保護ダイオードGa
AsMESFETは、第７図の等価回路に示すようにゲート
（Ｇ），ソース（Ｓ），ドレイン（Ｄ）で構成されるME
SFETのゲートとソース間にバックトゥバックのダイオー
ド（保護ダイオード）10を入れた構造となっている。Ga
AsMESFETは、GaAsにおける電子移動度がSiに比較して速
いという物理的性質を生かし、高速動作可能とするべく
デバイスのゲート長を通常１μｍ以下に短縮している。
このため、静電破壊強度が弱くなる。そこで、この静電
破壊強度を高めるために、性能の良い保護ダイオードを
ゲートとソース間に設けている。

GaAsMESFETチップ（半導体素子）20において、ソー
ス，ドレイン，ゲート等の電極パターンは、第６図に示
されるようになっている。すなわち、矩形のチップ20の
主面には矩形パターンからなる一対のソース電極21,ド
レイン電極22が設けられている。また、このソース電極
21とドレイン電極22間には細長くゲート電極23が延在し
ている。このゲート電極23のソース電極21とドレイン電
極22から外れた部分は幅広となりワイヤボンディング部
24を構成している。前記ソース電極21およびドレイン電
極22にもワイヤボンディング部25,26が設けられてい
る。

一方、チップ20の左側には保護ダイオード10、すなわ
ちn⁺−ｉ−n⁺で構成されるn⁺−ｉ−n⁺ダイオード10が設
けられている。このn⁺−ｉ−n⁺ダイオード10は、点線で
示されるように一対のn⁺形拡散領域2,3とこのn⁺形拡散
領域2,3間の真性半導体領域（ｉ領域）７とによって構
成されている。また、この真性半導体領域７は二点鎖線
で示されるように電子線照射によって形成されたトラッ
プ領域27ともなっている。また、前記n⁺形拡散領域2,3
上にはダイオード用電極5,6がそれぞれ設けられてい
る。一方のダイオード用電極５はチップ20の表面上に延
在し、この延在した配線部28は前記ソース電極21に電気
的に接続されている。また、他方のダイオード用電極６
の配線部29はゲート電極23に電気的に接続されている。

つぎに、n⁺−ｉ−n⁺ダイオード10の構造について詳細
に説明する。すなわち、第１図はn⁺−ｉ−n⁺ダイオード
10の構造を示す断面図である。n⁺−ｉ−n⁺ダイオード10
は真性な半絶縁性GaAs基板１の表面に一対のn⁺形拡散領
域2,3を設けることによって形成されている。半絶縁性G
aAs基板１は比抵抗ρが10⁷〜10⁸Ω・cmとなる真性（int
rinsic）半導体となっている。また、前記n⁺形拡散領域
2,3はこれに反してドナーを入れた外因性（extrinsic）
半導体となっている。

前記n⁺形拡散領域2,3は第８図に示されるように、半
絶縁性GaAs基板１の主面に選択的に厚さ5000Å程度のSi
O₂膜31を設けた後、このSiO₂膜31をマスクとしてSiイオ
ン32を打ち込み、かつアニールすることによって第９図
に示されるように形成される。前記Siイオン32の打ち込
みは150KeV,ドーズ量３×10¹³cm^-2として行われる。打
ち込まれたSiイオン32は、800℃のAsを含む雰囲気中で2
0分間アニールされることによって活性化される。活性
化されたSiイオン32は0.1〜0.2μｍの深さにまで拡散し
てn⁺形拡散領域2,3を形成する。前記n⁺形拡散領域2,3の
シート抵抗は100〜150Ω／□となる。また、前記n⁺形拡
散領域２とn⁺形拡散領域３との間ｌは数μｍとなってい
る。

このように真性な半絶縁性GaAs基板１に所定距離離し
てSiイオン32を打ち込むことによって半絶縁性GaAs基板
１をｉ（intrinsic）部としたn⁺−ｉ−n⁺ダイオード10
の基本形が形成される。

一方、この実施例では、第１図に示されるように、一
対のn⁺形拡散領域2,3間のｉ領域７にトラップ領域27
（点々で示される領域）が設けられていて、第２図のエ
ネルギーバンド図で示されるようにトラップ準位（電子
トラップ準位）33が形成されている。このトラップ準位
33は第10図に示されるように、対応するn⁺形拡散領域2,
3間の真性半導体領域７部分に電子線34を照射すること
によって形成される。電子線照射は、たとえば、打ち込
みエネルギー0.7〜2MeV,ドーズ量１×10¹²〜１×10¹⁶cm
^-2で行われる。この結果、深さが0.2〜0.4μｍと前記n⁺
形拡散領域2,3の略倍となるトラップ領域27が形成され
る。このトラップ領域27のトラップ準位33は、第２図の
エネルギーバンド図に示されるように、伝導帯８の下方
のheVの位置、たとえば、0.2〜0.3eVに位置する。な
お、エネルギーバンド図において、点線で示される部分
がフェルミレベル（FL）であり、８が伝導帯であり、９
は価電子帯である。そして、n⁺形領域（n⁺）とｉ領域と
の界面には電位障壁ａが形成される。この電位障壁ａ
は、GaAsの禁制帯幅が300Kで1.42eVであり、n⁺形GaAsで
は伝導帯８がフェルミレベルの上方約1eVに位置するこ
とから、約0.6eVとなる。遷移領域は空間電荷制限領域
ｂと称される。なお、前記電子線照射はダイオード形成
のためにｉ領域７に特定されて照射されることから、他
の領域には悪影響を及ぼさない。

また、前記n⁺形拡散領域2,3上には、第11図に示され
るように、ダイオード用電極5,6がAuGe（金・ゲルマニ
ウム）合金によって形成される。これによって保護ダイ
オード11が形成される。

つぎに、このようなn⁺−ｉ−n⁺ダイオード10の動作に
ついて説明する。このn⁺−ｉ−n⁺ダイオード10において
は、前記n⁺形拡散領域2,3間の真性半導体領域（ｉ領
域）７にトラップ準位33を有するトラップ領域27が設け
られている。このため、以下の効果が得られる。従来の
構造のn⁺−ｉ−n⁺ダイオードのエネルギーバンド図は、
前述のように第13図に示されるようになる。この場合、
サージ電流が流れる前も、又、流れ始めてもエネルギー
障壁の高さは変わらず、約0.6eV程度である。したがっ
て、従来のダイオードのＩ−Ｖ特性は第14図の如く不変
である。

これに対して、本発明のn⁺−ｉ−n⁺ダイオード10のエ
ネルギーバンド図は、ｉ領域７にトラップ準位33が存在
している。このトラップ準位33はサージ電流が流れる直
前まで第２図に示す如く、ｉ領域７にトラップ準位33は
存在するが、エネルギー障壁は従来構造の場合と同様に
ａ、すなわち、約0.6eVである。したがって、サージ電
流が流れ始める瞬時のＩ−Ｖ特性は第４図のようにな
り、第14図で示される従来の場合と同じである。すなわ
ち、本発明のn⁺−ｉ−n⁺ダイオード10はサージ電流が流
れる場合以外は従来のものと同一耐圧であり、この保護
ダイオード10が接続されるMESFETには従来のものと変わ
らず何等悪い影響はない。

一方、一旦サージ電流が流れ始めると、ｉ領域７のト
ラップ準位33に電子35が捕獲され、エネルギーバンド図
は第３図の如くとなり、電位障壁ｄは0.1〜0.2eV程度に
下がる。この状態に対応したＩ−Ｖ特性は、第５図に示
す如く、サージ電流の流れ始める前の状態のＩ−Ｖ特性
に比べ、ダイオード耐圧V_R′（V_R′＜V_R），−V_R′（−
V_R′＞−V_R）が低くなっており、続くサージ電流に対
し、電流がn⁺−ｉ−n⁺部分を貫通して通り易くなってい
る。かくして、本発明の構造によれば、n⁺形拡散領域2,
3とｉ領域７の対向面積の小さいn⁺−ｉ−n⁺ダイオード1
0であってもサージ吸収力の良いダイオードとすること
ができる。

このような実施例によれば、つぎのような効果が得ら
れる。

（１） 本発明のn⁺−ｉ−n⁺ダイオードは、真性半導体
領域がトラップ準位を有するトラップ領域となってい
て、サージ電流が流れ出すと、前記真性半導体領域のn⁺
形拡散領域に対する電位障壁は約0.6eVから0.1〜0.2eV
に下がるため、その後のサージ電流が流れ易くなり、サ
ージ吸収力がpn接合ダイオードと同様に高くなるという
効果が得られる。

（２） 上記（１）により、本発明のn⁺−ｉ−n⁺ダイオ
ードは、サージ吸収力が大きくなるため、MESFETの静電
破壊耐量が向上するという効果が得られる。

（３） 本発明によれば、制御性の良い電子線照射によ
ってトラップ準位を形成することから、半絶縁性GaAs基
板の電位障壁が変動していても所望のトラップ準位を再
現性良く形成できるという効果が得られる。

（４） 上記（３）により、本発明によれば、再現性良
くトラップ準位を形成できるため、n⁺−ｉ−n⁺ダイオー
ドの特性が安定するという効果が得られる。

（５） 上記（４）により、本発明によれば、再現性良
くトラップ準位を形成できるため、歩留りが向上すると
いう効果が得られる。

（６） 上記（１）〜（５）により、本発明によれば、
サージ吸収の優れたn⁺−ｉ−n⁺ダイオードを提供するこ
とができるとともに、静電破壊耐量が大きい安価な保護
ダイオード付GaAsMESFETを提供することができるという
相乗効果が得られる。

以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない、たとえば、真性半導体
基板として、GaAs以外の他の半導体を用いても前記実施
例同様な効果が得られる。この場合、Siは真性半導体状
態でも電子が流れ易いので回路上工夫を必要とする。

また、前記実施例では電子線照射によってトラップ準
位33を形成したが、プラズマ照射あるいは中性子線照射
等によってトラップ準位33を形成しても良い。

以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野である保護ダイオード付
GaAsMESFETの製造技術に適用した場合について説明した
が、それに限定されるものではなく、GaAsIC等の製造技
術に適用できる。

本発明は少なくともn⁺−ｉ−n⁺ダイオードを組み込ん
だ半導体素子の製造には適用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

本発明のn⁺−ｉ−n⁺ダイオードは半絶縁高抵抗領域と
なる真性半導体領域に、電子線照射による電子トラップ
準位が設けられていることから、サージ電流がこのダイ
オードのn⁺−ｉ−n⁺部分を貫通して流れる際、このトラ
ップ準位は電子で充満されるため、真性半導体領域のn⁺
形拡散領域に対する電位障壁高さが低くなる。したがっ
て、本発明によればサージ電流の貫通裕度が高められ、
静電破壊に対する保護ダイオードの性能を高めることが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例による保護ダイオード付GaAs
MESFETにおけるn⁺−ｉ−n⁺ダイオードの概要を示す断面
図、 第２図は同じくエネルギーバンド図、 第３図は同じくサージ電流が流れた状態におけるエネル
ギーバンド図、 第４図は同じくサージ電流が流れる前の電流−電圧特性
を示すグラフ、 第５図は同じくサージ電流が流れた状態の電流−電圧特
性を示すグラフ、 第６図は同じくFETの概要を示す模式的平面図、 第７図は同じく等価回路図、 第８図はn⁺−ｉ−n⁺ダイオードの製造における半絶縁性
GaAs基板主面にイオンが打ち込まれた状態を示す断面
図、 第９図は同じく拡散処理された半絶縁性GaAs基板を示す
断面図、 第10図は電子線が部分的に照射された半絶縁性GaAs基板
を示す断面図、 第11図はダイオード用電極が形成された半絶縁性GaAs基
板を示す断面図、 第12図は従来のn⁺−ｉ−n⁺ダイオードの概要を示す断面
図、 第13図は同じくエネルギーバンド図、 第14図は同じく電流−電圧特性を示すグラフである。 １……半絶縁性GaAs基板、2,3……n⁺形拡散領域、４…
…絶縁膜、5,6……ダイオード用電極、７……真性半導
体領域（ｉ領域）、８……伝導帯、９……充満帯、10…
…n⁺−ｉ−n⁺ダイオード（保護ダイオード）、20……チ
ップ、21……ソース電極、22……ドレイン電極、23……
ゲート電極、24……ワイヤボンディング部、25,26……
ワイヤボンディング部、27……トラップ領域、28……配
線部、29……配線部、31……SiO₂膜、32……Siイオン、
33……トラップ準位、34……電子線、35……電子。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】真性半導体基板と、この真性半導体基板の
   主面に設けられた一対の不純物拡散領域とを有し、前記
   一対の不純物拡散領域とこれら不純物拡散領域間の真性
   半導体領域はバックトゥバック型のダイオードを構成し
   てなる半導体素子であって、前記真性半導体領域はトラ
   ップ準位が設けられていることを特徴とする半導体素
   子。
2. 【請求項２】半絶縁性GaAs基板と、この基板の主面に設
   けられた一対のn⁺形拡散領域と、前記一対のn⁺形拡散領
   域間の真性半導体領域の表層部に形成されたトラップ準
   位とからなることを特徴とする特許請求の範囲第１項記
   載の半導体素子。
3. 【請求項３】前記真性半導体領域のトラップ準位は電子
   線照射によって形成され0.1〜0.2eV程度となっているこ
   とを特徴とする特許請求の範囲第２項記載の半導体素
   子。