JP2720748B2 - 電界放出素子およびその製造方法 - Google Patents
電界放出素子およびその製造方法Info
- Publication number
- JP2720748B2 JP2720748B2 JP4433293A JP4433293A JP2720748B2 JP 2720748 B2 JP2720748 B2 JP 2720748B2 JP 4433293 A JP4433293 A JP 4433293A JP 4433293 A JP4433293 A JP 4433293A JP 2720748 B2 JP2720748 B2 JP 2720748B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- field emission
- emission device
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【産業上の利用分野】本発明は発光型表示装置、プリン
タ用光源、電子顕微鏡、電子ビーム露光装置、ＣＲＴ用
電子銃、マイクロ波増幅管など各種電子ビーム応用装置
の電子源として利用することができる電界放出素子とそ
の製造方法に関するものである。
タ用光源、電子顕微鏡、電子ビーム露光装置、ＣＲＴ用
電子銃、マイクロ波増幅管など各種電子ビーム応用装置
の電子源として利用することができる電界放出素子とそ
の製造方法に関するものである。
【０００２】
【従来の技術】従来の電界放出素子としては、ＳＲＩや
フランスのＬＥＴＩがマイクロチップディスプレイとし
て発表した通称Ｓｐｉｎｄｔカソードがよく知られてい
る。これはＳｉの熱酸化膜またはガラス基板上のエミッ
タ用金属薄膜電極上に設けた絶縁性薄膜の上にゲート電
極を形成し、金属ゲート薄膜および絶縁性薄膜に開口部
を設けた後、この開口部をマスクとしてＭｏなどの金属
を電子ビーム蒸着法などにより堆積させる自己整合化技
術によって、電子を電界放出する円錐状エミッタを形成
する電界放出素子である。
フランスのＬＥＴＩがマイクロチップディスプレイとし
て発表した通称Ｓｐｉｎｄｔカソードがよく知られてい
る。これはＳｉの熱酸化膜またはガラス基板上のエミッ
タ用金属薄膜電極上に設けた絶縁性薄膜の上にゲート電
極を形成し、金属ゲート薄膜および絶縁性薄膜に開口部
を設けた後、この開口部をマスクとしてＭｏなどの金属
を電子ビーム蒸着法などにより堆積させる自己整合化技
術によって、電子を電界放出する円錐状エミッタを形成
する電界放出素子である。
【０００３】従来の電界放出素子においては、基板上に
絶縁層を形成するため、Ｓｉ基板の表面にＳｉＯ2 の層
を形成していた。具体的にはＳｉＯ2 をＳｉの熱酸化
法、ＣＶＤ法等によって形成していた。
絶縁層を形成するため、Ｓｉ基板の表面にＳｉＯ2 の層
を形成していた。具体的にはＳｉＯ2 をＳｉの熱酸化
法、ＣＶＤ法等によって形成していた。
【０００４】
【発明が解決しようとする課題】従来の製造方法によれ
ば、製造された絶縁層がアモルファスまたはアモルファ
スに近い極めて微細な多結晶となるので、次のような問
題があった。 １）絶縁層の広い面積にわたって絶縁耐圧の均質性が悪
く、この為各電界放出素子の特性がばらつき、電流密度
に分布が出来たり、電界放出特性の良いエミッタから破
壊していくことによる電流密度の低下現象が生じる。 ２）従来のアモルファスに近い極めて微細な多結晶から
なる絶縁層は、結晶粒界からの吸蔵ガスの放出や、電子
衝撃による電界放出エミッタの損傷によって絶縁特性の
経時変化が生じ易く、そのために電界放出特性の劣化や
破壊が生じ易い。 ３）従来のアモルファスに近い極めて微細な多結晶から
なる絶縁層は、電界放出素子を実装したデバイスなどを
製造する場合、工程中での温度によって絶縁特性の低下
が生じ易い。 ４）高速デバイスとして応用する場合、エミッタとゲー
ト間のキャパシタンスが問題になるが、現在よりもこの
キャパシタンスを小さくするため、電界放出素子を更に
微細化しようとすると、絶縁層の絶縁耐圧が問題とな
り、従来の膜質ではより薄い絶縁膜で十分な絶縁耐圧を
得ることができない。
ば、製造された絶縁層がアモルファスまたはアモルファ
スに近い極めて微細な多結晶となるので、次のような問
題があった。 １）絶縁層の広い面積にわたって絶縁耐圧の均質性が悪
く、この為各電界放出素子の特性がばらつき、電流密度
に分布が出来たり、電界放出特性の良いエミッタから破
壊していくことによる電流密度の低下現象が生じる。 ２）従来のアモルファスに近い極めて微細な多結晶から
なる絶縁層は、結晶粒界からの吸蔵ガスの放出や、電子
衝撃による電界放出エミッタの損傷によって絶縁特性の
経時変化が生じ易く、そのために電界放出特性の劣化や
破壊が生じ易い。 ３）従来のアモルファスに近い極めて微細な多結晶から
なる絶縁層は、電界放出素子を実装したデバイスなどを
製造する場合、工程中での温度によって絶縁特性の低下
が生じ易い。 ４）高速デバイスとして応用する場合、エミッタとゲー
ト間のキャパシタンスが問題になるが、現在よりもこの
キャパシタンスを小さくするため、電界放出素子を更に
微細化しようとすると、絶縁層の絶縁耐圧が問題とな
り、従来の膜質ではより薄い絶縁膜で十分な絶縁耐圧を
得ることができない。
【０００５】本発明は上述した従来技術の問題点を解決
する為のものであり、その目的は、従来よりも絶縁耐圧
が良く、均質性に優れた絶縁膜を形成することにより、
より特性の優れた電界放出素子およびその製造方法を提
供するところにある。
する為のものであり、その目的は、従来よりも絶縁耐圧
が良く、均質性に優れた絶縁膜を形成することにより、
より特性の優れた電界放出素子およびその製造方法を提
供するところにある。
【０００６】
【課題を解決するための手段】本発明に係る電界放出素
子は、絶縁層によって絶縁されたエミッタとゲートを基
板上に有する電界放出素子において、前記絶縁層が、Ａ
l 2 Ｏ 3 で形成され、単結晶または少なくとも前記基板に
垂直な方向に優先配向した多結晶であることを特徴とし
ている。
子は、絶縁層によって絶縁されたエミッタとゲートを基
板上に有する電界放出素子において、前記絶縁層が、Ａ
l 2 Ｏ 3 で形成され、単結晶または少なくとも前記基板に
垂直な方向に優先配向した多結晶であることを特徴とし
ている。
【０００７】本発明に係る電界放出素子の製造方法は、
絶縁層によって絶縁されたエミッタとゲートを基板上に
有する電界放出素子の製造方法において、前記絶縁層に
Ａl 2 Ｏ 3 を用い、該Ａl 2 Ｏ 3 を単結晶または少なくとも
前記基板に垂直な方向に優先配向した多結晶となるよう
に蒸着法で形成したことを特徴としている。
絶縁層によって絶縁されたエミッタとゲートを基板上に
有する電界放出素子の製造方法において、前記絶縁層に
Ａl 2 Ｏ 3 を用い、該Ａl 2 Ｏ 3 を単結晶または少なくとも
前記基板に垂直な方向に優先配向した多結晶となるよう
に蒸着法で形成したことを特徴としている。
【０００８】
【作用】ＩＣＢ蒸着法等の蒸着法によって、蒸着物質の
化合物を基板上にエピタキシャル成長させ、単結晶また
は少なくとも基板に垂直な方向に優先配向した多結晶の
絶縁層を形成する。
化合物を基板上にエピタキシャル成長させ、単結晶また
は少なくとも基板に垂直な方向に優先配向した多結晶の
絶縁層を形成する。
【０００９】
【実施例】本発明の一実施例として、Ｓｐｉｎｄｔ型の
電界放出素子の製造方法について、図１〜図８を参照し
て説明する。まず、図２を参照して本実施例で用いるＲ
−ＩＣＢ装置（以下、装置１と呼ぶ。）について説明す
る。内部を高真空状態にできるチャンバ２の内部には、
蒸着物質をクラスターイオンにして加速し、基板に射突
・蒸着させるＩＣＢガン部３が設けられている。このＩ
ＣＢガン部３は、密閉型のグラファイトからなる坩堝４
と、該坩堝４の加熱装置５を有している。坩堝４のノズ
ルからは、気化した蒸着物質が噴出されてクラスターを
形成する。このクラスターはイオン化部６で電子線によ
って少なくとも一部がイオン化され、さらに加速されて
基板７に垂直に射突して蒸着するようになっている。こ
の基板７はヒータ８を有する基板ホルダ９に保持されて
いる。１０はシャッタである。チャンバ２内には、酸素
ガスの配管１１が導かれている。該配管１１の先端の注
入口１２から噴射された酸素ガスは、酸素ガスイオン化
部１３で少なくとも一部がイオン化され加速されて斜め
の方向から前記基板７に射突するようになっている。ま
た、ＩＣＢガン部３と基板ホルダ９との間には枠１４が
設けられており、基板７付近での酸素分圧を高めるよう
になっている。
電界放出素子の製造方法について、図１〜図８を参照し
て説明する。まず、図２を参照して本実施例で用いるＲ
−ＩＣＢ装置（以下、装置１と呼ぶ。）について説明す
る。内部を高真空状態にできるチャンバ２の内部には、
蒸着物質をクラスターイオンにして加速し、基板に射突
・蒸着させるＩＣＢガン部３が設けられている。このＩ
ＣＢガン部３は、密閉型のグラファイトからなる坩堝４
と、該坩堝４の加熱装置５を有している。坩堝４のノズ
ルからは、気化した蒸着物質が噴出されてクラスターを
形成する。このクラスターはイオン化部６で電子線によ
って少なくとも一部がイオン化され、さらに加速されて
基板７に垂直に射突して蒸着するようになっている。こ
の基板７はヒータ８を有する基板ホルダ９に保持されて
いる。１０はシャッタである。チャンバ２内には、酸素
ガスの配管１１が導かれている。該配管１１の先端の注
入口１２から噴射された酸素ガスは、酸素ガスイオン化
部１３で少なくとも一部がイオン化され加速されて斜め
の方向から前記基板７に射突するようになっている。ま
た、ＩＣＢガン部３と基板ホルダ９との間には枠１４が
設けられており、基板７付近での酸素分圧を高めるよう
になっている。
【００１０】次に、本実施例における電界放出素子の製
造工程のうち、特に前記装置１を用いて行なう絶縁層の
形成工程について説明する。
造工程のうち、特に前記装置１を用いて行なう絶縁層の
形成工程について説明する。
【００１１】装置１を動作状態にし、基板７をヒータ８
で成膜成長温度に加熱してチャンバ２内の残留ガスが５
×１０-6Ｔｏｒｒ以下になるまで排気する。この段階で
一度ＩＣＢガン部３を停止し、真空度を２×１０-6Ｔｏ
ｒｒ以下にした後、ＩＣＢガン部３を再動作させ、純度
９９．９９％の酸素を２×１０-4Ｔｏｒｒまで導入し蒸
着を開始した。イオン化電子電流Ｉｅは３００ｍＡ、イ
オン化電子電圧Ｖｅは５００Ｖ、イオン化加速電圧Ｖａ
は０〜３ｋＶ、基板温度Ｔｓは２００〜５００℃の範囲
で行った。
で成膜成長温度に加熱してチャンバ２内の残留ガスが５
×１０-6Ｔｏｒｒ以下になるまで排気する。この段階で
一度ＩＣＢガン部３を停止し、真空度を２×１０-6Ｔｏ
ｒｒ以下にした後、ＩＣＢガン部３を再動作させ、純度
９９．９９％の酸素を２×１０-4Ｔｏｒｒまで導入し蒸
着を開始した。イオン化電子電流Ｉｅは３００ｍＡ、イ
オン化電子電圧Ｖｅは５００Ｖ、イオン化加速電圧Ｖａ
は０〜３ｋＶ、基板温度Ｔｓは２００〜５００℃の範囲
で行った。
【００１２】絶縁膜形成の手順を、Ａｌ2 Ｏ3 膜を絶縁
膜として用いる場合について説明する。基板としては、
Ｓｉ（１１１）基板を予め化学洗浄した後、硫酸−過酸
化水素溶液を用いて表面酸化し、超高真空中で８５０℃
の加熱によって酸化膜を除去して表面を清浄化したもの
を用いた。ＩＣＢ源の動作条件は、イオン化電子電流Ｉ
ｅは１００ｍＡ、イオン化電子電圧Ｖｅは１５０Ｖ、イ
オン化加速電圧Ｖａは０〜５ｋＶ、基板温度Ｔｓは室温
である。Ｓｉ（１１１）面上でＡｌ膜は、その結晶方位
を基板と平行にして成長する。図３にイオン加速電圧３
ｋＶで形成したＡｌ（１１１）／Ｓｉ（１１１）の界面
の原子配列像を示す。界面ではＡｌがＳｉに対して２５
％という大きな格子不整合を持つにもかかわらず、歪緩
和のための遷移層を形成しないでＳｉ表面から直接Ａｌ
（１１１）面が成長していることがわかる。５５０℃に
於けるＳｉのＡｌ中での固溶度は１．２ａｔ％に達する
が、ＩＣＢ法で作製した膜は粒界を含まず、膜−基板界
面でも秩序正しい原子配列を持つ。また従来の多結晶膜
に比べて優れた熱的安定性を示す。得られた膜を逐次ア
ニールし、イオンチャネリングにより結晶性を評価した
結果、ＩＣＢ法によるＡｌ薄膜の結晶性は２５０℃から
５００℃までのアニールでは少し向上するものの、５５
０℃のアニールに対してほとんど変化しなかった。更に
アニール後も表面、界面に於けるヒロックやボイドの形
成は見られなかった。Ａｌ膜を蒸着した後、超高真空下
で４００℃で８時間のアニールを行い、大気中に一旦取
り出し、そのまま表面処理を施さずにα−Ａｌ2 Ｏ3 の
成長用基板として用いた。
膜として用いる場合について説明する。基板としては、
Ｓｉ（１１１）基板を予め化学洗浄した後、硫酸−過酸
化水素溶液を用いて表面酸化し、超高真空中で８５０℃
の加熱によって酸化膜を除去して表面を清浄化したもの
を用いた。ＩＣＢ源の動作条件は、イオン化電子電流Ｉ
ｅは１００ｍＡ、イオン化電子電圧Ｖｅは１５０Ｖ、イ
オン化加速電圧Ｖａは０〜５ｋＶ、基板温度Ｔｓは室温
である。Ｓｉ（１１１）面上でＡｌ膜は、その結晶方位
を基板と平行にして成長する。図３にイオン加速電圧３
ｋＶで形成したＡｌ（１１１）／Ｓｉ（１１１）の界面
の原子配列像を示す。界面ではＡｌがＳｉに対して２５
％という大きな格子不整合を持つにもかかわらず、歪緩
和のための遷移層を形成しないでＳｉ表面から直接Ａｌ
（１１１）面が成長していることがわかる。５５０℃に
於けるＳｉのＡｌ中での固溶度は１．２ａｔ％に達する
が、ＩＣＢ法で作製した膜は粒界を含まず、膜−基板界
面でも秩序正しい原子配列を持つ。また従来の多結晶膜
に比べて優れた熱的安定性を示す。得られた膜を逐次ア
ニールし、イオンチャネリングにより結晶性を評価した
結果、ＩＣＢ法によるＡｌ薄膜の結晶性は２５０℃から
５００℃までのアニールでは少し向上するものの、５５
０℃のアニールに対してほとんど変化しなかった。更に
アニール後も表面、界面に於けるヒロックやボイドの形
成は見られなかった。Ａｌ膜を蒸着した後、超高真空下
で４００℃で８時間のアニールを行い、大気中に一旦取
り出し、そのまま表面処理を施さずにα−Ａｌ2 Ｏ3 の
成長用基板として用いた。
【００１３】α−Ａｌ2 Ｏ3 膜の成長は、反応性ＩＣＢ
法を用い、酸素雰囲気中でＡｌを蒸着することによって
行った。純度９９．９９９％のＡｌを前記坩堝４に充填
し、加熱装置５における電子線衝撃で１５００℃まで加
熱する。得られたＡｌ蒸気を坩堝４上部の直径１．３ｍ
ｍ、長さ１．３ｍｍの円筒形ノズルより噴出させ、クラ
スターを形成させ、イオン化部６でフィラメントから放
出された電子線によりこのクラスターをイオン化させ
る。イオン化されたクラスターは加速電圧によって基板
１に向けて加速し、蒸着する。坩堝４から基板７までの
距離は１５０ｍｍである。酸素は可変リークバルブを通
じて基板付近に導入する。成長条件は次の通りである。
即ち、チャンバ２内を約１×１０-6Ｔｏｒｒまで排気
し、ＩＣＢガン部３を一旦停止し、真空度を回復させ
て、Ａｌ／Ｓｉ基板を約５００℃で２分間それぞれ加熱
して基板表面の吸着不純物を取り除く。その後、ＩＣＢ
ガン部３を再動作させ、純度９９．９％の酸素を２×１
０-4Ｔｏｒｒまで導入し、基板温度を膜成長温度に設定
して、蒸着を開始した。イオン化電子電流Ｉｅは２００
から４００ｍＡ、イオン化電子電圧Ｖｅは４００Ｖ、イ
オン加速電圧Ｖａは０から５ｋＶにそれぞれ設定した。
法を用い、酸素雰囲気中でＡｌを蒸着することによって
行った。純度９９．９９９％のＡｌを前記坩堝４に充填
し、加熱装置５における電子線衝撃で１５００℃まで加
熱する。得られたＡｌ蒸気を坩堝４上部の直径１．３ｍ
ｍ、長さ１．３ｍｍの円筒形ノズルより噴出させ、クラ
スターを形成させ、イオン化部６でフィラメントから放
出された電子線によりこのクラスターをイオン化させ
る。イオン化されたクラスターは加速電圧によって基板
１に向けて加速し、蒸着する。坩堝４から基板７までの
距離は１５０ｍｍである。酸素は可変リークバルブを通
じて基板付近に導入する。成長条件は次の通りである。
即ち、チャンバ２内を約１×１０-6Ｔｏｒｒまで排気
し、ＩＣＢガン部３を一旦停止し、真空度を回復させ
て、Ａｌ／Ｓｉ基板を約５００℃で２分間それぞれ加熱
して基板表面の吸着不純物を取り除く。その後、ＩＣＢ
ガン部３を再動作させ、純度９９．９％の酸素を２×１
０-4Ｔｏｒｒまで導入し、基板温度を膜成長温度に設定
して、蒸着を開始した。イオン化電子電流Ｉｅは２００
から４００ｍＡ、イオン化電子電圧Ｖｅは４００Ｖ、イ
オン加速電圧Ｖａは０から５ｋＶにそれぞれ設定した。
【００１４】図４にヘテロエピタキシャル成長させたα
−Ａｌ2 Ｏ3 薄膜の７５ＫｅＶの電子線による電子線回
折像を示す。同図中（ａ）は、サファイヤ基板上に形成
したα−Ａｌ2 Ｏ3 が示したパターンであり、同図中
（ｂ）は、Ｓｉ基板上に形成したＡｌ（１１１）単結晶
薄膜の上に形成したα−Ａｌ2 Ｏ3 が示したパターンで
ある。なお、同図（ｃ）はこれらのインデックスを示し
ている。これらのＲＨＥＥＤパターンには明瞭なストリ
ークパターンが現れており、表面が平坦で良好な結晶性
が得られていることが分かる。求められた成長膜と基板
のエピタキシャル関係を以下に示す。 α−Ａｌ2 Ｏ3 （０００１）／／Ａｌ（１１１）／／Ｓｉ（１１１） α−Ａｌ2 Ｏ3 （０２２７）／／Ａｌ（１１１）／／Ｓｉ（１１１）
−Ａｌ2 Ｏ3 薄膜の７５ＫｅＶの電子線による電子線回
折像を示す。同図中（ａ）は、サファイヤ基板上に形成
したα−Ａｌ2 Ｏ3 が示したパターンであり、同図中
（ｂ）は、Ｓｉ基板上に形成したＡｌ（１１１）単結晶
薄膜の上に形成したα−Ａｌ2 Ｏ3 が示したパターンで
ある。なお、同図（ｃ）はこれらのインデックスを示し
ている。これらのＲＨＥＥＤパターンには明瞭なストリ
ークパターンが現れており、表面が平坦で良好な結晶性
が得られていることが分かる。求められた成長膜と基板
のエピタキシャル関係を以下に示す。 α−Ａｌ2 Ｏ3 （０００１）／／Ａｌ（１１１）／／Ｓｉ（１１１） α−Ａｌ2 Ｏ3 （０２２７）／／Ａｌ（１１１）／／Ｓｉ（１１１）
【００１５】成長時の基板温度を変えた場合、Ａｌ（１
１１）面上では２００℃で最も結晶性の優れた膜がえら
れた。α−Ａｌ2 Ｏ3 （０００１）／／Ａｌ（１１１）
ヘテロ界面では１８．６％という大きな格子不整合があ
るにも関わらず、２００℃の基板温度でエピタキシャル
成長が得られていることが分かる。Ａｌ2 Ｏ3 の屈折率
はその結晶構造に依存して変化することが知られてい
る。膜の蒸着条件としてＶａ＝１ｋＶ、Ｉｅ＝１００ｍ
Ａで蒸着した場合、およびＶａ＝５ｋＶ、Ｉｅ＝２００
ｍＡで蒸着した場合についての屈折率と成長温度の関係
を図５に示す。測定は波長６３３．８ｎｍのＨｅ−Ｎｅ
レーザーを用いた自動エリプソメーターで行った。膜の
屈折率はイオン加速電圧およびイオン化電子電流の増大
によって増加し、基板温度の上昇によっても、増大する
傾向がある。イオン加速電圧５ｋＶでは基板温度４００
℃で最も大きな屈折率が得られ、結晶性の優れた膜が得
られている。屈折率は１．７６３と単結晶α−Ａｌ2 Ｏ
3 の値１．７６５に極めて近い。
１１）面上では２００℃で最も結晶性の優れた膜がえら
れた。α−Ａｌ2 Ｏ3 （０００１）／／Ａｌ（１１１）
ヘテロ界面では１８．６％という大きな格子不整合があ
るにも関わらず、２００℃の基板温度でエピタキシャル
成長が得られていることが分かる。Ａｌ2 Ｏ3 の屈折率
はその結晶構造に依存して変化することが知られてい
る。膜の蒸着条件としてＶａ＝１ｋＶ、Ｉｅ＝１００ｍ
Ａで蒸着した場合、およびＶａ＝５ｋＶ、Ｉｅ＝２００
ｍＡで蒸着した場合についての屈折率と成長温度の関係
を図５に示す。測定は波長６３３．８ｎｍのＨｅ−Ｎｅ
レーザーを用いた自動エリプソメーターで行った。膜の
屈折率はイオン加速電圧およびイオン化電子電流の増大
によって増加し、基板温度の上昇によっても、増大する
傾向がある。イオン加速電圧５ｋＶでは基板温度４００
℃で最も大きな屈折率が得られ、結晶性の優れた膜が得
られている。屈折率は１．７６３と単結晶α−Ａｌ2 Ｏ
3 の値１．７６５に極めて近い。
【００１６】
【００１７】
【００１８】以上絶縁層としてα−Ａｌ2 Ｏ3 を用いて
クラスターイオンを利用した多元蒸着法を用いることに
より形成される場合について述べたが、ＭＢＥ蒸着によ
っても基板上にエピタキシャル成長させることができ、
同様の絶縁層が得られる。
クラスターイオンを利用した多元蒸着法を用いることに
より形成される場合について述べたが、ＭＢＥ蒸着によ
っても基板上にエピタキシャル成長させることができ、
同様の絶縁層が得られる。
【００１９】さて、以上のようにして製作されるＡｌ 2
Ｏ 3 を用いて電界放出素子を製作する工程について図１
を参照して説明する。絶縁層としてのＡｌ 2 Ｏ 3 ２０の
上に０．４μｍのＮｂ膜のゲート層２１を形成する。そ
の後ゲート穴径をレジスト２２でパターニングし、ＳＦ
6 を用いてＲＩＥによりゲート層２１を２０％か性ソー
ダまたは４２ボーメの塩化第二鉄溶液２容と３８％濃塩
酸１容３４０ｇの混合溶液によりエッチング後、ゲート
穴を形成する。その後ゲート穴内に蒸着されないように
Ａｌ剥離層２３を斜蒸着で形成した後、Ｍｏを基板に対
して垂直方向から蒸着することによりコーン形状のエミ
ッタ２４を形成し、さらにＡｌ剥離を行なって完了とな
る。
Ｏ 3 を用いて電界放出素子を製作する工程について図１
を参照して説明する。絶縁層としてのＡｌ 2 Ｏ 3 ２０の
上に０．４μｍのＮｂ膜のゲート層２１を形成する。そ
の後ゲート穴径をレジスト２２でパターニングし、ＳＦ
6 を用いてＲＩＥによりゲート層２１を２０％か性ソー
ダまたは４２ボーメの塩化第二鉄溶液２容と３８％濃塩
酸１容３４０ｇの混合溶液によりエッチング後、ゲート
穴を形成する。その後ゲート穴内に蒸着されないように
Ａｌ剥離層２３を斜蒸着で形成した後、Ｍｏを基板に対
して垂直方向から蒸着することによりコーン形状のエミ
ッタ２４を形成し、さらにＡｌ剥離を行なって完了とな
る。
【００２０】本発明は以上のＳｐｉｎｎｄｔ型電界放出
エミッタの作製方法以外に、平面型電界放出エミッタの
作製方法についても用いられる。
エミッタの作製方法以外に、平面型電界放出エミッタの
作製方法についても用いられる。
【００２１】
【発明の効果】本方法の発明によれば、電界放出素子の
Ａl 2 Ｏ 3 層を単結晶または少なくとも基板に垂直な方向
に優先配向した多結晶で形成できるので、Ａl 2 Ｏ 3 層の
広い面積にわたって絶縁耐圧の均質性が良好であり、結
晶粒界によるガス吸着がないのでエミッションが安定し
ている。さらに、エミッション電流によるＡl 2 Ｏ 3 層の
劣化やプロセス温度による絶縁特性の低下がほとんどな
い。このため、電界放出素子の微細化による特性の向上
が実現でき、きわめて特性の優れた電界放出エミッタが
得られる。
Ａl 2 Ｏ 3 層を単結晶または少なくとも基板に垂直な方向
に優先配向した多結晶で形成できるので、Ａl 2 Ｏ 3 層の
広い面積にわたって絶縁耐圧の均質性が良好であり、結
晶粒界によるガス吸着がないのでエミッションが安定し
ている。さらに、エミッション電流によるＡl 2 Ｏ 3 層の
劣化やプロセス温度による絶縁特性の低下がほとんどな
い。このため、電界放出素子の微細化による特性の向上
が実現でき、きわめて特性の優れた電界放出エミッタが
得られる。
【図１】本発明の一実施例における電界放出素子の製造
工程図である。
工程図である。
【図２】本発明の一実施例で用いるＲ−ＩＣＢ装置の断
面図である。
面図である。
【図３】本発明の一実施例において形成したＡｌ（１１
１）／Ｓｉ（１１１）の界面のＴＥＭ像である。
１）／Ｓｉ（１１１）の界面のＴＥＭ像である。
【図４】本発明の一実施例において得られたヘテロエピ
タキシャル成長させたα−Ａｌ2 Ｏ3 薄膜のＲＨＥＥＤ
パターンを示す図である。
タキシャル成長させたα−Ａｌ2 Ｏ3 薄膜のＲＨＥＥＤ
パターンを示す図である。
【図５】本発明の一実施例において各種条件で作製した
Ａｌ2 Ｏ3 膜の屈折率と成長温度の関係を示すグラフで
ある。
Ａｌ2 Ｏ3 膜の屈折率と成長温度の関係を示すグラフで
ある。
２０ 絶縁層 ２１ ゲート層 ２４ エミッタ
Claims (2)
- 【請求項１】 絶縁層によって絶縁されたエミッタとゲ
ートを基板上に有する電界放出素子において、前記絶縁
層が、Ａl 2 Ｏ 3 で形成され、単結晶または少なくとも前
記基板に垂直な方向に優先配向した多結晶であることを
特徴とする電界放出素子。 - 【請求項２】 絶縁層によって絶縁されたエミッタとゲ
ートを基板上に有する電界放出素子の製造方法におい
て、前記絶縁層にＡl 2 Ｏ 3 を用い、該Ａl 2 Ｏ 3 を単結晶
または少なくとも前記基板に垂直な方向に優先配向した
多結晶となるように蒸着法で形成したことを特徴とする
電界放出素子の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4433293A JP2720748B2 (ja) | 1993-02-10 | 1993-02-10 | 電界放出素子およびその製造方法 |
| US08/194,465 US5584739A (en) | 1993-02-10 | 1994-02-08 | Field emission element and process for manufacturing same |
| FR9401495A FR2701601B1 (fr) | 1993-02-10 | 1994-02-10 | Elément d'émission de champ et procédé de fabrication de celui-ci. |
| KR94002509A KR0138472B1 (en) | 1993-02-10 | 1994-02-12 | Field emission element and method for producing the same |
| US08/483,853 US5844250A (en) | 1993-02-10 | 1995-06-07 | Field emission element with single crystalline or preferred oriented polycrystalline emitter or insulating layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4433293A JP2720748B2 (ja) | 1993-02-10 | 1993-02-10 | 電界放出素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07105830A JPH07105830A (ja) | 1995-04-21 |
| JP2720748B2 true JP2720748B2 (ja) | 1998-03-04 |
Family
ID=12688565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4433293A Expired - Lifetime JP2720748B2 (ja) | 1993-02-10 | 1993-02-10 | 電界放出素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2720748B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3737688B2 (ja) | 2000-09-14 | 2006-01-18 | 株式会社東芝 | 電子放出素子及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52156581A (en) * | 1976-06-23 | 1977-12-27 | Toshiba Corp | Semiconductor device |
| JPS587014B2 (ja) * | 1979-02-21 | 1983-02-08 | 岩崎通信機株式会社 | 走査変換型蓄積管 |
| FR2568394B1 (fr) * | 1984-07-27 | 1988-02-12 | Commissariat Energie Atomique | Dispositif de visualisation par cathodoluminescence excitee par emission de champ |
| JPS62119939A (ja) * | 1985-11-19 | 1987-06-01 | Sharp Corp | 半導体用絶縁基板 |
| JPS63305529A (ja) * | 1987-06-05 | 1988-12-13 | Nippon Telegr & Teleph Corp <Ntt> | 基板およびその製造方法 |
| JPH04241481A (ja) * | 1991-01-14 | 1992-08-28 | Toshiba Corp | ヘテロエピタキシャル接合素子及びその製造方法 |
-
1993
- 1993-02-10 JP JP4433293A patent/JP2720748B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07105830A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4008412A (en) | Thin-film field-emission electron source and a method for manufacturing the same | |
| US5844252A (en) | Field emission devices having diamond field emitter, methods for making same, and methods for fabricating porous diamond | |
| US5584739A (en) | Field emission element and process for manufacturing same | |
| US20110070694A1 (en) | Diamond semiconductor element and process for producing the same | |
| JP2001167721A (ja) | 電界放出表示素子及びその製造方法 | |
| US6306675B1 (en) | Method for forming a low-defect epitaxial layer in the fabrication of semiconductor devices | |
| EP0865065B1 (en) | Electron-emitting element, method of making the same, and electronic device | |
| JPH10312735A (ja) | 電子放出素子用ダイヤモンド部材、その製造方法及び電子デバイス | |
| JP2720748B2 (ja) | 電界放出素子およびその製造方法 | |
| CN108538970B (zh) | 一种发光二极管的制备方法 | |
| US5938495A (en) | Method of manufacturing a field emission cold cathode capable of stably producing a high emission current | |
| KR100362899B1 (ko) | 탄소 나노튜브를 이용한 전계방출 표시소자의 제조 방법 | |
| JP2686699B2 (ja) | 選択成長用ＧａＮマスク形成方法 | |
| EP1003196A1 (en) | Carbon material, method for manufacturing the same material, field-emission type cold cathode using the same material and method for manufacturing the same cathode | |
| WO2000079556A1 (fr) | Emetteur, procede de fabrication de cet emetteur, et procede de fabrication d'un dispositif d'emission d'electrons froids | |
| JP2671089B2 (ja) | 量子構造作製方法 | |
| JPH06236731A (ja) | 電界放出素子及びその製造方法 | |
| JP3135131B2 (ja) | 電子放出素子 | |
| JP2004104097A (ja) | ３−５族化合物半導体のエッチングダメージ回復方法。 | |
| JP4607513B2 (ja) | カソード基板及びこのカソード基板の作製方法。 | |
| JPH05242796A (ja) | 電子放出素子の製造方法 | |
| JPH05267793A (ja) | 化合物半導体の結晶成長方法 | |
| JPS58190898A (ja) | 分子線結晶成長方法 | |
| Shibata et al. | Selective Area Growth of GaAs on Si by Electron-Cyclotron-Resonance Plasma-Excited Molecular-Beam-Epitaxy (ECR-MBE) | |
| KR100189583B1 (ko) | 전계방출용 캐소드의 제조방법 |