JP2705593B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2705593B2 JP2705593B2 JP6279692A JP27969294A JP2705593B2 JP 2705593 B2 JP2705593 B2 JP 2705593B2 JP 6279692 A JP6279692 A JP 6279692A JP 27969294 A JP27969294 A JP 27969294A JP 2705593 B2 JP2705593 B2 JP 2705593B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- teos
- plasma
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にＯ3 ／ＴＥＯＳを原料ガスとして常圧ＣＶＤ
法により形成される平坦化酸化膜の膜質の向上を図る方
法に関するものである。
関し、特にＯ3 ／ＴＥＯＳを原料ガスとして常圧ＣＶＤ
法により形成される平坦化酸化膜の膜質の向上を図る方
法に関するものである。
【０００２】
【従来の技術】近年、配線の微細化に伴ってステップカ
バレッジ（段差被覆性）の優れた絶縁膜が要求されるよ
うになってきており、そのような要求を満たしかつ膜質
の良好な絶縁膜が得られる技術としてＴＥＯＳ〔Tetra
Ethyl OrthoSilicate:Ｓｉ（ＯＣ2 Ｈ3 ）4 〕とＯ3 を
原料ガスとして用い常圧ＣＶＤ法により成膜されるシリ
コン酸化膜（以下、Ｏ3 −ＴＥＯＳ酸化膜と記す）が注
目されている。
バレッジ（段差被覆性）の優れた絶縁膜が要求されるよ
うになってきており、そのような要求を満たしかつ膜質
の良好な絶縁膜が得られる技術としてＴＥＯＳ〔Tetra
Ethyl OrthoSilicate:Ｓｉ（ＯＣ2 Ｈ3 ）4 〕とＯ3 を
原料ガスとして用い常圧ＣＶＤ法により成膜されるシリ
コン酸化膜（以下、Ｏ3 −ＴＥＯＳ酸化膜と記す）が注
目されている。
【０００３】しかし、Ｏ3 −ＴＥＯＳ酸化膜は、プラズ
マＣＶＤ法により成膜されたシリコン酸化膜（以下、プ
ラズマ酸化膜と記す）に比較して多くの水分を含有して
いることが知られている。図４に、Ｏ3 −ＴＥＯＳ酸化
膜、プラズマ酸化膜についての水のＴＤＳ（Thermal De
sorption Spectroscopy ；脱ガス）分析の結果を示す。
同図において、点線はＯ3 −ＴＥＯＳ酸化膜の、また実
線はプラズマ酸化膜の各温度での脱水量を示す。そこ
で、このＯ3 −ＴＥＯＳ酸化膜が直接Ａｌ配線に触れる
ことのないように成膜することが考えられている。
マＣＶＤ法により成膜されたシリコン酸化膜（以下、プ
ラズマ酸化膜と記す）に比較して多くの水分を含有して
いることが知られている。図４に、Ｏ3 −ＴＥＯＳ酸化
膜、プラズマ酸化膜についての水のＴＤＳ（Thermal De
sorption Spectroscopy ；脱ガス）分析の結果を示す。
同図において、点線はＯ3 −ＴＥＯＳ酸化膜の、また実
線はプラズマ酸化膜の各温度での脱水量を示す。そこ
で、このＯ3 −ＴＥＯＳ酸化膜が直接Ａｌ配線に触れる
ことのないように成膜することが考えられている。
【０００４】図５（ａ）〜（ｃ）は、Ｏ3 −ＴＥＯＳ酸
化膜を有する半導体装置の従来の製造方法を示す工程順
断面図である。まず、図５（ａ）に示すように、シリコ
ン基板１上に酸化膜２を形成し、その酸化膜２上にアル
ミニウムを堆積しこれをパターニングして、Ａｌ配線３
を形成する。次いで、図５（ｂ）に示すように、Ａｌ配
線３上にＴＥＯＳを原料ガスとするプラズマＣＶＤ法に
よりプラズマ酸化膜４を０．１〜０．２μｍの膜厚に成
膜する。次いで、図５（ｃ）に示すように、プラズマ酸
化膜４上に常圧ＣＶＤ法によりＯ3 −ＴＥＯＳ酸化膜５
を形成する。
化膜を有する半導体装置の従来の製造方法を示す工程順
断面図である。まず、図５（ａ）に示すように、シリコ
ン基板１上に酸化膜２を形成し、その酸化膜２上にアル
ミニウムを堆積しこれをパターニングして、Ａｌ配線３
を形成する。次いで、図５（ｂ）に示すように、Ａｌ配
線３上にＴＥＯＳを原料ガスとするプラズマＣＶＤ法に
よりプラズマ酸化膜４を０．１〜０．２μｍの膜厚に成
膜する。次いで、図５（ｃ）に示すように、プラズマ酸
化膜４上に常圧ＣＶＤ法によりＯ3 −ＴＥＯＳ酸化膜５
を形成する。
【０００５】しかし、Ｏ3 −ＴＥＯＳ酸化膜をプラズマ
酸化膜上に成膜した場合には下地依存性があるため以下
の問題を生じる。 Ｓｉ基板上に比べプラズマ酸化膜上ではＯ3 −ＴＥ
ＯＳ酸化膜の成長速度が６〜７割程度に減少する。 Ｓｉ基板上に比べプラズマ酸化膜上ではＯ3 −ＴＥ
ＯＳ酸化膜の膜質が悪化しウエットエッチレートが２〜
４倍になる。 プラズマ酸化膜上のＯ3 −ＴＥＯＳ酸化膜は表面荒
れを起こし、図５（ｃ）に示されるように、ボイド６が
発生する。
酸化膜上に成膜した場合には下地依存性があるため以下
の問題を生じる。 Ｓｉ基板上に比べプラズマ酸化膜上ではＯ3 −ＴＥ
ＯＳ酸化膜の成長速度が６〜７割程度に減少する。 Ｓｉ基板上に比べプラズマ酸化膜上ではＯ3 −ＴＥ
ＯＳ酸化膜の膜質が悪化しウエットエッチレートが２〜
４倍になる。 プラズマ酸化膜上のＯ3 −ＴＥＯＳ酸化膜は表面荒
れを起こし、図５（ｃ）に示されるように、ボイド６が
発生する。
【０００６】上記の問題を解決するために、プラズマ酸
化膜形成後にＮ2 プラズマ処理やエタノール処理を行う
ことが提案されている。このような技術は例えばJ.Elec
tronchem.Soc. Vol.139 No.6 pp.1690−1692やJpn.J.Ap
pl.phys.,Vol.32 pp.L110 −L112等に記載されている。
化膜形成後にＮ2 プラズマ処理やエタノール処理を行う
ことが提案されている。このような技術は例えばJ.Elec
tronchem.Soc. Vol.139 No.6 pp.1690−1692やJpn.J.Ap
pl.phys.,Vol.32 pp.L110 −L112等に記載されている。
【０００７】
【発明が解決しようとする課題】しかし、このような下
地処理を行ってもそれぞれ以下のような問題を起こす。
すなわち、Ｎ2 プラズマ処理においては、 プラズマ膜中に電荷がチャージアップされる。ま
た、Ａｌ配線を介して素子へ電荷が流れ込み素子に悪影
響を及ぼす、 Ｎ2 プラズマ処理からＯ3 −ＴＦＯＳ酸化膜成長ま
での放置時間が長い場合、Ｎ2 プラズマ処理の効果が減
殺される、 表面荒れは改善されるもののボイドの発生は改善さ
れない、などの問題がある。
地処理を行ってもそれぞれ以下のような問題を起こす。
すなわち、Ｎ2 プラズマ処理においては、 プラズマ膜中に電荷がチャージアップされる。ま
た、Ａｌ配線を介して素子へ電荷が流れ込み素子に悪影
響を及ぼす、 Ｎ2 プラズマ処理からＯ3 −ＴＦＯＳ酸化膜成長ま
での放置時間が長い場合、Ｎ2 プラズマ処理の効果が減
殺される、 表面荒れは改善されるもののボイドの発生は改善さ
れない、などの問題がある。
【０００８】また、エタノール処理では、 成長速度が大幅に減少する、 パターンの疎密による成長速度差が大きくなる、 Ａｌ配線の高さが１．０μｍ以上と高い場合、埋め
込み形状が悪化する、などの問題が起こる。
込み形状が悪化する、などの問題が起こる。
【０００９】しかも前記した各下地処理の方法では、膜
質が十分に安定化されず、また埋め込み形状も良好には
ならない。またこのような下地処理は工数の増加を招く
ほか下地処理とＯ3 −ＴＥＯＳ酸化膜の成長との間に遊
び時間が生じてしまう。本発明はこのような状況に鑑み
てなされたものであって、その目的は、プラズマ酸化膜
上に下地処理を行うことなくＯ3 −ＴＥＯＳ酸化膜の成
長を行うことができるようにして工数の削減／製造時間
の短縮を図るとともに、良質で埋め込み形状の良好な平
坦化絶縁膜を形成することができるようにすることであ
る。
質が十分に安定化されず、また埋め込み形状も良好には
ならない。またこのような下地処理は工数の増加を招く
ほか下地処理とＯ3 −ＴＥＯＳ酸化膜の成長との間に遊
び時間が生じてしまう。本発明はこのような状況に鑑み
てなされたものであって、その目的は、プラズマ酸化膜
上に下地処理を行うことなくＯ3 −ＴＥＯＳ酸化膜の成
長を行うことができるようにして工数の削減／製造時間
の短縮を図るとともに、良質で埋め込み形状の良好な平
坦化絶縁膜を形成することができるようにすることであ
る。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、 （１）半導体基板上に金属配線を形成する工程と、 （２）プラズマＣＶＤ法によりシリコン酸化膜を形成す
る工程と、 （３）常圧または中圧下においてＯ3 とＴＥＯＳを含む
ガスを流しノンドープシリコン酸化膜を成膜する工程
と、 を有する半導体装置の製造方法において、前記第（３）
の工程に先立って有機ホウ素化合物および／または有機
リン化合物を含むドーピングガスによるプリパージを行
って前記ノンドープシリコン酸化膜の一部をドープト酸
化膜として形成することを特徴とする半導体装置の製造
方法、が提供される。
め、本発明によれば、 （１）半導体基板上に金属配線を形成する工程と、 （２）プラズマＣＶＤ法によりシリコン酸化膜を形成す
る工程と、 （３）常圧または中圧下においてＯ3 とＴＥＯＳを含む
ガスを流しノンドープシリコン酸化膜を成膜する工程
と、 を有する半導体装置の製造方法において、前記第（３）
の工程に先立って有機ホウ素化合物および／または有機
リン化合物を含むドーピングガスによるプリパージを行
って前記ノンドープシリコン酸化膜の一部をドープト酸
化膜として形成することを特徴とする半導体装置の製造
方法、が提供される。
【００１１】
【作用】プラズマ酸化膜上にＢＰＳＧ（ Boro-Phospho-
Silicate Glass）膜を成長させる場合には、プラズマ酸
化膜表面は親水性であるものの下地依存性のない成膜が
行われる。本発明においては、例えばＯ3 −ＴＥＯＳ酸
化膜の成長の先立ってドーピングガスによるプリパージ
が行われるが、その結果プラズマ酸化膜とＯ3 −ＴＥＯ
Ｓ酸化膜との界面に薄くドープト酸化膜が形成される。
これによりプラズマ酸化膜上にＢＰＳＧ膜を成膜するの
と同様の効果が生じ、ノンドープＯ3 −ＴＥＯＳ酸化膜
を下地依存性のない状態で成膜することが可能になる。
ドーピングガスによるプリパージに代え、Ｏ3 −ＴＥＯ
Ｓ酸化膜の成膜の初期に一定時間ドーピングガスを流す
ようにしても同様の効果が得られる。
Silicate Glass）膜を成長させる場合には、プラズマ酸
化膜表面は親水性であるものの下地依存性のない成膜が
行われる。本発明においては、例えばＯ3 −ＴＥＯＳ酸
化膜の成長の先立ってドーピングガスによるプリパージ
が行われるが、その結果プラズマ酸化膜とＯ3 −ＴＥＯ
Ｓ酸化膜との界面に薄くドープト酸化膜が形成される。
これによりプラズマ酸化膜上にＢＰＳＧ膜を成膜するの
と同様の効果が生じ、ノンドープＯ3 −ＴＥＯＳ酸化膜
を下地依存性のない状態で成膜することが可能になる。
ドーピングガスによるプリパージに代え、Ｏ3 −ＴＥＯ
Ｓ酸化膜の成膜の初期に一定時間ドーピングガスを流す
ようにしても同様の効果が得られる。
【００１２】本発明により、プラズマ酸化膜上へのＯ3
−ＴＥＯＳ酸化膜の成膜を下地依存性なく行うことがで
きるようになったことにより、成長速度、エッチング速
度もＳｉ基板上に成膜した場合と同等になり、膜質が良
好で表面荒れがなく、かつ埋め込み形状の良好なＯ3 −
ＴＥＯＳノンドープシリコン酸化膜を形成することが可
能になる。
−ＴＥＯＳ酸化膜の成膜を下地依存性なく行うことがで
きるようになったことにより、成長速度、エッチング速
度もＳｉ基板上に成膜した場合と同等になり、膜質が良
好で表面荒れがなく、かつ埋め込み形状の良好なＯ3 −
ＴＥＯＳノンドープシリコン酸化膜を形成することが可
能になる。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）〜（ｄ）は、本発明の一実施例
の半導体装置の製造プロセスを説明するための工程順断
面図である。また、図２は、Ｏ3 ／ＴＥＯＳを原料ガス
として常圧ＣＶＤ法によりシリコン酸化膜を成膜する際
のタイミングチャートである。まず、図１（ａ）に示す
ように、シリコン基板１上に酸化膜２を形成し、その酸
化膜２上に、スパッタ蒸着法によりアルミニウムを膜厚
約１μｍに堆積し、これをパターニングしてＡｌ配線３
を形成する。次いで、図１（ｂ）に示すように、Ａｌ配
線３上にＴＥＯＳ、Ｏ2 ガスを用いるプラズマＣＶＤ法
により、膜厚０．１〜０．２μｍのプラズマ酸化膜４を
形成する。
て説明する。図１（ａ）〜（ｄ）は、本発明の一実施例
の半導体装置の製造プロセスを説明するための工程順断
面図である。また、図２は、Ｏ3 ／ＴＥＯＳを原料ガス
として常圧ＣＶＤ法によりシリコン酸化膜を成膜する際
のタイミングチャートである。まず、図１（ａ）に示す
ように、シリコン基板１上に酸化膜２を形成し、その酸
化膜２上に、スパッタ蒸着法によりアルミニウムを膜厚
約１μｍに堆積し、これをパターニングしてＡｌ配線３
を形成する。次いで、図１（ｂ）に示すように、Ａｌ配
線３上にＴＥＯＳ、Ｏ2 ガスを用いるプラズマＣＶＤ法
により、膜厚０．１〜０．２μｍのプラズマ酸化膜４を
形成する。
【００１４】次に、ウェハを常圧ＣＶＤ装置内に装着
し、図１（ｃ）に示すように、ドーピングガスを供給し
てプリパージを行う、すなわち、ＣＶＤ装置内の気体を
ドーピングガスによって置き換える。供給ガスは、ＰＯ
（ＯＣＨ3 ）3 とＮ2 の混合ガスであり、混合ガスの流
量は２ＳＬＭで、図２に示されるように、１５秒間パー
ジを行う。その後、このプリパージ工程に連続して、Ｔ
ＥＯＳ流量：１〜２ＳＬＭ、Ｏ3 濃度：９０ｇ／ｍ3 、
成膜温度：３７０〜４００℃、Ｏ2 流量：７．５ＳＬＭ
の条件で約１００秒気相成長を行い、Ｏ3 −ＴＥＯＳ酸
化膜５を成膜する〔図１（ｄ）〕。
し、図１（ｃ）に示すように、ドーピングガスを供給し
てプリパージを行う、すなわち、ＣＶＤ装置内の気体を
ドーピングガスによって置き換える。供給ガスは、ＰＯ
（ＯＣＨ3 ）3 とＮ2 の混合ガスであり、混合ガスの流
量は２ＳＬＭで、図２に示されるように、１５秒間パー
ジを行う。その後、このプリパージ工程に連続して、Ｔ
ＥＯＳ流量：１〜２ＳＬＭ、Ｏ3 濃度：９０ｇ／ｍ3 、
成膜温度：３７０〜４００℃、Ｏ2 流量：７．５ＳＬＭ
の条件で約１００秒気相成長を行い、Ｏ3 −ＴＥＯＳ酸
化膜５を成膜する〔図１（ｄ）〕。
【００１５】このようにして形成されたＯ3 −ＴＥＯＳ
酸化膜では、Ｓｉ基板上に成膜した場合と同様に膜質が
よくまたボイドの発生もなかった。上記実施例では、ド
ーピングガスとして、有機リン化合物を使用していた
が、これに代え有機ホウ素化合物を用いてプリパージを
行うことができる。有機ホウ素化合物としては、Ｂ（Ｏ
ＣＨ3 ）3 、Ｂ（ＯＣ2 Ｈ5 ）3 、Ｂ（ＯＣ3 Ｈ7 ）3
を使用することができる。さらに、有機リン化合物と有
機ホウ素化合物の両方を含む混合ガスを供給するように
してもよい。プリパージは、各ガス流量を１〜３ＳＬＭ
とし、１０〜３０秒程度行うのが適当である。また、Ｏ
3 −ＴＥＯＳ酸化膜の気相成長を中圧（２００〜６５０
Torr）下において行なうようにしてもよい。
酸化膜では、Ｓｉ基板上に成膜した場合と同様に膜質が
よくまたボイドの発生もなかった。上記実施例では、ド
ーピングガスとして、有機リン化合物を使用していた
が、これに代え有機ホウ素化合物を用いてプリパージを
行うことができる。有機ホウ素化合物としては、Ｂ（Ｏ
ＣＨ3 ）3 、Ｂ（ＯＣ2 Ｈ5 ）3 、Ｂ（ＯＣ3 Ｈ7 ）3
を使用することができる。さらに、有機リン化合物と有
機ホウ素化合物の両方を含む混合ガスを供給するように
してもよい。プリパージは、各ガス流量を１〜３ＳＬＭ
とし、１０〜３０秒程度行うのが適当である。また、Ｏ
3 −ＴＥＯＳ酸化膜の気相成長を中圧（２００〜６５０
Torr）下において行なうようにしてもよい。
【００１６】次に、本発明の参考例について説明する。
図３は、本参考例におけるＯ3 −ＴＥＯＳ酸化膜成長工
程時のタイミングチャートである。この第２の実施例の
工程順断面図は図１と同様であるが、図１（ｃ）のドー
ピングガスのよるプリパージの工程は省略され、代わり
に成膜開始直後の一定時間ドーピングガスの供給が行わ
れる。
図３は、本参考例におけるＯ3 −ＴＥＯＳ酸化膜成長工
程時のタイミングチャートである。この第２の実施例の
工程順断面図は図１と同様であるが、図１（ｃ）のドー
ピングガスのよるプリパージの工程は省略され、代わり
に成膜開始直後の一定時間ドーピングガスの供給が行わ
れる。
【００１７】図１（ｂ）に示すように、酸化膜２上にＡ
ｌ配線３を形成し、その上に０．１〜０．２μｍのプラ
ズマ酸化膜４を形成した後、ウェハを常圧ＣＶＤ装置内
に装着し、ＴＥＯＳ流量：１〜２ＳＬＭ、Ｏ3 濃度：９
０ｇ／ｍ3 、成膜温度：３７０〜４００℃、Ｏ2 流量：
７．５ＳＬＭ、ＰＯ（ＯＣＨ3 ）3 流量：１〜２ＳＬ
Ｍ、Ｂ（ＯＣＨ3 ）3 流量：１〜２ＳＬＭの条件で約１
０秒気相成長を行った後ドーピングガスの供給を中止
し、引き続き気相成長を約９０秒続けて図１（ｄ）に示
すようにＯ3 −ＴＥＯＳ酸化膜５を成膜する。このよう
にして形成されたＯ3 −ＴＥＯＳ酸化膜５の下層部分に
は、ＢＰＳＧが薄く（２０〜３０ｎｍ）形成され、これ
により先の実施例と同様の効果を挙げることができる。
ｌ配線３を形成し、その上に０．１〜０．２μｍのプラ
ズマ酸化膜４を形成した後、ウェハを常圧ＣＶＤ装置内
に装着し、ＴＥＯＳ流量：１〜２ＳＬＭ、Ｏ3 濃度：９
０ｇ／ｍ3 、成膜温度：３７０〜４００℃、Ｏ2 流量：
７．５ＳＬＭ、ＰＯ（ＯＣＨ3 ）3 流量：１〜２ＳＬ
Ｍ、Ｂ（ＯＣＨ3 ）3 流量：１〜２ＳＬＭの条件で約１
０秒気相成長を行った後ドーピングガスの供給を中止
し、引き続き気相成長を約９０秒続けて図１（ｄ）に示
すようにＯ3 −ＴＥＯＳ酸化膜５を成膜する。このよう
にして形成されたＯ3 −ＴＥＯＳ酸化膜５の下層部分に
は、ＢＰＳＧが薄く（２０〜３０ｎｍ）形成され、これ
により先の実施例と同様の効果を挙げることができる。
【００１８】
【発明の効果】以上説明したように、本発明による半導
体装置の製造方法は、金属配線上にプラズマ酸化膜を形
成した下地に有機ホウ素化合物や有機リン化合物を含む
ガスを流した後連続的にＯ3 −ＴＥＯＳ酸化膜を形成す
るものであるので、プラズマ酸化膜上にＢＰＳＧ膜を成
長させる場合と同様に下地依存性をなくすことができ、
膜質がよく良好な埋め込み形状をもつ平坦化絶縁膜を形
成することが可能となる。また、本発明の製造方法は下
地処理を行う場合のように新たな工程の増加を伴うもの
ではなく、さらに待機時間などの遊び時間が生じること
がないのでスループットの向上を図ることができる。
体装置の製造方法は、金属配線上にプラズマ酸化膜を形
成した下地に有機ホウ素化合物や有機リン化合物を含む
ガスを流した後連続的にＯ3 −ＴＥＯＳ酸化膜を形成す
るものであるので、プラズマ酸化膜上にＢＰＳＧ膜を成
長させる場合と同様に下地依存性をなくすことができ、
膜質がよく良好な埋め込み形状をもつ平坦化絶縁膜を形
成することが可能となる。また、本発明の製造方法は下
地処理を行う場合のように新たな工程の増加を伴うもの
ではなく、さらに待機時間などの遊び時間が生じること
がないのでスループットの向上を図ることができる。
【図１】本発明の第１の実施例の製造方法を示す工程順
断面図。
断面図。
【図２】本発明の第１の実施例におけるＯ3 −ＴＥＯＳ
酸化膜形成工程でのタイミングチャート。
酸化膜形成工程でのタイミングチャート。
【図３】本発明の参考例におけるＯ3 −ＴＥＯＳ酸化膜
形成工程でのタイミングチャート。
形成工程でのタイミングチャート。
【図４】Ｏ3 −ＴＥＯＳ酸化膜とプラズマ酸化膜のＴＤ
Ｓ分析結果を示すグラフ。
Ｓ分析結果を示すグラフ。
【図５】従来の製造方法を示す工程順断面図。
１ シリコン基板 ２ 酸化膜 ３ Ａｌ配線 ４ プラズマ酸化膜 ５ Ｏ3 −ＴＥＯＳ酸化膜 ６ ボイド
Claims (2)
- 【請求項１】 （１）半導体基板上に金属配線を形成す
る工程と、 （２）プラズマＣＶＤ法によりシリコン酸化膜を形成す
る工程と、 （３）半導体基板を常圧ＣＶＤ装置内に配置し、有機ホ
ウ素化合物および／または有機リン化合物を含むガスで
プリパージを行う工程と、 （４）前記第（３）の工程に連続してＯ3 とＴＥＯＳを
含むガスを流し常圧または中圧（２００〜６５０Ｔｏｒ
ｒ）下においてノンドープシリコン酸化膜を成膜する工
程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第（３）の工程におけるプリパージ
が１０〜３０秒間行われることを特徴とする請求項１記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6279692A JP2705593B2 (ja) | 1994-10-20 | 1994-10-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6279692A JP2705593B2 (ja) | 1994-10-20 | 1994-10-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08124924A JPH08124924A (ja) | 1996-05-17 |
| JP2705593B2 true JP2705593B2 (ja) | 1998-01-28 |
Family
ID=17614549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6279692A Expired - Fee Related JP2705593B2 (ja) | 1994-10-20 | 1994-10-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705593B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4498503B2 (ja) * | 1999-10-29 | 2010-07-07 | アプライド マテリアルズ インコーポレイテッド | 薄膜形成装置及び薄膜形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3200858B2 (ja) * | 1991-02-27 | 2001-08-20 | ソニー株式会社 | 半導体装置の製造方法 |
| JP3539741B2 (ja) * | 1992-06-11 | 2004-07-07 | 沖電気工業株式会社 | 半導体素子の製造方法 |
-
1994
- 1994-10-20 JP JP6279692A patent/JP2705593B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08124924A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4235379B2 (ja) | エアギャップを有するｓｔｉ構造体の製造方法 | |
| JP4340830B2 (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| US5426076A (en) | Dielectric deposition and cleaning process for improved gap filling and device planarization | |
| CN100343974C (zh) | 蚀刻期间保持浅沟槽隔离的结构和方法 | |
| US20130260564A1 (en) | Insensitive dry removal process for semiconductor integration | |
| US6054735A (en) | Very thin PECVD SiO2 in 0.5 micron and 0.35 micron technologies | |
| JP2005251877A (ja) | シリコン窒化膜の形成方法 | |
| JP2003204061A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100558999B1 (ko) | 기판 함몰부 충진 방법 | |
| US20100055926A1 (en) | Manufacturing method of semiconductor device | |
| US7211499B2 (en) | Methods of forming silicon dioxide layers, and methods of forming trench isolation regions | |
| KR20040100767A (ko) | 저압 실리콘 질화막 형성 방법 | |
| US5904558A (en) | Fabrication process of semiconductor device | |
| JP2705593B2 (ja) | 半導体装置の製造方法 | |
| JPH06104181A (ja) | 光ｃｖｄ法利用絶縁膜の製造方法と平坦化絶縁膜の製造方法 | |
| US6777347B1 (en) | Method to produce porous oxide including forming a precoating oxide and a thermal oxide | |
| JP2758860B2 (ja) | 半導体装置の製造方法 | |
| JP3080809B2 (ja) | 半導体装置の製造方法 | |
| JP2976442B2 (ja) | 絶縁膜の形成方法 | |
| KR100382543B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JP2629579B2 (ja) | 半導体装置の製造方法及び製造装置 | |
| US12018364B2 (en) | Super-conformal germanium oxide films | |
| JPH0951035A (ja) | 層間絶縁膜の形成方法 | |
| JPH08227885A (ja) | 半導体装置の製造方法 | |
| JPH0855808A (ja) | 多結晶シリコン薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |