JP2701821B2 - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JP2701821B2 JP2701821B2 JP34164995A JP34164995A JP2701821B2 JP 2701821 B2 JP2701821 B2 JP 2701821B2 JP 34164995 A JP34164995 A JP 34164995A JP 34164995 A JP34164995 A JP 34164995A JP 2701821 B2 JP2701821 B2 JP 2701821B2
- Authority
- JP
- Japan
- Prior art keywords
- buried silicon
- oxide film
- depth
- silicon oxide
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置用の半導
体基板（ウェーハ）に関し、特にゲッタリング源を備え
た半導体基板に関する。
体基板（ウェーハ）に関し、特にゲッタリング源を備え
た半導体基板に関する。
【０００２】
【従来の技術】従来のゲッタリング源を備えた半導体基
板（以下ゲッタリング基板と記す）としては、一般にシ
リコン基板内部に欠陥を発生させるイントリンジック・
ゲッタリング（ＩＧ）やシリコン基板裏面にエクストリ
ンジック・ゲッタリング（ＥＧ）手法によるものが用い
られてきた。前者のＩＧについては、図６に示すような
構造断面を持っており、あらかじめ高温熱処理により表
面側の酸素を外方拡散しておいた高酸素シリコン基板１
１において、半導体製造プロセス中の熱処理によって、
溶解した酸素がシリコン酸化物として、基板内部に析出
することにより、結晶欠陥を誘起しゲッタリング源とす
るものである。このとき、デバイスが製造される表面側
は、低酸素濃度のために析出が生ぜず、表面無欠陥層１
０が形成されるものである。このときの欠陥密度は、お
よそ１０6 ｃｍ-2台であることが、志村史夫著「半導体
シリコン結晶工学」（１９９３年丸善株式会社刊行）、
第３６８頁から第３７７頁等によって公知となってい
る。一方、ＥＧ手法については、レーザ照射による裏面
損傷などやポリシリコン層の裏面堆積による結晶欠陥層
を裏面に形成することでゲッタリング・サイトとしてい
る。第２の従来例としては、「特開平１−２３５２４２
号公報」にて公知となっているものがある。これは図７
に示すように、単結晶シリコン基板１−１６の裏面にポ
リシリコン膜５を堆積してゲッタリング源とするが、直
接堆積するのでは基板単結晶を種とした結晶化が生じる
ために、裏面の堆積面に事前に窒素、酸素、アルゴンな
どのイオン注入領域１−５により結晶欠陥を形成してお
く。この手法によれば、ポリシリコン膜の結晶化が阻害
され、ゲッタリング源としてのポリシリコン膜中の結晶
欠陥が製造工程中で持続される。
板（以下ゲッタリング基板と記す）としては、一般にシ
リコン基板内部に欠陥を発生させるイントリンジック・
ゲッタリング（ＩＧ）やシリコン基板裏面にエクストリ
ンジック・ゲッタリング（ＥＧ）手法によるものが用い
られてきた。前者のＩＧについては、図６に示すような
構造断面を持っており、あらかじめ高温熱処理により表
面側の酸素を外方拡散しておいた高酸素シリコン基板１
１において、半導体製造プロセス中の熱処理によって、
溶解した酸素がシリコン酸化物として、基板内部に析出
することにより、結晶欠陥を誘起しゲッタリング源とす
るものである。このとき、デバイスが製造される表面側
は、低酸素濃度のために析出が生ぜず、表面無欠陥層１
０が形成されるものである。このときの欠陥密度は、お
よそ１０6 ｃｍ-2台であることが、志村史夫著「半導体
シリコン結晶工学」（１９９３年丸善株式会社刊行）、
第３６８頁から第３７７頁等によって公知となってい
る。一方、ＥＧ手法については、レーザ照射による裏面
損傷などやポリシリコン層の裏面堆積による結晶欠陥層
を裏面に形成することでゲッタリング・サイトとしてい
る。第２の従来例としては、「特開平１−２３５２４２
号公報」にて公知となっているものがある。これは図７
に示すように、単結晶シリコン基板１−１６の裏面にポ
リシリコン膜５を堆積してゲッタリング源とするが、直
接堆積するのでは基板単結晶を種とした結晶化が生じる
ために、裏面の堆積面に事前に窒素、酸素、アルゴンな
どのイオン注入領域１−５により結晶欠陥を形成してお
く。この手法によれば、ポリシリコン膜の結晶化が阻害
され、ゲッタリング源としてのポリシリコン膜中の結晶
欠陥が製造工程中で持続される。
【０００３】
【発明が解決しようとする課題】第１の従来例の問題点
は、デバイスの微細化により、拡散層などのキャリア不
純物の急峻なプロファイル制御やウェーハの大口径化な
どにより、プロセスの低温化がなされている。低温化プ
ロセスの一例を挙げると、旧来では、異種チャネルトラ
ンジスタを基板中に分離して形成するために「ウェル」
と称する深い拡散層を、１２００℃付近の高温の熱処理
により、キャリア不純物を深く拡散することで形成して
いたが、最近では、高エネルギー、イオン注入法によ
り、キャリア不純物のイオンを直接基板中に深く注入す
ることがおこなわれるようになったことや、イオン注入
後のキャリア不純物の活性化熱処理に、赤外線ランプ加
熱による短時間処理が用いられる等がある。このため、
ＩＧ手法が有効で無くなってきていることがある。
は、デバイスの微細化により、拡散層などのキャリア不
純物の急峻なプロファイル制御やウェーハの大口径化な
どにより、プロセスの低温化がなされている。低温化プ
ロセスの一例を挙げると、旧来では、異種チャネルトラ
ンジスタを基板中に分離して形成するために「ウェル」
と称する深い拡散層を、１２００℃付近の高温の熱処理
により、キャリア不純物を深く拡散することで形成して
いたが、最近では、高エネルギー、イオン注入法によ
り、キャリア不純物のイオンを直接基板中に深く注入す
ることがおこなわれるようになったことや、イオン注入
後のキャリア不純物の活性化熱処理に、赤外線ランプ加
熱による短時間処理が用いられる等がある。このため、
ＩＧ手法が有効で無くなってきていることがある。
【０００４】その理由は、基板に溶解している過飽和状
態の酸素が、シリコン酸化物として析出するに十分な高
温での熱履歴を確保することが困難となっているためで
ある。
態の酸素が、シリコン酸化物として析出するに十分な高
温での熱履歴を確保することが困難となっているためで
ある。
【０００５】第２の従来例の第１の問題点は、裏面への
ＥＧ処理手法での、ウェーハの反りである。
ＥＧ処理手法での、ウェーハの反りである。
【０００６】その理由は、裏面へのポリシリコン堆積で
は、ミクロンオーダの厚い膜厚で形成されるために、そ
の膜応力が問題となり、特に製造工程の熱履歴を繰り返
した後の形状においては、８インチウェーハで百ミクロ
ン程度の反り量に達することがある。このことは、パタ
ーン寸法の微細化によって、ステッパなどの露光装置の
焦点深度が１ミクロン程度であるので、一度の露光領域
が２平方センチ程度であってもパターン解像度の低下な
どの問題が生じている。
は、ミクロンオーダの厚い膜厚で形成されるために、そ
の膜応力が問題となり、特に製造工程の熱履歴を繰り返
した後の形状においては、８インチウェーハで百ミクロ
ン程度の反り量に達することがある。このことは、パタ
ーン寸法の微細化によって、ステッパなどの露光装置の
焦点深度が１ミクロン程度であるので、一度の露光領域
が２平方センチ程度であってもパターン解像度の低下な
どの問題が生じている。
【０００７】本発明の目的は、プロセスの低温化に対処
でき、かつパーチクルの発生やウェーハの反りを一層改
善できるゲッタリング基板を提供することにある。
でき、かつパーチクルの発生やウェーハの反りを一層改
善できるゲッタリング基板を提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体基板は、
単結晶シリコン基板の裏面から第１及び第２の深さにそ
れぞれ第１埋込み酸化シリコン膜及び埋込み窒化シリコ
ン膜が離れて設けられているというものである。
単結晶シリコン基板の裏面から第１及び第２の深さにそ
れぞれ第１埋込み酸化シリコン膜及び埋込み窒化シリコ
ン膜が離れて設けられているというものである。
【０００９】この場合、第２の深さを第１の深さより浅
くすることができ、更に第２の深さより浅い第３の深さ
に埋込み窒化シリコン膜と離れて第２埋込み酸化シリコ
ン膜を設けることもできる。
くすることができ、更に第２の深さより浅い第３の深さ
に埋込み窒化シリコン膜と離れて第２埋込み酸化シリコ
ン膜を設けることもできる。
【００１０】又、埋込み酸化シリコン膜及び埋込み窒化
シリコン膜近傍、特に両者で挟まれた応力集中領域の結
晶欠陥がゲッタリング源となり、埋込み酸化シリコン膜
による引っ張り応力と埋込み窒化シリコン膜による圧縮
応力とは互いに相殺する。
シリコン膜近傍、特に両者で挟まれた応力集中領域の結
晶欠陥がゲッタリング源となり、埋込み酸化シリコン膜
による引っ張り応力と埋込み窒化シリコン膜による圧縮
応力とは互いに相殺する。
【００１１】
【発明の実施の形態】図１は本発明の第１の実施の形態
を示す半導体チップの断面図である。
を示す半導体チップの断面図である。
【００１２】この実施の形態は、単結晶シリコン基板１
−１の裏面から０．９μｍ深さ付近に０．１５μｍ程度
の厚さの埋込み酸化シリコン膜２と、深さ０．３５μｍ
付近に厚さ０．１２μｍ程度の埋込み窒化シリコン膜３
が間に応力集中領域１−２を挟んで設けられているとい
うものである。なお、図１にはフィールド酸化膜１０１
と、ゲート酸化膜１０４，ゲート電極１０２Ａ及びソー
ス・ドレイン拡散層１０３よるなるＭＯＳトランジスタ
が示されているが、半導体素子をつくり込む以前のウェ
ーハ状態の半導体基板にはこれらのものは設けられてい
ない。
−１の裏面から０．９μｍ深さ付近に０．１５μｍ程度
の厚さの埋込み酸化シリコン膜２と、深さ０．３５μｍ
付近に厚さ０．１２μｍ程度の埋込み窒化シリコン膜３
が間に応力集中領域１−２を挟んで設けられているとい
うものである。なお、図１にはフィールド酸化膜１０１
と、ゲート酸化膜１０４，ゲート電極１０２Ａ及びソー
ス・ドレイン拡散層１０３よるなるＭＯＳトランジスタ
が示されているが、半導体素子をつくり込む以前のウェ
ーハ状態の半導体基板にはこれらのものは設けられてい
ない。
【００１３】次に、この実施の形態の製造方法について
説明する。
説明する。
【００１４】まず、図２（ａ）に示すように、ウェーハ
状の単結晶シリコン基板１−１の裏面から、４５０ｋｅ
Ｖの加速エネルギー、１×１０18ｃｍ-2程度のドーズ量
で酸素イオンを注入する。注入に１２００℃付近のアニ
ールを１０時間程度行うと、０．９μｍ深さ付近に０．
１５μｍ程度の厚さの埋込み酸化シリコン膜２が明確に
形成され、その近辺に注入欠陥層４、裏面表層シリコン
領域１−３ａが形成される。
状の単結晶シリコン基板１−１の裏面から、４５０ｋｅ
Ｖの加速エネルギー、１×１０18ｃｍ-2程度のドーズ量
で酸素イオンを注入する。注入に１２００℃付近のアニ
ールを１０時間程度行うと、０．９μｍ深さ付近に０．
１５μｍ程度の厚さの埋込み酸化シリコン膜２が明確に
形成され、その近辺に注入欠陥層４、裏面表層シリコン
領域１−３ａが形成される。
【００１５】次に、図２（ｂ）に示すように、窒素イオ
ンを２００ｋｅＶの加速エネルギー、１×１０18ｃｍ-2
のドーズ量で注入し、１２００℃付近のアニールをおこ
なって、深さ０．３５μｍ付近に０．１２μｍ程度の厚
さの埋込み窒化シリコン膜３を形成した。注入欠陥層４
は、図２（ｃ）に示すように、応力集中領域１−２とな
る。ここではイオン注入後の高温アニールをイオン注入
毎に繰り返して行う例を示したが、これは、２回のイオ
ン注入後に一括して行っても良い。また、アニール温度
の設定も、表層の単結晶層の回復においてデバイスの活
性層とするほどの欠陥密度の低減を確保する必要もない
ので、実用的には１０００℃付近のアニール温度まで低
温化することも可能である。
ンを２００ｋｅＶの加速エネルギー、１×１０18ｃｍ-2
のドーズ量で注入し、１２００℃付近のアニールをおこ
なって、深さ０．３５μｍ付近に０．１２μｍ程度の厚
さの埋込み窒化シリコン膜３を形成した。注入欠陥層４
は、図２（ｃ）に示すように、応力集中領域１−２とな
る。ここではイオン注入後の高温アニールをイオン注入
毎に繰り返して行う例を示したが、これは、２回のイオ
ン注入後に一括して行っても良い。また、アニール温度
の設定も、表層の単結晶層の回復においてデバイスの活
性層とするほどの欠陥密度の低減を確保する必要もない
ので、実用的には１０００℃付近のアニール温度まで低
温化することも可能である。
【００１６】このイオン注入による埋込み酸化シリコン
膜の形成手法はＳＩＭＯＸと呼ばれ、そのＳＩＭＯＸ技
術による単結晶シリコン基板中の結晶欠陥発生について
は、１９９４年に刊行の「ジャーナル・オブ・アプライ
ド・フィジクス（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ）」誌、第７５巻、第８号、第３８
９２頁−第３８９９頁に記載の論文において、公知とな
っている。２００ｋｅＶの加速電圧で、２×１０18ｃｍ
-2程度の高ドーズの酸素イオン注入により、１×１０9
ｃｍ-2程度の極めて高濃度の転位密度が達成できること
が調べられている。これは、従来のイントリンジック・
ゲッタリング手法での１０6 ｃｍ-2台の欠陥密度に比
べ、ゲッタリング源として極めて有効であることがわか
る。また、最表面は単結晶層が形成されるので、平坦度
は問題が無く、従来のＥＧ手法に見られるパーチクルの
発生がない。しかしながら、一方で反り量の発生につい
ても報告がなされている。そこで、この埋込み酸化シリ
コン膜で発生する引っ張り応力に対抗する層の形成を取
り入れた。窒素のイオン注入による埋込み窒化膜の形成
については、１９９１年刊行の「ジャーナル・オブ・ア
プライド・フィジクス（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐ
ｌｉｅｄ Ｐｈｙｓｉｃｓ）」誌、第６９巻、第６号、
第３５０３頁−第３５１１頁に記載の論文において、公
知となっており、同様の手法で形成が可能である。埋込
み窒化シリコン膜の形成は、圧縮応力を与える。
膜の形成手法はＳＩＭＯＸと呼ばれ、そのＳＩＭＯＸ技
術による単結晶シリコン基板中の結晶欠陥発生について
は、１９９４年に刊行の「ジャーナル・オブ・アプライ
ド・フィジクス（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ）」誌、第７５巻、第８号、第３８
９２頁−第３８９９頁に記載の論文において、公知とな
っている。２００ｋｅＶの加速電圧で、２×１０18ｃｍ
-2程度の高ドーズの酸素イオン注入により、１×１０9
ｃｍ-2程度の極めて高濃度の転位密度が達成できること
が調べられている。これは、従来のイントリンジック・
ゲッタリング手法での１０6 ｃｍ-2台の欠陥密度に比
べ、ゲッタリング源として極めて有効であることがわか
る。また、最表面は単結晶層が形成されるので、平坦度
は問題が無く、従来のＥＧ手法に見られるパーチクルの
発生がない。しかしながら、一方で反り量の発生につい
ても報告がなされている。そこで、この埋込み酸化シリ
コン膜で発生する引っ張り応力に対抗する層の形成を取
り入れた。窒素のイオン注入による埋込み窒化膜の形成
については、１９９１年刊行の「ジャーナル・オブ・ア
プライド・フィジクス（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐ
ｌｉｅｄ Ｐｈｙｓｉｃｓ）」誌、第６９巻、第６号、
第３５０３頁−第３５１１頁に記載の論文において、公
知となっており、同様の手法で形成が可能である。埋込
み窒化シリコン膜の形成は、圧縮応力を与える。
【００１７】図３は、第１の実施の形態の埋込み酸化シ
リコン膜２と埋込み窒化シリコン膜３を含む構造の深さ
方向の応力分布を模式的に示したものである。埋込み酸
化シリコン膜２付近では、大きな引っ張り応力の分布
が、また埋込み窒化シリコン膜３付近では、逆に大きな
圧縮応力の分布がある。それぞれの埋込み層の周囲に結
晶欠陥（ゲッタリング源）が発生するが、その両者には
さまれた領域（応力集中領域１−２）は、圧縮から引っ
張りへとの応力勾配が生じ、もっとも応力が集中し、さ
らに高密度の結晶欠陥（ゲッタリング源）が発生する。
且つウェーハ全体としては、２種の応力の均衡により、
反りの低減を果たすものである。
リコン膜２と埋込み窒化シリコン膜３を含む構造の深さ
方向の応力分布を模式的に示したものである。埋込み酸
化シリコン膜２付近では、大きな引っ張り応力の分布
が、また埋込み窒化シリコン膜３付近では、逆に大きな
圧縮応力の分布がある。それぞれの埋込み層の周囲に結
晶欠陥（ゲッタリング源）が発生するが、その両者には
さまれた領域（応力集中領域１−２）は、圧縮から引っ
張りへとの応力勾配が生じ、もっとも応力が集中し、さ
らに高密度の結晶欠陥（ゲッタリング源）が発生する。
且つウェーハ全体としては、２種の応力の均衡により、
反りの低減を果たすものである。
【００１８】また、窒素シリコン膜は酸化シリコン膜に
比べ多くの不純物に対して有効な拡散抑止能となるの
で、埋込み窒化シリコン膜を裏面側に配置することで、
製造工程での主要な潜在的汚染源である、ウェーハ支持
部材との接触側からの汚染不純物の表面側への拡散抑止
が図られている。
比べ多くの不純物に対して有効な拡散抑止能となるの
で、埋込み窒化シリコン膜を裏面側に配置することで、
製造工程での主要な潜在的汚染源である、ウェーハ支持
部材との接触側からの汚染不純物の表面側への拡散抑止
が図られている。
【００１９】図４に本発明の第２の実施の形態の断面構
造を示す。この実施の形態では、第１埋込み酸化シリコ
ン膜２ａ、埋込み窒化シリコン膜３、第２埋込み酸化シ
リコン膜の３層構造となっている。ウェーハ全体の応力
緩和、埋込み酸化シリコン膜と埋込み窒化シリコン膜と
の間隔の設定などのより多くの自由度を確保するもので
ある。このような多層構造の形成においても、本発明で
はイオン注入の手法を用いているので、加速エネルギー
の変化によるイオン注入の繰り返しのみで形成が可能で
ある。この例では、２５０ｋｅＶの加速エネルギー、
１．２×１０18ｃｍ-2のドーズ量で窒素イオンを注入
し、次に酸素イオンについて、３８０ｋｅＶの加速エネ
ルギー、８×１０17ｃｍ-2のドーズ量、１００ｋｅＶの
加速エネルギー、５×１０17ｃｍ-2のドーズ量の２段階
注入を行って形成した。その結果、深さ０．４６μｍ付
近に厚さ０．１６μｍの埋込み窒素シリコン膜３が０．
７６μｍ深さ付近に厚さ０．１６μｍの第１埋込み酸化
シリコン膜２ａが、０．１７μｍ付近に厚さ０．０８μ
ｍの第２酸化膜２ｂがシリコン形成された。
造を示す。この実施の形態では、第１埋込み酸化シリコ
ン膜２ａ、埋込み窒化シリコン膜３、第２埋込み酸化シ
リコン膜の３層構造となっている。ウェーハ全体の応力
緩和、埋込み酸化シリコン膜と埋込み窒化シリコン膜と
の間隔の設定などのより多くの自由度を確保するもので
ある。このような多層構造の形成においても、本発明で
はイオン注入の手法を用いているので、加速エネルギー
の変化によるイオン注入の繰り返しのみで形成が可能で
ある。この例では、２５０ｋｅＶの加速エネルギー、
１．２×１０18ｃｍ-2のドーズ量で窒素イオンを注入
し、次に酸素イオンについて、３８０ｋｅＶの加速エネ
ルギー、８×１０17ｃｍ-2のドーズ量、１００ｋｅＶの
加速エネルギー、５×１０17ｃｍ-2のドーズ量の２段階
注入を行って形成した。その結果、深さ０．４６μｍ付
近に厚さ０．１６μｍの埋込み窒素シリコン膜３が０．
７６μｍ深さ付近に厚さ０．１６μｍの第１埋込み酸化
シリコン膜２ａが、０．１７μｍ付近に厚さ０．０８μ
ｍの第２酸化膜２ｂがシリコン形成された。
【００２０】この実施の形態は、２つの埋込み酸化シリ
コン膜で埋込み窒化シリコン膜を挟むことで、より有効
な応力の均衡をはかるものである。第１埋込み酸化シリ
コン膜２ａと埋込み窒化シリコン膜３との間隔を第１の
実施の形態より小さくすることにより、第１埋込み酸化
シリコン膜形成のドーズ量を下げて第１埋込み酸化シリ
コン膜２ａの膜厚を薄くしても大きな応力勾配を確保す
ることができる。また、付加的な第２埋込み酸化シリコ
ン膜２ｂは、埋込み窒化シリコン膜３との間隔をより大
きく、非対称な配置とし、逆に第１埋込み酸化シリコン
膜２ａと埋込み窒化シリコン膜３との間の応力不均衡に
対する応力緩和領域１−４として機能させることができ
る。
コン膜で埋込み窒化シリコン膜を挟むことで、より有効
な応力の均衡をはかるものである。第１埋込み酸化シリ
コン膜２ａと埋込み窒化シリコン膜３との間隔を第１の
実施の形態より小さくすることにより、第１埋込み酸化
シリコン膜形成のドーズ量を下げて第１埋込み酸化シリ
コン膜２ａの膜厚を薄くしても大きな応力勾配を確保す
ることができる。また、付加的な第２埋込み酸化シリコ
ン膜２ｂは、埋込み窒化シリコン膜３との間隔をより大
きく、非対称な配置とし、逆に第１埋込み酸化シリコン
膜２ａと埋込み窒化シリコン膜３との間の応力不均衡に
対する応力緩和領域１−４として機能させることができ
る。
【００２１】
【発明の効果】以上説明したように本発明は、単結晶シ
リコン基板内に埋込み酸化シリコン膜と埋込み窒化シリ
コン膜を形成して両者で挟まれた応力集中領域の結晶欠
陥をゲッタリング源とすることにより、裏面表層部を単
結晶とすることができるので、裏面表層部へ直接損傷処
理を施したりポリシリコン膜等を堆積するＥＧ手法によ
るものに比較してパーチクル発生による不良発生を８分
の１程度に低減され、半導体装置の歩留りの向上，生産
性の向上がもたらされる。
リコン基板内に埋込み酸化シリコン膜と埋込み窒化シリ
コン膜を形成して両者で挟まれた応力集中領域の結晶欠
陥をゲッタリング源とすることにより、裏面表層部を単
結晶とすることができるので、裏面表層部へ直接損傷処
理を施したりポリシリコン膜等を堆積するＥＧ手法によ
るものに比較してパーチクル発生による不良発生を８分
の１程度に低減され、半導体装置の歩留りの向上，生産
性の向上がもたらされる。
【００２２】又、埋込酸化シリコン膜による引張り応力
と埋込み窒化シリコン膜による圧縮応力とが相殺されて
ウェーハ状態での反り量が例えば８インチウェーハで５
μｍ以下に低減された。
と埋込み窒化シリコン膜による圧縮応力とが相殺されて
ウェーハ状態での反り量が例えば８インチウェーハで５
μｍ以下に低減された。
【００２３】更に、埋込み窒化シリコン膜を裏面側に配
置すると、汚染源の拡散を抑制できる。例えば、裏面側
へ鉄、ニッケルなどによる強制汚染後の１０００℃熱処
理後で、従来ウェーハでは表面にシャロウ・ピットが１
０8 ｃｍ-2程度の密度で見られたのに対して、本発明の
ゲッタリング基板では、観察されなかった。
置すると、汚染源の拡散を抑制できる。例えば、裏面側
へ鉄、ニッケルなどによる強制汚染後の１０００℃熱処
理後で、従来ウェーハでは表面にシャロウ・ピットが１
０8 ｃｍ-2程度の密度で見られたのに対して、本発明の
ゲッタリング基板では、観察されなかった。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す断面図であ
る。
る。
【図２】本発明の第１の実施の形態の製造方法について
説明するための（ａ）〜（ｃ）に分図して示す工程順断
面図である。
説明するための（ａ）〜（ｃ）に分図して示す工程順断
面図である。
【図３】本発明の第１の実施の形態における応力分布を
示すグラフである。
示すグラフである。
【図４】本発明の第２の実施の形態を示す断面図であ
る。
る。
【図５】本発明の第２の実施の形態における応力分布を
示すグラフである。
示すグラフである。
【図６】第１の従来例を示すグラフである。
【図７】第２の従来例を示すグラフである。
【符号の説明】 １−１，１−１ａ，１−１ｂ 単結晶シリコン基板 １−２，１−２ａ 応力集中領域 １−３，１−３ａ 裏面表層シリコン領域 １−４ 応力緩和領域 ２，２ａ，２ｂ 埋込みシリコン酸化膜 ３ 埋込み窒化シリコン膜 ４ 注入欠陥層 ５ ポリシリコン膜 １０ 表面無欠陥層 １１ 高酸素シリコン基板 １０１ フィールド酸化膜 １０２ ゲート電極 １０３ ソース・ドレイン拡散層 １０４ ゲート酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２６Ｃ
Claims (4)
- 【請求項１】 単結晶シリコン基板の裏面から第１の深
さ及び第２の深さにそれぞれ第１埋込み酸化シリコン膜
及び埋込み窒化シリコン膜が離れて設けられていること
を特徴とする半導体基板。 - 【請求項２】 第２の深さが第１の深さより浅い請求項
１記載の半導体基板。 - 【請求項３】 第２の深さより浅い第３の深さに埋込み
窒化シリコン膜と離れて第２埋込み酸化シリコン膜が設
けられている請求項２記載の半導体基板。 - 【請求項４】 埋込み酸化シリコン膜及び埋込み窒化シ
リコン膜がそれぞれ酸素イオン及び窒素イオンの注入を
利用して形成されたものである請求項１ないし３記載の
半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34164995A JP2701821B2 (ja) | 1995-12-27 | 1995-12-27 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34164995A JP2701821B2 (ja) | 1995-12-27 | 1995-12-27 | 半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186167A JPH09186167A (ja) | 1997-07-15 |
| JP2701821B2 true JP2701821B2 (ja) | 1998-01-21 |
Family
ID=18347731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34164995A Expired - Fee Related JP2701821B2 (ja) | 1995-12-27 | 1995-12-27 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2701821B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7564081B2 (en) * | 2005-11-30 | 2009-07-21 | International Business Machines Corporation | finFET structure with multiply stressed gate electrode |
| JP5200412B2 (ja) * | 2007-04-23 | 2013-06-05 | 信越半導体株式会社 | Ｓｏｉ基板の製造方法 |
| KR101102771B1 (ko) * | 2008-12-24 | 2012-01-05 | 매그나칩 반도체 유한회사 | 에피텍셜 웨이퍼 및 그 제조방법 |
| US8299537B2 (en) * | 2009-02-11 | 2012-10-30 | International Business Machines Corporation | Semiconductor-on-insulator substrate and structure including multiple order radio frequency harmonic supressing region |
| JP2018148123A (ja) * | 2017-03-08 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1995
- 1995-12-27 JP JP34164995A patent/JP2701821B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09186167A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7755085B2 (en) | Semiconductor device and method for fabricating same | |
| JPH10209168A (ja) | 半導体装置の製造方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP2701821B2 (ja) | 半導体基板 | |
| JPH04130731A (ja) | 半導体集積回路装置の製造方法 | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH01303727A (ja) | 不純物ゲッタリング方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JP3810168B2 (ja) | 半導体基板の製造方法 | |
| JP3232663B2 (ja) | 半導体装置の製造方法 | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US5179030A (en) | Method of fabricating a buried zener diode simultaneously with other semiconductor devices | |
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| JP2004119498A (ja) | 半導体装置の製造方法 | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| JPH0590272A (ja) | 半導体装置およびその製造方法 | |
| JPH06267974A (ja) | 半導体素子の製造方法 | |
| JPH03272176A (ja) | 半導体装置と基板と基板製造方法 | |
| JP3258817B2 (ja) | ゲート電極の作製方法 | |
| JP2922918B2 (ja) | イオン注入方法 | |
| JP2001144273A (ja) | 半導体装置の製造方法 | |
| JPS59175721A (ja) | 半導体装置の製造方法 | |
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| JP2744022B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970902 |
|
| LAPS | Cancellation because of no payment of annual fees |